TWI793960B - 封裝結構及其製造方法 - Google Patents

Abstract

一種封裝結構包括至少一個晶粒、天線元件以及至少一個層間穿孔。所述天線元件位於所述至少一個晶粒上。所述至少一個層間穿孔位於所述天線元件與所述至少一個晶粒之間，其中所述天線元件經由所述至少一個層間穿孔電連接到所述至少一個晶粒。

Description

封裝結構及其製造方法

本發明是有關於一種封裝結構及其製造方法。

通常可以在整片半導體晶圓上製造半導體裝置和積體電路。在晶圓層級製程中，針對晶圓中的晶粒進行加工處理，並且可以將晶粒與其他的半導體元件(例如，天線)一起封裝。目前各方正努力開發適用於晶圓級封裝的不同技術。

本發明實施例提供一種封裝結構包括至少一個晶粒、天線元件以及至少一個層間穿孔。所述天線元件位於所述至少一個晶粒上。所述至少一個層間穿孔位於所述天線元件與所述至少一個晶粒之間，其中所述天線元件經由所述至少一個層間穿孔電連接到所述至少一個晶粒。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、20:封裝結構

112、212:載體

114、214:剝離層

116:介電層

120:層間穿孔

130、230、230a、230b:模製化合物

140:第一重佈線層

142、242:聚合物介電層

144、244:金屬層

150:球下金屬(UBM)圖案

152:連接墊

160:導電元件

170:晶粒

170a:主動表面

170b:墊

170c:鈍化層

170d:導電柱

170e:保護層

180:頂蓋層

180a:頂蓋層的表面/第一側

180b:頂蓋層的表面/第二側

181:黏合劑層

182:第一金屬圖案

184:第二金屬圖案

220:層間穿孔壁

220a:層間穿孔壁的內側壁

240:第二重佈線層

242a:開口

244a:金屬層的表面

AC:空氣腔

ATN:天線元件

DA:晶粒貼合膜

GP:接地平面部分

OP、Opc:預定重疊區域

Orp:開口

PF:聚合物膜

S:空間

X:第二方向

Y:第一方向

根據以下的詳細說明並配合所附圖式以了解本發明實施例。應注意的是，根據本產業的一般作業，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A至圖1H是根據一些本發明實施例的封裝結構的製造方法中的各階段的示意性剖視圖。

圖2A至圖2N是根據一些本發明實施例的封裝結構的製造方法中的各階段的示意性剖視圖。

圖3是說明圖2B所繪示層間穿孔壁與第二重佈線層之間的相對位置的示意性俯視圖。

圖4是說明圖2M所繪示層間穿孔壁與第二金屬圖案之間的相對位置的示意性俯視圖。

圖5是說明根據一些本發明實施例的層間穿孔壁與第二金屬圖案之間的相對位置的示意性俯視圖。

圖6是說明根據一些本發明實施例的接地平面部分的示意性俯視圖。

以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。以下闡述組件、值、操作、材料、排列等 的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。預期存在其他組件、值、操作、材料、排列等。例如，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本公開內容可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對性描述語可同樣相應地進行解釋。

另外，為易於說明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”等用語來闡述與圖中所示者相似或不同的一個或多個元件或特徵，且可根據呈現次序或本說明的上下文來可互換地使用所述用語。

還可包括其他特徵及製程。舉例來說，可包括測試結構以幫助進行三維(3D)封裝或三維積體電路(3DIC)裝置的驗證測 試。測試結構可包括例如形成於重佈線層中或襯底上的測試墊，所述測試墊使得能夠測試3D封裝或3DIC、使用探針(probe)及/或探針卡(probe card)等。可對中間結構及最終結構執行驗證測試。另外，本文中所公開的結構及方法可結合包含對已知良好晶粒的中間驗證的測試方法一起使用，以提高產量(yield)及降低成本。

圖1A至圖1H是根據一些本發明實施例的封裝結構的製造方法中的各階段的示意性剖視圖。圖6是說明在根據一些本發明實施例的封裝結構中，重佈線層的接地平面部分的示意性俯視圖。在示例性實施例中，所述製造方法是晶圓級封裝製程的一部分。舉例來說，在圖1A至圖1H中，示出一個晶粒來表示晶圓的多個晶粒，且示出封裝結構10來表示通過所述製造方法所獲得的封裝結構。在其他實施例中，示出兩個晶片或晶粒來表示晶圓的多個晶片或晶粒，且示出一個或多個封裝結構來表示通過所述(半導體)製造方法所獲得的多個(半導體)封裝結構，本發明實施例並不僅限於此。

參照圖1A，在一些實施例中，提供載體112，且載體112可以是玻璃載體或任意適於所述封裝結構的製造方法的載體。在一些實施例中，載體112塗佈有剝離層114。剝離層114的材料可以是能夠使載體112與位於其上的各層輕易脫離的任意材料。接下來，通過在載體112之上形成介電材料層(圖中未示出)在載體112上形成介電層116。介電層116可通過例如旋轉塗佈、疊層、沉積等適當的製作技術來形成。在一些實施例中，介電層116是 聚合物層；所述聚合物層可包含聚酰亞胺、聚苯並噁唑(PBO)、苯並環丁烯(BCB)、味之素增層膜(Ajinomoto Buildup Film，ABF)、阻焊膜(Solder Resist film，SR)等。

如圖1A所示，在載體112上形成天線元件ATN。在一些實施例中，天線元件ATN可通過以下方式形成：在載體112之上形成金屬化材料層(圖中未示出)，並圖案化所述金屬化材料層以形成經圖案化的金屬性層(稱為天線元件ATN)。在一些實施例中，天線元件ATN的材料可包括鋁、鈦、銅、鎳、鎢、及/或其合金，天線元件ATN可通過例如沉積或電鍍等適當的製作技術形成，且可通過例如光刻及蝕刻等適當的圖案化製程進行圖案化。

參照圖1B，在一些實施例中，在載體112上形成至少一個層間穿孔(through interlayer via，TIV)120，且層間穿孔120與天線元件ATN接觸且電連接。此處僅示出了一個層間穿孔，但層間穿孔的數目不受本文中所作說明的限制。在一些實施例中，層間穿孔120是貫穿積體扇出型穿孔(through integrated fan-out via，InFO via)。在某些實施例中，層間穿孔120物理地接觸天線元件ATN並排列成靠近天線元件ATN的邊緣。在一些實施例中，層間穿孔120是通過製程微影製程、鍍覆製程、光阻剝除製程、或任意其他適當的方法來形成。在一個實施例中，層間穿孔120可通過以下方式形成：形成具有開口的罩幕圖案(圖中未示出)，所述開口暴露出天線元件ATN的一部分，並通過電鍍或沉積形成填充所述開口的金屬材料，以在天線元件ATN的被暴露出的部分上形成 層間穿孔120，且然後移除罩幕圖案。然而，本發明實施例並不僅限於此。在一個實施例中，層間穿孔120的材料可包括金屬材料，例如銅或銅合金等。如圖1B所示，僅示出了一個層間穿孔120；然而，本發明實施例並不僅限於此。在另一實施例中，可基於需求選擇層間穿孔的數目。

參照圖1C，在一些實施例中，使天線元件ATN及層間穿孔120與模製化合物130接觸並模製天線元件ATN及層間穿孔120在模製化合物130中。在一些實施例中，模製化合物130覆蓋層間穿孔120、天線元件ATN、以及介電層116。在一些實施例中，模製化合物130覆蓋層間穿孔120的頂表面及側壁以及天線元件ATN的頂表面及側壁，其中層間穿孔120的頂表面及天線元件ATN的頂表面與載體112相對。在一些實施例中，模製化合物130的材料具有低介電常數(low permittivity(Dk))性質以及低損耗正切(low loss tangent(Df))性質。根據高速應用(high speed applications)的頻率範圍，可基於封裝結構的所需電性性質來選擇模製化合物130的適當材料。

參照圖1D，在一些實施例中，對模製化合物130及層間穿孔120進行平坦化，直到暴露出層間穿孔120。在某些實施例中，如圖1D所示，在平坦化之後，層間穿孔120與模製化合物130變得實質上齊平。在一個實施例中，層間穿孔120的頂表面與模製化合物130的頂表面共面。在一些實施例中，通過研磨製程(grinding process)或化學機械拋光(chemical mechanical polishing， CMP)製程對模製化合物130及層間穿孔120進行平坦化。在研磨製程之後，可視情況執行清潔步驟，例如以清潔並移除從研磨步驟產生的殘餘物。然而，本發明實施例並不僅限於此，且可通過任意其他適當的方法來執行所述平坦化步驟。

參照圖1E，在一些實施例中，在層間穿孔120、模製化合物130以及天線元件ATN上形成第一重佈線層140。在一些實施例中，第一重佈線層140物理地連接到層間穿孔120，並經由層間穿孔120電連接到天線元件ATN。除由第一重佈線層140提供的佈線功能以外，第一重佈線層140的位於天線元件ATN之上並在垂直投影上與天線元件ATN重疊的一部分是接地平面部分(ground plane portion)GP，所述接地平面部分GP發揮天線元件ATN的接地板(ground plate)的作用。在一些實施例中，當天線元件ATN與接地平面部分GP之間存在特定距離(其與波長相關)時，接地平面部分GP充當天線輻射的反射器並確保天線的高增益/效率(high gain/efficiency)。由於此種構造的存在，因此可通過調整層間穿孔120的高度來控制天線元件ATN與接地平面部分GP之間的距離，從而使得隨後形成的導電元件能夠具有小的節距(fine pitch)且在設計印刷電路板(其經由隨後形成的導電元件連接到封裝結構10)時能夠具有更好的靈活性。有鑑於此，此種構造可進一步減小封裝結構10的高度。此外，在本公開內容中，除模製化合物130以外，在天線元件ATN與接地平面部分GP之間不存在由金屬或金屬性材料製成的額外的半導體元件(例如，被動 組件/元件或主動組件/元件)或其他由金屬或金屬性材料製成的元件，從而確保天線應用的可靠性。形成第一重佈線層140包括交替地依序形成一個或多個聚合物介電層142及一個或多個金屬層144。在某些實施例中，如圖1E所示，金屬層144夾置在聚合物介電層142之間，但金屬層144的頂表面被聚合物介電層142的最頂層暴露出，且金屬層144的最底層被聚合物介電層142的最底層暴露出，以連接層間穿孔120。在一些實施例中，金屬層144的材料包括鋁、鈦、銅、鎳、鎢及/或其合金，且金屬層144可通過電鍍或沉積來形成。在一些實施例中，聚合物介電層142的材料包括聚酰亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯(BCB)、聚苯並噁唑(PBO)、或任意其他適當的聚合物系介電材料。

在一些實施例中，可在被暴露出的金屬層144的最頂層的頂表面上設置多個球下金屬(under-ball metallurgy，UBM)圖案150用於與導電元件(例如，導電球)電連接，且/或可在被暴露出的金屬層144的最頂層的頂表面上設置至少一個連接墊152用於與至少一個半導體元件(例如，被動組件/元件或主動組件/元件)電連接。如圖1E所示，舉例來說，形成多個球下金屬圖案150及多個連接墊152。在一些實施例中，舉例來說，球下金屬圖案150及連接墊152的材料可包括銅、鎳、鈦、鎢、或其合金等，且可通過電鍍製程來形成。在一個實施例中，球下金屬圖案150的材料可與連接墊152的材料相同。在另一實施例中，球下金屬圖案150 的材料可與連接墊152的材料不同。在一個實施例中，在封裝結構中可僅存在球下金屬圖案150；然而，在另一實施例中，可僅存在連接墊152。球下金屬圖案150及連接墊152的數目在本發明實施例中並無限制。

參照圖1F，在形成第一重佈線層140之後，在第一重佈線層140上形成多個導電元件160。如圖1F所示，在球下金屬圖案150上設置導電元件160。在一些實施例中，可通過植球製程(ball placement process)或回流製程(reflow process)在球下金屬圖案150上設置導電元件160。在一些實施例中，導電元件160是例如焊料球(solder ball)或球柵陣列(ball grid array，BGA)球。在一些實施例中，導電元件160經由球下金屬圖案150連接到第一重佈線層140。如圖1F所示，部分的導電元件160經由第一重佈線層140、層間穿孔120以及部分的球下金屬圖案150電連接到天線元件ATN。

參照圖1G，在第一重佈線層140上提供並設置至少一個晶粒170。如圖1G所示，晶粒170設置在連接墊152上，並經由連接墊152連接到第一重佈線層140。在一些實施例中，晶粒170可通過回流製程設置在連接墊152上。在一些實施例中，導電元件160及晶粒170形成在第一重佈線層140的表面上，其中第一重佈線層140位於模製化合物130與導電元件160之間且位於模製化合物130與晶粒170之間。在一些實施例中，如圖1G所示，晶粒170包括：主動表面170a；多個墊170b，分佈在主動表面170a 上；鈍化層170c，覆蓋主動表面170a及墊170b的一部分；多個導電柱170d；以及保護層170e。墊170b局部地被鈍化層170c暴露出，導電柱170d設置在墊170b上並電連接到墊170b，且保護層170e覆蓋鈍化層170c並暴露出導電柱170d。如圖1G所示，晶粒170經由導電柱170d及連接墊152電連接到第一重佈線層140；晶粒170經由導電柱170d、連接墊152、第一重佈線層140以及一些球下金屬圖案150電連接到部分的導電元件160；且晶粒170經由導電柱170d、連接墊152、第一重佈線層140以及層間穿孔120電連接到天線元件ATN。在本發明實施例中，晶粒170上覆天線元件ATN；也就是說，在第一重佈線層140上的垂直投影中，晶粒170的定位位置與天線元件ATN的定位位置重疊，此使得能夠減小封裝結構10的佈局面積。此外，晶粒170不模製在模製化合物130中，因此實現良好的散熱。舉例來說，導電柱170d是銅柱、銅合金柱、或其他適當的金屬柱。在一些實施例中，保護層170e可以是聚苯並噁唑(PBO)層、聚酰亞胺(PI)層或其他適當的聚合物。在一些替代實施例中，保護層170e可由例如以下無機材料製成：氧化矽、氮化矽、氮氧化矽、或任意適當的介電材料。在一些實施例中，可在晶粒170與連接墊152之間設置底部填充材料(圖中未示出)，以增強封裝的可靠性。

如圖1G所示，出於說明目的僅呈現了一個晶粒，然而應注意，可提供一個或多個晶粒。本文中所述的晶粒可被稱為晶片或積體電路(integrated circuit，IC)。在一些實施例中，晶粒170包 括至少一個無線及射頻(radio frequency，RF)晶片。在一些實施例中，晶粒170可進一步包括相同類型或不同類型的額外晶片。在替代實施例中，提供多於一個晶粒170，且晶粒170除包括至少一個無線及射頻晶片以外還可包括選自以下的相同類型或不同類型的晶片：數位晶片(digital chip)、類比晶片(analog chip)或混合信號晶片(mixed signal chip)、應用專用積體電路(application-specific integrated circuit，ASIC)晶片、感測晶片(sensor chip)、記憶體晶片、邏輯晶片、或電壓調節器晶片(voltage regulator chip)。

參照圖1H，在一些實施例中，將載體112翻轉(上下倒置)，然後從介電層116剝離載體112以形成封裝結構10。在一些實施例中，介電層116因剝離層114的存在而容易從載體112分開。在一些實施例中，通過剝離製程，從介電層116分離載體112，並移除載體112及剝離層114。在一些實施例中，保留在天線元件ATN及模製化合物130上的介電層116充當保護層。作為另外一種選擇，在一些實施例中，可隨後移除介電層116並暴露出天線元件ATN的表面。在一些實施例中，執行分割製程(dicing process)以將具有多個封裝結構10的晶圓切割成各個單獨的封裝結構10。在一個實施例中，所述分割製程是包括機械刀片鋸切(mechanical blade sawing)或激光切割(laser cutting)的晶圓分割製程(wafer dicing process)。

如圖1H所示，在一些實施例中，封裝結構10包括至少一個層間穿孔120、模製化合物130、第一重佈線層140、天線元 件ATN、導電元件160以及至少一個晶粒170。封裝結構10進一步包括球下金屬圖案150及連接墊152。在一些實施例中，導電元件160及晶粒170分別經由球下金屬圖案150及連接墊152而位於第一重佈線層140上並連接到第一重佈線層140。在一些實施例中，導電元件160及晶粒170位於第一重佈線層140的同一側上，且不模製在模製化合物130中(位於模製化合物130外部)，得以實現良好的散熱。如圖1H所示，連接到第一重佈線層140的表面的層間穿孔120模製在模製化合物130中，且位於與導電元件160及晶粒170相對的第一重佈線層140的另一側處。在一些實施例中，第一重佈線層140位於導電元件160與模製化合物130之間，且位於晶粒170與模製化合物130之間。在一些實施例中，第一重佈線層140位於導電元件160與天線元件ATN及層間穿孔120之間並位於晶粒170與天線元件ATN之間。在一些實施例中，天線元件ATN位於層間穿孔120上並物理地連接到層間穿孔120，且天線元件ATN經由層間穿孔120電連接到第一重佈線層140。如圖1H所示，層間穿孔120位於天線元件ATN與第一重佈線層140之間並與天線元件ATN及第一重佈線層140接觸，以使得天線元件ATN與第一重佈線層140電連接。詳細來說，天線元件ATN及層間穿孔120與模製化合物130接觸並模製在模製化合物130中，其中天線元件ATN的頂表面及層間穿孔120的底表面不被模製化合物130覆蓋。在某些實施例中，天線元件ATN位於第一重佈線層140及晶粒170之上，其中晶粒170的定位位置與天 線元件ATN的定位位置對應並重疊(例如，在第一重佈線層140的垂直投影中，天線元件ATN與晶粒170重疊)。

由於天線元件ATN的構造及第一重佈線層140的佈局，因此第一重佈線層140不僅提供佈線功能，而且充當天線元件ATN的接地板。參照圖1H及圖6，接地平面部分GP包括：用於將連接導電元件160的佈線及墊與其餘金屬層144隔離的開口Orp以及對應於晶粒170的被動組件的位置的開口Opc。在一些實施例中，天線元件ATN的位置與第一重佈線層140的接地平面部分GP的位置對應且重疊。由於晶粒170位於模製化合物130外部、且在天線元件ATN與接地平面部分GP之間不存在額外的半導體元件(例如，被動組件/元件或主動組件/元件)，因此晶粒的散熱更好、封裝結構的可靠性更好、且天線的陣列增益及效率增強。此外，可通過調整層間穿孔120的高度來控制天線元件ATN與接地平面部分GP之間的距離，從而使得隨後形成的導電元件能夠具有小的節距及更好的靈活性。再者，由於在垂直投影中，晶粒170的定位位置與天線元件ATN的定位位置重疊，因此實現封裝結構10的緊湊的佈局面積。在一些實施例中，部分的導電元件160經由部分的球下金屬圖案150、第一重佈線層140、連接墊152以及導電柱170d電連接到晶粒170。在一些實施例中，部分的導電元件160經由部分的球下金屬圖案150、第一重佈線層140以及層間穿孔120電連接到天線元件ATN。

圖2A至圖2N是根據一些本發明實施例的封裝結構的製 造方法中的各階段的示意性剖視圖。圖3是說明圖2B所繪示層間穿孔壁與第二重佈線層之間的相對位置的示意性俯視圖。圖4是說明圖2M所繪示層間穿孔壁與第二金屬圖案之間的相對位置的示意性俯視圖。與先前所述的元件相似或實質上相同的元件將使用相同的參考編號，下文中將不再對相同元件予以贅述。在一個示例性實施例中，舉例來說，在圖2A至圖2N中，示出一個晶粒來表示晶圓的多個晶粒，且示出封裝結構20來表示通過所述製造方法所獲得的封裝結構。在其他實施例中，示出兩個晶片或晶粒來表示晶圓的多個晶片或晶粒，且示出一個或多個封裝結構來表示通過所述(半導體)製造方法所獲得的多個(半導體)封裝結構，本發明實施例並不僅限於此。

參照圖2A，在一些實施例中，提供載體212，且載體212可以是玻璃載體或任意適於所述封裝結構的製造方法的載體。在一些實施例中，載體212塗佈有剝離層214。剝離層214的材料可以是能夠使載體212與位於其上的各層輕易脫離的任意材料。接下來，在載體212上形成第二重佈線層240。形成第二重佈線層240包括交替地依序形成一個或多個聚合物介電層242及一個或多個金屬層244。第二重佈線層240的材料及形成方法與圖1E所述形成第一重佈線層140的製程相同或類似，下文中將不再予以贅述。如圖2A所示，第二重佈線層240包括一個聚合物介電層242及一個金屬層244，且金屬層244的頂表面(未標記)被暴露出。

參照圖2B，在一些實施例中，在載體212上形成層間穿孔壁(through interlayer via wall)220，且層間穿孔壁220物理地連接到金屬層244。在一些實施例中，層間穿孔壁220是貫穿積體扇出型穿孔，且層間穿孔壁220的形狀具有以下形式：中空矩形框架(如圖3所示)、中空圓形框架(圖中未示出)、中空方形框架(圖中未示出)、或中空多邊形框架(圖中未示出)等。在某些實施例中，層間穿孔壁220沿金屬層244的邊緣設置。在一些實施例中，層間穿孔壁220是通過製程微影製程、鍍覆製程、光阻剝除製程、或任意其他適當的方法來形成。在一個實施例中，層間穿孔壁220可通過以下方式來形成：形成具有開口且覆蓋於金屬層244及聚合物介電層242上的罩幕圖案(圖中未示出)，所述開口暴露出金屬層244的一部分，並通過電鍍或沉積形成填充所述開口的金屬材料以形成層間穿孔壁220，且然後移除罩幕圖案。然而，本發明實施例並不僅限於此。在一個實施例中，層間穿孔壁220的材料可包括金屬材料，例如銅或銅合金等。

參照圖2C，在一些實施例中，局部地模製第二重佈線層240及層間穿孔壁220在模製化合物230a中。在一些實施例中，模製化合物230a至少填充兩個封裝結構20的層間穿孔壁220之間的間隙以及層間穿孔壁220與金屬層244之間的間隙，並覆蓋層間穿孔壁220的外側壁(與內側壁220a相對)、聚合物介電層242的被金屬層244暴露出的一部分以及金屬層244的一部分。在一些實施例中，模製化合物230a不形成在層間穿孔壁220的內側 壁220a上及不形成在被層間穿孔壁220環繞的第二重佈線層240的表面(例如，金屬層244的表面244a，參見圖3)上。在一些實施例中，模製化合物230a例如可包含聚合物(例如，環氧樹脂、酚醛樹脂、含矽樹脂、或其他適當的樹脂)、具有低介電常數(Dk)性質及低損耗正切(Df)性質的介電材料、或其他適當的材料。根據高速應用的頻率範圍，可基於封裝結構的所需電性性質來選擇模製化合物230a的適當材料。在一些實施例中，形成模製化合物230a可包括：在層間穿孔壁220的頂部放置罩幕(圖中未示出)，其中層間穿孔壁220的內側壁220a及第二重佈線層240的金屬層244的表面244a被罩幕覆蓋；然後在被罩幕暴露出的層間穿孔壁220及第二重佈線層240上形成模製化合物230a；最後，移除罩幕。在本公開內容中，形成模製化合物230a並不僅限於此，且可應用其他適當的形成方法。在某些實施例中，如圖2C所示，層間穿孔壁220與模製化合物230a變得實質上齊平。在一個實施例中，如圖2C所示，層間穿孔壁220的頂表面及模製化合物230a的頂表面共面。在一些實施例中，可進一步應用研磨製程或化學機械拋光(CMP)製程來平坦化模製化合物230a及層間穿孔壁220，因此模製化合物230a與層間穿孔壁220齊平。在研磨製程之後，可視情況執行清潔步驟，例如以清潔並移除從研磨步驟產生的殘餘物。然而，本發明實施例並不僅限於此，且可通過任意其他適當的方法來執行所述研磨步驟。

參照圖2D，在一些實施例中，將載體212翻轉(上下倒 置)，且然後從第二重佈線層240剝離載體212。在一些實施例中，第二重佈線層240因剝離層214的存在而容易從載體212分開，且第二重佈線層240的聚合物介電層242被暴露出。在一些實施例中，通過剝離製程，從第二重佈線層240分離載體212，並移除載體212及剝離層214。

參照圖2E，在一些實施例中，將第二重佈線層240放置在載體112上。在一些實施例中，載體112塗佈有剝離層114。剝離層114的材料可以是能夠使載體112與位於其上的各層輕易脫離的任意材料。如圖2D所示，從載體212剝離的第二重佈線層240通過使層間穿孔壁220及載體112與剝離層114接觸而設置在載體112上。接下來，參見圖2E，對被暴露出的第二重佈線層240的聚合物介電層242進行圖案化以形成暴露出金屬層244的一部分的開口242a。在一些實施例中，對第二重佈線層240的聚合物介電層242進行圖案化可通過激光鑽孔來執行。

參照圖2F，在一些實施例中，在載體112上形成一個或多個層間穿孔120，且層間穿孔120物理地連接到第二重佈線層240的金屬層244。如圖2F所示，層間穿孔120形成在第二重佈線層240上，且經由被開口242a暴露出的金屬層244電連接到層間穿孔壁220。層間穿孔120的材料及形成方法與圖1B所述層間穿孔120的製程相同或類似，因此下文將不再予以贅述。

如圖2F所示，在第二重佈線層240上提供並設置至少一個晶粒170。在一些實施例中，在晶粒170的背面(未標記)與第 二重佈線層240的聚合物介電層242之間設置晶粒貼合膜DA，以使得晶粒170穩固地黏合到第二重佈線層240的聚合物介電層242。在一些實施例中，如圖2F所示，晶粒170包括：主動表面170a(與晶粒170的背面相對)；多個墊170b，分佈在主動表面170a上；鈍化層170c，覆蓋主動表面170a及墊170b的一部分；多個導電柱170d；以及保護層170e。墊170b局部地被鈍化層170c暴露出，導電柱170d設置在墊170b上並電連接到墊170b，且保護層170e覆蓋鈍化層170c並暴露出導電柱170d。圖2F所示的晶粒170的類型及晶粒170的組件的材料與圖1G所述晶粒170相同或類似，因此下文中不再對其予以贅述。

參照圖2G，在一些實施例中，模製層間穿孔120及晶粒170在模製化合物230b中。在一些實施例中，模製化合物230b至少填充層間穿孔120之間的間隙以及層間穿孔120與晶粒170之間的間隙，並覆蓋層間穿孔120的側壁及頂表面、晶粒170的側壁及頂表面、以及被層間穿孔120及晶粒170暴露出的聚合物介電層242的表面。在一些實施例中，模製化合物230b例如可包含聚合物(例如，環氧樹脂、酚醛樹脂、含矽樹脂、或其他適當的樹脂)、具有低介電常數(Dk)性質及低損耗正切(Df)性質的介電材料、或其他適當的材料。根據高速應用的頻率範圍，可基於封裝結構的所需電性性質來選擇模製化合物230b的適當材料。在本公開內容中，模製化合物230a與模製化合物230b一起被稱為模製化合物230；也就是說，模製化合物230包括模製化合物230a 及模製化合物230b。在一個實施例中，模製化合物230a的材料與模製化合物230b的材料可相同，然而，本發明實施例並不僅限於此。在一個實施例中，模製化合物230a的材料與模製化合物230b的材料可不同。

參照圖2H，在一些實施例中，對模製化合物230b及層間穿孔120進行平坦化，直到暴露出層間穿孔120的頂表面以及晶粒170的導電柱170d及保護層170e的頂表面。在某些實施例中，如圖2H所示，在平坦化之後，晶粒170的導電柱170d及保護層170e變得與層間穿孔120及模製化合物230b實質上齊平。在一個實施例中，層間穿孔120的頂表面、導電柱170d的頂表面、保護層170e的頂表面、以及模製化合物230b的頂表面共面。在一些實施例中，通過研磨製程或化學機械拋光(CMP)製程對模製化合物230b及層間穿孔120進行平坦化。在研磨製程之後，可視情況執行清潔步驟，例如以清潔並移除從研磨步驟產生的殘餘物。然而，本發明實施例並不僅限於此，且可通過任意其他適當的方法來執行所述平坦化步驟。

參照圖2I，在一些實施例中，在載體112上形成第一重佈線層140。在一些實施例中，第一重佈線層140形成在層間穿孔120、晶粒170以及模製化合物230(包括模製化合物230a及模製化合物230b)上，並物理地連接到晶粒170及層間穿孔120。如圖2I所示，第一重佈線層140經由層間穿孔120電連接到第二重佈線層240，第一重佈線層140經由墊170b及導電柱170d電連接 到晶粒170，且第一重佈線層140經由層間穿孔120及第二重佈線層240電連接到第二層間穿孔壁。在一些實施例中，第一重佈線層140包括交替排列的一個或多個聚合物介電層142及一個或多個金屬層144。本文已在圖1E中闡述了第一重佈線層140的材料及形成方法，因此不再對其予以贅述。如圖2I所示，晶粒170設置在第一重佈線層140與第二重佈線層240之間。

接下來，在一些實施例中，可在被聚合物介電層142的最頂層暴露出的金屬層144的最頂層的頂表面的一些部分上設置多個球下金屬(UBM)圖案150，以用於與導電元件(例如，導電球)電連接。如圖2I所示，例如形成多個球下金屬圖案150。在一些實施例中，舉例來說，球下金屬圖案150的材料可包括銅、鎳、鈦、鎢、或其合金等，且可通過電鍍製程來形成。在本發明實施例中對球下金屬圖案150的數目並無限制。

參照圖2J，在一些實施例中，在形成第一重佈線層140之後，在第一重佈線層140上形成多個導電元件160，且所述多個導電元件160經由球下金屬圖案150電連接到第一重佈線層140。在一些實施例中，第一重佈線層140位於模製化合物230與導電元件160之間、導電元件160與晶粒170之間、以及導電元件160與層間穿孔120之間。如圖2J所示，導電元件160物理地連接到球下金屬圖案150。在一些實施例中，可通過植球製程或回流製程在球下金屬圖案150上設置導電元件160。在一些實施例中，導電元件160是例如焊料球或球柵陣列(BGA)球。在一些實施例中， 導電元件160經由球下金屬圖案150電連接到第一重佈線層140。在一些實施例中，部分的導電元件160經由部分的球下金屬圖案150、第一重佈線層140以及晶粒170的導電柱170d電連接到晶粒170。在一些實施例中，部分的導電元件160經由部分的球下金屬圖案150、第一重佈線層140以及層間穿孔120電連接到第二重佈線層240。

參照圖2K，在一些實施例中，將載體112翻轉(上下倒置)，且然後從模製化合物230及層間穿孔壁220剝離載體112。模製化合物230及層間穿孔壁220因剝離層114的存在而容易從載體112分開，且層間穿孔壁220的內側壁220a、被層間穿孔壁220環繞的金屬層244的表面244a、以及模製化合物230的表面被暴露出。在一些實施例中，通過剝離製程，從層間穿孔壁220以及模製化合物230分離載體112，並移除載體112及剝離層114。

參照圖2L，在一些實施例中，將導電元件160安裝到聚合物膜PF中，其中導電元件160完全嵌入聚合物膜PF中。在一些實施例中，聚合物膜PF的材料可包括具有足以使得導電元件160能夠嵌入其中的彈性的聚合物膜。在一些實施例中，聚合物膜PF可以是石蠟膜(parafilm)或由其他適當的軟性聚合物材料等製成的膜。接下來，如圖2L所示，在一些實施例中，提供設置有第一金屬圖案182的頂蓋層180，並將所述頂蓋層180設置在從載體112剝離的模製化合物230及層間穿孔壁220上。在一些實施例中，頂蓋層180的材料可包括具有低介電常數(Dk)性質及低損 耗正切(Df)性質的介電材料、或其他適當的材料；例如熔融二氧化矽(其具有Dk~3.80且Df<0.001)。在某些實施例中，頂蓋層180通過黏合劑設置在層間穿孔壁220及模製化合物230上。在一些實施例中，如圖2L及圖4所示，在層間穿孔壁220及模製化合物230上設置頂蓋層180例如包括：將第一金屬圖案182的至少一部分經由導電黏合劑材料(圖中未示出)連接到對應於預定重疊區域OP的層間穿孔壁220的一部分，因此使得第一金屬圖案182電連接到層間穿孔壁220；以及將頂蓋層180的被第一金屬圖案182暴露出的表面180a經由黏合劑層181連接到層間穿孔壁220及模製化合物230。在本公開內容中，黏合劑層181的材料可以是任意適當的非導電黏合劑或膠水。

在替代實施例中，如圖2L及圖5所示，將第一金屬圖案182的一部分經由導電黏合劑材料(圖中未示出)連接到對應於預定重疊區域OP的層間穿孔壁220的一部分，其中連接到第一金屬圖案182的對應於預定重疊區域OP的層間穿孔壁220的所述部分通過間隙與其餘的層間穿孔壁220分隔開，且第一金屬圖案182及連接到第一金屬圖案182的對應於預定重疊區域OP的層間穿孔壁220的所述部分經由第二重佈線層240的金屬層244電連接到其餘的層間穿孔壁220；且被第一金屬圖案182暴露出的頂蓋層180的表面180a經由黏合劑層181連接到其餘的層間穿孔壁220及模製化合物230。在一些實施例中，在層間穿孔壁220及模製化合物230上設置頂蓋層180之前，可執行圖案化製程以在層間穿 孔壁220中形成間隙，如圖5所示。舉例來說，所述圖案化製程可包括光刻及蝕刻。

如圖2L所示，與頂蓋層180相對的第一金屬圖案182的表面、頂蓋層180的第一側180a、第二重佈線層240的金屬層244的表面244a以及層間穿孔壁220的內側壁220a一起界定空的空間S(即，空氣腔AC)，其中空氣具有低介電常數(Dk)性質及低損耗正切(Df)性質。在一些實施例中，第一金屬圖案182及部分連接到第一金屬圖案182的層間穿孔壁220一起形成天線元件ATN，其中不僅第一重佈線層140提供佈線功能而且第二重佈線層240的位於天線元件ATN之下並與天線元件ATN重疊的一部分充當天線元件ATN的接地平面部分GP。由於此種構造的存在，因此可通過調整層間穿孔壁220的高度來控制天線元件ATN與接地平面部分GP之間的距離，從而使得隨後形成的導電元件能夠具有小的節距且在設計印刷電路板(其經由隨後形成的導電元件連接到封裝結構20)時能夠具有更好的靈活性。在本公開內容中，當天線元件ATN與接地平面部分GP之間存在某一距離(其與波長相關)時，接地平面部分GP充當天線輻射的反射器，確保天線的高增益/效率。由於頂蓋層180及層間穿孔壁220的存在，因此天線元件ATN能夠沿第一方向Y具有高增益輻射(high-gain rediation)並避免沿第二方向X的表面波/邊緣輻射(surface wave/edge radiation)。此外，在本公開內容中，在天線元件ATN與接地平面部分GP之間不存在額外的半導體元件(例如，被動組件/ 元件或主動組件/元件)、或由金屬材料及/或高介電常數介電材料製成的其他元件，從而確保天線應用的可靠性。如圖2L所示，天線元件ATN上覆晶粒170；也就是說，在第一重佈線層140上的垂直投影中，晶粒170的定位位置與天線元件ATN的定位位置重疊，相比於傳統的天線元件和接地板的並排配置，此種配置能夠減小封裝結構20的佈局面積。如圖2L所示，天線元件ATN局部地接觸模製化合物230a。

參照圖2M，在一些實施例中，在將頂蓋層180設置在層間穿孔壁220及模製化合物230上之後，在頂蓋層180的第二側180b上形成第二金屬圖案184，其中第二側180b與設置有第一金屬圖案182(或者是說，天線元件ATN)的第一側180a相對。在一些實施例中，第二金屬圖案184設置在層間穿孔壁220之上，其中第二金屬圖案184被形成為金屬環形結構，且第二金屬圖案184的形狀對應於層間穿孔壁220的形狀(參見圖4)，並且頂蓋層180位於第一金屬圖案182(即天線元件ATN)與第二金屬圖案184之間。天線元件ATN沿第二方向X的表面波/邊緣輻射因第二金屬圖案184的存在而減小，使得表面波能夠被反射，並因此減少天線系統中的不需要(unwanted)的邊緣輻射。在一些實施例中，第二金屬圖案184是通過製程微影製程、沉積製程、光阻剝除製程、或任意其他適當的方法來形成。在一個實施例中，第二金屬圖案184可通過以下方式來形成：形成具有開口且覆蓋於頂蓋層180的第二側180b的罩幕圖案(圖中未示出)，所述開口暴露 出頂蓋層180的一部分，並通過沉積形成填充所述開口的金屬材料以形成第二金屬圖案184，且然後移除罩幕圖案，但本發明實施例並不僅限於此。在一個實施例中，第二金屬圖案184的材料可包括金屬材料，例如銅或銅合金等。然而，本發明實施例並不僅限於此；在替代實施例中，第二金屬圖案184例如可在將頂蓋層180設置在層間穿孔壁220及模製化合物230上之前先形成在頂蓋層180上。

參照圖2N，在一些實施例中，從聚合物膜PF釋放導電元件160以形成封裝結構20，並暴露出第一重佈線層140及導電元件160。在一些實施例中，執行分割製程以將具有多個封裝結構20的晶圓切割成各個單獨的封裝結構20。在一個實施例中，所述分割製程為包括機械刀片鋸切或激光切割的晶圓分割製程。

參照圖2N，在一些實施例中，封裝結構20包括層間穿孔120、第一重佈線層140、導電元件160、至少一個晶粒170、頂蓋層180、第一金屬圖案182、第二金屬圖案184、層間穿孔壁220、模製化合物230(包括模製化合物230a及模製化合物230b)、第二重佈線層240以及天線元件ATN。封裝結構20進一步包括球下金屬圖案150。在一些實施例中，晶粒170及位於晶粒170旁邊的層間穿孔120位於第一重佈線層140上並物理地連接到第一重佈線層140，且模製在模製化合物230(例如，模製化合物230b)中。導電元件160設置在與晶粒170及層間穿孔120相對的第一重佈線層140的表面上，且第一重佈線層140位於導電元件160 與模製化合物230之間。如圖2N所示，第二重佈線層240位於模製化合物230(例如，模製化合物230a)、層間穿孔120、晶粒170以及第一重佈線層140上，且第二重佈線層240經由層間穿孔120電連接到第一重佈線層140，並經由層間穿孔壁220電連接到第一金屬圖案182。層間穿孔120及晶粒170位於第一重佈線層140與第二重佈線層240之間。

在一些實施例中，層間穿孔壁220位於第二重佈線層240上並物理地連接到第二重佈線層240，其中層間穿孔壁220及第二重佈線層240局部地模製在模製化合物230的模製化合物230a中，且層間穿孔壁220的內側壁220a及第二重佈線層240的表面244a既不被模製化合物230(例如，模製化合物230a)覆蓋也不與所述模製化合物230接觸。如圖2N所示，層間穿孔壁220經由第二重佈線層240電連接到層間穿孔120，並經由第二重佈線層240及層間穿孔120電連接到第一重佈線層140。在一些實施例中，頂蓋層180位於模製化合物230(例如，模製化合物230a)上並位於第一金屬圖案182與第二金屬圖案184之間，其中位於頂蓋層180的表面180a上的第一金屬圖案182電連接到層間穿孔壁220的一部分，且位於頂蓋層180的表面180b上的第二金屬圖案184位於層間穿孔壁220之上並於第一重佈線層140上的垂直投影與層間穿孔壁220重疊。如圖2N所示，第一金屬圖案182位於模製化合物230及層間穿孔壁220上，頂蓋層180位於第一金屬圖案182上並覆蓋第一金屬圖案182，且第二金屬圖案184位於頂蓋層180上， 其中頂蓋層180夾置在第一金屬圖案182與第二金屬圖案184之間。在一些實施例中，模製化合物230位於頂蓋層180與第一重佈線層140之間。

在一些實施例中，如圖2N所示，第一金屬圖案182與部分連接到第一金屬圖案182的層間穿孔壁220一起形成天線元件ATN，其中不僅第一重佈線層140提供佈線功能而且第二重佈線層240的位於天線元件ATN之下的一部分充當天線元件ATN的接地平面部分GP。由於此種構造的存在，因此可通過調整層間穿孔壁220的高度來控制天線元件ATN與接地平面部分GP之間的距離，從而使得隨後形成的導電元件能夠具有小的節距且在設計印刷電路板(其經由隨後形成的導電元件連接到封裝結構20)時能夠具有更好的靈活性。當天線元件ATN與接地平面部分部分GP之間存在某一距離(其與波長相關)時，接地平面部分GP充當天線輻射的反射器，並確保天線的高增益/效率。由於位於頂蓋層180與層間穿孔壁220之間存在有空氣腔AC(所述腔內的空氣具有Dk=1、Df~0)，因此天線元件ATN能夠沿第一方向Y具有高增益輻射並避免沿第二方向X的表面波/邊緣輻射。此外，在本公開內容中，在天線元件ATN與接地平面部分GP之間不存在額外的半導體元件(例如，被動組件/元件或主動組件/元件)、或由金屬材料及/或高介電常數介電材料製成的其他元件，從而確保天線應用的可靠性。在一些實施例中，天線元件ATN位於頂蓋層180與第二重佈線層240之間。在一些實施例中，部分的導電元件160經由 部分的球下金屬圖案150、第一重佈線層140以及導電柱170d電連接到晶粒170。在一些實施例中，部分的導電元件160經由部分的球下金屬圖案150、第一重佈線層140以及層間穿孔120電連接到第二重佈線層240。在一些實施例中，部分的導電元件160經由部分的球下金屬圖案150、第一重佈線層140、層間穿孔120、第二重佈線層240以及層間穿孔壁220電連接到天線元件ATN。

在一些實施例中，天線元件ATN局部地接觸模製化合物230(例如，模製化合物230a)，其中朝向第二重佈線層240的天線元件ATN的面側、朝向天線元件ATN的第二重佈線層240的面側、以及未被模製化合物230(模製化合物230a或模製化合物230b)覆蓋的層間穿孔壁220的內側壁220a一起用於界定空氣腔AC的空間S。如圖2N所示，空氣腔AC位於天線元件ATN、第二重佈線層240以及層間穿孔壁220之間。在某些實施例中，天線元件ATN經由層間穿孔壁220電連接到第二重佈線層240，且上覆晶粒170。也就是說，在第一重佈線層140上的垂直投影中，晶粒170的定位位置與天線元件ATN的定位位置重疊，相比於傳統的天線元件和接地板的並排配置，此種配置能夠產生較小的佈局面積的封裝結構20。在一些實施例中，位於層間穿孔壁220之上的第二金屬圖案184的形狀對應層間穿孔壁220的形狀(如圖4所示)。由於第二金屬圖案184的存在，因此減小了天線元件ATN沿第二方向X的表面波/邊緣輻射。

根據一些實施例，一種封裝結構包括模製化合物、天線元 件、至少一個晶粒、以及重佈線層。所述天線元件模製在所述模製化合物中。所述至少一個晶粒位於所述模製化合物上。所述重佈線層位於所述至少一個晶粒與所述模製化合物之間，其中所述重佈線層包括接地平面部分，且在垂直投影中，所述天線元件的位置與所述接地平面部分的位置重疊。

根據一些實施例，所述封裝結構進一步包括包封在所述模製化合物中的至少一個層間穿孔，其中所述至少一個層間穿孔連接到所述天線元件且所述天線元件經由所述重佈線層及所述至少一個層間穿孔電連接到所述至少一個晶粒。

根據一些實施例，在所述封裝結構中，在所述垂直投影中，所述天線元件的所述位置與所述至少一個晶粒的位置重疊。

根據一些實施例，所述封裝結構進一步包括連接到所述重佈線層的多個導電元件，其中所述重佈線層位於所述多個導電元件與所述天線元件之間，且所述至少一個晶粒與所述多個導電元件位於所述重佈線層的表面上。

根據一些實施例，所述封裝結構進一步包括保護層，所述保護層位於所述模製化合物上且覆蓋所述天線元件。

根據一些實施例，一種封裝結構包括至少一個晶粒、天線元件、以及層間穿孔壁。所述天線元件位於所述至少一個晶粒上方。所述層間穿孔壁位於所述天線元件與所述至少一個晶粒之間，其中所述層間穿孔壁連接到所述天線元件，空氣腔位於所述天線元件與所述至少一個晶粒之間且被所述層間穿孔壁環繞，且所述 天線元件電連接到所述至少一個晶粒。

根據一些實施例，所述封裝結構進一步包括連接到所述至少一個晶粒的第一重佈線層、位於所述至少一個晶粒上的第二重佈線層以及連接到所述第一重佈線層及所述第二重佈線層且排列在所述至少一個晶粒旁邊的至少兩個層間穿孔，其中所述至少一個晶粒位於所述第一重佈線層與所述第二重佈線層之間，且所述天線元件經由所述層間穿孔壁、所述第二重佈線層、所述至少兩個層間穿孔及所述第一重佈線層電連接到所述至少一個晶粒。

根據一些實施例，所述封裝結構進一步包括模製化合物，其中所述天線元件、所述層間穿孔壁、所述至少一個晶粒、所述第二重佈線層及所述至少兩個層間穿孔被模製在所述模製化合物中，其中所述層間穿孔壁的內側壁、被所述層間穿孔壁的所述內側壁環繞且面朝所述至少一個晶粒的所述天線元件的表面、以及被所述層間穿孔壁的所述內側壁環繞且面朝所述天線元件的所述第二重佈線層的表面不含所述模製化合物。

根據一些實施例，所述封裝結構進一步包括多個導電元件，連接到所述第一重佈線層，其中所述第一重佈線層位於所述多個導電元件與所述至少一個晶粒之間。

根據一些實施例，所述封裝結構進一步包括位於所述天線元件上的頂蓋層以及設置在與所述天線元件相對的所述頂蓋層的表面上的金屬環形結構，其中所述天線元件位於所述頂蓋層與所述層間穿孔壁之間。

根據一些實施例，一種製造封裝結構的方法設置有以下步驟：在第一載體上形成第一重佈線層；在所述第一載體上形成至少一個層間穿孔，其中所述至少一個層間穿孔電連接到所述第一重佈線層；將所述至少一個層間穿孔包封在模製化合物中；在所述第一載體上設置至少一個晶粒，其中所述至少一個晶粒電連接到所述第一重佈線層；形成天線元件，其中所述天線元件至少局部地接觸所述模製化合物且電連接到所述第一重佈線層，且在所述第一重佈線層上的垂直投影中，所述天線元件與所述至少一個晶粒重疊；以及將多個導電元件設置在所述第一重佈線層上，其中所述第一重佈線層位於所述模製化合物與所述多個導電元件之間。

根據一些實施例，在所述製造封裝結構的方法中，所述天線元件是在所述第一載體上形成所述第一重佈線層、所述至少一個層間穿孔及所述至少一個晶粒之前形成在所述第一載體上。

根據一些實施例，在所述製造封裝結構的方法中，在所述天線元件上形成所述至少一個層間穿孔之後，將所述天線元件及所述至少一個層間穿孔包封在所述模製化合物中，且接著在所述至少一個層間穿孔上形成所述第一重佈線層，其中所述至少一個晶粒及所述多個導電元件設置在與所述模製化合物相對的所述第一重佈線層的表面上且不被模製在所述模製化合物中。

根據一些實施例，在所述製造封裝結構的方法中，在所述第一載體上設置所述至少一個晶粒以及在形成所述至少一個層間穿孔、所述第一重佈線層及所述天線元件之前，所述製造封裝結構 的方法進一步包括在第二載體上形成第二重佈線層；在所述第二重佈線層上形成層間穿孔壁，其中所述層間穿孔壁電連接到所述第二重佈線層；將所述第二重佈線層及所述層間穿孔壁包封在所述模製化合物中；以及從所述第二重佈線層剝離所述第二載體並通過使所述層間穿孔壁與所述第一載體接觸將所述第二重佈線層設置在所述第一載體上。

根據一些實施例，在所述製造封裝結構的方法中，包封所述第二重佈線層及所述層間穿孔壁包括局部地包封所述第二重佈線層及所述層間穿孔壁，其中所述層間穿孔壁的內側壁及被所述層間穿孔壁的所述內側壁環繞的所述第二重佈線層的側不被所述模製化合物覆蓋。

根據一些實施例，在所述製造封裝結構的方法中，設置所述至少一個晶粒包括：在所述至少一個層間穿孔形成在所述第二重佈線層上之後，將所述至少一個晶粒設置在與所述層間穿孔壁相對的所述第二重佈線層的側上，其中所述至少一個晶粒形成在設置有所述至少一個層間穿孔的所述第二重佈線層的所述側上，且將所述至少一個層間穿孔包封在所述模製化合物中包括將所述至少一個晶粒及所述至少一個層間穿孔包封在所述模製化合物中。

根據一些實施例，在所述製造封裝結構的方法中，形成所述第一重佈線層包括在包封所述至少一個層間穿孔之後，在所述模製化合物上形成所述第一重佈線層，其中所述第一重佈線層經由所述至少一個層間穿孔電連接到所述第二重佈線層，且所述至 少一個晶粒位於所述第一重佈線層與所述第二重佈線層之間。

根據一些實施例，在所述製造封裝結構的方法中，在將多個導電元件設置在所述第一重佈線層上之後，所述製造封裝結構的方法進一步包括從所述層間穿孔壁及所述模製化合物剝離所述第一載體；以及將所述多個導電元件安裝在聚合物膜中，其中所述多個導電元件嵌入所述聚合物膜中。

根據一些實施例，在所述製造封裝結構的方法中，在將所述多個導電元件安裝在所述聚合物膜中之後，所述製造封裝結構的方法進一步包括提供頂蓋層，所述頂蓋層具有設置有第一金屬圖案的第一側；以及將所述頂蓋層通過所述第一側設置在所述層間穿孔壁及所述模製化合物上，且其中所述頂蓋層的所述第一側、所述層間穿孔壁的內側壁、以及朝向所述頂蓋層的所述第一側且被由不被所述模製化合物覆蓋的所述層間穿孔壁的所述內側壁環繞的所述第二重佈線層的側構成空氣腔的容納空間，其中形成天線元件包括將所述第一金屬圖案連接到所述層間穿孔壁的一部分，以使所述第一金屬圖案及所述層間穿孔壁的連接到所述第一金屬圖案的所述一部分一同形成所述天線元件。

根據一些實施例，在所述製造封裝結構的方法中，所述製造封裝結構的方法進一步包括在與設置有所述天線元件的所述第一側相對的所述頂蓋層的第二側上形成第二金屬圖案，其中所述第二金屬圖案設置在所述層間穿孔壁之上，所述第二金屬圖案的形狀對應於所述層間穿孔壁的形狀，且所述頂蓋層位於所述天線 元件與所述第二金屬圖案之間。

雖然本發明實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:封裝結構

116:介電層

120:層間穿孔

130:模製化合物

140:第一重佈線層

150:球下金屬(UBM)圖案

152:連接墊

160:導電元件

170:晶粒

170a:主動表面

170b:墊

170c:鈍化層

170d:導電柱

170e:保護層

ATN:天線元件

GP:接地平面部分

Claims (4)

1. 一種封裝結構，包括：模製化合物；天線元件，位在所述模製化合物中；至少一個晶粒，位於所述模製化合物上；重佈線層，位於所述至少一個晶粒與所述模製化合物之間，其中所述重佈線層包括接地平面部分，且在所述重佈線層上的垂直投影中，所述天線元件的位置與所述接地平面部分的位置重疊；以及多個導電元件，連接到所述重佈線層的第一側，其中所述至少一個晶粒連接到所述重佈線層的所述第一側，且所述多個導電元件的設置位置位於所述至少一個晶粒的設置位置的旁邊。
2. 如請求項1所述的封裝結構，更包括包封在所述模製化合物中的至少一個層間穿孔，其中所述至少一個層間穿孔連接到所述天線元件，且所述天線元件經由所述重佈線層及所述至少一個層間穿孔電連接到所述至少一個晶粒。
3. 如請求項1所述的封裝結構，更包括保護層，所述保護層位於所述模製化合物上且覆蓋所述天線元件。
4. 如請求項1所述的封裝結構，其中所述重佈線層位於所述多個導電元件與所述天線元件之間。

Images