TWI792971B

TWI792971B - 電壓調節電路以及電流限制電路

Info

Publication number: TWI792971B
Application number: TW111113391A
Authority: TW
Inventors: 李銘富
Original assignee: 盛群半導體股份有限公司
Priority date: 2022-04-08
Filing date: 2022-04-08
Publication date: 2023-02-11
Also published as: CN116931647B; TW202340898A; CN217426005U; CN116931647A

Abstract

本發明提供一種電壓調節電路以及電流限制電路。電壓調節電路包括誤差放大器、輸出電晶體以及電流限制電路。誤差放大器反應於輸出電壓的變動來提供控制訊號。輸出電晶體接收輸入電壓，並反應於控制訊號以及輸入電壓來調節輸出電壓。電流限制電路包括感測電路、箝位電路以及控制訊號箝制電路。感測電路依據輸出電流提供感測電流。箝位電路依據輸入電壓的電壓值與至少一箝位電壓值的比較結果來提供箝位電流。控制訊號箝制電路反應於感測電流和箝位電流的電流值來箝制控制訊號的電壓值，使得流經輸出電晶體的輸出電流限制值與輸入電壓值呈現負相關。

Description

電壓調節電路以及電流限制電路

本發明是有關於一種電壓調節電路以及電流限制電路。本發明的電流限制電路依據輸入電壓值，分段調整輸出電流的限制值。本發明的電流限制電路在輸出空載狀態下具有低靜態電流，能夠實現於低靜態電流的電壓調節電路。

靜態電流（Quiescent Current）是輸出空載狀態下，裝置所消耗的電流。一般來說，依據輸入電壓調整輸出限流值的電流限制電路，都會消耗額外的靜態電流。基於環保以及低功率消耗的規範，低靜態電流的電路是本領域技術人員的研究重點之一。

本發明的電流限制電路依據輸入電壓值，分段調整輸出電流的限制值。本發明的電流限制電路在輸出空載狀態下具有低靜態電流，能夠實現於低靜態電流的電壓調節電路。

本發明的電壓調節電路包括誤差放大器、輸出電晶體以及電流限制電路。誤差放大器反應於輸出電壓的變動來提供控制訊號。輸出電晶體耦接於誤差放大器的輸出端。輸出電晶體接收輸入電壓，並反應於控制訊號以及輸入電壓來調節輸出電壓。電流限制電路包括感測電路、箝位電路以及控制訊號箝制電路。感測電路依據輸出電流提供感測電流。箝位電路提供至少一箝位電壓值，並依據輸入電壓的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流。控制訊號箝制電路耦接於誤差放大器的輸出端、感測電路以及箝位電路。控制訊號箝制電路反應於感測電流和箝位電流的電流值來箝制控制訊號的電壓值，使得流經輸出電晶體的輸出電流限制值與輸入電壓值呈現負相關。

本發明的電流限制電路用於對輸出電晶體的輸出電流值進行限制。輸出電晶體受控於控制訊號。電流限制電路包括感測電路、箝位電路以及控制訊號箝制電路。感測電路依據輸出電流提供感測電流。箝位電路提供至少一箝位電壓值，並依據輸入電壓的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流。控制訊號箝制電路耦接於輸出電晶體的控制端、感測電路以及箝位電路。控制訊號箝制電路反應於感測電流和箝位電流的電流值來箝制控制訊號的電壓值，使得輸出電流限制值與輸入電壓值呈現負相關。

基於上述，本發明的電流限制電路依據輸入電壓的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流，並反應於感測電流和箝位電流的電流值來箝制控制訊號的電壓值。電流限制電路能夠使輸入電壓的電壓值與輸出電流值呈現負相關。在輸出不抽載時，感測電流和箝位電流接近零電流，不增加額外的靜態電流。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。更確切的說，這些實施例只是本發明的專利申請範圍中的範例。

請參考圖1，圖1是依據本發明的第一實施例所繪示的電壓調節電路的示意圖。在本實施例中，電壓調節電路100包括誤差放大器EA、輸出電晶體MO以及電流限制電路110。誤差放大器EA反應於輸出電壓VOUT的變動來提供控制訊號VG。輸出電晶體MO耦接於誤差放大器EA的輸出端。輸出電晶體MO接收輸入電壓VIN，並反應於控制訊號VG以及輸入電壓VIN來調節輸出電壓VOUT。

舉例來說，誤差放大器EA的第一輸入端接收參考電壓值VREF。誤差放大器EA的第二輸入端接收回饋電壓值FB。回饋電壓值FB關聯於輸出電壓VOUT的電壓值。誤差放大器EA會依據參考電壓值VREF以及回饋電壓值FB的比較結果來經由誤差放大器EA的輸出端提供控制訊號VG。輸出電晶體MO的第一端接收輸入電壓VIN。輸出電晶體MO的第二端作為電壓調節電路100的輸出端。輸出電晶體MO的控制端耦接於誤差放大器EA的輸出端。因此，輸出電晶體MO受控於控制訊號VG以調節輸出電壓VOUT。

在本實施例中，電流限制電路110包括感測電路111、箝位電路112以及控制訊號箝制電路113。感測電路111依據輸出電流值IOUT提供感測電流ISEN。箝位電路112提供至少一箝位電壓值，並依據輸入電壓VIN的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流IPS。舉例來說，輸入電壓VIN的電壓值越高，箝位電路112產生箝位電流IPS的電流值比較大。在另一方面，輸入電壓VIN的電壓值越低，箝位電路112產生箝位電流IPS的電流值比較小。

控制訊號箝制電路113耦接於誤差放大器EA的輸出端、感測電路111以及箝位電路112。控制訊號箝制電路113反應於感測電流ISEN的電流值和箝位電流IPS的電流值來箝制控制訊號VG的電壓值。舉例來說，箝位電流IPS的電流值越多，輸出電流值IOUT限制的越低。在另一方面，箝位電流IPS的電流值越小，輸出電流值IOUT限制的越大。因此，基於電流限制電路110的操作，流經輸出電晶體MO的輸出電流限制值與輸入電壓VIN的電壓值呈現負相關。

在此值得一提的是，電流限制電路110依據輸入電壓VIN的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流IPS，並反應於感測電流ISEN的電流值和箝位電流IPS的電流值來箝制控制訊號VG的電壓值。因此，電流限制電路110能夠使輸入電壓VIN的電壓值與輸出電流限流值呈現負相關。在輸出電流值IOUT為零時，感測電流ISEN和箝位電流IPS接近零電流，不增加額外的靜態電流。

在本實施例中，輸出電晶體MO可以是由任意形式的雙極性電晶體（Bipolar Junction Transistor，BJT）或場效電晶體（Field-Effect Transistor，FET）來實現。在本實施例中，輸出電晶體MO以p型金氧半場效電晶體（Metal-Oxide-Semiconductor FET，MOSFET）來示例。因此，誤差放大器EA的第一輸入端是反相輸入端。誤差放大器EA的第二輸入端是非反相輸入端。在本實施例中，電壓調節電路100包括分壓電阻器RD1、RD2。分壓電阻器RD1耦接於輸出電晶體MO的第二端與誤差放大器EA的第二輸入端之間。分壓電阻器RD2耦接於誤差放大器EA的第二輸入端與參考低電壓VL（例如是接地）之間。分壓電阻器RD1、RD2會對輸出電壓VOUT的電壓值進行分壓以產生回饋電壓值FB。

請參考圖2，圖2是依據本發明的第二實施例所繪示的電壓調節電路的示意圖。在本實施例中，電壓調節電路200包括誤差放大器EA、輸出電晶體MO以及電流限制電路210。在本實施例中，誤差放大器EA以及輸出電晶體MO的實施細節可以在圖1的實施例中獲得足夠的教示，故不在此重述。

在本實施例中，電流限制電路210包括感測電路211、箝位電路212以及控制訊號箝制電路213。感測電路211包括感測電晶體MS。感測電晶體MS反應於控制訊號VG來提供感測電流ISEN，因此感測電流ISEN的電流值會與流經輸出電晶體MO的輸出電流值IOUT相關。

在本實施例中，感測電晶體MS的第一端接收輸入電壓VIN。感測電晶體MS的第二端耦接至控制訊號箝制電路213。感測電晶體MS的控制端耦接於誤差放大器EA的輸出端。在本實施例中，感測電晶體MS以及輸出電晶體MO可以是由相同形式的BJT或FET來實現。以本實施例為例，感測電晶體MS以PMOS場效電晶體來實現。

在本實施例中，箝位電路212包括箝位電晶體MC以及電壓箝位元件EVC。箝位電晶體MC反應於控制訊號VG而被導通。電壓箝位元件EVC與箝位電晶體MC串聯耦接於輸入電壓VIN與控制訊號箝制電路213之間。電壓箝位元件EVC提供箝位電壓值。當輸入電壓VIN的電壓值大於箝位電壓值時，電壓箝位元件EVC被導通（conduct），因此，箝位電晶體MC會提供箝位電流IPS。在另一方面，當輸入電壓VIN的電壓值小於或等於箝位電壓值時，電壓箝位元件EVC會被斷開（cut-off），因此，箝位電晶體MC停止提供箝位電流IPS。

在本實施例中，箝位電晶體MC所產生的箝位電流IPS的電流值與流經輸出電晶體MO的輸出電流值IOUT相關。箝位電晶體MC的第一端接收輸入電壓VIN。箝位電晶體MC的第二端耦接至電壓箝位元件EVC的第一端。箝位電晶體MC的控制端耦接於誤差放大器EA的輸出端。電壓箝位元件EVC的第二端耦接至控制訊號箝制電路213。在本實施例中，電壓箝位元件EVC可以是由一或多個二極體串聯來實現或者是由一或多個二極體連接式（diode-connected）的電晶體形式來實現。本實施例以電壓箝位元件EVC以單一個稽納二極體（Zener diode）來示例，本發明並不以此為限。稽納二極體的陰極耦接於電壓箝位元件EVC的第二端。稽納二極體的陽極耦接於控制訊號箝制電路213。在一些實施例中，電壓箝位元件EVC可以是由串聯耦接的多個稽納二極體來實現。

舉例來說，單一個稽納二極體的逆向偏壓可提供5.6伏特的箝位電壓值。串聯耦接的6個稽納二極體逆向偏壓則可以提供33.6伏特的箝位電壓值。在另一個實施例中，單一個二極體順向偏壓可提供0.7伏特的箝位電壓值。串聯耦接的2個二極體順向偏壓則可以提供1.4伏特的箝位電壓值。因此，箝位電路212的導通或斷開不需要比較器即可達成，如此一來，箝位電路212具有較快的反應速度。

在本實施例中，箝位電晶體MC以及輸出電晶體MO可以是由相同形式的BJT或FET來實現。以本實施例為例，箝位電晶體MC以PMOS場效電晶體來實現。

在本實施例中，感測電晶體MS被設計以使感測電流ISEN的電流值明顯小於輸出電流值IOUT，一般而言，感測電流ISEN的電流值會是輸出電流值IOUT的0.001~0.01倍。箝位電晶體MC被設計以使單一箝位電流IPS的電流值明顯小於輸出電流值IOUT。舉例來說，感測電流ISEN的電流值以及單一箝位電流IPS的電流值被設計以等於輸出電流值IOUT的0.001~0.01倍（本發明並不以此為限）。由於輸出電流值IOUT為零時，感測電流ISEN和箝位電流IPS接近零電流，使得電流限制電路210本身具有相當低的靜態電流。如此一來，電壓調節電路200仍可以維持低靜態電流。

請同時參考圖2以及圖3，圖3是依據圖2所繪示的輸出電流與輸入電壓的關係示意圖。在本實施例中，電壓箝位元件EVC提供箝位電壓值VC1。當輸入電壓VIN的電壓值小於或等於箝位電壓值VC1時，箝位電路212不會提供箝位電流IPS。也就是說，箝位電流等於零。因此，控制訊號箝制電路213基於感測電流ISEN來箝制控制訊號VG的電壓值。因此，當輸入電壓VIN的電壓值小於或等於箝位電壓值VC1時，輸出電流值IOUT約為電流值IOC1。Vin,max是電流限制電路210的最大輸入限制電壓。

在另一方面，當輸入電壓VIN的電壓值大於箝位電壓值VC1時，箝位電路212會提供箝位電流IPS。也就是說，箝位電路212被導通。因此，控制訊號箝制電路213基於感測電流ISEN以及箝位電流IPS的電流值總和來箝制控制訊號VG的電壓值。因此，當輸入電壓VIN的電壓值大於箝位電壓值VC1時，輸出電流值IOUT被限制在電流值IOC2。應注意的是，電流值IOC2小於電流值IOC1。也就是說，控制訊號箝制電路213能夠隨著輸入電壓VIN的不同電壓值範圍來對輸出電流值IOUT進行分段的限制。

在一個實施例中，箝位電壓值VC1被設計為36伏特，電流值IOC2被設計為160毫安培（mA）。在上述規格下，吾人實際應用於第一樣品以及第二樣品。關於第一樣品，當輸入電壓VIN的電壓值等於4.8伏特時，輸入電壓VIN的電壓值小於箝位電壓值VC1。第一樣品的輸出電流值IOUT約為電流值IOC1，約等於220 mA。當輸入電壓VIN的電壓值等於24伏特時，輸入電壓VIN的電壓值小於箝位電壓值VC1。第一樣品的輸出電流值IOUT約為電流值IOC1，約等於220 mA。當輸入電壓VIN的電壓值等於40伏特時，輸入電壓VIN的電壓值大於箝位電壓值VC1時，第一樣品的輸出電流值IOUT被限制在電流值IOC2，即160 mA。當輸入電壓VIN的電壓值等於48伏特時，輸入電壓VIN的電壓值大於箝位電壓值VC1時，第一樣品的輸出電流值IOUT被限制在電流值IOC2，即160 mA。

關於第二樣品，當輸入電壓VIN的電壓值等於4.8伏特時，輸入電壓VIN的電壓值小於箝位電壓值VC1。第一樣品的輸出電流值IOUT約為電流值IOC1，約等於210 mA。當輸入電壓VIN的電壓值等於24伏特時，輸入電壓VIN的電壓值小於箝位電壓值VC1。第一樣品的輸出電流值IOUT約為電流值IOC1，約等於210 mA。當輸入電壓VIN的電壓值等於40伏特時，輸入電壓VIN的電壓值大於箝位電壓值VC1時，第一樣品的輸出電流值IOUT被限制在電流值IOC2，即160 mA。當輸入電壓VIN的電壓值等於48伏特時，輸入電壓VIN的電壓值大於箝位電壓值VC1時，第一樣品的輸出電流值IOUT被限制在電流值IOC2，即160 mA。

請同時參考圖3以及圖4，圖4是依據本發明的第三實施例所繪示的電壓調節電路的示意圖。在本實施例中，電壓調節電路300包括誤差放大器EA、輸出電晶體MO以及電流限制電路310。誤差放大器EA以及輸出電晶體MO的實施細節可以在圖1的實施例中獲得足夠的教示，故不在此重述。電流限制電路310包括感測電路311、箝位電路312以及控制訊號箝制電路313。感測電路311以及箝位電路312的實施細節可以在圖1、圖2的實施例中獲得足夠的教示，故不在此重述。

在本實施例中，控制訊號箝制電路313依據輸入電壓VIN來產生操作電壓VCTRL，並反應於感測電流ISEN以及由箝位電路312所提供的箝位電流IPS的電流值總和來產生調節電壓VM。控制訊號箝制電路313反應於調節電壓VM來調節操作電壓VCTRL的電壓值，被調節的操作電壓VCTRL決定控制訊號VG的電壓值。

控制訊號箝制電路313包括電阻器R1、R2以及電晶體M1、M2。電阻器R1的第一端接收輸入電壓VIN。電阻器R1的第二端用以提供操作電壓VCTRL。電晶體M1的第一端接收輸入電壓VIN。電晶體M1的第二端耦接於誤差放大器EA的輸出端。電晶體M1的控制端耦接於電阻器R1的第二端。電晶體M1反應於操作電壓VCTRL的電壓值來決定控制訊號VG的電壓值。電阻器R2的第一端耦接於感測電路311以及箝位電路312。電阻器R2的第二端耦接於參考低電位VL。電阻器R2依據感測電流ISEN以及由箝位電路312所提供箝位電流IPS的電流值總和來產生調節電壓VM。電晶體M2的第一端耦接於電阻器R1的第二端。電晶體M2的第二端耦接於參考低電位VL。電晶體M2的控制端接收調節電壓VM。電晶體M2反應於調節電壓VM的電壓值來調節操作電壓VCTRL的電壓值。在本實施例中，電晶體M1以PMOS場效電晶體來實現。電晶體M2以NMOS場效電晶體來實現。

舉例來說，輸入電壓VIN的電壓值小於或等於箝位電壓值VC1，箝位電路312不提供箝位電流IPS。因此，電阻器R2依據感測電流ISEN以及電阻器R2本身的電阻值來產生調節電壓VM。當調節電壓VM等於電晶體M2的臨界電壓值(Vt)時，以讓電晶體M2導通，並反應於調節電壓VM來調節操作電壓VCTRL。因此，操作電壓VCTRL透過電晶體M1去限制控制訊號VG，如此一來，輸出電流值IOUT約為電流值IOC1。

當調節電壓VM的電壓值接近電晶體M2的臨界電壓值時，電晶體M2的臨界電壓值如公式(1)所示：

……公式(1)

在公式(1)中，Vt是電晶體M2的臨界電壓值、i_ISEN是感測電流ISEN的電流值、M是輸出電流值IOUT與感測電流ISEN的電流值之間的倍率。r_R2是電阻器R2的電阻值。而根據整理公式(1)，整理成電流值IOC1為主的表示，如公式(2)所示：

……公式(2)

輸入電壓VIN的電壓值大於箝位電壓值VC1，箝位電路312提供箝位電流IPS。因此，電阻器R2依據感測電流ISEN與箝位電流IPS的電流值總和以及電阻器R2本身的電阻值來產生調節電壓VM。當調節電壓VM的電壓值等於電晶體M2的臨界電壓值時，電晶體M2反應於調節電壓VM來調節操作電壓VCTRL。因此，操作電壓VCTRL透過電晶體M1去限制控制訊號VG，如此一來，輸出電流值IOUT被限制在電流值IOC2。應注意的是，電流值IOC2小於電流值IOC1。

舉例來說，輸入電壓VIN的電壓值大於箝位電壓值VC1。當調節電壓VM的電壓值接近電晶體M2的臨界電壓時，電晶體M2的臨界電壓值如公式(3)所示：

……公式(3)

在公式(3)中，i_IPS是箝位電流IPS的電流值。N是輸出電流值IOUT與箝位電流IPS的電流值之間的倍率。

而根據整理公式(3)，整理成電流值IOC2為主的表示，如公式(4)所示：

……公式(4)

請參考圖5以及圖6，圖5是依據本發明的第四實施例所繪示的電壓調節電路的示意圖。圖6是依據圖5所繪示的輸出電流與輸入電壓的關係示意圖。在本實施例中，電壓調節電路400包括誤差放大器EA、輸出電晶體MO以及電流限制電路410。在本實施例中，誤差放大器EA以及輸出電晶體MO的實施細節可以在圖1的實施例中獲得足夠的教示，故不在此重述。電流限制電路410包括感測電路411、箝位電路412以及控制訊號箝制電路413。感測電路411的實施細節可以在圖1、圖2的實施例中獲得足夠的教示，故不在此重述。

在本實施例中，箝位電路412包括箝位電晶體MC1、MC2以及電壓箝位元件EVC1、EVC2。箝位電晶體MC1反應於控制訊號VG而被導通。電壓箝位元件EVC1與箝位電晶體MC1串聯耦接於輸入電壓VIN與控制訊號箝制電路413之間。電壓箝位元件EVC1提供箝位電壓值VC1。箝位電晶體MC2反應於控制訊號VG而被導通。電壓箝位元件EVC2與箝位電晶體MC2串聯耦接於輸入電壓VIN與控制訊號箝制電路413之間。電壓箝位元件EVC2提供箝位電壓值VC2。箝位電壓值VC2大於箝位電壓值VC1。

在本實施例中，箝位電晶體MC1與輸出電晶體MO形成電流鏡。箝位電晶體MC1所產生的箝位電流IPS1的電流值與流經輸出電晶體MO的輸出電流值IOUT相關。箝位電晶體MC1的第一端接收輸入電壓VIN。箝位電晶體MC1的第二端耦接至電壓箝位元件EVC1的第一端。箝位電晶體MC1的控制端耦接於誤差放大器EA的輸出端。電壓箝位元件EVC1的第二端耦接至控制訊號箝制電路413。箝位電晶體MC2所產生的箝位電流IPS2與流經輸出電晶體MO的輸出電流值IOUT相關。箝位電晶體MC2的第一端接收輸入電壓VIN。箝位電晶體MC2的第二端耦接至電壓箝位元件EVC2的第一端。箝位電晶體MC2的控制端耦接於誤差放大器EA的輸出端。電壓箝位元件EVC2的第二端耦接至控制訊號箝制電路413。

當輸入電壓VIN的電壓值小於或等於箝位電壓值VC1時，電壓箝位元件EVC1會被斷開。此外，電壓箝位元件EVC2會被斷開。因此，箝位電晶體MC1不提供箝位電流IPS1，箝位電晶體MC2不提供箝位電流IPS2。也就是說，箝位電路412提供箝位電流的電流值為零。因此，控制訊號箝制電路413反應於感測電流ISEN來箝制控制訊號VG，從而使輸出電流值IOUT約為電流值IOC1。

當輸入電壓VIN的電壓值大於箝位電壓值VC1並且小於或等於箝位電壓值VC2時，電壓箝位元件EVC1會被導通。電壓箝位元件EVC2會被斷開。因此，箝位電晶體MC1提供箝位電流IPS1，箝位電晶體MC2則不提供箝位電流IPS2。因此，控制訊號箝制電路413反應於感測電流ISEN以及箝位電流IPS1來箝制控制訊號VG。輸出電流值IOUT被限制在電流值IOC2。電流值IOC2小於電流值IOC1。

當輸入電壓VIN的電壓值大於箝位電壓值VC2時，電壓箝位元件EVC1會被導通。此外，電壓箝位元件EVC2會被導通。因此，箝位電晶體MC1提供箝位電流IPS1，箝位電晶體MC2提供箝位電流IPS2。因此，控制訊號箝制電路413反應於感測電流ISEN以及兩個箝位電流IPS1、IPS2來箝制控制訊號VG。輸出電流值IOUT被限制在電流值IOC3。電流值IOC3小於電流值IOC2。Vin,max是電流限制電路310、410的最大輸入限制電壓。本實施例中，箝位電路412會依據輸入電壓VIN的電壓值來決定電壓箝位元件EVC1、EVC2被導通的數量，並依據電壓箝位元件EVC1、EVC2被導通的數量來調整箝位電流的電流值。考量電流限制電路210、310與410的晶片面積，電壓箝位元件較佳的數量為1個，但使用者可依整體電壓調節電路200、300與400的輸入輸出規格自由調整電壓箝位元件的數量。

請參考圖7，圖7是依據本發明的一實施例所繪示的電流限制電路與裝置的示意圖。裝置500與電流限制電路600電性連接。在本實施例中，裝置500例如是具有輸出電晶體MO的裝置。裝置500例如是線性充電器（本發明並不以此為限）。在本實施例中，電流限制電路600對輸出電晶體MO的輸出電流值IOUT進行限制。輸出電晶體MO受控於電流限制電路600所提供的控制訊號VG。

在本實施例中，電流限制電路600提供至少一箝位電壓值，依據輸入電壓VIN的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流。電流限制電路600反應於感測電流和箝位電流的電流值來箝制控制訊號VG的電壓值。電流限制電路600能夠使輸出電流限制值與輸入電壓VIN呈現負相關。在本實施例中，電流限制電路600的內部電路配置與操作細節可以由圖1至圖6的多個實施例中獲得足夠的教示，故不在此重述。

綜上所述，本發明的電流限制電路依據輸入電壓的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流，並反應於感測電流和箝位電流的電流值來箝制控制訊號的電壓值。本發明的電流限制電路能夠使輸出電流限制值與輸入電壓呈現負相關。並且，能夠讓電壓調節電路工作在低靜態電流下。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400、600:電壓調節電路 110、210、310、410:電流限制電路 111、211、311、411:感測電路 112、212、312、412:箝位電路 113、213、313、413:控制訊號箝制電路 500:裝置 EA:誤差放大器 EVC、EVC1、EVC2:電壓箝位元件 FB:回饋電壓值 IOC1、IOC2、IOC3:電流值 IOUT:輸出電流值 IPS、IPS1、IPS2:箝位電流 ISEN:感測電流 M1、M2:電晶體 MO:輸出電晶體 MC、MC1、MC2:箝位電晶體 MS:感測電晶體 R1、R2:電阻器 RD1、RD2:分壓電阻器 VC1、VC2:箝位電壓值 VCTRL:操作電壓 VG:控制訊號 VIN:輸入電壓 VL:參考低電壓 VM:調節電壓 VOUT:輸出電壓 VREF:參考電壓值

圖1是依據本發明的第一實施例所繪示的電壓調節電路的示意圖。圖2是依據本發明的第二實施例所繪示的電壓調節電路的示意圖。圖3是依據圖2所繪示的輸出電流與輸入電壓的關係示意圖。圖4是依據本發明的第三實施例所繪示的電壓調節電路的示意圖。圖5是依據本發明的第四實施例所繪示的電壓調節電路的示意圖。圖6是依據圖5所繪示的輸出電流與輸入電壓的關係示意圖。圖7是依據本發明的一實施例所繪示的電流限制電路與裝置的示意圖。

100:電壓調節電路

110:電流限制電路

111:感測電路

112:箝位電路

113:控制訊號箝制電路

EA:誤差放大器

FB:回饋電壓值

IOUT:輸出電流值

IPS:箝位電流

ISEN:感測電流

MO:輸出電晶體

RD1、RD2:分壓電阻器

VG:控制訊號

VIN:輸入電壓

VL:參考低電壓

VOUT:輸出電壓

VREF:參考電壓值

Claims

一種電壓調節電路，包括：誤差放大器，經配置成反應於輸出電壓的變動以提供控制訊號；輸出電晶體，耦接於所述誤差放大器的輸出端，經配置成接收輸入電壓，並反應於所述控制訊號以及所述輸入電壓以調節所述輸出電壓；以及電流限制電路，包括：感測電路，經配置成依據輸出電流提供感測電流；箝位電路，經配置成提供至少一箝位電壓值，並依據所述輸入電壓的電壓值與所述至少一箝位電壓值的比較結果提供箝位電流；以及控制訊號箝制電路，耦接於所述誤差放大器的輸出端、所述感測電路以及所述箝位電路，經配置成反應於所述感測電流和所述箝位電流來箝制所述控制訊號的電壓值，藉此，調節流經所述輸出電晶體的所述輸出電流；其中所述箝位電路包括：第一箝位電晶體，經配置成反應於所述控制訊號而被導通；以及第一電壓箝位元件，與所述第一箝位電晶體串聯耦接於所述輸入電壓與所述控制訊號箝制電路之間，經配置成提供所述至少一箝位電壓值當中的第一箝位電壓值；其中，當所述輸入電壓的電壓值大於所述第一箝位電壓值時，所述第一箝位電晶體提供第一箝位電流。
如請求項1所述的電壓調節電路，其中所述感測電路包括：感測電晶體，經配置成反應於所述控制訊號來提供所述感測電流，其中所述感測電流的電流值與流經所述輸出電晶體的所述輸出電流的電流值相關。
如請求項1所述的電壓調節電路，其中：所述第一箝位電流與流經所述輸出電晶體的所述輸出電流相關。
如請求項1所述的電壓調節電路，其中所述箝位電路還包括：第二箝位電晶體，經配置成反應於所述控制訊號而被導通；以及第二電壓箝位元件，與所述第二箝位電晶體串聯耦接於所述輸入電壓與所述控制訊號箝制電路之間，經配置成提供所述至少一箝位電壓值當中的第二箝位電壓值；其中，所述第二箝位電壓值大於所述第一箝位電壓值；其中，當所述輸入電壓的電壓值大於所述第一箝位電壓值並小於或等於所述第二箝位電壓值時，所述第一箝位電晶體提供所述第一箝位電流，所述第二箝位電晶體停止提供第二箝位電流；其中，當所述輸入電壓的電壓值大於所述第二箝位電壓值時，所述第一箝位電晶體提供所述第一箝位電流，所述第二箝位電晶體提供所述第二箝位電流。
如請求項4所述的電壓調節電路，其中：所述第二箝位電流與流經所述輸出電晶體的所述輸出電流相關。
如請求項1所述的電壓調節電路，其中所述控制訊號箝制電路經配置成：依據所述輸入電壓來產生操作電壓，反應於所述感測電流以及由所述箝位電路所提供的所述箝位電流的電流值總和來產生調節電壓，反應於所述調節電壓來調節所述操作電壓的電壓值，並且反應於被調節的所述操作電壓來決定所述控制訊號的電壓值。
如請求項6所述的電壓調節電路，其中所述控制訊號箝制電路包括：第一電阻器，所述第一電阻器的第一端接收所述輸入電壓，所述第一電阻器的第二端用以提供所述操作電壓；第一電晶體，所述第一電晶體的第一端接收所述輸入電壓，所述第一電晶體的第二端耦接於所述誤差放大器的輸出端，所述第一電晶體的控制端耦接於所述第一電阻器的第二端，經配置成反應於所述操作電壓的電壓值來決定所述控制訊號的電壓值；第二電阻器，所述第二電阻器的第一端耦接於所述感測電路以及所述箝位電路，所述第二電阻器的第二端耦接於參考低電位，經配置成依據所述感測電流以及由所述箝位電路所提供所述箝位電流的電流值以產生所述調節電壓；以及第二電晶體，所述第二電晶體的第一端耦接於所述第一電阻器的第二端，所述第二電晶體的第二端耦接於所述參考低電位，所述第二電晶體的控制端接收所述調節電壓，經配置成反應於所述調節電壓的電壓值來調節所述操作電壓的電壓值。
一種電流限制電路，用於對輸出電晶體的輸出電流值進行限制，其中所述輸出電晶體受控於控制訊號，包括：感測電路，經配置成依據輸出電流提供感測電流；箝位電路，經配置成提供至少一箝位電壓值，並依據輸入電壓的電壓值與所述至少一箝位電壓值的比較結果來提供箝位電流；以及控制訊號箝制電路，耦接於所述輸出電晶體的控制端、所述感測電路以及所述箝位電路，經配置成反應於所述感測電流和所述箝位電流的電流值來箝制所述控制訊號的電壓值，使得所述電晶體的輸出電流限制值與所述輸入電壓的電壓值呈現負相關；其中所述箝位電路包括：箝位電晶體，經配置成反應於所述控制訊號而被導通；以及電壓箝位元件，與所述箝位電晶體串聯耦接於所述輸入電壓與所述控制訊號箝制電路之間，經配置成提供所述箝位電壓值；其中，當所述輸入電壓的電壓值大於所述箝位電壓值時，所述箝位電晶體提供所述箝位電流。