[go: up one dir, main page]

TWI792800B - 半導體裝置中的偵測焊墊結構 - Google Patents

半導體裝置中的偵測焊墊結構 Download PDF

Info

Publication number
TWI792800B
TWI792800B TW110148308A TW110148308A TWI792800B TW I792800 B TWI792800 B TW I792800B TW 110148308 A TW110148308 A TW 110148308A TW 110148308 A TW110148308 A TW 110148308A TW I792800 B TWI792800 B TW I792800B
Authority
TW
Taiwan
Prior art keywords
pattern
upper wiring
pad
metal
detection
Prior art date
Application number
TW110148308A
Other languages
English (en)
Other versions
TW202240834A (zh
Inventor
張志熏
李瑌眞
崔慜貞
崔智旻
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202240834A publication Critical patent/TW202240834A/zh
Application granted granted Critical
Publication of TWI792800B publication Critical patent/TWI792800B/zh

Links

Images

Classifications

    • H10P74/273
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H10P74/277
    • H10W20/42
    • H10W20/43
    • H10W20/435
    • H10W72/019
    • H10W72/248
    • H10W72/29
    • H10W72/59
    • H10W72/9232
    • H10W72/932
    • H10W72/9445
    • H10W72/967

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種半導體裝置中的偵測焊墊結構,可包含位 於基底上的下部佈線、位於下部佈線上的上部佈線以及位於上部佈線上的第一焊墊圖案。上部佈線可連接至下部佈線且包含堆疊於多個層中的金屬圖案及金屬圖案上的通孔接觸件。第一焊墊圖案可連接至上部佈線。半導體裝置可包含實際上部佈線,所述實際上部佈線包含堆疊於多個層中的實際金屬圖案及實際通孔接觸件。上部佈線中的每一層的金屬圖案中的至少一者可具有實際上部佈線中的每一層的金屬圖案的最小線寬及最小間距。上部佈線中的每一層的金屬圖案及通孔接觸件可有規律且重複地配置。

Description

半導體裝置中的偵測焊墊結構
一些實例實施例是有關用於半導體裝置分析的偵測焊墊結構。
[相關申請案的交叉引用]
本申請案主張2021年4月9日於韓國智慧財產局(Korean Intellectual Property Office;KIPO)申請的韓國專利申請案第10-2021-0046242號的優先權,所述專利申請案的內容以全文引用的方式併入本文中。
一般而言,半導體裝置可包含電路圖案及用於電連接電路圖案的佈線及焊墊圖案。多個焊墊圖案可包含具有低電阻的金屬。焊墊圖案中的一些可充當用於焊墊圖案的表面分析的偵測焊墊圖案。此外,偵測佈線(或偵測互連佈線)可形成於偵測焊墊圖案下方。
一些實例實施例提供用於半導體裝置中的焊墊結構表面 分析及/或佈線結構分析的偵測焊墊結構。
根據一些實例實施例,在半導體裝置中提供一種偵測焊墊結構。偵測焊墊結構包含:位於基底上的下部佈線;位於下部佈線上的上部佈線,上部佈線電連接至下部佈線,上部佈線包含金屬圖案及金屬圖案上的通孔接觸件,金屬圖案及通孔接觸件堆疊於多個層中;以及位於上部佈線上的第一焊墊圖案,第一焊墊圖案電連接至上部佈線。半導體裝置位於基底上,所述半導體裝置包含實際上部佈線,所述實際上部佈線包含實際金屬圖案及實際通孔接觸件,所述實際金屬圖案及實際通孔接觸件堆疊於多個層中。上部佈線中的每一層的金屬圖案中的至少一者具有最小線寬及最小間距,上部佈線中的金屬圖案中的至少一者的最小線寬及最小間距對應於實際上部佈線的對應實際金屬圖案的最小線寬及最小間距。上部佈線中的每一層的金屬圖案及通孔接觸件有規律地配置且重複配置。
根據一些實例實施例,在半導體裝置中提供一種偵測焊墊結構。偵測焊墊結構包含:第一焊墊圖案,與基底的上部表面隔開;第一偵測上部佈線,位於基底與第一焊墊圖案之間,第一偵測上部佈線及第一焊墊圖案在垂直於基底的上部表面的豎直方向上堆疊,第一焊墊圖案包含堆疊於多個層中的金屬圖案,且第一偵測上部佈線經組態以分析每一層的金屬圖案的線寬及線間距,金屬圖案位於邊緣部分處,邊緣部分具有矩形環形狀且對應於面向第一焊墊圖案下方的一部分;以及第二偵測上部佈線,位於基底與在豎直方向上堆疊的第一焊墊圖案之間,第二偵測上部佈線包含堆疊於多個層中的金屬圖案及金屬圖案上的通孔接觸件,第二偵測 上部佈線位於中心部分,所述中心部分對應於面向邊緣部分的內部下方的一部分。第一焊墊圖案經由第一偵測上部佈線及第二偵測上部佈線直接及電連接至基底。
根據一些實例實施例,在半導體裝置中提供一種偵測焊墊結構。偵測焊墊結構包含:位於基底上的下部佈線;位於下部佈線上的第一上部佈線,第一上部佈線包含第一金屬圖案及第一金屬圖案上的第一通孔接觸件;位於第一上部佈線上的第二上部佈線,第二上部佈線包含第二金屬圖案及第二金屬圖案上的第二通孔接觸件;位於第二上部佈線上的第三上部佈線,第三上部佈線包含第三金屬圖案及第三金屬圖案上的第三通孔接觸件;位於第三上部佈線上的第四上部佈線,第四上部佈線包含第四金屬圖案及第四金屬圖案上的第四通孔接觸件;位於第四上部佈線上的最上部佈線,最上部佈線包含最上部金屬圖案及最上部通孔接觸件;以及位於最上部佈線上的第一焊墊圖案。第一、第二、第三以及第四金屬圖案及上部佈線位於基底與配置於與基底的上部表面垂直的豎直方向上的第一焊墊圖案之間,且第一、第二、第三以及第四金屬圖案及上部佈線位於邊緣部分處,邊緣部分具有矩形環形狀,邊緣部分對應面向第一焊墊圖案的邊緣下方的一部分。第一、第二以及第三金屬圖案及第一、第二以及第三通孔接觸件位於基底與豎直方向上的第一焊墊圖案之間,且第一、第二以及第三金屬圖案及第一、第二以及第三通孔接觸件位於中心部分,中心部分對應面向第一焊墊圖案的邊緣的內部下方的一部分。位於中心部分的第一、第二以及第三通孔接觸件中的每一者在接觸第一、第二以及第三通孔接觸件中的每一者的底部的第一、第二以及第三金屬圖案中 的每一者的線寬內,且第一、第二以及第三通孔接觸件中的至少一者位於第一、第二以及第三金屬圖案中的各別一者的線寬上。
在一些實例實施例中,當使用偵測焊墊結構執行焊墊圖案的表面分析時,雜訊在表面分析期間可減少,且因此可較精確地分析焊墊圖案的表面。替代地或另外,半導體裝置中的每一者中的焊墊圖案的表面分析的結果可彼此進行比較。當使用偵測焊墊結構執行橫截面結構分析,例如每一層的佈線的掃描電子顯微鏡(scanning electron microscope;SEM)分析及/或穿透式電子顯微鏡(transmission electron microscope;TEM)分析時,可較精確地分析佈線的橫截面結構同時減少用於分析的樣本的數目。
100:基底
102:下部佈線/偵測下部佈線/下部接觸件
104:下部佈線/偵測下部佈線/下部焊墊圖案
106:下部佈線/偵測下部佈線/金屬接觸件
106a:金屬接觸件
108:下部結構
120:第一金屬圖案
120a:圖案
120a1:第一線圖案
120a2:第二線圖案
120a3:第一島狀圖案
120b、120b1、120b2、120b3:第三線圖案
122a:第一A偵測圖案
122b:第一B偵測圖案
130:第一通孔接觸件
132a:第一圖案結構
132b:第二圖案結構
132c:第三圖案結構
140:第二金屬圖案
140a:圖案
140a1:第四線圖案
140a2:第五線圖案
140a3:第二島狀圖案
140b、140b1、140b2、140b3:第六線圖案
142a:第二A偵測圖案
142b:第二B偵測圖案
150:第二通孔接觸件
150a:第二A通孔接觸件
150b:第二B通孔接觸件
150c:第二C通孔接觸件
152a:第四圖案結構
152b:第五圖案結構
152c:第六圖案結構
160:第三金屬圖案
170:第三通孔接觸件
180:第四金屬圖案
180a:圖案
180a1:第十線圖案
180a2:第十一線圖案
180a3:第四島狀圖案
180b:第十二線圖案
182a:第四A偵測圖案
182b:第四B偵測圖案
184:第四通孔接觸件
190:最上部金屬圖案
194:最上部接觸件
200:上部佈線/第一上部佈線/偵測上部佈線
202:上部佈線/第二上部佈線/偵測上部佈線
204:上部佈線/第三上部佈線/偵測上部佈線
206:上部佈線/第四上部佈線/偵測上部佈線
208:上部佈線/最上部佈線/偵測上部佈線
210:上部結構
250a、252a、254a:多通孔結構
250b、252b:短單通孔結構
250c、252c:長單通孔結構
254b:單一通孔結構
280:絕緣間層
290:第二焊墊圖案
300:第一焊墊圖案
310:導電凸塊
400、400a:偵測焊墊結構
500:半導體裝置
A:第一區域
G1:第一接觸件組
G2:第二接觸件組
G3:第三接觸件組
I-I'、II-II':線
自結合隨附圖式進行的以下詳細描述,將更清晰地理解一些實例實施例。圖1至圖15表示如本文中所描述的非限制性實例實施例。
圖1為根據一些實例實施例的示出包含於半導體裝置中的焊墊圖案的平面圖。
圖2及圖3為根據一些實例實施例的半導體裝置中的偵測焊墊結構的橫截面視圖。
圖4至圖12為半導體裝置中的偵測焊墊結構的每一層的平面圖。
圖13為根據一些實例實施例的在第二方向上切割的偵測焊墊結構的橫截面視圖。
圖14為根據一些實例實施例的在第一方向上切割的偵測焊 墊結構的橫截面視圖。
圖15為根據一些實例實施例的偵測焊墊結構中的通孔接觸件及金屬接觸件中的一者的平面圖。
下文中,平行於基底的上部表面且彼此垂直的兩個方向分別稱作第一方向及第二方向,且垂直於基底的上部表面的方向稱作豎直方向。
圖1為根據一些實例實施例的示出包含於半導體裝置中的焊墊圖案的平面圖。
參考圖1,半導體裝置500可包含下部結構及上部結構,且可包含位於下部結構上的焊墊圖案290及焊墊圖案300,所述下部結構包含位於基底上的電路圖案及下部佈線,所述上部結構包含上部佈線。
焊墊圖案290及焊墊圖案300可包含充當或經組態為用於焊墊圖案的表面分析的偵測焊墊圖案的第一焊墊圖案300,及充當或經組態為半導體裝置500中的主動或實際電焊墊的第二焊墊圖案290。
在圖1中,半導體裝置中僅繪示一個第一焊墊圖案300,但實例實施例不限於此,且兩個或多於兩個第一焊墊圖案可形成於半導體裝置中。
第二焊墊圖案290可經由上部佈線及下部佈線電連接至電路圖案。
在一些實例實施例中,第一焊墊圖案300及第二焊墊圖 案290中的每一者可具有矩形形狀,諸如正方形形狀,且第一焊墊圖案300及第二焊墊圖案290中的每一者的上部表面可具有實質上相同的大小或相同的面積。第一焊墊圖案300及第二焊墊圖案290可包含低電阻金屬材料,且可為或可包含相同材料。第一焊墊圖案300及第二焊墊圖案290可包含例如鋁。
在半導體裝置(例如半導體晶片或半導體封裝)中,電連接構件可接觸第二焊墊圖案290的上部表面。在一些實例實施例中,導電凸塊310可形成於第二焊墊圖案290上,且可能或可能不會形成於第一焊墊圖案300上。在一些實例實施例中,線可接合於第二焊墊圖案290上。
第一焊墊圖案300可充當或經組態為用於第一焊墊圖案300的表面分析的偵測焊墊圖案,以使得第一焊墊圖案300可並非半導體裝置中的實際電焊墊,且可能或可能不在半導體裝置的操作期間浮動。
在一些實例實施例中,如圖1中所繪示,電連接構件可能不會形成於第一焊墊圖案300上。舉例而言,導電凸塊及/或線可能不會形成於半導體裝置中的第一焊墊圖案300上。
在一些實例實施例中,電連接構件可形成於第一焊墊圖案300上舉例而言,為了接合穩定性及/或易於製造,導電凸塊可形成於第一焊墊圖案300上。
偵測焊墊結構可包含第一焊墊圖案300,及電連接至第一焊墊圖案300且自第一焊墊圖案300的下部表面豎直向下安置的結構。可使用偵測焊墊結構執行包含於半導體裝置中的焊墊圖案的表面分析及佈線的橫截面結構分析(諸如橫截面掃描電子顯微 鏡及/或穿透式電子顯微鏡)。下文中,描述具有用於半導體裝置中的焊墊圖案的表面分析及佈線的橫截面結構分析的適合結構的偵測焊墊結構。
圖2及圖3為根據實例實施例的半導體裝置中的偵測焊墊結構的橫截面視圖。圖4至圖12為半導體裝置中的偵測焊墊結構的每一層的平面圖。
圖2為沿偵測焊墊結構中的第二方向截取的橫截面視圖,且圖3為沿偵測焊墊結構的第一方向截取的橫截面視圖。舉例而言,圖2為沿圖1的線I-I'截取的橫截面視圖,且圖3為沿圖1的線II-II'截取的橫截面視圖。
圖4為第一上部佈線的平面圖,且圖5為第一上部佈線的一部分的放大平面圖。圖6為第二上部佈線的平面圖,且圖7為第二上部佈線的一部分的放大平面圖。圖8為第四上部佈線的平面圖,且圖9為第四上部佈線的一部分的放大平面圖。圖10為最上部佈線的平面圖,且圖11及圖12中的每一者為第四上部佈線的一部分的放大平面圖。
參考圖2及圖3,半導體裝置可包含下部結構108及上部結構210,所述下部結構108包含電路圖案及位於基底100上的下部佈線102、下部佈線104以及下部佈線106,所述上部結構210包含各自位於下部結構108上的第一上部佈線200、第二上部佈線202、第三上部佈線204、第四上部佈線206、最上部佈線208、第一焊墊圖案300以及第二焊墊圖案(290,參考圖1)。絕緣間層280可形成於基底100上以覆蓋電路圖案、偵測下部佈線102、偵測下部佈線104及偵測下部佈線106、偵測上部佈線200、偵測上 部佈線202、偵測上部佈線204、偵測上部佈線206及偵測上部佈線208以及焊墊圖案300及焊墊圖案290。
在以下描述中,上部結構210可包含第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206以及最上部佈線208,但包含於上部結構210中的上部佈線的數目不限於此。舉例而言,上部佈線的數目可多於或少於此。
偵測焊墊結構400可包含第一焊墊圖案300及最上部佈線208、第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206以及在豎直方向上安置於第一焊墊圖案300的下部表面下方的下部佈線102、下部佈線104以及下部佈線106。在偵測焊墊結構400中,最上部佈線208、第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206及下部佈線102、下部佈線104以及下部佈線106可電連接至第一焊墊圖案300。
儘管未繪示,但電連接至第二焊墊圖案290的最上部佈線、第一至第四上部佈線以及下部佈線可安置於充當實際電焊墊的第二焊墊圖案290下方;然而,實例實施例不限於此。
當第二焊墊圖案290的表面經含有氟的顆粒污染及/或第二焊墊圖案290的表面經氧氣(諸如經原生氧化物)氧化時,第二焊墊圖案290的電阻可提高。因此,電信號可不經由第二焊墊圖案290正常輸入及/或輸出,且半導體裝置的電缺陷可出現。因此,可要求或需要第二焊墊圖案290是否正常形成的第二焊墊圖案290的表面分析。若直接對第二焊墊圖案290執行表面分析,則第二焊墊圖案290的損壞可發生。因此,為執行第二焊墊圖案290的 表面分析,可提供實際上不用作電焊墊的第一焊墊圖案300。替代地或另外,可使用包含第一焊墊圖案300的偵測焊墊結構執行焊墊圖案300及焊墊圖案290的表面分析。
包含於偵測焊墊結構400中的最上部佈線208、第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206及下部佈線102、下部佈線104以及下部佈線106可經設計以具有適合於焊墊圖案300及焊墊圖案290的表面分析的配置(及/或佈局結構)。替代地或另外,包含於偵測焊墊結構400中的最上部佈線208、第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206及下部佈線102、下部佈線104以及下部佈線106可經設計以具有適合於半導體裝置中的每一層的上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208的橫截面結構分析的配置(及/或佈局結構)。橫截面結構分析可包含使用掃描電子顯微鏡(SEM)或穿透式電子顯微鏡(TEM)中的至少一者的結構分析;然而,實例實施例不限於此。
因此,在每一層(或每一層級)的平面圖中,包含於偵測焊墊結構400中的最上部佈線208、第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206及下部佈線102、下部佈線104以及下部佈線106可分別具有與電連接至第二焊墊圖案290的最上部佈線、第一至第四上部佈線以及下部佈線的配置不同的配置。
在一些實例實施例中,可藉由X射線光電子光譜(X-ray Photoelectron Spectroscopy;XPS)分析方法執行偵測焊墊結構400的表面分析;然而,實例實施例不限於此。在XPS的情況下,X射 線可僅照射至第一焊墊圖案300的表面,且因此可分析第一焊墊圖案300及第一焊墊圖案300的表面特性。然而,x射線可偶然地對相鄰的結構造成損壞。為在不將或將對相鄰結構的損壞降至最低的情況下執行第一焊墊圖案300的分析,第一焊墊圖案300在第一及第二方向中的每一者上可具有50微米或多於50微米的大小,例如可具有2500平方微米或多於2500平方微米的面積。舉例而言,第一焊墊圖案300在第一及第二方向中的每一者或任一者上可具有50微米至120微米的大小。然而,由於表面分析能力可視XPS設備而變化,因此第一焊墊圖案300的大小可小於此。因此,第一焊墊圖案300的大小可不限於此。第一焊墊圖案300及第二焊墊圖案290可具有相同或不同尺寸。
首先,可描述具有適合於焊墊圖案的表面分析的配置的偵測焊墊結構400。
第一焊墊圖案300可經由最上部佈線208、第一上部佈線200、第二上部佈線202、第三上部佈線204及第四上部佈線206及下部佈線102、下部佈線104以及下部佈線106電連接至面向第一焊墊圖案300的基底100。
在一些實例實施例中,下部佈線可包含下部接觸件102、下部焊墊圖案104以及金屬通孔或接觸件106。下部接觸件102可為電連接至第一焊墊圖案300的最下部接觸件,且因此下部接觸件102可直接接觸基底100。金屬接觸件106可為直接連接至第一上部佈線200的接觸插塞。
在一些實例實施例中,包含於下部佈線中的下部接觸件102、下部焊墊圖案104以及金屬接觸件106可包含例如摻雜或未 摻雜多晶矽及/或鎢。
電路圖案(例如電晶體及/或電阻器及/或電容器)可能不會形成於其中或其上形成有偵測焊墊結構400的基底100上。因此,下部接觸件102可不直接接觸電路圖案。下部接觸件102可接觸基底100,其可幫助支援第一焊墊圖案300的頂部表面的表面分析,例如與XPS分析相關聯的充電效應有關。在XPS分析期間基底100可接地或可不接地。
當自第一焊墊圖案300施加電信號時,第一焊墊圖案300可僅經由佈線而不經由電路圖案直接且電連接至基底100。在XPS分析中,例如當第一焊墊圖案300連接至基底100時,光電子可較易於施加於基底100的表面上,且因此雜訊在XPS分析期間可減少。
在偵測焊墊結構400中,第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的每一者可包含金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180及通孔接觸件130、通孔接觸件150、通孔接觸件170以及通孔接觸件184。另外,最上部佈線208可包含最上部金屬圖案190及最上部接觸件194。
在一些實例實施例中,包含於第一上部佈線200、第二上部佈線202以及第三上部佈線204中的金屬圖案120、金屬圖案140、金屬圖案160以及通孔接觸件130、通孔接觸件150、通孔接觸件170以及包含於第四佈線206中的金屬圖案180可包含銅,且障壁金屬層可形成於銅的外部表面上。障壁金屬層可包含例如鈦、氮化鈦、鉭、氮化鉭中的至少一者或其類似者。
在一些實例實施例中,包含於第四上部佈線206中的通孔接觸件184及最上部佈線208可包含鎢及/或鋁。
包含於第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180中的每一者可具有在第一方向及/或第二方向上延伸的線形。通孔接觸件130、通孔接觸件150、通孔接觸件170以及184通孔接觸件可分別安置於金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180上。
下文中,在豎直方向上的基底100與第一焊墊圖案300之間的區域中,面向第一焊墊圖案300的邊緣下方且在平面圖中具有矩形形狀或矩形環形狀的一部分被稱作邊緣部分。在豎直方向上的基底100與第一焊墊圖案300之間的區域中,面向邊緣部分內部的第一焊墊圖案300的中心下方的一部分被稱作中心部分。
在偵測焊墊結構400的中心部分處,包含於第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180可為線性的/可具有線形。在第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中,在豎直方向上彼此鄰近的金屬圖案可延伸從而彼此交叉垂直方向。舉例而言,包含於第一上部佈線200及第三上部佈線204中的金屬圖案120及金屬圖案160可在第一方向上延伸,且包含於第二上部佈線202及第四上部佈線206中的金屬圖案140及金屬圖案180可在第二方向上延伸。包含於第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的金屬圖案120、金屬 圖案140、金屬圖案160以及金屬圖案180可延伸以彼此交叉垂直方向,以使得上部佈線結構可更加穩定。此外,歸因於外部物理影響的上部佈線結構的缺陷可減少。
在一些實例實施例中,包含於第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180可具有多個線寬。另外,一或多個通孔接觸件130、150、170、184可在寬度方向上安置於金屬圖案120、金屬圖案140、金屬圖案160、金屬圖案180中的每一者上。在第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中,每一層的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180及通孔接觸件130、通孔接觸件150、通孔接觸件170以及通孔接觸件184可有規律且重複地配置,例如可以特定重複型態配置。
在一些實例實施例中,第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的至少一者可經安置以在豎直方向上面向第一焊墊圖案300的整個下部表面。舉例而言,包含於第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的每一層的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180可經安置以在豎直方向上面向第一焊墊圖案300的整個下部表面。
如上文所描述,每一層的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180及通孔接觸件130、通孔接觸件150、通孔接觸件170以及通孔接觸件184可有規律且重複地配置。在XPS結構分析中,光電子可較易於經由偵測焊墊結構自偵 測焊墊結構400向基底100的表面施加,以使得雜訊在XPS分析期間可減少。
即使半導體裝置的類型及/或半導體晶片及包含半導體裝置的半導體封裝的形狀不同,但包含於半導體裝置中的偵測焊墊結構中的上部佈線可有規律且重複地配置。另外,第一上部佈線200、第二上部佈線202、第三上部佈線204以及第四上部佈線206中的一些可經安置以在豎直方向上面向第一焊墊圖案300的整個下部表面。因此,當對多個半導體裝置中的每一者中的第一焊墊圖案300執行XPS結構分析時,由偵測焊墊結構400產生的雜訊可能不會顯著不同,且可幾乎為恆定的。當執行XPS結構分析時,歸因於雜訊的偵測結果之間的差異可減小,且因此具有不同類型及/或不同形狀的多個半導體裝置中的每一者中的第一焊墊圖案300的表面缺陷的相對比較可較易於執行。
下文中,可描述包含於具有適合於橫截面結構分析的配置的偵測焊墊結構400中的上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208。
為執行橫截面結構分析,半導體裝置(例如,晶圓內的一或多個封裝及/或未封裝半導體晶片及/或一或多個半導體晶粒)可在第一方向或第二方向上切割以獲得用於分析的樣本。可使用樣本的切割表面中所展示的橫截面結構來分析半導體裝置中的圖案或接觸插塞。
一般而言,可藉由切割半導體裝置中的用於橫截面結構分析(例如分析點)的一部分而獲得用於分析的樣本。因此,當半導體裝置中的分析點的數目可增加時,用於分析的樣本(例如封裝 或未封裝半導體晶片及/或半導體晶粒)的數目可增加。因此,橫截面結構分析可消耗許多半導體晶片及/或半導體晶粒,且因此橫截面結構分析的成本可增加。當用於分析的樣本的數目增加時,橫截面結構分析所需要的時間及結構分析的難度可增加。
當在第一方向及第二方向中的每一者上切割半導體裝置時,樣本的切割表面中所展示的橫截面結構可包含分析點的所有或大部分,以減少用於分析的樣本的數目。
在一些實例實施例中,當下部佈線102、下部佈線104以及下部佈線106的橫截面結構分析並非所需要的或待執行,且上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208的橫截面結構分析為僅需要的或待執行時,可展現適合的偵測焊墊結構。因此,在偵測焊墊結構400中,下部佈線102、下部佈線104以及下部佈線106可自由安置為電連接至上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208。舉例而言,包含於下部佈線102、下部佈線104以及下部佈線106中的金屬接觸件106及下部接觸件102的各者可在豎直方向上與隨後描述的第一通孔接觸件130、第二通孔接觸件150以及第三通孔接觸件170對準。
下文中,可一同參考平面圖詳細地描述上部佈線線路200、上部佈線線路202、上部佈線線路204、上部佈線線路206以及上部佈線線路208的配置。
定位於邊緣部分處的上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208的配置可與定位於中心部分處的上部佈線200、上部佈線202、上部佈線204、上部佈線 206以及上部佈線208的配置不同。在上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208中,可形成定位於邊緣部分處的佈線圖案以用於分析金屬圖案的線或線寬及每一層的金屬圖案之間的間距。在上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208中的每一者中,可形成定位於中心部分處的佈線圖案以用於分析通孔接觸件。
在一些實例實施例中,當第一焊墊圖案300在第一方向及第二方向中的每一者上具有50微米至120微米的大小(例如側邊的長度)時,邊緣部分的寬度可為約1微米至約5微米。然而,邊緣部分的寬度可不限於此。在一些實例實施例中,在第一方向上延伸的邊緣部分在第二方向上的寬度及在第二方向上延伸的邊緣部分在第一方向上的寬度可實質上相同或彼此不同。可判定邊緣部分的寬度,以使得每一層的金屬圖案120、金屬圖案140、金屬圖案160以及金屬圖案180可經配置以具有最小線寬及最小間距(例如設計規則)。
第一上部佈線200可形成於金屬接觸件106及絕緣間層上。第一上部佈線200可包含第一金屬圖案120及第一金屬圖案120上的第一通孔接觸件130。
第一金屬圖案120可具有在第一方向上延伸同時接觸金屬接觸件106的上部表面的線形。第一通孔接觸件130可接觸包含於第二上部佈線202中的第一金屬圖案120及第二金屬圖案140,且因此第一金屬圖案120可電連接至第二金屬圖案140。
在平面圖中,可一同參考圖2及圖3以及圖4及圖5描述第一金屬圖案120及第一通孔接觸件130的配置。
第一上部佈線200可包含安置於具有矩形環形狀的邊緣部分處的第一A偵測圖案122a及安置於中心部分處的第一B偵測圖案122b。
在一些實例實施例中,第一A偵測圖案122a可具有用於半導體裝置中的適合於具有多種大小及形狀的第一金屬圖案(下文中,實際第一金屬圖案)的結構分析的配置。舉例而言,第一A偵測圖案122a可為或對應於表示實際第一金屬圖案的圖案,以使得可藉由分析第一A偵測圖案122a較精確地分析包含於半導體裝置中的實際第一金屬圖案的線寬及/或配置。
在一些實例實施例中,第一A偵測圖案122a可包含圖案120a。所述圖案120a包含第一線圖案120a1、第二線圖案120a2以及第一島狀圖案120a3。第一線圖案120a1可安置於在第一方向上延伸的邊緣部分處,且第一線圖案120a1可在第一方向上延伸。第二線圖案120a2可安置於在第二方向上延伸的邊緣部分處,且第二線圖案120a2可在第二方向上延伸。第一島狀圖案120a3可安置於邊緣區域的每一頂點(例如每一轉角)處,且第一島狀圖案120a3可連接第一線圖案120a1及第二線圖案120a2的端部。第一島狀圖案120a3可具有矩形形狀,例如可具有正方形形狀;然而,實例實施例不限於此。
第一線圖案120a1及第二線圖案120a2可藉由第一島狀圖案120a3彼此電連接。在一些實例實施例中,用於上部及下部佈線的電連接的第一通孔接觸件130可形成於第一島狀圖案120a3上。
另外,第一A偵測圖案122a及第一B偵測圖案122b可 藉由第一島狀圖案120a3彼此電連接。由於第一A偵測圖案122a及第一B偵測圖案122b電連接,因此光電子可儲存於特定區域中及/或在XPS分析期間可較易於逸出。
在一些實例實施例中,可提供第一A偵測圖案122a以分析實際第一金屬圖案的線寬及實際第一金屬圖案之間的間距是否正常,例如是否在設計預期內。實際第一金屬圖案可在第一方向上延伸。因此,可使用在第一方向上延伸的第一線圖案120a1分析實際第一金屬圖案。因此,第一線圖案120a1中的至少一者可經安置以在半導體裝置中具有實際第一金屬圖案的最小線寬及實際第一金屬圖案之間的最小間距(例如設計規則)。由於未使用第一A偵測圖案122a分析實際第一通孔接觸件,因此第一通孔接觸件可能不會形成於第一線圖案120a1及第二線圖案120a2上。
在一些實例實施例中,可提供第一B偵測圖案122b以用於半導體裝置中的具有多種配置的第一通孔接觸件(下文中,實際第一通孔接觸件)的結構分析。在一些實例實施例中,包含於第一B偵測圖案122b中的第一金屬圖案及第一通孔接觸件可安置於中心部分的整個平面上方,例如可在中心部分上方相連,且第一金屬圖案及第一通孔接觸件可有規律且重複地配置。
第一B偵測圖案122b可包含第三線圖案120b及第三線圖案120b上的第一通孔接觸件130。包含於第一B偵測圖案122b中的第一通孔接觸件130可具有與半導體裝置中或半導體裝置內的實際第一通孔接觸件的彼等形狀及/或配置相同的形狀及/或配置。
第三線圖案120b可在實際第一金屬圖案的延伸方向上延 伸。因此,第三線圖案120b可在第一方向上延伸。第三線圖案120b可根據安置於第三線圖案120b中的每一者上的第一通孔接觸件130的數目在第二方向上具有多種線寬。
在一些實例實施例中,第一通孔接觸件130中的每一者的上部表面可具有包含短軸及長軸的橢圓形狀。舉例而言,在平面圖中,通孔接觸件中的每一者僅繪示為矩形形狀,但藉由最終半導體製程形成的通孔接觸件中的每一者的上部表面可具有橢圓形狀。
在一些實例實施例中,第一通孔接觸件中的每一者的上部表面可具有圓形形狀。舉例而言,在平面圖中,當通孔接觸件繪示為具有正方形形狀時,藉由最終半導體製程形成的通孔接觸件的上部表面可具有圓形形狀。
在第一B偵測圖案122b中,一或多個第一通孔接觸件130可安置於其下的線圖案(例如第三線圖案120b)的線寬內。
舉例而言,第一B偵測圖案122b可包含第一圖案結構132a,其中多個第一通孔接觸件130在第二方向上配置於一個第三線圖案120b1上。第一圖案結構132a可被稱作多通孔結構。
第一圖案結構132a中的第一通孔接觸件130可經安置,以使得在第二方向上的寬度為短軸。在一些實例實施例中,在第二方向上配置於第一圖案結構132a中第一通孔接觸件130的數目可與在第二方向上配置於半導體裝置中的實際第一金屬圖案上的實際第一通孔接觸件的最大數目或設計規則數目相同。
參考圖4及圖5,第一圖案結構132a可包含例如在第二方向上配置於一個第三線圖案120b1上的五個第一通孔接觸件 130,但在第二方向上配置於一個圖案結構132a上的第一通孔接觸件130的數目可不限於此。
舉例而言,第一B偵測圖案122b可更包含第二圖案結構132b,其中一個第一通孔接觸件130在第二方向上配置於一個第三線圖案120b2上。在此情況下,第二圖案結構132b中的第一通孔接觸件130可經安置以使得第二方向上的寬度為短軸。舉例而言,在第二圖案結構132b中,第一通孔接觸件130在第二方向上的寬度可小於第一通孔接觸件130在第一方向上的寬度。第二圖案結構132b可被稱作短單通孔結構。
舉例而言,第一B偵測圖案122b可更包含第三圖案結構132c,其中一個第一通孔接觸件130在第二方向上配置於一個第三線圖案120b3上。第三圖案結構132c中的第一通孔接觸件130可經安置以使得第一通孔接觸件130在第二方向上寬度為長軸。舉例而言,在第三圖案結構132c中,第一通孔接觸件130在第二方向上的寬度可大於第一通孔接觸件130在第一方向上的寬度。第三圖案結構132c可被稱作長單通孔結構。
第一圖案結構132a、第二圖案結構132b以及第三圖案結構132c可有規律且重複地安置於中心部分處。舉例而言,包含依序配置的第一圖案結構132a、第二圖案結構132b以及第三圖案結構132c的一集合可對稱地安置。舉例而言,第一、第二以及第三圖案結構及第三、第二以及第一圖案結構可在第二方向上依序且重複地配置。作為另一實例,第一圖案結構132a、第二圖案結構132b以及第三圖案結構132c可在第二方向上依序且重複地配置。
在一些實例實施例中,包含於第一B偵測圖案122b中的 第三線圖案120b在第一方向上的端部可接觸第二線圖案120a2。 因此,第一A偵測圖案122a及第一B偵測圖案122b可彼此電連接。
第二上部佈線202可包含第二金屬圖案140及第二金屬圖案140上的第二通孔接觸件150。
第二金屬圖案140可具有在第二方向上延伸同時接觸第一通孔接觸件130的上部表面的線形。第二通孔接觸件150可接觸包含於第三上部佈線中的第二金屬圖案140及第三金屬圖案160,以使得第二金屬圖案140及第三金屬圖案160可彼此電連接。
在平面圖中,可一同參考圖2及圖3以及圖6及圖7描述第二金屬圖案140及第二通孔接觸件150的配置。
第二上部佈線202可包含安置於具有矩形環形狀的邊緣部分處的第二A偵測圖案142a及安置於中心部分處的第二B偵測圖案142b。
在一些實例實施例中,第二A偵測圖案142a可為適合於或適於或經組態以用於半導體裝置中的具有多種大小及形狀的第二金屬圖案(或實際第二金屬圖案)的結構分析的配置。
在一些實例實施例中,第二A偵測圖案142a可包含圖案140a。所述圖案140a包含第四線圖案140a1、第五線圖案140a2以及第二島狀圖案140a3。第四線圖案140a1可安置於在第一方向上延伸的邊緣部分處,且第四線圖案140a1可在第一方向上延伸。第五線圖案140a2可安置於在第二方向上延伸的邊緣部分處,且第五線圖案140a2可在第二方向上延伸。第二島狀圖案140a3可 安置於邊緣部分的每一頂點處,且第二島狀圖案140a3可連接第四線圖案140a1及第五線圖案140a2的端部。在一些實例實施例中,第二通孔接觸件150可形成於第二島狀圖案140a3上。第二島狀圖案140a3的形狀可與第一島狀圖案120a3的形狀類似。
在一些實例實施例中,可提供第二A偵測圖案142a以分析實際第二金屬圖案的線寬及實際第二金屬圖案之間的間距是否正常,例如是否在設計預期內。實際第二金屬圖案可在第二方向上延伸。因此,可使用在第二方向上延伸的第五線圖案140a2分析實際第二金屬圖案。因此,第五線圖案140a2中的至少一者可經安置以在半導體裝置中具有實際第二金屬圖案的最小線寬及實際第二金屬圖案之間的最小間距。由於未使用第二A偵測圖案142a分析或在結構上分析實際第二通孔接觸件,因此第二通孔接觸件可能不會形成於第四線圖案140a1及第五線圖案140a2上。
在一些實例實施例中,可提供第二B偵測圖案142b以用於半導體裝置中的具有多種配置的第二通孔接觸件(或實際第二通孔接觸件)的結構分析。在一些實例實施例中,包含於第二B偵測圖案142b中的第二金屬圖案及第二通孔接觸件可安置於中心部分的整個平面上方,且第二金屬圖案及第二通孔接觸件可有規律且重複地配置。
第二B偵測圖案142b可包含第六線圖案140b及第六線圖案140b上的第二通孔接觸件150。包含於第二B偵測圖案142b中的第二通孔接觸件150可具有與半導體裝置中的實際第二通孔接觸件的彼等形狀及/或配置相同的形狀及/或配置。
第六線圖案140b可在實際第二金屬圖案的延伸方向上延 伸。因此,第六線圖案140b可在第二方向上延伸。第六線圖案140b可根據安置於第六線圖案140b中的每一者上的第二通孔接觸件150的數目在第一方向上具有多種線寬。
在一些實例實施例中,第二通孔接觸件150中的每一者的上部表面可具有包含短軸及長軸的矩形形狀及/或橢圓形狀。在一些實例實施例中,第二通孔接觸件中的每一者的上部表面可具有正方形形狀及/或圓形形狀。
在第二B偵測圖案142b中,一或多個第二通孔接觸件150可安置於其下的線圖案(例如第六線圖案140b)的線寬內。
舉例而言,第二B偵測圖案142b可包含第四圖案結構152a,其中多個第二通孔接觸件150在第一方向上配置於一個第六線圖案140b1上。
第四圖案結構152a可為多通孔結構。第四圖案結構152a中的第二通孔接觸件150可經安置以使得第一方向上的寬度為短軸。舉例而言,在第一方向上配置於第四圖案結構152a中的第二通孔接觸件150的數目可與在第一方向上配置於半導體裝置中的實際第二金屬圖案上的實際第二通孔接觸件的最大數目或設計規則數目相同。
參考圖6及圖7,第四圖案結構152a可包含五個第二通孔接觸件,但第四圖案結構152a中的第二通孔接觸件150的數目可不限於此。
舉例而言,第二B偵測圖案142b可更包含第五圖案結構152b,其中一個第二通孔接觸件150配置於一個第六線圖案140b2上。第五圖案結構152b中的第二通孔接觸件150可經安置以使得 第一方向上的寬度為短軸。第五圖案結構152b可為短單通孔結構。
舉例而言,第二B偵測圖案142b可更包含第六圖案結構152c,其中一個第二通孔接觸件150配置於一個第六線圖案140b3上。第六圖案結構152c中的第二通孔接觸件150可經安置以使得第一方向上的寬度為長軸。第六圖案結構152c可為長單通孔結構。
在一些實例實施例中,包含於第二B偵測圖案142b中的第六線圖案140b在第二方向上的端部可接觸第四線圖案140a1。因此,第二A偵測圖案142a及第二B偵測圖案142b可彼此電連接。
第四圖案結構152a、第五圖案結構152b以及第六圖案結構152c可有規律且重複地安置於中心部分中。舉例而言,包含依序配置的第四圖案結構152a、第五圖案結構152b以及第六圖案結構152c或由其組成的一集合可對稱地安置。舉例而言,第四、第五以及第六結構及第六、第五以及第四圖案結構可在第一方向上依序且重複地配置。對於另一實例,第四圖案結構152a、第五圖案結構152b以及第六圖案結構152c可在第一方向上依序且重複地配置。
第三上部佈線204可包含第三金屬圖案160及第三金屬圖案160上的第三通孔接觸件170。
第三金屬圖案160可具有在第一方向上延伸同時接觸第二通孔接觸件150的上部表面的線形。第三通孔接觸件170可接觸包含於第四上部佈線206中的第三金屬圖案160及第四金屬圖案180,以使得第三金屬圖案160及第四金屬圖案180可彼此電連接。
第三金屬圖案160及第三通孔接觸件170的配置可分別與第一金屬圖案120及第一通孔接觸件130的配置類似。舉例而言,第三金屬圖案160及第三通孔接觸件170的配置可與圖4及圖5中所示出的彼等配置實質上相同或類似。
第三上部佈線204可包含安置於具有矩形環形狀的邊緣部分處的第三A偵測圖案及安置於中心部分處的第三B偵測圖案。
在一些實例實施例中,第三A偵測圖案可具有適合於半導體裝置中的具有多種大小及形狀的第三金屬圖案(或實際第三金屬圖案)的結構分析的配置結構。
在一些實例實施例中,第三A偵測圖案可包含在第一方向上延伸的第七線圖案、在第二方向上延伸的第八線圖案以及第三島狀圖案。第三島狀圖案可安置於邊緣部分的每一頂點處。
在一些實例實施例中,提供第三A偵測圖案以分析實際第三金屬圖案的線寬及實際第三金屬圖案之間的間距是否正常。實際第三金屬圖案可在第一方向上延伸。因此,可使用在第一方向上延伸的第七線圖案分析實際第三金屬圖案。因此,第七線圖案中的至少一者可經安置以在半導體裝置中具有實際第三金屬圖案的最小線寬及實際第三金屬圖案之間的最小間距。第三通孔接觸件可能不會形成於第七及第八線圖案上。在一些實例實施例中,第三島狀圖案可具有與第一及第二島狀圖案中的一者的形狀類似的形狀。在一些實例實施例中,第三通孔接觸件170可形成於第三島狀圖案上,且第三通孔接觸件170可充當上部佈線與下部佈線之間的電連接構件。
在一些實例實施例中,可提供第三B偵測圖案以用於半導體裝置中的具有多種配置的第三通孔接觸件(或實際第三通孔接觸件)的結構分析。在一些實例實施例中,包含於第三B偵測圖案中的第三金屬圖案及第三通孔接觸件可安置於中心部分的整個平面上方,且第三金屬圖案及第三通孔接觸件可有規律且重複地配置。
可提供第三B偵測圖案以分析形成於第三金屬圖案160上的實際第三通孔接觸件是否具有正常結構。因此,第三B偵測圖案可包含在第一方向上延伸的第九線圖案及第九線圖案上的第三通孔接觸件170。包含於第三B偵測圖案中的第三通孔接觸件170可具有與半導體裝置中的實際第三通孔接觸件的彼等形狀及配置相同的形狀及配置。
在第三B偵測圖案中,一或多個第三通孔接觸件170可安置於其下的線圖案(例如第九線圖案)上。第九線圖案可根據安置於第九線圖案中的每一者上的第三通孔接觸件170的數目在第二方向上具有多種線寬。
在一些實例實施例中,包含於第三B偵測圖案中的第九線圖案可經安置以在豎直方向上與包含於第一B偵測圖案122a中的第三線圖案120b彼此重疊。在一些實例實施例中,包含於第三B偵測圖案中的第三通孔接觸件170中的一些可經安置以在豎直方向上與包含於第一B偵測圖案中的第一通孔接觸件130彼此重疊(或對準)。
如圖2中所繪示,在第二方向上切割的偵測焊墊結構400的橫截面中,可展現對應於半導體裝置的量測點的第一線圖案 120a1及第三線圖案120b、第七線圖案、第九線圖案、第一通孔接觸件130以及第三通孔接觸件。
舉例而言,第三B偵測圖案可包含具有多通孔結構的第七圖案結構。在一些實例實施例中,第七圖案結構可經安置以在豎直方向上與第一圖案結構132a彼此重疊。
舉例而言,第三B偵測圖案可更包含具有短單通孔結構的第八圖案結構。在一些實例實施例中,第八圖案結構可經安置以在豎直方向上與第二圖案結構132b彼此重疊。
舉例而言,第三B偵測圖案可更包含具有長單通孔結構的第九圖案結構。在一些實例實施例中,第九圖案結構可經安置以在豎直方向上與第三圖案結構132c彼此重疊。
第七圖案結構、第八圖案結構以及第九圖案結構可有規律且重複地配置。舉例而言,第三B偵測圖案的配置可與第一B偵測圖案的配置類似。
上部佈線(例如第四上部佈線)可形成於最上部佈線正下方,且可電連接至最上部佈線。上部佈線可具有與上部佈線下方的佈線的結構略微不同的結構。
第四上部佈線206可包含第四金屬圖案180及第四金屬圖案180上的第四通孔接觸件184。
第四金屬圖案180可具有在第二方向上延伸同時接觸第三通孔接觸件170的上部表面的線形。第四通孔接觸件184可僅安置於具有矩形環形狀的邊緣部分處。
在平面圖中,可一同參考圖8及圖9描述第四金屬圖案180及第四通孔接觸件184的配置。
第四金屬圖案180可包含位於具有矩形環形狀的邊緣部分處的第四A偵測圖案182a及安置於中心部分處的第四B偵測圖案182b。
在一些實例實施例中,第四A偵測圖案182a可為適合於半導體裝置中的具有多種大小及形狀的第四金屬圖案(或實際第四金屬圖案)及第四通孔接觸件(或實際第四通孔接觸件)的結構分析的配置。
第四B偵測圖案182b可不用於實際第四金屬圖案及實際第四通孔接觸件的結構分析。然而,第四B偵測圖案182b可經形成以用於與第四B偵測圖案下方的佈線連接。在一些實例實施例中,包含於第四B偵測圖案182b中的第四金屬圖案180可安置於中心部分的整個平面上方,且第四金屬圖案180可有規律且重複地配置。
在一些實例實施例中,第四A偵測圖案182a可包含圖案180a。所述圖案180a包含在第一方向上延伸的第十線圖案180a1、在第二方向上延伸的第十一線圖案180a2、第四島狀圖案180a3以及第四通孔接觸件184。第四通孔接觸件184可形成於第十線圖案180a1、第十一線圖案180a2以及第四島狀圖案180a3上。
在一些實例實施例中,實際第四金屬圖案可在第二方向上延伸。因此,可使用在第二方向上延伸的第十一線圖案180a2分析實際第四金屬圖案。在一些實例實施例中,當實際第四金屬圖案在第一方向上延伸時,可使用在第一方向上延伸的第十線圖案180a1分析實際第四金屬圖案。
在一些實例實施例中,第十一線圖案180a2中的至少一 者可經安置以在半導體裝置中具有實際第四金屬圖案的最小線寬及實際第四金屬圖案之間的最小間距。第十一線圖案180a2中的至少一者可具有大於實際第四金屬圖案的最小線寬的寬度,以使得第四通孔接觸件184可安置於第十一線圖案180a2上。
在一些實例實施例中,第十線圖案180a1中的至少一者可經安置以在半導體裝置中具有實際第四金屬圖案的最小線寬及實際第四金屬圖案之間的最小間距。第十線圖案180a1中的至少一者可具有大於實際第四金屬圖案的最小線寬的寬度,以使得第四通孔接觸件184可安置於第十線圖案180a1上。
包含於第四A偵測圖案182a中的第四通孔接觸件184可具有與半導體裝置中的實際第四通孔接觸件的彼等形狀及配置相同的形狀及配置。
第四B偵測圖案182b可僅包含第十二線圖案180b。亦即,第四通孔接觸件可能不會形成於第十二線圖案180b上。第十二線圖案180b可充當其下具有第三通孔接觸件170的電連接構件。第十二線圖案180b在第二方向上的端部可接觸第十線圖案180a1。因此,第四A偵測圖案182a及第四B偵測圖案182b可彼此電連接。
在一些實例實施例中,第十二線圖案180b可經安置以在豎直方向上與包含於第二B偵測圖案142b中的第六線圖案140b彼此重疊。第十二線圖案180b可有規律且重複地配置,以使得雜訊在XPS分析期間可減少。此外,雜訊的偏差可減小。
如圖3中所繪示,在第一方向上切割的偵測焊墊結構400的橫截面中,可展現對應於半導體裝置的量測點的第五線圖案 140a2、第六線圖案140b、第十一線圖案180a2、第二通孔接觸件150以及第四通孔接觸件184。
最上部佈線208可具有與最上部佈線208下方的佈線的結構略微不同的結構。最上部佈線208可包含最上部金屬圖案190及最上部接觸件194。
最上部金屬圖案190可僅安置於具有矩形環形狀的邊緣部分處。接觸最上部金屬圖案190的上部表面及下部表面中的每一者的通孔接觸件可僅安置於邊緣部分處。亦即,最上部接觸件194可僅安置於邊緣部分處。
在平面圖中,可一同參考圖1及2及圖10、圖11以及圖12描述最上部金屬圖案及最上部接觸件的配置。
圖案及接觸件可能不安置於第四B偵測圖案182b上方的中心部分處。亦即,絕緣間層280可形成於第四B偵測圖案182b上以覆蓋第四B偵測圖案182b。
在一些實例實施例中,最上部金屬圖案190的一部分可具有與半導體裝置中的最上部金屬圖案(或實際最上部金屬圖案)的設計規則相同的設計規則的線寬及間距。舉例而言,最上部金屬圖案190可具有包含移除部分的矩形環形狀從而部分地覆蓋邊緣部分,以使得最上部金屬圖案190的一部分可具有實際最上部金屬圖案的設計規則。
在一些實例實施例中,當實際最上部金屬圖案具有在第二方向上延伸的線形時,安置於在第二方向上延伸的局部部分(或稱作第一區域,A)處的最上部金屬圖案190可僅具有實際最上部金屬圖案的設計規則。在一些實例實施例中,第一區域A在第二 方向上可具有約5微米至約15微米的長度。然而,第一區域A的長度可不限於此。除第一區域A之外的剩餘區域被稱作第二區域。舉例而言,如圖12中所繪示,第一區域A可定位於在第二方向上延伸的局部部分處。最上部接觸件可能不會形成於第一區域A中的最上部金屬圖案190上。
最上部接觸件194可形成於第二區域B中的最上部金屬圖案190上。最上部接觸件194可具有與半導體裝置中的實際最上部接觸件的彼等形狀及配置相同的形狀及配置。
在一些實例實施例中,當實際最上部金屬圖案具有在第一方向上延伸的線形時,安置於在第一方向上延伸的局部部分處的最上部金屬圖案190可僅具有實際最上部金屬圖案的設計規則。在第一方向上延伸的局部部分可充當第一區域A。
最上部金屬圖案190可具有足夠的寬度以使得最上部接觸件194可安置於最上部金屬圖案190上。在一些實例實施例中,最上部金屬圖案190可具有較寬的寬度,從而完全覆蓋邊緣部分的第二區域B。
在第一方向上切割以包含第一及第二區域的偵測焊墊結構400的橫截面中,可一同展現對應於量測點的第五線圖案140a2、第六線圖案140b、第十一線圖案180a2、第二通孔接觸件150以及第四通孔接觸件184,以及最上部金屬圖案190及最上部接觸件194。因此,如圖3中所繪示,可藉由使用包含在第一方向上切割的偵測焊墊結構400的橫截面的一個樣本執行對應於量測點的第二上部佈線202、第四上部佈線206以及最上部佈線208的結構分析。
在第二方向上切割的偵測焊墊結構400的橫截面中,可一同展現對應於量測點的第一線圖案120a1、第三線圖案120b、第七線圖案、第九線圖案以及第一通孔接觸件130及第三通孔接觸件170,以及最上部金屬圖案190及最上部接觸件194。因此,如圖2中所繪示,可藉由使用包含在第二方向上切割的偵測焊墊結構400的橫截面的一個樣本執行對應於量測點的第一上部佈線200、第三上部佈線204以及最上部佈線208的結構分析。
第一焊墊圖案300可形成於最上部接觸件194及最上部接觸件194之間的絕緣間層280上。在偵測焊墊結構400中,第一焊墊圖案300可具有覆蓋最上部接觸件194及絕緣間層280的矩形形狀。當金屬圖案在中心部分中形成於第一焊墊圖案300的正下方時,金屬圖案可由用於分析的探測針損壞。因此,金屬圖案可能不會在中心部分中形成於第一焊墊圖案300正下方,且絕緣間層280可在中心部分中形成於第一焊墊圖案300正下方。
在偵測焊墊結構中,安置於邊緣部分處的每一層的上部佈線可經配置以具有每一層的實際佈線的設計規則。在偵測焊墊結構中,每一層的上部佈線的通孔接觸件可具有與每一層的實際通孔接觸件的配置相同的配置。在偵測焊墊結構中,每一層的上部佈線的通孔接觸件的各者可在豎直方向上彼此對準。在偵測焊墊結構中,第一焊墊圖案可經由上部佈線及下部佈線直接電連接至基底。
可藉由使用偵測焊墊結構較精確地分析焊墊圖案的表面及上部佈線的結構,且用於諸如結構分析的分析的樣本數目可減少。
圖13為根據實例實施例的在第二方向上切割的偵測焊墊結構的橫截面視圖。圖14為根據一些實例實施例的在第一方向上切割的偵測焊墊結構的橫截面視圖。
參考圖13及圖14所描述的偵測焊墊結構400a可具有用於分析下部佈線的金屬接觸件106a的橫截面結構及上部佈線200、上部佈線202、上部佈線204、上部佈線206以及上部佈線208的適合配置。
除下部佈線的配置之外,偵測焊墊結構可與參考圖2至圖12所描述的偵測焊墊結構實質上相同。亦即,偵測焊墊結構的上部佈線可與參考圖2至圖12所描述的偵測焊墊結構的上部佈線實質上相同。
參考圖13及圖14,在偵測焊墊結構400a中,下部佈線102、下部佈線104以及下部佈線106a可包含在基底100上接觸下部焊墊圖案104及金屬接觸件106a的下部接觸件102。包含於下部佈線中的堆疊接觸件及下部圖案的數目可不限於此。
由於可藉由使用偵測焊墊結構400a執行下部佈線中的金屬接觸件106a的結構分析,因此金屬接觸件106a可經形成以在半導體裝置中具有與實際金屬接觸件相同的形狀及配置。金屬接觸件106a可有規律且重複地配置。
在一些實例實施例中,金屬接觸件106a可與在豎直方向上安置於其上的第一通孔接觸件130、第二通孔接觸件150以及第三通孔接觸件170對準。因此,在第一及第二方向上切割的偵測焊墊結構400a的每一橫截面中,可展現對應於量測點的金屬接觸件106a及上部佈線200、上部佈線202、上部佈線204以及上部 佈線206。因此,可藉由使用包含在第一方向上切割的橫截面的樣本及包含在第二方向上切割的橫截面的樣本分析對應於量測點的金屬接觸件106a及上部佈線200、上部佈線202、上部佈線204以及上部佈線206的結構。
在一些實例實施例中,可不使用偵測焊墊結構執行下部焊墊圖案104及下部接觸件102中的每一者的結構分析。因此,下部焊墊圖案104及下部接觸件102可自由安置為電連接至金屬接觸件106a。舉例而言,下部接觸件102可在豎直方向上與金屬接觸件106a對準。此外,下部焊墊圖案104可不具有線形。
當半導體裝置中的包含於實際上部佈線中的通孔接觸件的形狀及配置為多樣化的時,可根據通孔接觸件的形狀及配置改變偵測焊墊結構中的每一層的上部佈線的平面圖的佈局。
圖15為根據一些實例實施例的偵測焊墊結構中的通孔接觸件及金屬接觸件中的一者的平面圖。
圖15為偵測焊墊結構的一部分的放大視圖。
可參考圖15描述包含在第一方向上延伸的金屬圖案的上部佈線。特定而言,可描述安置於中心部分處的第二上部佈線中的線圖案及第二通孔接觸件的配置。然而,在其他層的上部佈線中,線圖案及通孔接觸件可依據形狀以相同方式分組,且因此線圖案及通孔接觸件可有規律且重複地配置。此外,在上部佈線下方的金屬接觸件中,金屬接觸件可依據形狀以相同方式分組,且因此金屬接觸件可有規律且重複地配置。
參考圖15,偵測焊墊結構可包含具有不同形狀的上部表面的多個第二通孔接觸件150a、第二通孔接觸件150b以及第二通 孔接觸件150c。舉例而言,偵測焊墊結構可包含具有不同上部表面的三種類型的第二通孔接觸件150a、第二通孔接觸件150b以及第二通孔接觸件150c。第二通孔接觸件可包含具有第一大小的橢圓通孔接觸件(下文中被稱作第二A通孔接觸件,150a)、具有第二大小的橢圓通孔接觸件(下文中被稱作第二B通孔接觸件,150b)以及圓形通孔接觸件(下文中被稱作第二C通孔接觸件,150c)。第一大小及第二大小可彼此不同,且第一大小可大於第二大小。
第二A通孔接觸件150a形成於其中的第一接觸件組G1、第二B通孔接觸件150b形成於其中的第二接觸件組G2以及第二C通孔接觸件150c形成於其中的第三接觸件組G3可有規律且重複地配置於中心部分處。舉例而言,第一接觸件組G1、第二接觸件組G2以及第三接觸件組G3的一集合可對稱地安置。換言之,第一組、第二組、第三組、第三組、第二組以及第一組可在第一方向上配置。對於某一實例,第一接觸件組G1、第二接觸件組G2以及第三接觸件組G3可在第一方向上依序且重複地配置。
在一些實例實施例中,包含於第一組G1中的第二A通孔接觸件150a及第二A通孔接觸件150a下方的線圖案可包含多通孔結構250a、短單通孔結構250b以及長單通孔結構250c。在第一組G1中,多通孔結構250a、短單通孔結構250b以及長單通孔結構250c可有規律且重複地配置。
在一些實例實施例中,包含於第二組G2中的第二B通孔接觸件150b及第二B通孔接觸件150b下方的線圖案可包含多通孔結構252a、短單通孔結構252b以及長單通孔結構252c。在 第二組G2中,多通孔結構252a、短單通孔結構252b以及長單通孔結構252c可有規律且重複地配置。
在一些實例實施例中,包含於第三組G3中的第二C通孔接觸件150c及第二C通孔接觸件150c下方的線圖案可包含多通孔結構254a及單通孔結構254b。在第三組G3中,多通孔結構254a及單一通孔結構254b可有規律且重複地配置。
如上文所描述,通孔接觸件可依據形狀以相同方式分組,且通孔接觸件可有規律且重複地配置。在第一方向或第二方向上切割的用於分析的樣本中,可在樣本的一個橫截面展現多組通孔接觸件。因此,可藉由使用樣本的一個橫截面分析不同形狀的通孔接觸件。
可藉由使用偵測焊墊結構較精確地分析焊墊圖案的表面及上部佈線的結構,及/或用於分析的樣本的數目可減少。
前述內容示出一些實例實施例,且並不解釋為對其的限制。儘管已描述少數實例實施例,但所屬技術領域中具有通常知識者將易於瞭解,在不實質上脫離本發明概念的新穎教示及優勢的情況下,許多修改在實例實施例中是可能的。因此,所有此類修改意欲包含於如申請專利範圍中所界定的發明概念的範疇內。在申請專利範圍中,手段加功能條款(means-plus-function clause)意欲涵蓋在本文中描述為執行所述功能的結構,且不僅涵蓋結構等效物且亦涵蓋等效結構。因此,應理解,前述內容說明各種實例實施例且不應解釋為限於所揭示的特定實例實施例,且對實例實施例以及其他實例實施例的修改意欲包含於所附申請專利範圍的範疇內。
120a1:第一線圖案
120a2:第二線圖案
120a3:第一島狀圖案
120b:第三線圖案
122a:第一A偵測圖案
122b:第一B偵測圖案
130:第一通孔接觸件
132a:第一圖案結構
132b:第二圖案結構
132c:第三圖案結構

Claims (10)

  1. 一種半導體裝置中的偵測焊墊結構,包括:下部佈線,位於基底上;上部佈線,位於所述下部佈線上,所述上部佈線電連接至所述下部佈線,所述上部佈線包含金屬圖案及所述金屬圖案上的通孔接觸件,所述金屬圖案及所述通孔接觸件堆疊於多個層中;以及第一焊墊圖案,位於所述上部佈線上,所述第一焊墊圖案電連接至所述上部佈線,其中所述半導體裝置位於所述基底上,所述半導體裝置包含實際上部佈線,所述實際上部佈線包含實際金屬圖案及實際通孔接觸件,且所述實際金屬圖案及所述實際通孔接觸件堆疊於多個層中,所述上部佈線中的每一層的所述金屬圖案中的至少一者具有最小線寬及最小間距,所述上部佈線中的所述金屬圖案中的所述至少一者的所述最小線寬及所述最小間距對應於所述實際上部佈線的對應實際金屬圖案的最小線寬及最小間距,以及所述上部佈線中的每一層的所述金屬圖案及所述通孔接觸件有規律地配置且重複配置。
  2. 如請求項1所述的偵測焊墊結構,其中所述第一焊墊圖案經由所述上部佈線及所述下部佈線直接電連接至所述基底。
  3. 如請求項1所述的偵測焊墊結構,其中對應於所述實際上部佈線中的所述實際金屬圖案的所述最小線寬及所述最小間距的具有最小線寬及最小間距的每一層的所述金屬圖案位於邊 緣部分處,所述邊緣部分具有矩形環形狀,以及所述邊緣部分對應於面向所述第一焊墊圖案的邊緣下方的一部分。
  4. 如請求項3所述的偵測焊墊結構,其中在所述邊緣部分處的每一層的所述金屬圖案包含在平行於所述基底的表面的第一方向上延伸的第一線圖案、在垂直於所述第一方向且平行於所述基底的所述表面的第二方向上延伸的第二線圖案以及連接所述第一線圖案及所述第二線圖案的端部的島狀圖案,所述島狀圖案位於所述邊緣部分的頂點部分處。
  5. 如請求項1所述的偵測焊墊結構,其中在所述每一層的中心部分處的每一層的所述金屬圖案具有線形,且在垂直於所述基底的上部表面的豎直方向上彼此鄰近的金屬圖案延伸以在垂直方向上彼此交叉,以及所述每一層的邊緣部分對應於面向所述第一焊墊圖案的邊緣下方的一部分,且所述每一層的所述中心部分對應於面向所述第一焊墊圖案的所述邊緣的內部下方的一部分。
  6. 如請求項1所述的偵測焊墊結構,其中在中心部分處的每一層的所述通孔接觸件在接觸所述通孔接觸件中的每一者的底部的金屬圖案的線寬內,且所述通孔接觸件中的至少一者位於所述金屬圖案的所述線寬上,以及邊緣部分對應於面向所述第一焊墊圖案的邊緣下方的一部分,且所述中心部分對應於面向所述第一焊墊圖案的所述邊緣的內部下方的一部分。
  7. 一種半導體裝置中的偵測焊墊結構,包括: 第一焊墊圖案,與基底的上部表面隔開;第一偵測上部佈線,位於所述基底與所述第一焊墊圖案之間,所述第一偵測上部佈線及所述第一焊墊圖案堆疊於與所述基底的所述上部表面垂直的豎直方向上,所述第一焊墊圖案包含堆疊於多個層中的金屬圖案,且所述第一偵測上部佈線經組態以分析每一層的所述金屬圖案的線寬及線間距,所述金屬圖案位於邊緣部分處,所述邊緣部分具有矩形環形狀且對應於面向所述第一焊墊圖案下方的一部分;以及第二偵測上部佈線,位於所述基底與在所述豎直方向上堆疊的所述第一焊墊圖案之間,所述第二偵測上部佈線包含堆疊於多個層中的金屬圖案及所述金屬圖案上的通孔接觸件,所述第二偵測上部佈線位於中心部分處,所述中心部分對應於面向所述邊緣部分的內部下方的一部分,其中所述第一焊墊圖案經由所述第一偵測上部佈線及所述第二偵測上部佈線直接且電連接至所述基底。
  8. 如請求項7所述的偵測焊墊結構,其中所述半導體裝置位於所述基底上,所述半導體裝置包含實際上部佈線,所述實際上部佈線包含實際金屬圖案及實際通孔接觸件,所述實際金屬圖案及所述實際通孔接觸件堆疊於多個層中,以及在所述邊緣部分處的每一層的所述金屬圖案中的至少一者具有對應於所述實際上部佈線中的每一層的所述實際金屬圖案的最小線寬的最小線寬,且在所述邊緣部分處的每一層的所述金屬圖案中的所述至少一者具有對應於所述實際上部佈線中的每一層的所述實際金屬圖案的最小間距的最小間距。
  9. 如請求項7所述的偵測焊墊結構,其中具有不同線寬的金屬圖案位於所述中心部分處的每一層的所述通孔接觸件下方,且所述通孔接觸件中的至少一者位於具有所述不同線寬的所述金屬圖案上。
  10. 如請求項7所述的偵測焊墊結構,其中所述第一焊墊圖案正下方的最上部金屬圖案位於所述邊緣部分而非中心部分處,以及其中第一通孔接觸件位於所述最上部金屬圖案的上部表面上,且第二通孔接觸件位於所述最上部金屬圖案的下部表面上。
TW110148308A 2021-04-09 2021-12-23 半導體裝置中的偵測焊墊結構 TWI792800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0046242 2021-04-09
KR1020210046242A KR20220140129A (ko) 2021-04-09 2021-04-09 반도체 소자의 검출용 패드 구조물

Publications (2)

Publication Number Publication Date
TW202240834A TW202240834A (zh) 2022-10-16
TWI792800B true TWI792800B (zh) 2023-02-11

Family

ID=83510613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148308A TWI792800B (zh) 2021-04-09 2021-12-23 半導體裝置中的偵測焊墊結構

Country Status (4)

Country Link
US (1) US12072374B2 (zh)
KR (1) KR20220140129A (zh)
CN (1) CN115206931A (zh)
TW (1) TWI792800B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4138126A4 (en) * 2021-07-09 2023-07-19 Changxin Memory Technologies, Inc. Semiconductor test structure and forming method therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525744A (en) * 2003-11-04 2005-08-01 Sony Corp Solid-state imaging device and method for manufacturing the same
US20190019833A1 (en) * 2017-07-11 2019-01-17 Canon Kabushiki Kaisha Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus
TW202046177A (zh) * 2018-04-23 2020-12-16 日商東芝記憶體股份有限公司 半導體記憶體裝置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856053A (en) * 1993-10-13 1999-01-05 Oki Electric Industry Co., Ltd. Method for estimating optimum position of a wafer for forming image patterns thereon
US7105444B2 (en) 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US20030017697A1 (en) 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
KR100465761B1 (ko) 2002-06-17 2005-01-13 삼성전자주식회사 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법
KR100538094B1 (ko) 2003-05-28 2005-12-21 삼성전자주식회사 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치
US7098131B2 (en) 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
KR100466309B1 (ko) 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
KR100502407B1 (ko) 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
KR100505043B1 (ko) 2002-05-25 2005-07-29 삼성전자주식회사 커패시터 형성 방법
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US7081409B2 (en) 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
US20070026621A1 (en) 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
US20070059929A1 (en) 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
JP2006108329A (ja) 2004-10-04 2006-04-20 Fujitsu Ltd 半導体装置
US7247552B2 (en) 2005-01-11 2007-07-24 Freescale Semiconductor, Inc. Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
US7241636B2 (en) 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
DE102006008454B4 (de) 2005-02-21 2011-12-22 Samsung Electronics Co., Ltd. Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
JPWO2007043535A1 (ja) * 2005-10-07 2009-04-16 株式会社ニコン 光学特性計測方法、露光方法及びデバイス製造方法、並びに検査装置及び計測方法
US7253531B1 (en) 2006-05-12 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor bonding pad structure
US7459792B2 (en) 2006-06-19 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Via layout with via groups placed in interlocked arrangement
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
KR20080008045A (ko) 2006-07-19 2008-01-23 주식회사 하이닉스반도체 반도체 소자의 패드 레이아웃
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US7739636B2 (en) 2007-10-23 2010-06-15 International Business Machines Corporation Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise
KR20110079274A (ko) 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자
US8261229B2 (en) 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
JP2012151272A (ja) 2011-01-19 2012-08-09 Renesas Electronics Corp 半導体チップ及び半導体装置
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
KR102341726B1 (ko) * 2015-02-06 2021-12-23 삼성전자주식회사 반도체 소자
CN108140577B (zh) 2016-02-23 2022-09-09 瑞萨电子株式会社 半导体器件及其制造方法
KR20180069629A (ko) 2016-12-15 2018-06-25 삼성전자주식회사 반도체 장치
US10163831B2 (en) 2017-04-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post passivation structure and fabrication method therefor
KR20200111369A (ko) * 2019-03-19 2020-09-29 삼성전자주식회사 잔여 테스트 패턴을 포함하는 반도체 장치
KR102714984B1 (ko) * 2019-06-25 2024-10-10 삼성전자주식회사 칩 적층 반도체 패키지 및 그 제조 방법
KR102712146B1 (ko) * 2019-10-04 2024-09-30 에스케이하이닉스 주식회사 와이어를 이용한 반도체 장치 및 스택형 반도체 패키지
US11830828B2 (en) * 2021-03-16 2023-11-28 Western Digital Technologies, Inc. System and method for detection of defects in semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525744A (en) * 2003-11-04 2005-08-01 Sony Corp Solid-state imaging device and method for manufacturing the same
US20190019833A1 (en) * 2017-07-11 2019-01-17 Canon Kabushiki Kaisha Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus
TW202046177A (zh) * 2018-04-23 2020-12-16 日商東芝記憶體股份有限公司 半導體記憶體裝置

Also Published As

Publication number Publication date
US20220326301A1 (en) 2022-10-13
KR20220140129A (ko) 2022-10-18
CN115206931A (zh) 2022-10-18
US12072374B2 (en) 2024-08-27
TW202240834A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US6921979B2 (en) Semiconductor device having a bond pad and method therefor
US6844631B2 (en) Semiconductor device having a bond pad and method therefor
TWI397135B (zh) 半導體裝置
KR100499281B1 (ko) 반도체장치, 그의 제조공정 및 그의 검사방법
US7939824B2 (en) Test structure
US7626268B2 (en) Support structures for semiconductor devices
US8508055B2 (en) Semiconductor device and manufacturing method thereof
US8431421B2 (en) Test patterns for detecting misalignment of through-wafer vias
US6649986B1 (en) Semiconductor device with structure for die or dice crack detection
CN104051392B (zh) 半导体晶片、半导体工艺和半导体封装
TWI792800B (zh) 半導體裝置中的偵測焊墊結構
TWI777749B (zh) 用於疊對量測的矽通孔鍵以及包含矽通孔鍵的半導體裝置和半導體封裝
JP2008235485A (ja) 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置
US20070018340A1 (en) Integrated circuit pad with separate probing and bonding areas
CN222581164U (zh) 晶圆测试结构
JP2005064218A (ja) 半導体装置
US20260011610A1 (en) Semiconductor structure and formation method thereof
KR100520509B1 (ko) 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치
JP2012109402A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の検査方法
KR20250094162A (ko) 반도체 장치 및 반도체 장치의 제조방법
KR20240084452A (ko) 반도체 디바이스
JP2008066440A (ja) 半導体装置およびその製造方法
KR20240037605A (ko) 반도체 패키지
KR20070018669A (ko) 반도체장치