[go: up one dir, main page]

TWI791888B - 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法 - Google Patents

增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法 Download PDF

Info

Publication number
TWI791888B
TWI791888B TW108132542A TW108132542A TWI791888B TW I791888 B TWI791888 B TW I791888B TW 108132542 A TW108132542 A TW 108132542A TW 108132542 A TW108132542 A TW 108132542A TW I791888 B TWI791888 B TW I791888B
Authority
TW
Taiwan
Prior art keywords
region
compound semiconductor
enhancement mode
layer
gate
Prior art date
Application number
TW108132542A
Other languages
English (en)
Other versions
TW202025493A (zh
Inventor
詹姆斯 Ｇ 費蘭札
邦尼特 庫瑪 史瑞瓦斯塔瓦
丹尼爾 沛卓
Original Assignee
美商美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美國亞德諾半導體公司 filed Critical 美商美國亞德諾半導體公司
Publication of TW202025493A publication Critical patent/TW202025493A/zh
Application granted granted Critical
Publication of TWI791888B publication Critical patent/TWI791888B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/43—Resistors having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H10P30/206—
    • H10P30/212—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10P30/22—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種增強模式化合物半導體場效電晶體(FET)，其包括源極、汲極以及位於兩者間之閘極。所述電晶體更包括位於閘極下方之第一基於氮化鎵異質界面以及位於該第一異質界面下方之內埋p型區域，該內埋p型區域經設置可決定一允許電流通過源極與汲極間之增強模式FET開啟閾值電壓。

Description

增強模式化合物半導體場效電晶體、半導體裝置、以及 製造增強模式半導體裝置之方法
本發明主要關於半導體裝置，但並非以此為限；尤其是，本發明係關於用以建構增強模式氮化鎵裝置之技術。
就製造用於高電壓高頻率應用之新一代電晶體或半導體裝置而言，基於氮化鎵之半導體具有多項優於其他半導體材料之益處。例如，基於氮化鎵(GaN)之半導體具有寬能隙，以其為材料製成之裝置不僅具有高崩潰電場，且對於較廣溫度範圍具有穩健性。基於氮化鎵之異質結構所形成之二維電子氣(2DEG)通道通常具有高電子移動率，是以採用此等結構之裝置特別有益於功率交換及放大系統。然而，基於氮化鎵之半導體往往用於製造空乏模式或常態開啟裝置，此類裝置因需要複雜電路之支持，因而在上述系統中之用途有限。
本發明之一實施例提供一種增強模式化合物半導體場效電晶體，包括一源極、一汲極、一閘極、一第一基於氮化鎵異質界面、以及一內埋區域。閘極位於源極與汲極之間。第一基於氮化鎵異質界面位於閘極下方。內埋區域位於第一基於氮化鎵異質界面之下方。內埋區域可決定允許電流通過源極與汲極間之一增強模式FET開啟閾值電壓。
本發明之一實施例提供一種半導體裝置，包括一緩衝層、一增強模式化合物半導體場效電晶體(增強模式FET)、以及一空乏模式化合物半導體場效電晶體(空乏模式FET)。緩衝層包括一第一化合物半導體材料。增強模式FET係利用緩衝層形成。增強模式FET包括一源極、一汲極、位於前述兩者間之一閘極，且包括一第一二維電子氣區域、以及一內埋p型區域。第一二維電子氣區域位於閘極下方。內埋p型區域位於第一二維電子氣區域下方。內埋區域可決定允許電流通過源極與汲極間之一增強模式FET開啟閾值電壓。空乏模式FET係以緩衝層及第一二維電子氣形成。
本發明之一實施例提供一種製造一增強模式半導體裝置之方法，包括步驟：於一基板上形成以第一化合物半導體材料製成之一緩衝層；於緩衝層上形成以一第二化合物半導體材料製成之一第一p型層；形成包括異質結構之一通道層，異質結構係以在一第四化合物半導體材料層上形成一第三化合物半導體材料成而構成；形成一閘極電極，閘極電極覆蓋該通道層之一區域；以及圖案化第一p型層以產生位於閘極下方之一隔離區域。隔離區域可提供一增強模式FET開啟閾值電壓。
本發明之一實施例提供一種製造一增強模式半導體裝置之方法，包括步驟：取得一裝置結構，其包括一異質接面，異質接面係由一第一基 於氮化鎵化合物半導體層與一第二基於氮化鎵化合物半導體層所形成，第一基於氮化鎵化合物半導體層具有一第一厚度；於第一基於氮化鎵化合物半導體層上形成一遮罩；擴展第一基於氮化鎵化合物半導體層以使第一基於氮化鎵化合物半導體層之厚度增加至一第二厚度；移除遮罩以露出第一基於氮化鎵化合物半導體層中之一凹槽；以及於凹槽中形成一閘極。
100:增強模式化合物半導體裝置/增強模式裝置/增強模式GaN裝置
105:基板/基板層
110:裝置結構
115:緩衝層
120:摻雜層
122:通道層
125:第一層/化合物半導體層
130:2DEG區域
135:第二層
137:鈍化層/閘極氧化物層
140:閘極電極
142:距離
144:寬度
145:源極電極
150:汲極電極
155:區域
157:距離
160:區域
162:厚度
170A:區域
170B:區域
200:增強模式化合物半導體裝置/增強模式裝置
205:閘極電極
215:覆蓋p型區域
220:內埋p型區域
300:增強模式化合物半導體裝置/增強模式裝置
305:閘極電極
310:凹槽
315:內埋p型區域
405:化合物半導體層
410:硬質遮罩
415A:區域
415B:區域
420:區域
425:凹槽
430:閘極
500:增強模式半導體裝置/增強模式裝置
505:控制電極
510:內埋p型區域
515:鈍化p型材料區域
520:第一區域
525:第二區域
600:增強模式半導體裝置/增強模式裝置
620:階梯狀區域
625:階梯狀區域
630:階梯狀區域
700:增強模式半導體裝置/增強模式裝置
720A:條帶狀區域
720B:條帶狀區域
720C:條帶狀區域
800:半導體裝置
800A:空乏模式裝置
800B:增強模式裝置
810:基板
815:緩衝層
820:摻雜層
825:第一層
830:2DEG區域
835:第二層
840:閘極電極
845:源極電極
850:汲極電極
855:源極電極
860:閘極電極
865:區域
870:汲極電極
875:內埋p型區域
900:增強模式裝置
905:內埋電阻器
1000:程序
1005:步驟
1010:步驟
1015:步驟
1020:步驟
1025:步驟
1100:增強模式裝置
1105:增強模式裝置
1110:基板層
1115:緩衝層
1120:摻雜層
1125:化合物半導體層
1130:2DEG區域
1135:化合物半導體層
1140:閘極電極
1145:源極電極
1150:汲極電極
1155:鈍化材料
1160:區域
1165:遮罩區域
1170A:區域
1170B:區域
1210:基板層
1215:緩衝層
1220:摻雜層
1225:化合物半導體層
1230:2DEG區域
1235:化合物半導體層
1240:閘極電極
1245:源極電極
1250:汲極電極
1255:鈍化層
1265:區域
1270A:區域
1270B:區域
1275:空腔
1310:基板層
1315:緩衝層
1320:摻雜層
1325:化合物半導體層
1330:2DEG區域
1335:化合物半導體層
1340:區域
1345:區域
1350:空腔/凹槽
1355:空乏區域
1360:閘極電極
1365:源極電極
1370:汲極電極
1375:距離
1400A:結構
1410:基板層
1415:緩衝層
1420:摻雜層
1425:化合物半導體層
1430:2DEG區域
1435:化合物半導體層
1440:閘極電極
1445:源極電極
1450:汲極電極
1460:區域
1465:區域
1470A:第一區域
1470B:第二區域
1475:第一空腔
1480:第二空腔
圖1係依據各種實施例繪示一種包含內埋p型區域之增強模式化合物半導體裝置。
圖2係依據各種實施例繪示一種包含覆蓋p型區域及內埋p型區域之增強模式化合物半導體裝置。
圖3係依據各種實施例繪示一種包含凹設通道層及內埋p型區域之增強模式化合物半導體裝置。
圖4A、圖4B、圖4C、圖4D與圖4E依據各種實施例共同繪示用於形成一增強模式化合物半導體裝置之閘區域之步驟。
圖5A及圖5B係依據各種實施例繪示一種具有可控內埋p型區域之增強模式半導體裝置。
圖6A及圖6B係依據各種實施例繪示一種具有內埋p型區域之增強模式半導體裝置，其內埋p型區域所形成之圖案中具有階梯狀區域。
圖7A及圖7B係依據各種實施例繪示一種具有內埋p型區域之增強模式半導體裝置，其內埋p型區域所形成之圖案中具有條帶狀區域。
圖8係依據各種實施例繪示相結合之空乏模式化合物半導體裝置與增強模式化合物半導體裝置。
圖9繪示係依據各種實施例繪示一種具有內埋電阻器之增強模式半導體裝置。
圖10繪示係依據各種實施例繪示一種用以製造增強模式化合物半導體裝置之流程。
圖11A及圖11B係依據各種實施例繪示經由離子佈植而圖案化增強模式化合物半導體裝置之p型區域之步驟。
圖12A、12B及12C係依據各種實施例繪示用以經由退火而圖案化增強模式化合物半導體裝置之p型區域之結構。
圖13A、13B及13C係依據各種實施例描繪經由退火而圖案化增強模式化合物半導體裝置之p型區域。
圖14A及14B係依據各種實施例繪示用以經由退火而在圖案化增強模式化合物半導體裝置之p型區域上形成圖案之結構。
以上圖式未必依比例繪製，且於不同圖面中係以相似之示數描述相當之組件。具有不同後綴字母之相似示數可代表相似組件之不同實例。本案所附圖式係以範例而非限制性質概略繪示本發明之各種實施例。
本發明係關於基於氮化鎵之增強模式半導體裝置(下文中稱為「增強模式化合物半導體裝置」或「增強模式裝置」)，例如電晶體及開關，其係經由在氮化鎵高電子移動率電晶體之2DEG區域下方埋設p型GaN材料而製成。此等基於氮化鎵之增強模式半導體裝置可用於需要其開關元件常態關閉之 高頻率高功率切換應用。此等增強模式半導體裝置可整合切換電源應用之電路設計中，使電路複雜度低於採用已知空乏模式GaN裝置之設計，從而降低此等設計之成本。
本發明之說明範例包括可在高功率密度及高頻率下使用且基於氮化鎵之增強模式半導體裝置(以下稱為「增強模式GaN裝置」)，例如高電子移動率電晶體(HEMT)，以及包括用於製造上述裝置之方法。增強模式裝置可包括一層p型基於氮化鎵之化合物半導體材料(例如p型摻雜材料)，其設置於由基於氮化鎵之異質結構所形成之二維電子氣(2DEG)區域下方之氮化鋁(AlN)材料之一區域上。此p型材料層或AlN材料之區域可決定該增強模式裝置之增強模式開啟閾值電壓，例如經由當增強模式GaN裝置未受偏壓時將2DEG區域耗盡，例如當裝置之閘極端子上未施加電壓時。於一範例中，此類配置包括圖案化p型材料層，例如藉由當p型材料為鈍化時選擇性活化p型材料之部分，並當p型材料為活化時選擇性鈍化p型材料點。於另一範例中，此類配置包括於2DEG下方一目標距離內形成AlN材料之區域，藉以使AlN材料至少部分耗盡2DEG。
例示性範例包括一增強模式GaN裝置，其係透過凹設基於GaN之異質結構之阻障層之一區塊所形成，藉以耗盡由位於經凹設區塊下之一區域中基於GaN之異質結構所形成之2DEG。此種增強模式GaN裝置進一步包括一閘極區域，其至少部分形成於該經凹設區塊中。
例示性範例包括根據凹設技術所形成之一增強模式GaN裝置以及在此所述之內埋區域結構。
如在此所述，基於氮化鎵之化合物半導體材料可包括多種元素之化學化合物，所述元素包括氮化鎵及在化學週期表中屬於不同族類之一或多種元素。此等化學化合物可包括13族之(亦即包含硼(B)、鋁(Al)、鎵(Ga)、銦(In)及鉈(Tl)之族)元素與15族(亦即包含氮(N)、磷(P)、砷(As)、 銻(Sb)及鉍(Bi)之族)元素所構成之配對。週期表之13族及15族亦可分別稱為III族及V族。在一範例中，本發明之半導體裝置可使用氮化鎵及氮化鋁銦鎵(AllnGaN)製成。
在此所述之異質結構可為AlN/GaN/AlN異質結構、InAlN/GaN異質結構、AlGaN/GaN異質結構或由其他13族及15族元素組合所形成之異質結構。此等異質結構可在形成異質結構之化合物半導體界面產生二維電子氣(2DEG)，例如GaN與AlGaN之界面。所述2DEG所形成之電子傳導通道能夠於控制下耗盡，例如藉由通道下方所設p型材料之內埋層所形成之電場加以控制。此電子傳導通道亦可於控制下增強，例如藉由通道上方所設閘極端子所形成之電場加以控制，藉此控制通過半導體裝置之電流。以此類傳導通道構成之半導體裝置可包括高電子移動率電晶體。
於此所描繪之層體、遮罩、及裝置結構係利用形成(例如沉積、生長、圖案化或蝕刻)此種層體、遮罩及裝置結構之任何適當技術所形成。
圖1之示意圖描繪依據各種實施例之增強模式化合物半導體裝置100，其包含一內埋p型區域。此增強模式裝置100可包括增強模式場效電晶體(FET)，例如增強模式HEMT。雖然本發明著重於使用基於氮化鎵之化合物半導體材料製造增強模式裝置100及在此所述之其他裝置，然而其他適合之單晶矽化合物半導體材料亦可使用，例如由III-V族化合物所構成之材料，例如基於砷化鎵之化合物。增強模式GaN裝置100包括一基板105、一設於基板105表面之一裝置結構110、一閘極電極140、一源極電極145以及耦接至裝置結構之汲極電極150。
所述基板105包括晶圓，例如以高品質單晶矽半導體材料製成之晶圓，例如藍寶石(α-Al203)、GaN、GaAs、Si、之碳化矽(SiC)之任一多形體(包括纖維鋅礦)、AlN、InP或用於半導體裝置之相似基板材料。
所述裝置結構110包括一或多個化合物半導體材料層(例如磊晶生長之層體)。此類層體可包括一緩衝層115、一摻雜層120(例如p型層)及一通道層122。通道層122可包括以第一化合物半導體材料之第一層125及以一第二化合物半導體材料之第二層135(例如阻障層)，藉此第一化合物半導體材料具有與第二化合物半導體材料相異之能隙。於一範例中，第一化合物半導體材料為GaN且第二化合物半導體材料為AlGaN。通道層122亦可包括2DEG區域130，其形成於第一層125與第二層135之界面或形成於由前述兩者所形成之異質接合處。此2DEG區域130可於增強模式裝置100受到偏壓時形成自由電子之傳導通道，以例如電性耦接源極電極145(例如增強模式GaN裝置100之一源極或源極區域)與汲極電極150(例如增強模式GaN裝置100之一汲極或汲極區域)。
緩衝層115包括一化合物半導體材料，例如一層非故意摻雜GaN，其摻雜物濃度為約1016/cm3且厚度為400-500奈米。此材料可經由磊晶生長，或利用例如化學氣相沉積等其他薄膜形成技術而形成薄膜狀。緩衝層亦可包括一或多個額外層體，例如用以生長額外化合物半導體層之成核層(uncleation layer)。
摻雜層120可包括一由一種單晶矽化合物半導體材料所構成之層體，例如一層p型GaN(p-GaN)。此類層體之厚度可為約100奈米，且可經配置而實現增強模式裝置100之增強模式操作。所述配置可包括選擇摻雜物材料及摻雜物材料之摻雜物濃度，以決定增強模式開啟閾值電壓(以下稱為「增強模式閾值電壓」)，以允許電流通過增強模式裝置100之源極電極145與汲極電極150間。所述摻雜物材料可為任何能夠與單晶矽化合物半導體材料結合之p型摻雜物，例如含鎂(Mg)化合物。所述摻雜濃度可利用已知技術根據包括所需增強模式閾值電壓、形成閘極電極140材料之功函數、閘極電極140至2DEG區域130間之距離、以及閘極氧化物層137之厚度在內等因素而擇定。於某些實施例中， 摻雜物濃度亦可選自摻雜層120至2DEG區域130之距離157之函數。於某些實施例中，摻雜層120可厚約100奈米，自閘極電極140至2DEG區域130之距離142可為約30奈米，自摻雜層120至2DEG 130之距離157可為約30奈米，且摻雜物濃度可小於1018/cm3。
於某些實施例中，摻雜層120可包括一由活化p型材料形成之區域160(例如內埋p型區域，以下稱為活化區域160)，此區域係形成於閘極電極140下方。摻雜層120亦可包括鈍化p型材料之區域170A及170B(以下稱為鈍化區域170A及170B)。活化區域160可配置為耗盡2DEG區域130中之區域155，以例如決定增強模式裝置100之增強模式閾值電壓。於某些實施例中，活化區域160中之電荷可產生電場，在2DEG區域130中取代或耗盡區域155內之自由電子。對活化區域160之配置可包括選擇，活化區域中之活化p型摻雜物濃度、活化區域160與2DEG區域130間之垂直距離157、或形狀(例如活化區域160之長度、寬度或厚度162)，以於增強模式裝置100未受到偏壓時耗盡區域155中之2DEG。
於某些實施例中，增強模式裝置100可包括一位於通道層122與閘極電極140間之鈍化層137，例如一閘極氧化物層。
閘極電極140可為任何能夠對增強模式裝置100進行偏壓或控制之導電材料，例如其功函數可配合活化區域160而實現增強模式裝置100之增強模式操作之金屬。於某些實施例中，閘極電極140之配置可為，例如選擇閘極電極之寬度144及具有所需功函數之金屬閘極材料，藉此於施加至閘極電極之偏壓電壓超過增強模式裝置100之增強模式閾值電壓時，恢復區域155中之2DEG。使用活化區域160製成增強模式裝置100可使閘極電極140與2DEG區域130間之距離142較其他增強模式裝置為縮短。此一縮短距離可增加閘極電極所產生之電場對2DEG之恢復效果，因此允許增強模式裝置100以寬度144較短之閘極電極製成。
源極電極145及汲極電極150可為能夠與2DEG區域130形成歐姆接點或其他導電接面之任何適用導電材料。
於某些範例中，AlN之區域可取代活化區域160。於此等範例中，可利用任何適當摻雜或非摻雜材料取代摻雜層120，例如緩衝層115之材料。AlN之區域係形成於一指示距離內，例如第一層125與第二層135之界面之距離157，藉以使AlN之區域能至少部分耗盡形成於AlN之區域上方界面處之任何2DEG。於一範例中，指示距離為透過一指示量經決定以允許AlN之區域耗盡形成於第一層與第二層之界面處之2DEG之一距離。於另一範例中，指示距離係根據增強模式GaN裝置100之一目標開啟閾值電壓所決定。於其他範例中，指示距離對應於第一層之厚度，例如此厚度為5至30nm。
圖2依據各種實施例繪示之增強模式化合物半導體裝置200包含覆蓋p型區域215及內埋p型區域220。增強模式裝置200可為修改後之增強模式裝置100範例，具有覆蓋p型區域215。除了增強模式裝置100之層體及區域外，增強模式裝置200尚可包括閘極電極205、覆蓋p型區域215、及內埋p型區域220。覆蓋p型區域215可包括活化p型材料，例如活化p-GaN。閘極電極205及內埋p型區域220可實質上相似於如圖1所示之閘極電極140及活化區域160。內埋p型區域220可配合覆蓋p型區域215一起操作以耗盡2DEG區域130中之一區域155，以例如實現增強模式裝置200之增強模式操作或決定增強模式裝置之增強模式閾值電壓，如在此所述者。
於某些實施例中，內埋p型區域220之電荷及覆蓋p型區域215之電荷可產生第一電場及第二電場，其在2DEG區域130中取代或耗盡區域155內之自由電子。第一與第二電場之結合操作可使增強模式裝置200之區域155之耗盡較增強模式裝置100中對應區域之耗盡更為加強。於某些實施例中，第一與第二電場之結合操作可使增強模式裝置200能夠具有與增強模式裝置100相似之電性特 徵，例如增強模式閾值電壓，同時允許內埋p型區域220之活化參雜物濃度低於活化區域160之摻雜物濃度。
圖3依據各種實施例所繪示之增強模式化合物半導體裝置300包含通道層110中之凹槽310及內埋p型區域315。此增強模式裝置300可為經修改之增強模式裝置100範例，使其包括凹槽310。除了增強模式裝置100之指示層體及區域之外，增強模式裝置300另可包括一閘極電極305、一凹槽310、以及一內埋p型區域315。凹槽310可經由例如蝕刻程序形成於2DEG區域130上方，藉此縮短閘極電極305至2DEG區域130之距離，卻不致遮斷或干擾2DEG區域。於某些實施例中，凹槽310可形成於第二層135內。閘極電極305及內埋p型區域315可實質上相似於圖1所示之閘極電極140及活化區域160。然而，閘極電極305及內埋p型區域315可經修改，縮短閘極電極與2DEG區域130間之距離，同時允許增強模式裝置300維持與增強模式裝置100實質上相似之裝置特徵。所述修改可包括使閘極電極305之長度或厚度比閘極電極140之長度或厚度較為縮減。所述修改亦可包括使內埋p型區域315之活化摻雜物濃度低於活化區域160之摻雜物濃度。
於某些實施例中，閘極電極305或內埋p型區域315可具有與閘極電極140或活化區域160之幾何形狀或化學組成實質上相似之幾何形狀或化學組成。於此等實施例中，閘極電極305與2DEG區域130間之距離縮短，因而可使增強模式裝置300具有較強之開啟狀態，或在增強模式裝置受偏壓時允許較大電流通過源極電極145與汲極電極150之間。
圖4A、圖4B、圖4C、圖4D以及圖4E依據各種實施例共同繪示用於形成一增強模式化合物半導體裝置，例如增強模式裝置300(圖3)之一經凹設閘極區域或凹設其閘極區域之方法。於一範例中，圖4A、圖4B、圖4C、圖4D及圖4E所描繪之方法係用以利用磊晶凹設一AlGaN阻障。相較於利用其他技術 例如蝕刻所製造之增強模式裝置，此方法可用以製造具有較佳穩定性與可靠度之增強模式裝置。
此方法包括形成或取得圖4A所示之初始裝置結構。於一範例中，初始裝置結構包括基板層105、緩衝層115、以及部分形成之通道層，其包括由基於GaN之化合物半導體層125與405所形成之一基於GaN之異質接面。化合物半導體層125包括一第一基於GaN之化合物半導體材料，例如圖1至圖3所述，而一化合物半導體層405包括一第二基於GaN之化合物半導體材料，其經選擇性具有異於第一化合物半導體材料之能隙。於一範例中，第一化合物半導體材料為GaN，而第二化合物半導體材料為AlGaN。
於已完成之增強模式裝置中，化合物半導體層125係形成至至少一第一目標高度H1，而化合物半導體層405係形成至一第二目標高度H2，藉此能於化合物半導體層125與化合物半導體層405之間形成一2DEG。可根據至少一參數例如增強模式裝置之期望電性或尺寸特徵、或第一或第二化合物半導體材料之特性以決定、或選擇目標高度H1與目標高度H2。於一範例中，係根據增強模式半導體裝置之目標開啟電壓決定高度H1。高度H1可決定或可指示增強模式裝置之未受偏壓或未受供電之電性特徵(例如當未施加電壓至裝置之閘極時，裝置之源極汲極導電性，或用於形成源極與汲極之間導電通道之所需閘極電壓)。於圖4A所示之方法步驟中，化合物半導體層405係生長至一高度H3，其係少於H2。高度H3可經選擇以決定增強模式裝置之電性或幾何特徵。於一範例中，高度H3對應於第二化合物半導體材料之形成量，其中，於未受一電場偏壓下，該形成量係不足以形成化合物半導體層125與化合物半導體層405之界面處之2DEG之導電通道，該電場例如可為形成於增強模式裝置之一閘極接點與層體125中第一化合物半導體材料之間之一電場。於一範例中，高度H3為5至30nm。
於一範例中，圖4A之結構可包括一摻雜層，例如摻雜層120(圖1至圖3)，其係設置於緩衝層115與化合物半導體層405之間。摻雜層可經圖案化以包括一材料區域(例如區域160、220或315)，其係經設置以耗盡或抑制形成於化合物半導體125與405之界面處之2DEG之形成。於一範例中，經圖案化之區域可包括如此所述之一經活化p型材料或AlN材料。
由圖4B所示結構繪示之方法步驟包括於化合物半導體層405(例如GaN阻障層)上形成一硬質遮罩410。硬質遮罩410係形成於任何位置，於其中用於已完成增強模式裝置之化合物半導體層405係經薄化，藉此抑制2DEG之導電通道之形成，例如當已完成之增強模式裝置未受供電時，例如當未將一閘極電壓施加予已完成之增強模式裝置時。於一範例中，硬質遮罩410係形成於增強模式裝置之閘極接點之指定或特定位置，並且其幾何形狀實質上對應於閘極端子之幾何形狀。硬質遮罩係利用任何適當材料例如SiN或SiO所形成。
由圖4C所示結構繪示之方法步驟包括進一步形成或擴展化合物半導體層405，藉此使層體405之厚度增加至H2。如圖4C所示，化合物半導體層405所增加之厚度可使區域415A與415B中形成2DEG。然而，2DEG未形成於區域420中，於其中硬質遮罩410會抑制化合物半導體層405之厚度以避免其大於H3。
由圖4D所示結構繪示之方法步驟包括移除硬質遮罩410使凹槽425外露。
由圖4D所示結構繪示之方法步驟包括形成增強模式裝置之閘極430，例如透過將一閘極介電質與一金屬接點材料沉積於凹槽425中或其周圍。可利用適用於完成增強模式裝置製造之任何額外步驟持續進行此述方法。
圖5A與5B依據各種實施例繪示具有可控內埋p型區域510之增強模式半導體裝置500。圖5A顯示一增強模式裝置500之剖視圖，圖5B顯示該增強 模式裝置之俯視圖。增強模式裝置500可為經修改之增強模式裝置100之範例，使其包括控制電極505及可控內埋p型區域510。控制電極505可包括任何適合之導電材料，例如能夠形成與可控內埋p型區域510接觸的歐姆接點之金屬。可控內埋p型區域510可為活化p型區域，例如區域160(圖1)。可控內埋p型區域510可包括位於閘極電極140下方之第一區域520以及延伸於源極電極145下方以連接控制電極505之第二區域525。第一區域520可配置為決定增強模式裝置500之增強模式閾值電壓，如在此所述者。第二區域525可配置為將控制訊號，例如電荷，自控制電極505耦接至第一區域520。第二區域525可包括鈍化p型材料區域515。於某些實施例中，鈍化p型材料區域515之形成方式可為利用例如離子佈植程序對第二區域525在閘極電極140與控制電極505間之部分進行鈍化。鈍化p型材料區域515能夠限制可控內埋p型區域510在閘極電極與源極電極間之區域中對2DEG區域130之作用，例如將2DEG區域130之空乏限制於閘極電極140下方之區域155。
於增強模式裝置500之操作中，對控制電極505施以電壓，例如改變可控內埋p型區域510中第一區域520內之電荷，可修改增強模式裝置之增強模式閾值電壓。
依據各種實施例，圖6A及圖6B所示增強模式半導體裝置600具有內埋p型區域，其具有成形為階梯狀區域620、625或630。圖6A顯示此增強模式裝置600之剖視圖，圖6B顯示此增強模式裝置之俯視圖。增強模式裝置600可為經修改之增強模式裝置500範例，使其包括階梯狀區域620、625或630。階梯狀區域620、625或630可藉由選擇性將區域620、625或630中之p型摻雜物鈍化，而自摻雜層120(例如活化p型材料層)形成，所述鈍化方式例如是利用離子佈植程序將氫分別佈植於第一、第二及第三深度，使佈植深度自閘極電極140向汲極電極150增加。或者，階梯狀區域620、625或630可藉由選擇性將區域620、625 或630中之p型摻雜物鈍化，而自層體120(例如活化p型材料層)形成，所述鈍化方式例如是利用離子佈植程序將氫分別以第一、第二及第三濃度佈植，使得佈植濃度自閘極電極140向汲極電極150減少。階梯狀區域620、625或630可如同背場板般操作，以例如縮減閘極電極140與汲極電極150間之電場，從而例如使增強模式裝置600較其他增強模式裝置更能夠受高電壓驅動。
於某些實施例中，增強模式裝置600可不具有控制電極505或第二區域525。於特定實施例中，階梯狀區域620、625或630可形成於閘極電極140下方並朝向源極電極145。
依據各種實施例，圖7A及圖7B所示增強模式半導體裝置700之內埋p型區域成形有條帶狀區域720A、720B或720C。圖7A顯示增強模式裝置700之剖面圖，圖7B顯示增強模式裝置700之俯視圖。增強模式裝置700可為增強模式裝置500之範例，經修改而在內埋p型區域510包括條帶狀區域720A、720B或720C。於某些實施例中，增強模式裝置700可不具有控制電極505或第二區域525。
條帶狀區域720A、720B或720C可藉由選擇性將條帶狀區域外側之p型摻雜物鈍化，利用摻雜層120(例如活化p型材料層)形成於閘極電極140下方，所述鈍化方式例如是利用離子佈植程序，如在此所述者。或者，條帶狀區域720A、720B或720C可藉由選擇性將至少區域720A、720B或720C中之p型摻雜物活化，而自一摻雜層120(例如鈍化p型材料層)形成於閘極電極140下方，所述活化方式例如是利用退火程序，如在此所述者。此一或多個條帶狀區域720A、720B或720C可與一或多個其他條帶狀區域720A、720B或720C具有不同之摻雜程度，以例如為增強模式裝置700決定二或多個增強模式閾值電壓。所述不同摻雜程度可包括不同活化摻雜物材料、不同活化摻雜物材料濃度或摻雜物於內埋p型區域510中之不同活化或鈍化深度。
圖8為依據各種實施例所繪製之半導體裝置800，其包括空乏模式化合物半導體裝置(以下稱為”空乏模式裝置”)800A與增強模式化合物半導體裝置800B結合之示意圖。空乏模式裝置800A可為空乏模式FET之範例，例如空乏模式HEMT。增強模式裝置800B可為增強模式裝置100(圖1)之範例。空乏模式裝置800A與增強模式裝置800B可包括一基板810及一裝置結構，此裝置結構包括一緩衝層815、一由鈍化p型化合物半導體材料形成之摻雜層820、一由第一化合物半導體材料形成之第一層825、一由第二化合物半導體材料形成之第二層835、以及一形成於第一層與第二層間界面之2DEG區域830。空乏模式裝置800A可再包括一閘極電極840、一源極電極845及一汲極電極850。增強模式裝置800B可再包括一閘極電極860、一源極電極855及一汲極電極870。增強模式裝置800B更可包括一內埋p型區域875，其係經設置以耗盡2DEG之區域865。此內埋p型區域875可配置為決定增強模式裝置800B之增強模式閾值電壓，如在此所述者。
圖9依據各種實施例繪示一具有內埋電阻器905之增強模式半導體裝置900。此增強模式裝置900可實質上與增強模式裝置100相似，但修改為使源極電極及汲極電極接觸內埋電阻器905。內埋電阻器905可包括摻雜層120之活化區域。所述活化區域可配置為具有特定之一活化摻雜物濃度，以例如決定活化區域之片電阻(sheet resistance)。所述片電阻之範圍可為每平方300至1000歐姆(Ohms/sq.)。由於此片電阻，上述內埋電阻器905相較於以其他技術製成之電阻器更能夠以較小之整體面積達成高阻值。與使用其他技術形成之電阻器所製成之裝置相比，採用此一內埋電阻器905製成之裝置可具有比較小的電路面積。
圖10依據各種實施例繪示可用於製造增強模式化合物半導體裝置之程序1000範例。此程序1000可用於製造在此所述之任何其他增強模式裝置。程序1000之初為接收一具有實質結晶結構之基板。所述基板可來自一先前 製造程序，或可依據一或多種基板生長及處理技術製成。所述基板可為晶圓，例如以藍寶石(α-Al203)、GaN、GaAs、Si、任何多形體之SiC(包括纖維鋅礦)、AlN、InP或類似用於製作半導體裝置之基板材料所製成之晶圓。
於步驟1005，以第一化合物半導體材料於基板表面形成緩衝層。所述緩衝層可包括異質磊晶GaN薄膜，例如以磊晶生長所形成之薄膜，或利用例如化學氣相沉積(CVD)等另一薄膜形成技術而形成深度為例如約400-500奈米厚之薄膜。
於步驟1010，在緩衝層上以第二化合物半導體材料形成摻雜層(例如p型層)。所述第二化合物半導體材料可利用任何適合之程序而在緩衝層上磊晶生長至100奈米厚。第二化合物半導體材料可摻雜有p型摻雜物，例如Mg。於某些實施例中，此p型摻雜物可鈍化，例如藉由使摻雜物與如氫等鈍化材料發生反應。
於步驟1015，在摻雜層上形成通道層。形成通道層之方式可包括在摻雜層上以第三化合物半導體材料形成第一層，繼而在第一層上以第四化合物半導體材料形成第二層。由第三化合物半導體材料形成之第一層可採用與緩衝層實質相同之方式形成，例如經由磊晶生長，或利用另一薄膜形成技術。於某些實施例中，由第三化合物半導體材料形成之第一層可為厚100奈米之GaN層。由第四化合物半導體材料形成之第二層可為在第一層表面生長出之30奈米厚AlGaN層，例如利用任何適合之薄膜形成技術。第三化合物半導體材料及第四化合物半導體材料可經選擇而具有不同能隙，以例如在第一層與第二層間之界面處形成異質接面。上述選擇可使異質接面處能夠形成2DEG，例如在異質接面形成2DEG區域。
於步驟1020，在通道層上形成閘極電極。所述閘極電極可包括任何適合之閘極材料，所選材料使增強模式裝置能夠實現增強模式操作，如在此所述者。
於步驟1025，於摻雜層上形成圖案，以例如在閘極電極下方形成隔離區域(例如內埋活化p型區域)。
參照圖11A及圖11B，在摻雜層上形成圖案之方式可包括利用離子佈植技術將摻雜層之區域選擇性鈍化。圖11A及圖11B說明離子佈植程序之步驟。
圖11A所描繪之範例增強模式裝置1100具有一基板層1110、一緩衝層1115、一摻雜層1120、一化合物半導體層1125(例如以第三化合物半導體形成之第一層)、一2DEG區域1130、一化合物半導體層1135(例如以第四化合物半導體形成之第二層)、一閘極電極1140、一源極電極1145及一汲極電極1150。摻雜層1120可包括一活化p型材料層。如圖11A所示，摻雜層1120之圖案形成方式乃是利用閘極電極1140作為遮罩以透過閘極電極將一鈍化材料1155選擇性佈植於摻雜層之區域中，藉以自對準位於閘極下方所得活化p型材料區域。雖然圖11A中係以閘極電極1140用於離子佈植遮罩，然亦可使用其他適合之遮罩。
圖11B描繪經過離子佈植程序後之範例增強模式裝置1105。如圖11B所示，離子佈植程序將經閘極電極露出之區域1170A及1170B內p型材料鈍化，同時使摻雜層1120之遮罩區域1165內之p型材料保持活化狀態。在離子佈植程序之作用下，除了受遮罩區域1165耗盡之區域1160外，2DEG區域1130之其他部分得以恢復。
回到程序1000，參照圖12A、12B及12C，在摻雜層形成圖案之方式可包括利用退火程序以將摻雜層之區域選擇性活化，例如當摻雜層包括一鈍 化p型材料層時。圖12A、12B及12C描繪之裝置結構係為在通道層上形成閘極電極前先利用退火程序圖案化增強模式化合物半導體裝置之p型區域。
圖12A中之結構可包括鈍化層1255及部分組建增強模式裝置，所述裝置具有一基板層1210、一緩衝層1215、一摻雜層1220、一化合物半導體層1225(例如由第三化合物半導體形成之第一層)、一2DEG區域1230、一化合物半導體層1235(例如由第四化合物半導體形成之第二層)、一源極電極1245及一汲極電極1250。摻雜層1220可包括一鈍化p型材料層，例如鈍化p-GaN。鈍化層1255可包括一層任何適合之鈍化材料，例如矽氮化物。如圖12A所示，在摻雜層1220形成圖案之方式可藉由在鈍化層1255中形成空腔1275而達成，如此可例如使化合物半導體層1235在源極電極1245與汲極電極1250間之區域露出。而後可將此結構至於N2或NH3環境中進行退火，例如在腔室中填充N2/NH3氣體並加熱至1100至1200攝氏度(℃)之退火溫度。如圖12B所示，上述之退火可將摻雜層1220在空腔1275下方之區域1265活化，同時使區域1270A及1270B保持鈍化。而後可利用已知技術去除鈍化層1255並形成閘極電極1240，如圖12C所示。
回到程序1000，參照圖13A、13B及13C，在摻雜層形成圖案之方式可包括利用退火程序以將摻雜層上之區域選擇性鈍化，例如當摻雜層包括一鈍化p型材料層時。圖13A、13B及13C為依據各種實施例所描繪利用退火於增強模式化合物半導體裝置中p型區域形成圖案之裝置結構圖。所述之形成圖案方式可用以形成其閘極電極與源極電極相隔一閾值距離以內之增強模式化合物半導體裝置。
圖13A描繪製成增強模式裝置之一部分，包括一基板層1310、一緩衝層1315、一摻雜層1320、一化合物半導體層1325(例如由第三化合物半導體形成之第一層)、一2DEG區域1330以及一化合物半導體層1335(例如由第四化合物半導體形成之第二層)。摻雜層1320可包括一層鈍化p型材料。於摻雜層 1320形成圖案之方式可包括在如圖13B所示之部分完成增強模式裝置中形成空腔或凹槽1350。之後可將部分完成增強模式裝置至於N2/NH3環境中進行退火，如前所述，以例如活化摻雜層1320之區域1340，同時讓區域1345為鈍化狀態。增強模式裝置之製造可繼續進行，例如經由形成閘極電極1360、源極電極1365及汲極電極1370，如圖13C所示。所述閘極電極1360係與源極電極相隔一定距離(閘極源極距離)1375內，以例如使來自源極電極之電子能夠在增強模式裝置開啟時，鑽通空乏區域1355而到達汲極電極1370，例如當足夠之開啟電壓施用於閘極電極時。上述之形成圖案方式可用以形成閘極源極距離1375短於100奈米之增強模式化合物半導體裝置。
復見程序1000，此程序可包括在形成閘極電極之前，先於通道層形成凹槽，例如於由第四化合物半導體材料形成之第二層。而後可將閘極電極至少部分形成於凹槽內。
於某些實施例中，程序1000可包括在閘極電極與通道層之間形成一第二摻雜層(例如第二p型摻雜層)。所述程序1000可進一步包括例如透過離子佈植程序，以閘極電極為遮罩，於步驟1010所形構成之第一摻雜層以及第二摻雜層上形成圖案。
回到程序1000，參照圖14A及14B，於摻雜層形成圖案之方式可包括利用退火程序將摻雜層之區域選擇性鈍化，例如當摻雜層包括活化p型材料層時。圖14A及14B顯示在通道層上形成閘極電極後，利用退火程序在增強模式化合物半導體裝置p型區域上形成圖案之裝置結構圖。
圖14A中之結構1400A可包括一鈍化層1455以及一增強模式裝置，其具有一基板層1410、一緩衝層1415、一摻雜層1420、一化合物半導體層1425(例如由第三化合物半導體形成之第一層)、一2DEG區域1430、一化合物半導體層1435(例如由第四化合物半導體形成之第二層)，一源極電極1445， 及一汲極電極1450。摻雜層1420可包括一層活化p型材料，例如活化p-GaN。鈍化層1455可包括一層任何適合之鈍化材料，例如矽氮化物。如圖14A所示，在摻雜層1420形成圖案之方式可為在鈍化層1455形成第一空腔1475及第二空腔1480，以例如使化合物半導體層1435在源極電極1445與閘極電極1440間之第一區域，以及化合物半導體層1435在閘極電極1440與汲極電極1450間之第二區域皆露出。而後將此結構置於含有活化材料之環境中進行退火，例如H2退火環境。如圖14B所示，所述退火可分別將摻雜層1420在空腔1475及1480下之第一區域1470A及第二區域1470B鈍化，同時使區域1465保持活化狀態。經活化之區域1465可耗盡2DEG之區域1460。
雖然以上敘述揭露各種範例實施例，但熟悉此技藝人士顯然可於不脫離本發明範疇之情況下進行各種能夠達成本發明部分優點之修改。
在此所述之每一非限制性態樣或範例可單獨存在，或與一或多個其他範例構成各種置換或組合。
以上之詳細說明包括對於附圖之參照，因此附圖亦屬詳細說明之一部分。圖中係以例示方式描繪可用於實施本發明之具體實施例。此等實施例在此亦稱為「範例」。此等範例可包括在此所示或所述者以外之元件。然而，僅具有所示或所述元素之範例亦屬本發明之範疇。此外，針對特定範例(或其一或多種態樣)或在此所示或所述之其他範例(或其一或多種態樣)而將所示或所述元素(或其一或多種態樣)為任何組合或置換，亦為本發明所包含之範例。
若本文件與任何在此參照合併之文件間存有使用不一致之情形，應以本文之使用為準。
於本文中，「一」之使用係如同專利文件中共通之認識，應包括一個或一個以上，不受「至少一」或「一或多個」之任何其他實例或使用所影 響。於本發明中，除非另有指明，否則「或」一語係用於表示非排他性，即「A或B」包括「A但非B」、「B但非A」以及「A及B」。於本發明中，「包括」及「在其中」分別等同於簡明英文之「包含」及「其中」。並且，於後續之申請專利範圍中，「包括」及「包含」等語係為開放性質，亦即包括此用語所領者以外元素之系統、裝置、物體、組成、公式或程序仍應視為落入該權項之範疇。此外，於以下申請專利範圍中，「第一」、「第二」及「第三」等語僅為標示之用，並非意欲對其所描述之對象施加數值要求。
以上敘述僅為說明之目的，不具限制性。例如，上述範例(或其一或多種態樣)可彼此結合運用。熟悉此技藝人士並可於閱讀本說明後運用其他實施例。本文件之摘要符合37 C.F.R.§1.72(b)之要求，用以協助讀者快速掌握本發明之技術性質，且不應用於闡釋或限制本案申請權項之範疇或意義。此外，於上文之詳細說明中，可能是將各種特徵分組描述以方便描述，然不應解讀為意欲使任何申請專利範圍必須具備揭露而未請求之特徵。本發明之主體實可不需具備特定揭露實施例之所有特徵。因此，以下申請專利範圍係藉此以範例或實施例之型態併入詳細說明，各項申請專利範圍本身即為一獨立實施例，且此等實施例可彼此配合而為各種組合或置換。本發明之範疇應由所附申請專利範圍連同此等申請專利範圍涵蓋之全部均等物所決定。
100:增強模式化合物半導體裝置/增強模式裝置
105:基板
110:裝置結構
115:緩衝層
120:摻雜層
122:通道層
125:第一層
130:2DEG區域
135:第二層
137:鈍化層/閘極氧化物層
140:閘極電極
142:距離
144:寬度
145:源極電極
150:汲極電極
155:區域
157:距離
160:活化區域
162:厚度
170A:區域
170B:區域

Claims (34)

  1. 一種增強模式化合物半導體場效電晶體，包括：一源極、一汲極及一閘極，該閘極位於該源極與該汲極之間；以一第一化合物半導體材料製成之一層體；以一第二化合物半導體材料製成之一層體；一第一基於氮化鎵異質界面，形成於以該第一化合物半導體材料製成之該層體與以該第二化合物半導體材料製成之該層體之間，且位於該閘極下方；一摻雜層，位於該第一化合物半導體材料製成之該層體下方，該摻雜層包括一活化摻雜之一第一區域以及一鈍化摻雜之一第二區域；以及一內埋區域，包括一p型材料且配置在該活化摻雜之該第一區域中，該內埋區域可決定允許電流通過該源極與該汲極間之一增強模式FET開啟閾值電壓；其中，該內埋區域包括：一第一條p型材料，橫向延伸於該閘極下方，該第一條p型材料具有一第一摻雜物濃度，以決定一第一增強模式FET開啟閾值電壓；以及一第二條p型材料，橫向延伸於該閘極下方，該第二條摻雜材料具有一第二摻雜物濃度，以決定一第二增強模式FET開啟閾值電壓。
  2. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中，該內埋區域係對齊於該閘極下方。
  3. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中，該內埋區域包括一p型摻雜材料。
  4. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中，當該增強模式化合物半導體場效電晶體未受偏壓時，該內埋p型區域可在該第一基於氮化鎵異質界面中形成一空乏區域。
  5. 如申請專利範圍第4項所述之增強模式化合物半導體場效電晶體，其中，該閘極與該源極間之一電壓大於該增強模式開啟閾值電壓，並經設置以於該增強模式化合物半導體場效電晶體受偏壓時恢復該空乏區域，藉此控制該源極與該汲極間之電流。
  6. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，更包括：一凹槽，形成於該第一化合物半導體材料中，該閘極至少部分位於該凹槽內。
  7. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，更包括一覆蓋p型區域，位於該閘極與該第一基於氮化鎵異質界面間。
  8. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，更包括：一第二基於氮化鎵異質界面，位於該閘極下方。
  9. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，更包括一控制電接點，耦接於該內埋區域。
  10. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中：該內埋區域自該閘極下方之一區域橫向延伸至一源極接點；以及該內埋區域之摻雜物濃度自該閘極下方之該區域至該源極接點而為橫向減少。
  11. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中：該內埋區域自該閘極下方之一區域橫向延伸至該閘極與該汲極間之一區域；以及 該內埋區域之摻雜物濃度自該閘極下方之該區域至該閘極與該汲極間之該區域而為橫向減少。
  12. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中：該內埋區域自該閘極下方之一區域橫向延伸至一源極接點；以及該內埋區域包括一摻雜材料區域，其受鈍化至一深度，該深度係自該閘極下方之該區域至該源極接點而為橫向增加。
  13. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中：該內埋區域自該閘極下方之一區域橫向延伸至該閘極與該汲極間之一區域；以及該內埋區域包括一摻雜材料區域，其受鈍化至一深度，該深度係自該閘極下方之該區域至該閘極與該汲極間之該區域而為橫向增加。
  14. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其係與一內埋電阻器結合，該內埋電阻器係以與該內埋p型區域相同之一p型化合物半導體材料形成。
  15. 如申請專利範圍第14項所述之增強模式化合物半導體場效電晶體，其中，該p型化合物半導體材料係一第三族氮化物材料。
  16. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中，該內埋區域包括氮化鋁。
  17. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中，該內埋區域係位於該第一基於氮化鎵異質界面之30奈米範圍內。
  18. 如申請專利範圍第1項所述之增強模式化合物半導體場效電晶體，其中，該增強模式化合物半導體場效電晶體進一步包括： 一凹槽，其形成於該第一化合物半導體材料中，該閘極係至少部分位於該凹槽中。
  19. 一種半導體裝置，包括：一緩衝層，包括一第一化合物半導體材料；一增強模式化合物半導體場效電晶體(增強模式FET)，係利用該緩衝層形成，該增強模式FET包括：一源極、一汲極及位於兩者間之一閘極；以一第一化合物半導體材料製成之一層體；以一第二化合物半導體材料製成之一層體；一第一二維電子氣區域，形成於以該第一化合物半導體材料製成之該層體與以該第二化合物半導體材料製成之該層體之間，且位於該閘極下方；一摻雜層，位於該第一化合物半導體材料製成之該層體下方，該摻雜層包括一活化摻雜之一第一區域以及一鈍化摻雜之一第二區域；以及一內埋區域，包括一p型材料且配置在該活化摻雜之該第一區域中，該內埋區域可決定允許電流通過該源極與該汲極間之一增強模式FET開啟閾值電壓；以及一空乏模式化合物半導體場效電晶體(空乏模式FET)，係以該緩衝層及該第一二維電子氣區域形成；其中，該內埋區域包括：一第一條p型材料，橫向延伸於該閘極下方，該第一條p型材料具有一第一摻雜物濃度，以決定一第一增強模式FET開啟閾值電壓；以及一第二條p型材料，橫向延伸於該閘極下方，該第二條摻雜材料具有一第二摻雜物濃度，以決定一第二增強模式FET開啟閾值電壓。
  20. 如申請專利範圍第19項所述之半導體裝置，其中，該內埋區域為一摻雜p型區域或氮化鋁區域。
  21. 如申請專利範圍第19項所述之半導體裝置，其中，於該第一基於氮化鎵化合物半導體材料中形成一凹槽，該閘極至少部分位於該凹槽中。
  22. 如申請專利範圍第19項所述之半導體裝置，其中，該空乏模式場效電晶體包括一第二二維電子氣區域。
  23. 一種製造一增強模式半導體裝置之方法，包括：於一基板上形成以第一化合物半導體材料製成之一緩衝層；於該緩衝層上形成以一第二化合物半導體材料製成之一第一p型層，該第一p型層包括一活化摻雜之一第一區域以及一鈍化摻雜之一第二區域；形成包括一異質結構之一通道層，該異質結構係以在一第四化合物半導體材料層上形成一第三化合物半導體材料層成而構成，以及該第一p型層位於該第四化合物半導體材料層下方；形成一閘極電極，該閘極電極覆蓋該通道層之一區域；以及圖案化該第一p型層以產生位於該閘極電極下方之一隔離區域，該隔離區域包括一p型材料且配置在該活化摻雜之該第一區域中且可提供一增強模式FET開啟閾值電壓；其中，該隔離區域包括：一第一條p型材料，橫向延伸於該閘極電極下方，該第一條p型材料具有一第一摻雜物濃度，以決定一第一增強模式FET開啟閾值電壓；以及一第二條p型材料，橫向延伸於該閘極電極下方，該第二條摻雜材料具有一第二摻雜物濃度，以決定一第二增強模式FET開啟閾值電壓。
  24. 如申請專利範圍第23項所述之製造一增強模式半導體裝置之方法，其中，該第一p型層為電性活化，且圖案化該第一p型層包括： 選擇性將氫植入該第二化合物半導體材料中由該閘極電極露出之複數區域，藉以電性鈍化該經露出之該等區域。
  25. 如申請專利範圍第24項所述之製造一增強模式半導體裝置之方法，更包括於該選擇性植入時將該閘極電極用為一遮罩。
  26. 如申請專利範圍第23項所述之製造一增強模式半導體裝置之方法，其中，該第一p型層為電性鈍化，且圖案化該第一p型層包括：於該增強模式半導體裝置中形成一空腔，使該第一p型層之一區域露出；以及於包括活化材料之一環境中對該增強模式半導體裝置進行退火處理。
  27. 如申請專利範圍第26項所述之製造一增強模式半導體裝置之方法，更包括於該空腔中形成一源極電極。
  28. 如申請專利範圍第26項所述之製造一增強模式半導體裝置之方法，其中，該活化材料為一含氮氣體。
  29. 如申請專利範圍第23項所述之製造一增強模式半導體裝置之方法，其中，該第一p型層為電性鈍化，且圖案化該第一p型層包括：在形成該閘極電極前，先於該增強模式半導體裝置上形成一鈍化層；於該鈍化層中在該閘極電極與一源極電極之間形成一空腔，該空腔使該第二化合物半導體材料之一區域露出；以及於包括一活化材料之一環境中對該增強模式半導體裝置進行退火處理。
  30. 如申請專利範圍第23項所述之製造一增強模式半導體裝置之方法，更包括：在形成該閘極電極前，先於該第三化合物半導體材料層中形成一凹槽，該閘極電極至少部分形成於該凹槽內。
  31. 如申請專利範圍第23項所述之製造一增強模式半導體裝置之方法，更包括：在該閘極電極與該通道層之間形成一第二p型層。
  32. 如申請專利範圍第31項所述之製造一增強模式半導體裝置之方法，更包括：利用該閘極電極為一遮罩，圖案化該第一p型層及該第二p型層。
  33. 如申請專利範圍第23項所述之製造一增強模式半導體裝置之方法，其中該第一p型層為電性活化，且於該第一p型層上形成圖案包括：於該增強模式半導體裝置上形成一鈍化層；於該鈍化層中在該閘極電極與一源極電極之間形成一第一空腔，該第一空腔使該第二化合物半導體材料之一第一區域露出；於該鈍化層中在該閘極電極與一汲極電極之間形成一第二空腔，該第二空腔使該第二化合物半導體材料之一第二區域露出；以及於包括鈍化材料之一環境中對該增強模式半導體裝置進行退火處理。
  34. 如申請專利範圍第33項所述之製造一增強模式半導體裝置之方法，其中，該鈍化材料係為氫氣。
TW108132542A 2018-09-11 2019-09-10 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法 TWI791888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862729596P 2018-09-11 2018-09-11
US62/729,596 2018-09-11

Publications (2)

Publication Number Publication Date
TW202025493A TW202025493A (zh) 2020-07-01
TWI791888B true TWI791888B (zh) 2023-02-11

Family

ID=69776841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132542A TWI791888B (zh) 2018-09-11 2019-09-10 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法

Country Status (5)

Country Link
US (2) US20220093779A1 (zh)
EP (1) EP3850671A4 (zh)
CN (1) CN112673478B (zh)
TW (1) TWI791888B (zh)
WO (1) WO2020055984A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112345614B (zh) * 2019-08-08 2023-07-21 中国科学院微电子研究所 基于氮化镓基增强型器件的探测器及其制作方法
CN112447837B (zh) * 2019-08-30 2025-04-22 广东致能半导体有限公司 一种高耐压的高电子迁移率晶体管
US12100759B2 (en) * 2020-06-24 2024-09-24 Guangdong Zhineng Technology Co., Ltd. Semiconductor device, manufacturing method and electronic equipment
CN212062440U (zh) * 2020-06-24 2020-12-01 广东致能科技有限公司 一种常关型器件
CN113838935B (zh) * 2020-06-24 2025-08-01 广东致能半导体有限公司 一种半导体器件、制造方法及其应用
JP2024507153A (ja) * 2021-02-10 2024-02-16 ウルフスピード インコーポレイテッド Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN114038907A (zh) * 2021-10-21 2022-02-11 华南师范大学 一种双栅控制的高耐压双沟道增强型hemt及其制备方法
EP4445420A4 (en) 2021-12-08 2025-05-14 Analog Devices, Inc. Dynamic threshold voltage control of power amplifiers
CN114402442B (zh) 2021-12-17 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
US20240047529A1 (en) * 2022-08-08 2024-02-08 Texas Instruments Incorporated Gan devices with modified heterojunction structure and methods of making thereof
CN118696401A (zh) * 2022-11-14 2024-09-24 英诺赛科（珠海）科技有限公司 氮化物基半导体器件及其制造方法
US20240213362A1 (en) * 2022-12-21 2024-06-27 Analog Devices, Inc. Enhancement mode gallium nitride transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161698A1 (en) * 2011-12-27 2013-06-27 Fabio Alessio Marino E-mode hfet device
US20130256685A1 (en) * 2012-03-30 2013-10-03 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
US20150214311A1 (en) * 2011-12-20 2015-07-30 Infineon Technologies Austria Ag Method of Manufacturing a Semiconductor Device having a Buried Field Plate
CN105849911A (zh) * 2013-10-11 2016-08-10 国家科学研究中心 基于异质结的hemt晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
US9214538B2 (en) * 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP5881383B2 (ja) 2011-11-17 2016-03-09 株式会社豊田中央研究所 半導体装置とその製造方法
JP6055799B2 (ja) * 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法
US10439057B2 (en) * 2014-09-09 2019-10-08 Intel Corporation Multi-gate high electron mobility transistors and methods of fabrication
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214311A1 (en) * 2011-12-20 2015-07-30 Infineon Technologies Austria Ag Method of Manufacturing a Semiconductor Device having a Buried Field Plate
US20130161698A1 (en) * 2011-12-27 2013-06-27 Fabio Alessio Marino E-mode hfet device
US20130256685A1 (en) * 2012-03-30 2013-10-03 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
CN105849911A (zh) * 2013-10-11 2016-08-10 国家科学研究中心 基于异质结的hemt晶体管

Also Published As

Publication number Publication date
EP3850671A1 (en) 2021-07-21
CN112673478A (zh) 2021-04-16
US20250098200A1 (en) 2025-03-20
EP3850671A4 (en) 2022-09-14
CN112673478B (zh) 2025-04-29
WO2020055984A1 (en) 2020-03-19
TW202025493A (zh) 2020-07-01
US20220093779A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
TWI791888B (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
US12457765B2 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
US9275998B2 (en) Inverted P-channel III-nitride field effect tansistor with Hole Carriers in the channel
US9941399B2 (en) Enhancement mode III-N HEMTs
US8900939B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
US7638818B2 (en) Robust transistors with fluorine treatment
US9331163B2 (en) Transistor with diamond gate
US20230141865A1 (en) Lateral gallium nitride superjunction
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
KR101200274B1 (ko) 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
EP4391041A1 (en) High-electron-mobility transistor device with integrated p-n layer
JP4850423B2 (ja) 窒化物半導体装置
JP2007165590A (ja) 窒化物半導体装置
CN119743971A (zh) 增强型AlGaN/GaN HEMT器件及其制备方法
KR20140055408A (ko) 공핍층을 이용한 노멀리-오프 질화물계 트랜지스터 및 그 제조방법