[go: up one dir, main page]

TWI789197B - 乙太網路傳送端的輸出級 - Google Patents

乙太網路傳送端的輸出級 Download PDF

Info

Publication number
TWI789197B
TWI789197B TW111100140A TW111100140A TWI789197B TW I789197 B TWI789197 B TW I789197B TW 111100140 A TW111100140 A TW 111100140A TW 111100140 A TW111100140 A TW 111100140A TW I789197 B TWI789197 B TW I789197B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
gate
drain
source
Prior art date
Application number
TW111100140A
Other languages
English (en)
Other versions
TW202329628A (zh
Inventor
蔡千慧
朱宏鎮
陳永泰
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111100140A priority Critical patent/TWI789197B/zh
Priority to CN202210406333.9A priority patent/CN116436482A/zh
Priority to US18/074,825 priority patent/US12294361B2/en
Application granted granted Critical
Publication of TWI789197B publication Critical patent/TWI789197B/zh
Publication of TW202329628A publication Critical patent/TW202329628A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Transmitters (AREA)
  • Electronic Switches (AREA)

Abstract

一種乙太網路傳送端的輸出級，耦接一電阻，包含：第一輸出端、第二輸出端、第一電晶體以及第一電晶體群組。電阻耦接於第一輸出端與第二輸出端之間。第一電晶體具有第一源極、第一汲極及第一閘極，第一源極耦接第一參考電壓，第一汲極耦接第二輸出端。第一電晶體群組耦接第一參考電壓及第一輸出端。第一電晶體群組包含複數個電晶體，該些電晶體並聯，且流至第一輸出端的電流的大小與該些電晶體的導通個數有關。

Description

乙太網路傳送端的輸出級
本發明是關於乙太網路，尤其是關於乙太網路傳送端的輸出級的阻抗匹配。
圖1是習知乙太網路傳送端電路的示意圖。乙太網路傳送端電路120包含驅動電路125、兩個回授電阻Rf以及兩個終端電阻(termination resistor)Rs。回授電阻Rf耦接驅動電路125的輸出端(vop/von)與驅動電路125的輸入端之間。終端電阻Rs耦接於輸出端(vop/von)與輸出端(MDIP/MDIN)之間。輸出端(MDIP/MDIN)是元件(例如晶片)的輸出埠，耦接負載電阻RL，負載電阻RL位於元件的外部。乙太網路傳送端電路120的主要功能在於放大訊號源110(例如放大器的輸出訊號)，並且從輸出端(MDIP/MDIN)輸出放大後的訊號。
因為製程飄移的關係，所以終端電阻Rs通常需要校正。圖2為習知終端電阻Rs的示意圖。傳統的校正方法是提供多個並聯的電阻(R0~Rn)-開關(SW0~SWn)對，藉由控制該些開關(SW0~SWn)的導通狀態來產生不同的等效電阻值(即，終端電阻Rs的電阻值)。圖2中的開關SW0~SWn是由傳輸 閘(transmission gate)實作，而訊號powb_h、pow_h、tap_h、tapb_h為傳輸閘的控制訊號。
然而，以先進製程製作的傳輸閘具有較低的耐壓，無法承受高電壓，所以習知的校正方法不適用於先進製程。因此，需要一種在先進製程仍可校正終端電阻Rs的乙太網路傳送端電路。
本發明之一目的在於提供一種乙太網路傳送端的輸出級，以改善先前技術的不足。
本發明之一實施例提供一種乙太網路傳送端的輸出級，耦接一電阻，包含：第一輸出端、第二輸出端、第一電晶體以及第一電晶體群組。電阻耦接於第一輸出端與第二輸出端之間。第一電晶體具有第一源極、第一汲極及第一閘極，第一源極耦接第一參考電壓，第一汲極耦接第二輸出端。第一電晶體群組耦接第一參考電壓及第一輸出端。第一電晶體群組包含複數個電晶體，該些電晶體並聯，且流至第一輸出端的電流的大小與該些電晶體的導通個數有關。
本發明的乙太網路傳送端的輸出級藉由調整電流來達到校正特徵阻抗的目的。相較於習知技術，由於本發明不是透過電阻串聯傳輸閘的方式來校正終端電阻，所以本發明適用於先進製程。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
120:乙太網路傳送端電路
125,320:驅動電路
vop,von,MDIP,MDIN:輸出端
Rf:回授電阻
Rs:終端電阻
RL:負載電阻
110,310:訊號源
Vx,Vo,PMOS-biasP,NMOS-biasN:電壓
325:運算放大器
MP1,MN1:電晶體群組
Im:電流
MPN,MNN,MPCN,MNCN,MPC1,MNC1,MP1_0,MP1_n,MN1_0,MN1_n,MP1_0_vo,MP1_0_PWD:電晶體
R0,R1,R2,Rn,Rss:電阻
SW0,SW1,SW2,SWn,SWP1_0,SWP1_n,SWN1_0,SWN1_n:開關
400,500:輸出級
VDD:電壓源
GND:接地
x,y:節點
vop_g,von_g:訊號
powb_P_0,powb_P_n,powbb_N_0,powbb_N_n,powbb_P_0,powbb_P_n,powb_N_0,powb_N_n:控制訊號
圖1是習知乙太網路傳送端電路的示意圖；圖2為習知終端電阻的示意圖；圖3是本發明乙太網路傳送端的輸出級簡化後的電路圖；圖4是本發明乙太網路傳送端的輸出級的電路圖；以及圖5是本發明乙太網路傳送端的輸出級的電路圖。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含乙太網路傳送端的輸出級。由於乙太網路傳送端的輸出級所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
在以下的說明中，每個電晶體具有第一端、第二端以及控制端。當電晶體作為開關使用時，電晶體的第一端及第二端是該開關的兩端，而控制端控制該開關導通(電晶體開啟)或不導通(電晶體關閉)。對金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)而言，第一端可以是源極(source)及汲極(drain)的其中一者，第二端是源極及汲極的另一者，而控制端是閘極(gate)。對雙極性接面型電晶體(bipolar junction transistor,BJT)而言，第一端可以是集極(collector)及射極(emitter)的其中一者，第二端是集極及射極另一者，而控制端是基極(base)。
請參閱圖3，圖3是本發明乙太網路傳送端電路簡化後的電路圖。為了方便說明，圖3僅繪示單端(即，對應到圖1的vop或von)，電壓Vx及電壓Vo是驅動電路320的輸出電壓。電壓Vx對應到圖1之輸出端vop或von，而電壓Vo對應到圖1之輸出端MDIP或MDIN。驅動電路320包含運算放大器325、電晶體群組MP1及電晶體MPN，其中電晶體群組MP1及電晶體MPN構成乙太網路傳送端電路的輸出級。運算放大器325的一端耦接訊號源310。電晶體群組MP1的輸出電流為Im，而電晶體MPN的輸出電流為X*Im(即，兩者的比例為1：X，其中，數字「1」上的箭號表示電流Im為可調)。電路設計的目標是讓電阻Rss上不會有電流流過(即，Vx=Vo)，因此，Vo=(Im+X*Im)*RL=(1+X)*Im*RL。因為Vx=Im*(Rss+RL)
Figure 111100140-A0305-02-0006-2
Im*Rss(假設Rss>>RL)，則Im*Rss=(1+X)*Im*RL；因此Rss=(1+X)*RL。換言之，從外部來看，乙太網路傳送端電路的特徵阻抗(characteristic impedance)或輸出阻抗(output impedance)為Rss/(1+X)。本發明固定電阻Rss，並且藉由調整比例(1：X)來校正輸出級的特徵阻抗。換言之，電阻Rss是單純的電阻，不包含開關；即，輸出端vop或von與輸出端MDIP或MDIN之間不包含開關，該開關可能以電晶體、傳輸閘或其他元件實作。
圖3僅顯示單端訊號，然而，本發明亦適用於差動訊號。用於差動訊號之電路將在下方配合圖4做說明。
請參閱圖4，圖4是本發明乙太網路傳送端的輸出級的電路圖。 輸出級400包含電晶體MPN、電晶體MNN、電晶體MPCN、電晶體MNCN、電晶體MPC1、電晶體MNC1、電晶體群組MP1以及電晶體群組MN1。電晶體群組MP1包含電晶體MP1_0、開關SWP1_0、電晶體MP1_n以及開關SWP1_n。電晶體群組MN1包含電晶體MN1_0、開關SWN1_0、電晶體MN1_n以及開關SWN1_n。圖3之電流Im的大小與電晶體群組MP1及/或電晶體群組MN1中導通的電晶體的個數有關，將於以下詳述。
請注意，為求簡潔及專注於本發明，圖4省略回授電阻Rf。本技術領域具有通常知識者可以由圖3得知應將回授電阻Rf安排在圖4的電路的何處(例如，連接於數位類比轉換器DAC(未示出)的輸出端與輸出端vop/von之間)。
電晶體MPN的源極耦接或電連接第一參考電壓(例如電壓源VDD)；電晶體MPN的閘極耦接或電連接節點x。電晶體MNN的源極耦接或電連接第二參考電壓(例如接地GND，VDD>GND)；電晶體MNN的閘極耦接節點y。電晶體MPCN的源極耦接或電連接電晶體MPN的汲極；電晶體MPCN的汲極耦接或電連接輸出端MDIP或MDIN；電晶體MPCN的閘極接收電壓PMOS-biasP。電晶體MNCN的源極耦接或電連接電晶體MNN的汲極；電晶體MNCN的汲極耦接或電連接輸出端MDIP或MDIN；電晶體MNCN的閘極接收電壓NMOS-biasN。電晶體MPC1的汲極耦接或電連接輸出端vop或von；電晶體MPC1的閘極接收電壓PMOS-biasP。電晶體MNC1的汲極耦接或電連接輸出端vop或von；電晶體MNC1的閘極接收電壓NMOS-biasN。
電晶體MP1_0的源極耦接或電連接第一參考電壓；電晶體MP1_0的汲極耦接或電連接電晶體MPC1的源極；電晶體MP1_0的閘極耦接 或電連接節點x(即，電晶體MPN的閘極)並且透過開關SWP1_0耦接第一參考電壓或訊號vop_g。開關SWP1_0受到控制訊號powb_P_0控制。
電晶體MP1_n的源極耦接或電連接第一參考電壓；電晶體MP1_n的汲極耦接或電連接電晶體MPC1的源極；電晶體MP1_n的閘極透過開關SWP1_n耦接第一參考電壓或訊號vop_g。開關SWP1_n受到控制訊號powb_P_n控制。
電晶體MN1_0的源極耦接或電連接第二參考電壓；電晶體MN1_0的汲極耦接或電連接電晶體MNC1的源極；電晶體MN1_0的閘極耦接或電連接節點y(即，電晶體MNN的閘極)並且透過開關SWN1_0耦接第二參考電壓或訊號von_g。開關SWN1_0受到控制訊號powbb_N_0控制。
電晶體MN1_n的源極耦接或電連接第二參考電壓；電晶體MN1_n的汲極耦接或電連接電晶體MNC1的源極；電晶體MN1_n的閘極透過開關SWN1_n耦接第二參考電壓或訊號von_g。開關SWN1_n受到控制訊號powbb_N_n控制。
上述的電晶體(MP1_k或MN1_k)與耦接或電連接其閘極的開關(SWP1_k或SWN1_k)形成一個開關-電晶體對(0≦k≦n)，而輸出級400包含2*(n+1)個開關-電晶體對(n≧1)(即，圖3之電晶體群組MP1包含n+1個電晶體MP1_0~MP1_n及n+1個開關SWP1_0~SWP1_n，電晶體群組MN1包含n+1個電晶體MN1_0~MN1_n及n+1個開關SWN1_0~SWN1_n)。當開關SWP1_k(或SWN1_k)切換到第一參考電壓(或第二參考電壓)時，電晶體MP1_k(或MN1_k)的閘極接收第一參考電壓(或第二參考電壓)，並且因此關閉(不導通)。當開關SWP1_k(或SWN1_k)切換到訊號vop_g(或訊號 von_g)時，電晶體MP1_k(或MN1_k)的閘極接收訊號vop_g(或訊號von_g)，並且開啟(導通)。當導通的電晶體的個數愈多(愈少)時，流經電晶體群組MP1的電流就愈大(愈小)(即，相當於圖3之電流Im愈大(愈小))。因此，可以藉由控制開關(SWP1_0~SWP1_n及SWN1_0~SWN1_n)來調整圖3之比例(1：X)，進而達到校正特徵阻抗Rss/(1+X)的目的。
請參閱圖5，圖5是本發明乙太網路傳送端的輸出級的電路圖。輸出級500是輸出級400的一種詳細實施方式，更明確地說，圖5顯示圖4之開關SWP1_k及SWN1_k的內部電路。在圖5的例子中，開關SWP1_k(或SWN1_k)包含2個電晶體。舉例來說，開關SWP1_0包含電晶體MP1_0_vo及電晶體MP1_0_PWD。電晶體MP1_0_vo的源極耦接或電連接節點x及電晶體MP1_0的閘極；電晶體MP1_0_vo的汲極接收訊號vop_g(即，耦接或電連接訊號源(圖未示))；電晶體MP1_0_vo的閘極接收控制訊號powb_P_0。電晶體MP1_0_PWD的源極耦接或電連接第一參考電壓；電晶體MP1_0_PWD的汲極耦接或電連接節點x及電晶體MP1_0的閘極；電晶體MP1_0_PWD的閘極接收控制訊號powbb_P_0。powb_P_0與powbb_P_0互為對方的反相訊號。當控制訊號powb_P_0為高準位時，電晶體MP1_0_vo不導通且電晶體MP1_0_PWD導通，使得電晶體MP1_0關閉(即，不對電流Im做出貢獻)。當控制訊號powb_P_0為低準位時，電晶體MP1_0_vo導通且電晶體MP1_0_PWD不導通，使得電晶體MP1_0開啟並且接收訊號vop_g(即，對電流Im做出貢獻)。本技術領域具有通常知識者可以由上述對開關SWP1_0的討論得知其他開關的操作原理，故不再贅述。
在一些實施例中，成對的開關(即，SWP1_k與SWN1_k)一起 開啟或一起關閉。舉例來說，當電晶體MP1_0(或MP1_n)的閘極接收第一參考電壓時，電晶體MN1_0(或MN1_n)的閘極接收第二參考電壓；當電晶體MP1_0(或MP1_n)的閘極接收訊號vop_g時，電晶體MN1_0(或MN1_n)的閘極接收訊號von_g。
在一些實施例中，電晶體MP1_0及電晶體MN1_0永遠導通，而其他的電晶體(MP1_1~MP1_n與MN1_1~MN1_n)視需求(即，前述的比例(1：X))開啟或關閉。
實際操作時，使用者藉由控制該些控制訊號(包含powb_P_0、…、powb_P_k、…、powb_P_n、powbb_N_0、…、powbb_N_k、…、powbb_N_n)來完成校正。控制訊號powbb_P_n、控制訊號powb_N_0及控制訊號powb_N_n分別是控制訊號powb_P_n、控制訊號powbb_N_0及控制訊號powbb_N_n的反相訊號。
圖4及圖5的電晶體MPCN、電晶體MNCN、電晶體MPC1及電晶體MNC1是保護用，以避免其他的電晶體承受過大的電壓。電壓PMOS-biasP及NMOS-biasN是該些電晶體的偏壓。在一些實施例中，若其他的電晶體不會承受過大的電壓，則可以省略電晶體MPCN、電晶體MNCN、電晶體MPC1及電晶體MNC1。
請注意，圖4及圖5中電晶體上的虛線表示電晶體之基極的偏壓；然而，這只是一種實作方式，本發明不受此限制。其他的基極偏壓方式亦屬本發明的範籌。
綜上所述，本發明的乙太網路傳送端的輸出級包含多個並聯的電晶體，而藉由控制該些電晶體開啟或關閉來調整輸出的電流比(即，圖3之 比例(1：X))，進而達到校正特徵阻抗的目的。再者，由於本發明不是透過電阻串聯傳輸閘的方式(如圖2所示)來校正終端電阻，所以本發明適用於先進製程。當然，本發明亦適用於非先進製程。
請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
400:輸出級
vop,von,MDIP,MDIN:輸出端
MP1,MN1:電晶體群組
MPN,MNN,MPCN,MNCN,MPC1,MNC1,MP1_0,MP1_n,MN1_0,MN1_n,MP1_0_vo,MP1_0_PWD:電晶體
PMOS-biasP,NMOS-biasN:電壓
Rss:電阻
SWP1_0,SWP1_n,SWN1_0,SWN1_n:開關
VDD:電壓源
GND:接地
x,y:節點
vop_g,von_g:訊號
powb_P_0,powb_P_n,powbb_N_0,powbb_N_n,powbb_P_0,powbb_P_n,powb_N_0,powb_N_n:控制訊號

Claims (10)

  1. 一種乙太網路傳送端的一輸出級，耦接一電阻，包含：一第一輸出端；一第二輸出端，其中，該電阻耦接於該第一輸出端與該第二輸出端之間；一第一電晶體，具有一第一源極、一第一汲極及一第一閘極，該第一源極耦接一第一參考電壓，該第一汲極耦接該第二輸出端；以及一第一電晶體群組，耦接該第一參考電壓及該第一輸出端；其中，該第一電晶體群組包含複數個電晶體，該些電晶體並聯，且流至該第一輸出端的電流的大小與該些電晶體的導通個數有關；其中，該些電晶體的其中一者與該第一電晶體同時導通。
  2. 如請求項1之輸出級，其中，該第一電晶體群組包含：一第二電晶體，具有一第二源極、一第二汲極及一第二閘極，該第二源極耦接該第一參考電壓，該第二汲極耦接該第一輸出端，該第二閘極耦接該第一閘極。
  3. 如請求項2之輸出級，其中，該第一電晶體群組更包含：一第三電晶體，具有一第三源極、一第三汲極及一第三閘極，該第三源極耦接該第一參考電壓，該第三汲極耦接該第一輸出端。
  4. 如請求項3之輸出級，其中，該輸出級接收一訊號，該第一電晶體群組更包含： 一第一開關，耦接該第二閘極，根據一第一控制訊號使該第二閘極接收該第一參考電壓或該訊號；以及一第二開關，耦接該第三閘極，根據一第二控制訊號使該第三閘極接收該第一參考電壓或該訊號。
  5. 如請求項4之輸出級，其中，該第一開關及該第二開關各包含：一第四電晶體，具有一第四源極、一第四汲極及一第四閘極，該第四源極耦接該第一參考電壓，該第四汲極耦接該第二閘極或該第三閘極，該第四閘極接收該第一控制訊號的一反相訊號或該第二控制訊號的一反相訊號；以及一第五電晶體，具有一第五源極、一第五汲極及一第五閘極，該第五源極耦接該第二閘極或該第三閘極，該第五汲極接收該訊號，該第五閘極接收該第一控制訊號或該第二控制訊號。
  6. 如請求項1之輸出級，更包含：一第二電晶體，具有一第二源極、一第二汲極及一第二閘極，該第二源極耦接一第二參考電壓，該第二汲極耦接該第二輸出端；以及一第二電晶體群組，該第二電晶體群組耦接該第二參考電壓及該第一輸出端，並且包含複數個並聯的電晶體。
  7. 如請求項6之輸出級，其中，該第二電晶體群組包含：一第三電晶體，具有一第三源極、一第三汲極及一第三閘極，該第三源極耦接該第二參考電壓，該第三汲極耦接該第一輸出端，該第三閘極耦接該第二閘極。
  8. 如請求項7之輸出級，其中，該第二電晶體群組更包含：一第四電晶體，具有一第四源極、一第四汲極及一第四閘極，該第四源極耦接該第二參考電壓，該第四汲極耦接該第一輸出端。
  9. 如請求項8之輸出級，其中，該輸出級接收一訊號，該第二電晶體群組更包含：一第一開關，耦接該第三閘極，根據一第一控制訊號使該第三閘極接收該第二參考電壓或該訊號；以及一第二開關，耦接該第四閘極，根據一第二控制訊號使該第四閘極接收該第二參考電壓或該訊號。
  10. 如請求項6之輸出級，更包含：一第三電晶體，具有一第三源極及一第三汲極，該第三源極耦接該第一汲極，該第三汲極耦接該第二輸出端；一第四電晶體，具有一第四源極及一第四汲極，該第四源極耦接該第二汲極，該第四汲極耦接該第二輸出端；一第五電晶體，具有一第五源極及一第五汲極，該第五源極耦接該第一電晶體群組，該第五汲極耦接該第一輸出端；以及一第六電晶體，具有一第六源極及一第六汲極，該第六源極耦接該第二電晶體群組，該第六汲極耦接該第一輸出端。
TW111100140A 2022-01-03 2022-01-03 乙太網路傳送端的輸出級 TWI789197B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111100140A TWI789197B (zh) 2022-01-03 2022-01-03 乙太網路傳送端的輸出級
CN202210406333.9A CN116436482A (zh) 2022-01-03 2022-04-18 以太网络发送器的输出级
US18/074,825 US12294361B2 (en) 2022-01-03 2022-12-05 Output stage of ethernet transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111100140A TWI789197B (zh) 2022-01-03 2022-01-03 乙太網路傳送端的輸出級

Publications (2)

Publication Number Publication Date
TWI789197B true TWI789197B (zh) 2023-01-01
TW202329628A TW202329628A (zh) 2023-07-16

Family

ID=86669988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100140A TWI789197B (zh) 2022-01-03 2022-01-03 乙太網路傳送端的輸出級

Country Status (3)

Country Link
US (1) US12294361B2 (zh)
CN (1) CN116436482A (zh)
TW (1) TWI789197B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010310A (en) * 2008-08-29 2010-03-01 Davicom Semiconductor Inc Ethernet physical layer transmitter having programmable output voltage amplitude level correction circuit
US10014846B2 (en) * 2014-06-25 2018-07-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Increasing output amplitude of a voltage-mode driver in a low supply voltage technology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927608B1 (en) * 2003-09-05 2005-08-09 Xilinx, Inc. Low power low voltage differential signaling driver
US7551006B2 (en) * 2007-10-04 2009-06-23 International Business Machines Corporation Low voltage differential signalling driver
US8487654B1 (en) * 2012-02-29 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010310A (en) * 2008-08-29 2010-03-01 Davicom Semiconductor Inc Ethernet physical layer transmitter having programmable output voltage amplitude level correction circuit
US10014846B2 (en) * 2014-06-25 2018-07-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Increasing output amplitude of a voltage-mode driver in a low supply voltage technology

Also Published As

Publication number Publication date
TW202329628A (zh) 2023-07-16
US20230216493A1 (en) 2023-07-06
US12294361B2 (en) 2025-05-06
CN116436482A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US7956687B2 (en) Constant-bandwidth variable gain amplifier
US9966908B1 (en) Circuit for and method of implementing a differential input receiver
KR101624194B1 (ko) 가변 이득 증폭기 방법 및 시스템
JP2641408B2 (ja) 低電圧高速動作のｃｍｏｓ演算増幅器
CN110350881B (zh) 衰减器系统
CN110995169B (zh) 一种片上可变增益温度补偿放大器
US20080218244A1 (en) Analog switch
CN107005216A (zh) 衰减器
CN104796101B (zh) 低噪声放大器以及利用低噪声放大器将单端输入信号放大为差动输出信号的方法
CN113131886B (zh) 一种运算放大器
TWI789197B (zh) 乙太網路傳送端的輸出級
TWI807592B (zh) 電壓電流轉換器
US8576006B1 (en) Wideband variable gain amplifier
TWI779981B (zh) 傳送端電路
TWI799186B (zh) 傳送端電路
US12028071B2 (en) High-speed wide-band low-power level shifter for high-speed applications
CN117850534A (zh) 一种源跟随器、源跟随器应用电路和芯片
JPS6143886B2 (zh)
CN105871340A (zh) 一种增益随温度正斜率变化的cmos正交混频器电路
CN116368731B (zh) 可变增益放大器
CN116827331A (zh) 发送端电路
CN218941058U (zh) 传输门电路、可编程增益放大器、芯片及电子设备
CN116368731A (zh) 可变增益放大器
CN121396102A (zh) 适应高输出电压摆幅的射频放大器
CN118232848A (zh) 一种输入匹配电路及其输入匹配方法、放大器