TWI788995B - 接合至一多層基板之一內層之表面附著裝置 - Google Patents

Abstract

一種設備包含一基板之一初級層，該初級層包含延伸穿過該初級層至該基板之一內層之一開放區。該設備包含該基板之一次級層。該設備亦包含經定位於該初級層與該次級層之間之該基板之該內層。該內層包含經安置於該內層上且經由該初級層之該開放區暴露之組件接合墊。

Description

接合至一多層基板之一內層之表面附著裝置

本發明之實施例大體上係關於半導體總成，且更明確言之，係關於經接合至一多層基板之一內層之一表面附著裝置。

積體電路(IC)晶粒堆疊可包含在彼此上方安裝多個晶粒之一程序，其中堆疊式晶粒最終被封裝於一單一半導體封裝中以形成一離散電裝置。對堆疊式IC晶粒之採用繼續增加以努力減小總電裝置佔用面積及改良電裝置之電效能。

本申請案公開一種設備，其包括：一基板之一初級層，其包括延伸穿過該初級層至該基板之一內層之一開放區；該基板之一次級層；及該基板之該內層，其經定位於該初級層與該次級層之間，其中該內層包括經安置於該內層上且經由該初級層之該開放區暴露之複數個組件接合墊。

本申請案公開一種設備，其包括：一基板之一初級層，其包括該基板之一第一外表面；該基板之一次級層，其包括延伸穿過該次級層至該基板之一內層之一開放區；及該基板之該內層，其經定位於該初級層與該次級層之間，其中該內層包括經安置於該內層上且經由該次級層之該開放區暴露之複數個組件接合墊。

本申請案公開一種系統，其包括：一記憶體裝置；及一基板，其耦合至該記憶體裝置，其包括：一初級層，其包括延伸穿過該初級層至該基板之一內層之一開放區；一次級層；及該內層，其經定位於該初級層與該次級層之間，其中該內層包括經安置於該內層上且經由該初級層之該開放區暴露之複數個組件接合墊。

表面附著技術(SMT)描述其中電組件或電路被直接安裝至諸如一基板或印刷電路板(PCB)之一電路板之一表面上之一程序。一表面附著裝置(SMD)係指直接安裝至一電路板之表面上之一電組件或電路(例如，一表面附著裝置之端子耦合至基板或PCB之一表面處之接合墊)。相比之下，通孔技術描述其中電組件或電路被安裝至一電路板使得通孔裝置之各引線被插入於一電路板中之各自導電孔中之一程序。一表面附著裝置可具有一或多個端子，諸如各種樣式之短接針或引線、平坦接觸件、一焊料球陣列(例如球柵陣列(BGA))或裝置主體上之終止點。一表面附著裝置可為一封裝內所含之一電組件或電裝置，該封裝具有暴露在封裝外部之端子。端子可經電耦合至安置於封裝內之一電組件或電路。

一多層基板可具有三個或更多個層，例如一初級層、一或多個內層及一次級層。一初級層可為一或多個功能IC晶粒經堆疊於其上方之最高層。次級層可為基板之最底層且包含經耦合至諸如一PCB之另一物件之多個電接觸件。次級層之電接觸件將安裝至基板之電子器件耦合至外部信號。一或多個內層可經安置於基板之初級層與次級層之間。諸如IC晶粒及表面附著裝置之電裝置之電子器件可經圍封於有助於保護電子器件免受外部環境影響之一封裝材料中。

對使得積體電路裝置之高度在指定限制內之低輪廓積體電路裝置之需求不斷增加。隨著積體電路裝置之輪廓減小，積體電路裝置內之諸多電子器件之輪廓亦減小。然而，諸如表面附著裝置之一些電子器件具有過高而不能滿足低輪廓積體電路裝置之指定輪廓限制之輪廓，此可導致可製造性問題。例如，經安裝於一多層基板上之一些表面附著裝置具有延伸至十分接近於封裝之外面之安裝高度。安裝高度可指稱諸如一表面附著裝置之一裝置在一遠端方向上背離基板之一外表面延伸之一距離。由於製造容限，此等表面附著裝置可被暴露在積體電路裝置外部，此造成良率損失及裝置失效。

本發明之態樣藉由提供具有暴露一多層基板之一內層處之接合墊之一開放區之一多層基板來解決上述及其他缺點。多層基板可具有一初級層、一或多個內層及一次級層。初級層及次級層可包含多層基板之外表面。開放區可穿過初級層或穿過次級層且在多層基板內創建一空腔。一表面附著裝置可在內層處安裝至接合墊使得表面附著裝置之至少一部分經定位於基板之空腔內。因而，減小表面附著裝置之安裝高度。

本發明之優點包含(但不限於)經改良可製造性及裝置良率。特定言之，本發明之態樣容許減小表面附著裝置之安裝高度，此容許對應積體電路裝置之輪廓減小。安裝高度減小可容許表面附著裝置與封裝之外面之間之更大間隙，此改良可製造性及裝置良率。

應注意，出於繪示目的而非限制，在本文中之實施例中描述表面附著裝置。本發明之態樣可應用於不同電裝置或不同電組件，諸如通孔電裝置。

圖1繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一輪廓圖。

積體電路裝置100包含經安置於一多層基板102 (在本文中亦稱為「基板」)上之積體電路132。積體電路132 (及表面附著裝置120、開放區116及基板102之頂面106)經圍封或囊封於一封裝材料中，諸如一陶瓷或塑膠材料(例如環氧樹脂模制化合物)，如藉由封裝130繪示。

積體電路132可包含一或多個積體電路晶粒。在一些實施例中，積體電路132係一堆疊式積體電路，如圖1中繪示。積體電路132包含積體電路晶粒104A及104B (在本文中統稱為「積體電路晶粒104」)。積體電路晶粒104可包含一或多種類型之積體電路。例如，積體電路裝置100可為可包含一邏輯晶粒及一或多個揮發性或非揮發性記憶體晶粒之一記憶體裝置。在一些實施例中，積體電路晶粒104A可為被直接接合至基板102之初級層102A之一覆晶。

在一些實施例中，積體電路晶粒104之一或多者可具有一或多個晶粒墊。一晶粒墊可經定位於各自積體電路晶粒104之表面處，諸如頂面。一晶粒墊(在本文中亦稱為「接觸墊」)可為一積體電路晶粒之一表面區，其經指定用於一外部電接觸件(例如，將一積體電路晶粒電耦合至另一組件)。在一些實施例中，晶粒墊塗佈有一導電材料，諸如金或金合金。導電線可將晶粒墊耦合至基板102之對應線接合墊。

在一些實施例中，基板102包含三個或更多個層。如繪示，基板102包含初級層102A、內層102B、內層102C及次級層102D (在本文中統稱為「基板102」)。在一些實施例中，基板102之各個層之一或多者可包含使一層與鄰近層電絕緣之一介電材料(例如，具有玻璃纖維之環氧樹脂)。在一些實施例中，一層可包含一介電材料上之導電引線或跡線及該層之一介電材料內之導電通路，其將一個層之導電引線或跡線電耦合至另一層之導電引線或跡線。在一些實施例中，一或多個層(或其表面)可經定向為彼此近似平行。考慮到製造容限，近似平行可指稱與絕對平行相差+/- 10度或更大。

在一些實施例中，初級層102A包含基板102之外表面或頂面之一表面106。初級層102A可包含一或多個開放區，諸如延伸穿過初級層102A之表面106至基板102之一內層之開放區116。開放區116可暴露各自內層之表面之一部分。各自內層之未暴露表面可經接合至鄰近層，諸如初級層102A。在所繪示之實例中，內層102B之表面110 (在沒有表面附著裝置120之情況下)藉由初級層102A之開放區116暴露。

基板102之次級層102D包含作為基板102之一外表面(且在積體電路裝置100外部)之表面108。在一些實施例中，次級層102D包含一或複數個電接觸件，諸如電接觸件112A及電接觸件112B (在本文中統稱為「電接觸件112」)。在一些實施例中，積體電路裝置100之電接觸件(例如電接觸件112)可經耦合(例如，電耦合或實體耦合之一或多者)至諸如所繪示之一球柵陣列中之一焊料球(例如焊料球124)。在一些實施例中，電接觸件可經組態以使用導電通路電耦合至鄰近層之一或多者，且將信號耦合至電接觸件及積體電路晶粒104或表面附著裝置120及自電接觸件及積體電路晶粒104或表面附著裝置120耦合信號。

在一些實施例中，基板102含有一個或多個內層。儘管繪示兩個內層，內層102B及內層102C，然在一些實施例中，可根據本發明之態樣實施任何數目個內層。內層102B及102C經定位於初級層102A與次級層102D之間。內層102B包含一表面之經由初級層102A之各自一或多個開放區暴露之一或多個部分(在下文進一步描述)。

在一些實施例中，內層之表面之一部分透過初級層102A中之開放區暴露。諸如接合墊118A及接合墊118B (在本文中統稱為「接合墊118」)之一或多個接合墊經安置於內層之表面之暴露部分上。一接合墊(例如組件接合墊)可為一基板之一表面區，其經指定用於諸如至一表面附著裝置120之一端子之一外部電接觸件(例如，將基板電耦合至另一組件，諸如一表面附著裝置)。在一些實施例中，諸如一鎳金合金之一鍍覆材料經安置於一接合墊上方以促進在接合墊與諸如一表面附著裝置之一元件之間形成一焊料接頭。

在一些實施例中，諸如表面附著裝置120之一或多個表面附著裝置可直接耦合至諸如內層102B之內層之各自接合墊(例如接合墊118)。例如，表面附著裝置120可包含分別經耦合至接合墊118A及118B之一或多個端子，諸如端子122A及端子122B (在本文中統稱為「端子122」)。

在一些實施例中，表面附著裝置120可包含任何類型之電組件或電裝置。例如，表面附著裝置可尤其包含主動組件、被動組件、機電組件、四方扁平無引線(QFN)組件。在一些實施例中，表面附著裝置係被動組件，諸如(例如)一電容器或電阻器。

在一些實施例中，次級層102D之電接觸件之一子集經組態以耦合(例如，使用穿過基板102之通路)至安置於初級層102A之表面106 (例如一外表面)上之接合墊。應注意，次級層102D上之一電接觸件可經耦合至一或多個接合墊。在一些實施例中，次級層102D之電接觸件之另一子集經組態以耦合至安置於透過初級層102A中之一開放區暴露之內層上之接合墊。例如，內層102B之表面110上之接合墊118在次級層102D之表面108處耦合(例如電耦合)至對應電接觸件。

儘管繪示為具有經由開放區116暴露之內層102B之一部分，然在一些實施例中，基板102之任何內層可透過一開放區暴露。例如，內層102C可使其表面之一部分透過初級層102A之一開放區且透過內層102B中之另一對應開放區暴露。內層102B之對應開放區可具有與初級層102A之開放區重疊(部分或完全)之一開放區。

在一些實施例中，一導電層(例如一銅片)經安置於一內層上方以提供對電磁(EM)干擾之遮蔽。例如，導電遮蔽層可經耦合至一接地電位以遮蔽對鄰近層之EM干擾。返回至其中內層102B具有暴露內層102C之表面之一部分之一對應開口區之實例，一導電遮蔽層可經安置於內層102C與內層102B之間以減小內層102B與內層102C之間之EM干擾。應注意，導電遮蔽層可經圖案化使得導電遮蔽層容許通路或開放區穿過。

在一些實施例中，諸如基板102之具有一或多個開放區之一基板可使用一或多個基板製造操作來製造。一4層基板之製造操作將出於繪示目的而非限制來描述。製造操作可用於製造具有任何數目個層之一基板。

在一第一基板製造操作中，可將內層圖案化。一疊層(例如芯部)面板可包含具有夾置在兩個導電片(例如銅片)之間之玻璃纖維之環氧樹脂。該芯部可經製造為基板之兩個內層。將光阻劑材料施覆至芯部之兩個側(例如，在銅片上)，且將具有適當圖案或佈局之一遮罩施加至各側。在一些實施例中，一內層之表面之一或多個部分經圖案化以具有接合墊(例如，經施加遮罩佈局可在其等上具有接合墊圖案)。光阻劑材料經光處理(例如紫外光處理)以固化(例如硬化)經施加遮罩之圖案中之光阻劑材料。移除未硬化之光阻劑。在一些實施例中，經硬化光阻劑保留在將留存之銅上。在其他實施例中，未硬化之光阻劑可保留在將留存之銅上。應注意，可取決於實施方案使用正性或負性光阻劑。

在一第二基板操作中，蝕刻內層。芯部材料可使非所要銅自芯部被蝕刻掉。例如，可將具有經硬化光阻劑之芯部置於一鹼性溶液中以蝕刻掉非所要銅，且留下經硬化光阻劑之下之銅。在非所要銅被移除之後，移除經硬化光阻劑從而留下經圖案化芯部(例如，內層上之接合墊)。

在第一三基板操作中，分別在經圖案化芯部上方及下方形成初級層及次級層。例如，一薄銅箔經鋪設且預浸(pre-impregnated)材料(本文中稱為「預浸材(pre-preg)」)片經定位於銅箔上方。預浸材可為用未固化環氧樹脂預浸之纖維(例如玻璃布)片。底部銅箔及預浸材可形成次級層(或取決於經圖案化芯部之定向，形成初級層)。經圖案化芯部可經放置於最上預浸材片上。更多預浸材片可經堆疊於經圖案化芯部上，且另一銅箔片經放置於最高預浸材片上。稍後定位之預浸材及銅箔片可變成初級層(或取決於經圖案化芯部之定向，變成次級層)。材料堆疊可使用一加熱壓印板進行熱壓使得材料被接合在一起。熱可使預浸材熔化，且經施加壓力可有助於將材料接合在一起以形成基板。

在其中一開放區創建於初級層中之實施例中，可移除將形成開放區之一位置中之最高預浸材。例如，可使用一雷射源(或鋸)切割預浸材來移除預浸材。在一些實施例中，最高銅片亦可經切割以移除將形成開放區之位置中之銅。在預浸材及銅經切割以包含開放區之後，將預浸材及銅片定位於芯部上方並對其進行熱壓，如上文描述。在其中一開放區經創建於次級層中之實施例中，可移除將形成開放區之一位置中之最低預浸材。最低銅片亦可經切割以移除將形成開放區之位置中之銅。在預浸材及銅經切割以包含開放區之後，將預浸材及銅片定位於芯部下方並對其進行熱壓，如上文描述。

在一第四基板操作中，可在基板中形成通路。在一些實施例中，基板可經鑽孔而具有用於將形成於基板中之任何通路之孔。諸如無電銅沉積之銅沉積技術可用於將銅化學地沉積於任何孔之壁上以創建鍍覆通孔。

在一第四基板操作中，可將諸如初級層及次級層之外層圖案化。在一些實施例中，將光阻劑材料施覆至基板之兩個外層，且將具有適當圖案或佈局之一遮罩施加至各側。光阻劑經光處理以經固化於經施加遮罩之圖案中。移除未硬化之光阻劑。在一些實施例中，將留存之外銅層之部分藉由移除光阻劑而暴露且隨後進行鍍覆(如下文描述)。在一些實施例中，光阻劑材料亦可經施覆至透過開放區暴露之內層之表面之部分。即使接合墊已經圖案化，遮罩亦可經圖案化使得內層之接合墊隨著未硬化之光阻劑之移除而暴露。在一些實施例中，在開放區中但並非在接合墊上方之光阻劑可經硬化且在未硬化之光阻劑被移除之後保留。

在一第五基板操作中，可鍍覆及蝕刻外層。在一些實施例中，基板可使用一電鍍操作鍍覆有銅。在電鍍操作中，銅經沉積於孔(例如通路)之壁上以及光阻劑已被移除之區(例如跡線)上。在銅被沉積之後，可將一錫層沉積於最新沉積之銅上。錫層可用作一蝕刻光阻劑。剩餘光阻劑經移除以暴露下伏銅。下伏銅可使用例如鹼性化學移除來移除。在下伏銅被移除之後，可移除鍍錫層以暴露所要之銅圖案。

在一第六基板操作中，可用一防焊遮罩覆蓋基板。基板可經清潔及刷洗且用一環氧樹脂防焊遮罩油墨(例如綠塗層)塗佈。基板可使用一遮罩再次成像。環氧樹脂防焊遮罩油墨可用作一光阻劑。圖案可將將暴露於基板之外表面上之銅圖案化，諸如內層之接合墊。剝離未硬化光阻劑。剩餘環氧樹脂防焊遮罩油墨可使用一加熱程序固化。

在一第七基板操作中，可對外層(及內層之表面之(若干)部分)上之經暴露銅進行鍍覆。一化學程序可用於對經暴露銅進行鍍敷。例如，一無電鎳上金(例如先鎳後金)程序可對接合墊進行鍍敷，諸如內層及初級層上之接合墊。

圖2A繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一詳細輪廓圖。圖1之組件被視作圖2A之積體電路裝置200之部分，除非另外描述。應注意，為了清楚起見而非限制，未繪示基板102之一些部分，且可將其等視作圖2A之基板102之部分，除非另外描述。

如繪示，開放區116延伸穿過初級層102A至基板102之內層102B。初級層102A包含一防焊遮罩子層224、導電子層226及一介電子層228 (例如預浸材料)。內層102B被繪示為具有一導電子層230及一介電子層232。一防焊遮罩可為經施覆至一印刷電路板(PCB)之導電跡線或基板以防止氧化且有助於防止焊橋形成於緊密間隔之接合墊之間之一薄材料(諸如，一聚合物)層。例如，導電子層可經圖案化以形成一或多個導電跡線或接合墊。導電子層可包含諸如銅之一導電材料。應注意，基板102之其他內層可類似於內層102B般構建。

如繪示，開放區116在初級層102A中形成一空腔且暴露內層102B之接合墊118。接合墊118用由鍍層234A及鍍層234B繪示之一鍍覆材料塗佈。表面附著裝置120經接合至接合墊118。例如，端子122A經接合至接合墊118A且端子122B經接合至118B。焊料接頭236A及236B經形成於表面附著裝置120之端子122之各自者與內層102B之接合墊118之對應者之間。如繪示，表面附著表面120之一部分在空腔內，且表面附著裝置120之一部分在空腔上方延伸。在一些實施例中，接著，整個表面附著裝置120可在空腔內。

圖2B繪示根據本發明之一些實施例之耦合至一多層基板之不同內層之一表面附著裝置之一詳細輪廓圖。圖1及圖2A之組件被視作圖2B之積體電路裝置240之部分，除非另外描述。應注意，為了清楚而非限制起見未繪示基板102之一些部分，且可將其等視作圖2B之基板102之部分，除非另外描述。

如繪示，初級層102A中之開放區254及內層102B中之開放區256在初級層102A及內層102B中形成暴露內層102C之接合墊242A及242B (在本文中統稱為「接合墊242」)空腔。初級層102A中之開放區254與內層102B中之開放區256重疊。接合墊242A及242B用由鍍層244A及鍍層244B繪示之一鍍覆材料塗佈。表面附著裝置250經接合至接合墊242。例如，端子252A經接合至接合墊242A且端子152B經接合至242B。焊料接頭246A及246B經形成於表面附著裝置120之端子252A及252B之各自者與內層102C之接合墊242之對應者之間。如繪示，表面附著表面250之一部分在空腔內，且表面附著裝置250之一部分在空腔上方延伸。

應注意，在一些實施例中，內層102B及內層102C共用一介電層，亦稱為一芯部258。在某例項中，芯部粗略地係一初級層102A或次級層102D之一對應介電層兩倍厚。出於繪示目的，鄰近於內層102B之芯部之大約一半可視作內層102B之部分，且鄰近於內層102C之芯部之剩餘一半可視作內層102C之部分。應進一步注意，開放區(例如開放區254及256)暴露基板102之一內面，且特定言之，暴露內層102C之接合墊(例如接合墊242A及242B)。由於在一些實施例中，基板102之組態包含在內層102B與內層102C之間共用之一芯部(例如芯部258)，此等實施例中之基板之內層在本文中可稱為次級層102D之一內面或內層102C之一表面，使得次級層102D之內面或內層102C之表面透過一對應開放區暴露。

圖2C繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一俯視圖。圖1、圖2A之組件被視作圖2C之視圖260之部分，除非另外描述。視圖260係圖1之積體電路裝置100及圖2A之積體電路裝置200之一俯視圖。

視圖260展示安裝至內層102B之接合墊118之表面附著裝置120。表面附著裝置120之端子122A經接合至接合墊118A，且表面附著裝置120之端子122B經接合至接合墊118B。在一些實施例中，由初級層102A中之開放區116形成之空腔可大於表面附著裝置120 (例如在X或Y方向或兩者上)。如先前指出，表面附著裝置120之一部分可在Z方向上在空腔上方延伸。

在一些實施例中，諸如開放區116之一開放區被初級層包圍(例如，不會延伸至初級層102A之邊緣)。在其他實施例中，一開放區之位置、大小或形狀之一或多者可與所繪示之不同。例如，在其他實施例中，開放區116之一或多個側可延伸至初級層102A之各自側。

圖3繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置。圖1及圖2A之組件被視作圖3之積體電路裝置300之部分，除非另外描述。

積體電路裝置300繪示安裝至基板102之底側之表面附著裝置320。表面附著裝置320透過分別延伸穿過次級層102D及內層102C至基板102之內層102B之開放區316A及開放區316B (在本文中統稱為「開放區316」)經接合至內層102B之接合墊318A及318B (在本文中統稱為「接合墊318」)。接合墊318經由次級層102D及內層102C中之開放區316暴露。在其他實施例中，應注意，諸如內層102C之任何內層可具有經由一開放區暴露之接合墊。表面附著裝置320之端子322A經接合至接合墊318A且表面附著裝置320之端子322B經接合至接合墊318B。

在一些實施例中，對應於表面附著裝置320之安裝高度(IH)小於球柵陣列之焊料球(例如焊料球324)之一或多者之焊料球高度(SBH)。焊料球高度可指稱一焊料球自次級層102D之外表面延伸之距離。若安裝高度小於焊料球高度，則自表面附著裝置320之頂部存在足夠間隙來將積體電路裝置300安裝至另一物件(例如PCB)而不會導致安裝問題(例如傾斜組件、非焊料接頭等)。

在一些實施例中，一囊封材料可經安置於表面附著裝置320上。例如，囊封材料可囊封表面附著裝置320使其免受外部環境影響(例如，免於進水等)。在一些實施例中，囊封材料可與封裝材料相同或類似。在一些實施例中，囊封材料可不同於封裝材料。囊封材料之一些實例包含(但不限於)環氧樹脂、丙烯酸或另一材料之一或多者。在一些實施例中，囊封可為在安置於表面附著裝置上之後固化之熱或光之一或多者。在一些實施例中，囊封材料可經選擇以中和不同熱膨脹係數(CTE)。在一些實施例中，囊封材料可包含一或多個固化性質，諸如高離子純度、防潮性、抗熱循環引起之降解、低收縮率或來自一低模量值之靈活性。

圖4繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一詳細輪廓圖。圖1及圖3之組件被視作圖4之積體電路裝置400之部分，除非另外描述。

如繪示，開放區316A延伸穿過次級層102D，且內層102C之開放區316B延伸穿過內層102C至基板102之內層102B。次級層102D之開放區316A與內層102C之開放區316B經對準使得開放區316A與開放區316B重疊。次級層102D可包含一防焊遮罩子層(未展示)、導電子層442及一介電子層444 (例如預浸材料)之一或多者。如繪示，次級層區之電接觸件繪示為具有一鍍覆材料(例如鍍層440)。電接觸件經耦合至焊料球(例如焊料球324)。內層102C被繪示為具有一導電子層446 (例如，導電子層446之大約一半)及一介電子層448。如本文中指出，內層102B及內層102C可共用芯部(例如介電子層448)。內層102B可包含介電子層448 (例如，至少一些介電子層448)及導電子層450。如繪示，開放區316在次級層102D及內層102C中形成暴露內層102B之接合墊318A及318B之一空腔。接合墊318用由鍍層434A及鍍層434B繪示之一鍍覆材料塗佈。表面附著裝置320經接合至接合墊318。例如，端子322A經接合至接合墊318A且端子322B經接合至318B。焊料接頭經形成於表面附著裝置320之端子322之各自者與內層102B之接合墊318之對應者之間。如繪示，表面附著表面320之一部分在空腔內，且表面附著裝置320之一部分在空腔外延伸。

圖5繪示根據本發明之一些實施例之耦合至一多層基板之一內層且耦合至一印刷電路板之一表面附著裝置之一詳細輪廓圖。圖1、圖3及圖4之組件被視作圖4之系統500之部分，除非另外描述。

系統500展示安裝至印刷電路板502之圖4之積體電路裝置400。一印刷電路板(PCB)可類似於基板且以與一基板類似之一方式構建，如本文中描述。PCB 502繪示一多層PCB。為了清楚起見，PCB繪示2個層，因為諸如一初級層或額外內層之額外層未被繪示但在一些實施例中可假定包含額外層。多層PCB可具有2個或更多個層。如繪示，PCB 502包含延伸穿過PCB 502之次級層502A至PCB 502之內層502B之一開放區516。內層502B之接合墊518A及518B透過開放區516暴露。一鍍覆材料可經形成於接合墊518A及518B上。PCB 502及積體電路裝置400使用焊料球耦合。例如，焊料球324將PCB 502之電接觸件542 (及鍍層540)耦合至積體電路裝置400之對應電接觸件。

如展示，表面附著裝置520係具有端子522A及端子522B (在本文中統稱為「端子522」)之一兩端子裝置。端子522可擴展表面附著裝置520之寬度。端子522A經耦合至PCB 502之接合墊518B及積體電路裝置400之接合墊318A。端子522B經耦合至PCB 502之接合墊518A及積體電路裝置400之接合墊318B。表面附著裝置520之一部分在PCB 502之開放區516內延伸。表面附著裝置520之一部分在積體電路裝置400之開放區316內延伸。表面附著裝置520之一部分在PCB 502及積體電路裝置400外延伸。

下文可描述圖1至圖5之元件以幫助繪示方法600。應注意，方法600可以任何次序執行且可包含相同、不同、更多或更少操作。應進一步注意，方法600可由一或多個半導體製造設備零件或製造工具或半導體封裝工具或半導體總成工具或接合工具執行，下文稱為製造設備。

圖6繪示根據本發明之一些實施例之在一多層基板之一內層處組裝一表面附著裝置之一流程圖，該多層基板具有暴露多層基板之內層之一開放區。

在方法600之操作605，製造設備提供一基板。在一些實施例中，製造設備提供包含一初級層、一次級層及一內層之一基板。該內層經定位於該初級層與該次級層之間。初級層包含暴露包含接合墊之內層之一部分之一開放區。在一些實施例中，次級層包含暴露包含接合墊之內層之一部分之一開放區。在一些實施例中，基板可為本文中描述之多層基板中之任一者。

在操作610，製造設備在定位於基板之內層處之接合墊處安置一焊料膏。一焊料膏係指懸浮於稱為助焊劑之一厚介質中之諸如強力金屬焊料之一材料。助焊劑被添加以用作一暫時黏合劑，從而將組件保持於適當位置直至焊接程序熔化焊料以形成一機械及電接合。在一些實施例中，焊料膏可在一單一操作或多個操作(例如串列操作)中經安置於接合墊及基板上之其他接觸件上。

在一些實施例中，為了在定位於內層之部分處之接合墊處安置焊料膏，製造設備對準具有含對應於內層之接合墊之一經圖案化切口之一模板特徵之一模板。模板特徵自模板之一大體上平坦表面垂直延伸且經組態以裝配於初級層(或次級層)之開放區內。製造設備使用模板之模板特徵將焊料膏施覆至接合墊。一模板之一實例在圖7處繪示。

在操作615，製造設備將表面附著裝置耦合至定位於基板之內層處之接合墊。在一些實施例中，為了將表面附著裝置耦合至定位於基板之內層處之接合墊，製造設備在基板之開放區處將表面附著裝置安置於基板上且執行將表面附著裝置耦合至定位於基板之內層處之接合墊之一回流操作。一回流操作可指稱其中一焊料膏用於將表面附著裝置暫時附接至接合墊之一操作。總成(例如附接有表面附著裝置之基板)經受可控熱以使焊料膏以一熔融狀態回流以創建永久焊料接頭。

在一些實施例中，在其中開放區在初級層處之情況下，回流操作可經執行以將表面附著裝置附接至基板之一內層。一晶粒附接操作可在回流操作之後執行以將一或多個晶粒耦合至基板。

在其中開放區在次級層處之一些實施例中，回流操作可經執行以將表面附著裝置附接至基板之一內層且一不同回流操作可經執行以將焊料球附接至次級層處之電接觸件。在一些實施例中，可以任何順序執行該兩個回流操作。在一些實施例中，在回流操作之前執行將表面附著裝置附接至基板之一內層之回流操作來附接焊料球。在一些實施例中，可執行一單一回流操作以將表面附著裝置附接至基板之一內層及基板之次級層處之電接觸件處之焊料球。

圖7繪示根據本發明之一些實施例之一多層基板之一模板，該多層基板在該多層基板之一內層處具有接合墊。模板700繪示可用於將焊料膏施覆至定位於基板之內層處之接合墊之一模板。出於繪示而非限制目的，所繪示基板在初級層處具有一開放區。在一些實施例中，模板700可配合在次級層處具有一開放區之基板一起使用。

模板700用以下兩個視圖來繪示：俯視圖701及一輪廓圖702。模板700包含經圖案化切口區710。經圖案化切口區710對應於焊料膏將安置於其處之基板之接觸區。例如，焊料膏可經安置於內層處之接合墊、初級層除之接合墊、次級層處之電接觸件或接合墊等等處。因而，經圖案化切口區710可與基板712之對應接觸區對準。焊料膏可經施覆至模板700使得焊料膏經安置於基板712之接觸區處，但不安置於至基板之其他區(與切口區不對準之區)。

模板700可包含一或多個模板特徵，諸如模板特徵715。一模板特徵自大體上平坦表面(例如，與平面成±10度)垂直延伸且可經插入至初級層(或次級層)處之一開放區中。在一些實施例中，模板特徵之底面可接觸經由基板712中之開放區暴露之內層。模板特徵715之經圖案化切口區可與內層處之經由開放區暴露之接合墊對準。模板特徵715可容許將焊料膏施覆至內層處之接合墊。

圖8繪示根據本發明之一些實施例之包含一記憶體子系統810之一實例運算系統800。記憶體子系統810可包含媒體，諸如一或多個揮發性記憶體裝置(例如記憶體裝置840)、一或多個非揮發性記憶體裝置(例如記憶體裝置830)或此等之一組合。

一記憶體子系統810可為一儲存裝置、一記憶體模組或一儲存裝置與記憶體模組之一混合體。一儲存裝置之實例包含一固態磁碟機(SSD)、一快閃磁碟機、一通用串列匯流排(USB)快閃隨身碟、一嵌入式多媒體控制器(eMMC)磁碟機、一通用快閃記憶體儲(UFS)磁碟機、一安全數位(SD)卡及一硬碟機(HDD)。記憶體模組之實例包含一雙列直插式記憶體模組(DIMM)、一小外形DIMM (SO-DIMM)及各種類型之非揮發性雙列直插式記憶體模組(NVDIMM)。

運算系統800可為諸如一桌上型電腦、膝上型電腦、網路伺服器、行動裝置、一運載工具(例如飛機、無人機、汽車或其他運輸工具)、物聯網(IoT)啟用裝置、嵌入式電腦(例如，包含於一運載工具、工業設備或一聯網連結商用裝置中之嵌入式電腦)或包含記憶體及一處理裝置之此運算裝置之一運算裝置。

運算系統800可包含耦合至一或多個記憶體子系統810之一主機系統820。在一些實施例中，主機系統820耦合至不同類型之記憶體子系統810。圖8繪示耦合至一個記憶體子系統810之一主機系統820之一項實例。如關於圖8使用，「耦合至」或「與…耦合」一般指稱組件之間之一連接，其可為一間接通信連接或直接通信連接(例如，不具有中介組件)，無論是有線還是無線，包含諸如電連接、光學連接、磁性連接及類似者之連接。

主機系統820可包含一處理器晶片組及由處理器晶片組執行之一軟體堆疊。處理器晶片組可包含一或多個核心、一或多個快取區、一記憶體控制器(例如NVDIMM控制器)及一儲存協定控制器(例如PCIe控制器、SATA控制器)。主機系統820使用記憶體子系統810 (例如)將資料寫入至記憶體子系統810及自記憶體子系統810讀取資料。

主機系統820可經由一實體主機介面耦合至記憶體子系統810。一實體主機介面之實例包含(但不限於)一串列先進技術附接(SATA)介面、一周邊組件連接快速(PCIe)介面、通用串列匯流排(USB)介面、光纖通道、串列附接SCSI (SAS)、小電腦系統介面(SCSI)、一雙倍資料率(DDR)記憶體匯流排、一雙列直插式記憶體模組(DIMM)介面(例如，支援雙倍資料速率(DDR)之DIMM通信端介面))、開放NAND快閃介面(ONFI)、雙倍資料速率(DDR)、低功耗雙倍資料速率(LPDDR)或任何其他介面。實體主機介面可用於在主機系統820與記憶體子系統810之間傳輸資料。當記憶體子系統810藉由PCIe介面與主機系統820耦合時，主機系統820可進一步利用一NVM高速(NVMe)介面存取組件(例如，記憶體裝置830)。實體主機介面可提供用於在記憶體子系統810與主機系統820之間傳遞控制、位址、資料及其他信號之一介面。圖8將一記憶體子系統810繪示為一實例。一般言之，主機系統820可經由一相同通信連接、多個單獨通信連接及/或通信連接之一組合存取多個記憶體子系統。

記憶體裝置830或840可包含不同類型之非揮發性記憶體裝置及/或揮發性記憶體裝置之任何組合。揮發性記憶體裝置(例如記憶體裝置840)可為(但不限於)隨機存取記憶體(RAM)，諸如動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)。

非揮發性記憶體裝置之一些實例(例如記憶體裝置830)包含一「反及」(NAND)型快閃記憶體及原位寫入記憶體，諸如三維交叉點(「3D交叉點」)記憶體裝置，其係非揮發性記憶體單元之一交叉點陣列。一交叉點非揮發性記憶體陣列可基於一體電阻變化結合一堆疊式交叉柵格式資料存取陣列執行位元儲存。此外，與許多基於快閃之記憶體形成對照，交叉點非揮發性記憶體可執行一原位寫入操作，其中一非揮發性記憶體單元可在無需事先擦除非揮發性記憶體單元之情況下被程式化。NAND型快閃記憶體包含例如二維NAND (2D NAND)及三維NAND (3D NAND)。

記憶體裝置830之各者可包含一或多個記憶體單元陣列。例如單層級單元(SLC)之一種類型之記憶體單元每單元可儲存一個位元。諸如多層級單元(MLC)、三層級單元(TLC)及四層級單元(QLC)之其他類型之記憶體單元每單元可儲存多個位元。在一些實施例中，記憶體裝置830之各者可包含一或多個記憶體單元陣列，諸如SLC、MLC、TLC、QLC或此等之任何組合。在一些實施例中，一特定記憶體裝置可包含記憶體單元之一SLC部分及一MLC部分、一TLC部分或一QLC部分。記憶體裝置830之記憶體單元可經分組為頁，其可指稱用於儲存資料之記憶體裝置之一邏輯單位。對於一些類型之記憶體(例如NAND)，頁可經分組以形成區塊。

儘管描述了諸如NAND類型快閃記憶體(例如2D NAND、3D NAND)及非揮發性記憶體單元之3D交叉點陣列之非揮發性記憶體元件，記憶體裝置830可基於任何其他類型之非揮發性記憶體，諸如唯讀記憶體(ROM)、相變記憶體(PCM)、自選擇記憶體、其他硫屬化物基記憶體、鐵電電晶體隨機存取記憶體(FeTRAM)、鐵電隨機存取記憶體(FeRAM)、磁隨機存取記憶體(MRAM)、自旋力矩(STT)-MRAM、導電橋接RAM (CBRAM)、電阻隨機存取記憶體(RRAM)、氧化物基RRAM (OxRAM)、「反或」(NOR)快閃記憶體及電可擦除可程式化唯讀記憶體(EEPROM)。

一記憶體子系統控制器818 (或為了簡化起見，控制器818)可與記憶體裝置830通信以執行操作，該等操作諸如在記憶體裝置830處讀取資料、寫入資料或擦除資料及其他此等操作。記憶體子系統控制器818可包含硬體，諸如一或多個積體電路及/或離散組件、一緩衝器記憶體或其等之一組合。硬體可包含具有用於執行本文中描述之操作之專用(即，硬編碼)邏輯之數位電路系統。記憶體子系統控制器818可為一微控制器、專用邏輯電路系統(例如，一場可程式化閘陣列(FPGA)、一特定應用積體電路(ASIC)等)或其他合適處理器。

記憶體子系統控制器818可包含經組態以執行儲存於局部記憶體819中之指令之一處理裝置817 (處理器)。在繪示之實例中，記憶體子系統控制器818之局部記憶體819包含經組態以儲存用於執行控制記憶體子系統810之操作之各種程序、操作、邏輯流及常式之指令之一嵌入式記憶體，包含處置記憶體子系統810與主機系統820之間之通信。

在一些實施例中，局部記憶體819可包含儲存記憶體指標、經提取資料等之記憶體暫存器。局部記憶體819亦可包含用於儲存微碼之唯讀記憶體(ROM)。雖然已將圖8中之實例記憶體子系統810繪示為包含記憶體子系統控制器818，但在本發明之另一實施例中，一記憶體子系統810不包含一記憶體子系統控制器818，且可代替地依賴於外部控制(例如，由一外部主機提供、或由與記憶體子系統分離之一處理器或控制器提供)。

一般言之，記憶體子系統控制器818可自主機系統820接收命令或操作且可將該等命令或操作轉換成指令或適當命令以達成對記憶體裝置830及/或記憶體裝置840之所要存取。記憶體子系統控制器818可負責其他操作，諸如損耗均衡操作、廢料收集操作、錯誤偵測及錯誤校正碼(ECC)操作、加密操作、快取操作及與記憶體裝置830相關聯之一邏輯位址(例如邏輯區塊位址(LBA)、命名空間)與一實體位址(例如實體區塊位址)之間之位址轉譯。記憶體子系統控制器818可進一步包含經由實體主機介面與主機系統820通信之主機介面電路系統。該主機介面電路系統可將自主機系統接收之命令轉換成命令指令以存取記憶體裝置830及/或記憶體裝置840，且亦將與記憶體裝置830及/或記憶體裝置840相關聯之回應轉換成用於主機系統820之資訊。

記憶體子系統810亦可包含未繪示之額外電路系統或組件。在一些實施例中，記憶體子系統810可包含一快取區或緩衝器(例如DRAM)及位址電路系統(例如一列解碼器及一行解碼器)，其可自記憶體子系統控制器818接收一位址且解碼該位址以存取記憶體裝置830。

在一些實施例中，記憶體裝置830包含局部媒體控制器835，其等結合記憶體子系統控制器818操作以對記憶體裝置830之一或多個記憶體單元執行操作。一外部控制器(例如記憶體子系統控制器818)可外部地管理記憶體裝置830 (例如，對記憶體裝置830執行媒體管理操作)。在一些實施例中，一記憶體裝置830係一受管理之記憶體裝置，其係與用於同一記憶體裝置封裝內之媒體管理之一局部控制器(例如局部控制器835)組合之一原始記憶體裝置。一受管理之記憶體裝置之一實例係一受管理NAND (MNAND)裝置。

在一些實施例中，一記憶體裝置830可為一非揮發性記憶體裝置。在一些實施例中，一非揮發性記憶體裝置係一或多個晶粒之一實體封裝(例如，諸如在具有外部接針或電接觸件之其自身離散實體封裝中之一記憶體裝置)。一晶粒可指稱一功能電子電路被製造於其上之一材料區塊，諸如半導電材料區塊。諸如記憶體裝置830之一記憶體裝置可包含一或多個晶粒。各晶粒可包括一或多個平面。針對一些類型之非揮發性記憶體裝置(例如「反及」(NAND)裝置)，各平面由一組實體區塊組成。一或多個區塊可分組在一起以形成記憶體組件之一平面以便容許在各平面上發生併發操作(例如並行性) (例如，多平面寫入)。各塊由一組頁組成。各頁由儲存資料位元之一組記憶體單元組成。在一些實施例中，一記憶體單元可包含用於儲存對應於自一主機系統接收之資料之一或多個二進位資料位元之一或多個記憶體頁(在本文中亦稱為「邏輯頁」或「頁」，例如SLC、MLC、TLC、QLC頁)。針對諸如NAND裝置之一些記憶體裝置，區塊係可被擦除之最小區，且區塊內之頁無法個別地被擦除。針對諸如NAND裝置之一些記憶體裝置，頁係可被寫入(例如程式化)之最小區。

在一些實施例中，記憶體操作可包含(但不限於)一程式化操作(例如寫入操作)、一讀取操作或一擦除操作。在一些實施例中，一程式化操作可包含多個子操作，諸如一程式化子操作、一讀取子操作及一驗證子操作。一程式化子操作將資料程式化至記憶體單元。將程式化之資料亦可經儲存於記憶體裝置830之一或多個暫存器中。讀取操作讀取程式化至記憶體單元之資料。驗證操作比較來自讀取操作之讀取資料是否匹配儲存於暫存器中之原始資料。

在一些實施例中，運算系統800之任何組件可實施於在一內層處具有接合墊之裝置多層基板上，諸如本文中所描述之積體電路裝置100、200、240、300、400及500。例如，記憶體裝置830或記憶體裝置840 (或其等之一組合)可根據本發明之態樣實施。

圖9係根據本發明之實施例組裝之一運算裝置。運算裝置900可包含數個組件。在一項實施例中，組件可經附接至一或多個電路板，諸如一主機板。在一替代實施例中，一些或全部此等組件被製造至一單一晶片上系統(SoC)晶粒上，諸如用於行動裝置之一SoC。在實施例中，運算裝置400中之組件包含(但不限於)一積體電路裝置100 (或積體電路裝置200、240、300、400或500)及至少一個通信邏輯單元908。在一些實施例中，通信邏輯單元908經製造於可經接合至與積體電路裝置100共用或電耦合至積體電路裝置100之一基板或主機板之一單獨積體電路晶片中。應注意，在一些實施例中，積體電路裝置100可包含任何數目個或任何類型之積體電路晶粒。

運算裝置900可包含可或可不實體及電耦合主機板或製造於一SoC晶粒內之其他組件。此等其他元件包含(但不限於)揮發性記憶體910 (例如DRAM)、非揮發性記憶體912 (例如ROM或快閃記憶體)、一圖形處理單元914 (GPU)、數位信號處理器916、一密碼處理器942 (例如，在硬體內執行加密演算法之一專用處理器)、一晶片組920、至少一個天線922 (在一些實施例中，可使用兩個或更多個天線)、一顯示器或一觸控式螢幕顯示器924、一觸控式螢幕控制器926、一電池928或另一電源、一功率放大器(未展示)、一電壓調節器(未展示)、一全球定位系統(GPS)裝置927、一指南針(未展示)、一運動協處理器或感測器932 (其可包含一加速度計、一陀螺儀及一指南針)、一麥克風(未展示)、一揚聲器934、一攝影機936、使用者輸入裝置938 (諸如一鍵盤、滑鼠、光筆及觸摸墊)及一大容量儲存裝置940 (諸如硬碟機、光碟(CD)、數位多功能盤(DVD)等等)。運算裝置900可併入本文中尚未描述之另一傳輸、電信或無線電功能性。在一些實施例中，運算裝置900包含用於經由在空氣或空間中調變及輻射電磁波在一距離內通信之一無線電。在進一步實施例中，運算裝置900包含用於藉由在空氣或空間中調變及輻射電磁波在一距離內通信之一傳輸器及一接收器(或一收發器)。

通信邏輯單元908實現用於將資料傳送至運算裝置900及自運算裝置900傳送資料之無線通信。術語「無線」及其派生詞可用於描述可透過使用經調變電磁輻射透過一非固體介質傳遞資料之電路、裝置、系統、方法、技術、通信通道等。該術語並不暗示相關聯裝置不含任何線，儘管在一些實施例中，其可能不含任何線。通信邏輯單元908可實施數個無線標準或協定之任一者，包含(但不限於) Wi-Fi (IEEE 802.11族)、WiMAX (IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、紅外(IR)、近場通信(NFC)、藍牙、其衍生物，以及被標示為3G、4G、5G及以上之任何其他無線協定。運算裝置900可包含大量通信邏輯單元908。例如，一第一通信邏輯單元908可專用於諸如Wi-Fi、NFC及藍牙之較短程無線通信，且一第二通信邏輯單元908可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他之較長程無線通信。

處理器904 (本文中亦稱為「處理裝置」)可指稱處理來自暫存器及/或記憶體之電子資料以將電子資料變換成可儲存於暫存器及/或記憶體中之其他電子資料之任何裝置或一裝置之部分。處理器904表示一或多個通用處理裝置，諸如一微處理器、一中央處理單元或類似者。更特定言之，處理器904可為複雜指令集計算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字(VLIW)微處理器或實施其他指令集之一處理器或實施一指令集組合之多個處理器。處理器904亦可為一或多個專用處理裝置，諸如一特定應用積體電路(ASIC)、一現場可程式化閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器或類似者。

在各項實施例中，運算裝置900可為一膝上型電腦、一上網本、一筆記本電腦、一超級本電腦、一智慧型電話、一非智慧型手機、一平板電腦、一平板/膝上型混合物、一個人數位助理(PDA)、一超行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一數位攝影機、一可擕式音樂播放機或一數位錄影機。在進一步實施例中，運算裝置900可為處理資料之任何其他電子裝置。

已依據對一電腦記憶體內之資料位元之操作之演算法及符號表示呈現前述詳細描述之一些部分。此等演算法描述及表示係由資料處理之熟習此項技術者用以向熟習此項技術者最有效地表達其等之工作實質之方式。一演算法在本文且通常被設想為導致一所要結果之一自相一致操作序列。操作係需要物理量之物理操縱之操作。通常，儘管不一定，但此等量採用能夠被儲存、組合、比較及以其他方式操縱之電或磁信號之形式。已被證明係方便的是，有時出於習慣用法之原因，原則上將此等信號指稱為位元、值、元件、符號、字元、項、數字或類似者。

然而，應記住，全部此等及類似術語與適當物理量相關聯，且僅為應用於此等量之方便標記。本發明可指稱一電腦系統或類似電子運算裝置之動作及程序，該電腦系統或類似電子運算裝置操縱表示為電腦系統之暫存器及記憶體內之物理(電子)量之資料並將該資料轉換成類似地表示為電腦系統記憶體或暫存器或其他此等資訊儲存系統內之物理量之其他資料。

本發明亦係關於用於執行本文中之操作之一設備。此設備可出於預期目的特殊地被構建，或其可包含由儲存於電腦中之一電腦程式選擇性地啟動或重新組態之一通用電腦。此一電腦程式可經儲存於一電腦可讀儲存媒體中，諸如(但不限於)任何類型之磁碟(包含軟碟、光碟、CD-ROM及磁光碟)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁卡或光卡或適於儲存電子指令之任何類型之媒體，其等各自耦合至一電腦系統匯流排。

本文中呈現之演算法或操作並不固有地與任何特定電腦或其他設備相關。各種通用系統可結合根據本文中之教示之程式使用，或可證明構建更專門之設備來執行方法係方便的。多種此等系統之結構將如下文描述中闡述般出現。另外，本發明不參考任何特定程式化語言描述。應瞭解，多種程式化語言可用於實施本文中所描述之本發明之教示。

本發明可經提供作為一電腦程式產品或軟體，其可包含具有其上儲存有指令之一機器可讀媒體，該等指令可用於程式化一電腦系統(或其他電子裝置)以執行根據本發明之一程序。一機器可讀媒體包含用於儲存呈可由一機器(例如一電腦)讀取之一形式之資訊之任何機構。在一些實施例中，一機器可讀(例如電腦可讀)媒體包含一機器(例如一電腦)可讀儲存媒體，諸如一唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體組件等。

本文使用詞語「實例」或「例示性」來意謂用作一實例、例項或圖解。本文描述為「實例」或「例示性」之任何態樣或設計不一定被解釋為比其他態樣或設計更佳或有利。確切言之，使用詞語「實例」或「例示性」意欲以一具體方式來呈現。如在本申請案中使用，術語「或」意欲意謂一包含性「或」而非一排他性「或」。即，除非另外或自背景內容明確指定，否則「X包含A或B」意欲意謂自然包含性排列之任一者。即，若X包含A；X包含B；或X包含A及B兩者，則在前述例項之任一者下滿足「X包含A或B」。另外，如在本申請案及隨附發明申請專利範圍中使用，冠詞「一(a/an)」通常可理解為意謂「一或多者」將係關於單數形式，除非另外或自背景內容明確指定。此外，貫穿全文之術語「一實施例」或「一項實施例」或「一實施方案」或「一項實施方案」或類似者之使用可意謂或可不意謂同一實施例或實施方案。本文中描述之一或多項實施例或實施方案可組合於一特定實施例或實施方案中。如本文中使用，術語「第一」、「第二」、「第三」、「第四」等意謂作為用於區別不同元件之標記，且可能不一定具有根據其等之數值標示之一順序意義。

諸如本文中所使用之「之上」、「上方」、「之下」、「之間」及「上」之空間相對術語係指一個材料層或組件相對於其他層或組件之一相對位置。例如，安置於另一層上方或之上或之下之一個層可與另一層直接接觸或可具有一或多個中介層。此外，安置於兩個層之間之一個層可與該兩個層直接接觸或可具有一或多個中介層。相比之下，第二層「上」之一第一層與彼第二層直接接觸。類似地，除非另外明確聲明，否則安置於兩個特徵之間之一個特徵可與鄰近特徵直接接觸或可具有一或多個中介層。除非另外指定，否則空間相對術語不意欲限於絕對定向，且意欲除了涵蓋圖中描繪之定向外亦涵蓋層或組件之不同定向(例如旋轉90度、反轉、翻轉)。例如，若圖中之層被反轉，則描述為在其他層或組件「上方」或「頂部上」可視作定向在其他層或組件「下方」或「底部上」，而不會背離本發明之態樣。

在前述說明書中，已參考本發明之特定實例實施例描述了其實施例。將明顯的係，在不背離隨附發明申請專利範圍中所闡述之本發明之實施例之更寬精神及範圍之情況下，可對其做出各種修改。因此，說明書及圖式應以一闡釋性意義而非一限制性意義來看待。

100:積體電路裝置 102:多層基板 102A:初級層 102B:內層 102C:內層 102D:次級層 104A:積體電路晶粒 104B:積體電路晶粒 106:頂面 108:表面 110:表面 112A:電接觸件 112B:電接觸件 116:開放區 118A:接合墊 118B:接合墊 120:表面附著裝置 122A:端子 122B:端子 124:焊料球 130:封裝 132:積體電路 200:積體電路裝置 224:防焊子層 226:導電子層 228:介電子層 230:導電子層 232:介電子層 234A:鍍層 234B:鍍層 236A:焊料接頭 236B:焊料接頭 240:積體電路裝置 242A:接合墊 242B:接合墊 244A:鍍層 244B:鍍層 246A:焊料接頭 246B:焊料接頭 250:表面附著裝置 252A:端子 252B:端子 254:開放區 256:開放區 258:芯部 260:視圖 300:積體電路裝置 316:開放區 316A:開放區 316B:開放區 318A:接合墊 318B:接合墊 320:表面附著裝置 322A:端子 322B:端子 324:焊料球 400:積體電路裝置 434A:鍍層 434B:鍍層 440:鍍層 442:導電子層 444:介電子層 446:導電子層 448:介電子層 450:導電子層 500:系統 502:印刷電路板 502A:次級層 502B:內層 516:開放區 518A:接合墊 518B:接合墊 520:表面附著裝置 522A:端子 522B:端子 540:鍍層 542:電接觸件 600:方法 605:操作 610:操作 615:操作 700:模板 701:俯視圖 702:輪廓圖 710:經圖案化切口區 712:基板 715:模板特徵 800:運算系統 810:記憶體子系統 817:處理裝置 818:記憶體子系統控制器 819:局部記憶體 820:主機系統 830:記憶體裝置 835:局部媒體控制器 840:記憶體裝置 900:運算裝置 904:處理器 908:通信邏輯單元 910:揮發性記憶體 912:非揮發性記憶體 914:圖形處理單元 916:數位信號處理器 920:晶片組 922:天線 924:觸控式螢幕顯示器 926:觸控式螢幕控制器 927:全球定位系統(GPS)裝置 928:電池 932:感測器 934:揚聲器 936:攝影機 938:使用者輸入裝置 940:大容量儲存裝置 942:密碼處理器

自下文給出之詳細描述及自本發明之各項實施例之附圖將更加完全地理解本發明。然而，圖式不應理解為將本發明限於特定實施例，而僅係為瞭解釋及理解。

圖1繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一輪廓圖。

圖2A繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一詳細輪廓圖。

圖2B繪示根據本發明之一些實施例之耦合至一多層基板之一不同內層之一表面附著裝置之一詳細輪廓圖。

圖2C繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一俯視圖。

圖3繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置。

圖4繪示根據本發明之一些實施例之耦合至一多層基板之一內層之一表面附著裝置之一詳細輪廓圖。

圖5繪示根據本發明之一些實施例之耦合至一多層基板之一內層且耦合至一印刷電路板之一表面附著裝置之一詳細輪廓圖。

圖6繪示根據本發明之一些實施例之在一多層基板之一內層處組裝一表面附著裝置之一流程圖，該多層基板具有暴露多層基板之內層之一開放區。

圖7繪示根據本發明之一些實施例之用於多層基板之一模板，該多層基板在多層基板之一內層處具有接合墊。

圖8繪示根據本發明之一些實施例之包含一記憶體子系統之一實例運算系統。

圖9係根據本發明之實施例組裝之一運算裝置。

102A:初級層

102B:內層

116:開放區

118A:接合墊

118B:接合墊

120:表面附著裝置

122A:端子

122B:端子

130:封裝

200:積體電路裝置

224:防焊子層

226:導電子層

228:介電子層

230:導電子層

232:介電子層

234A:鍍層

234B:鍍層

236A:焊料接頭

236B:焊料接頭

Claims (20)

1. 一種記憶體設備，其包括：一基板之一初級層(primary layer)，其包括延伸穿過該初級層至該基板之一內層之一開放區；該基板之一次級層(secondary layer)；及該基板之該內層，其經定位於該初級層與該次級層之間，其中該內層包括經安置於該內層上且經由該初級層之該開放區暴露之複數個組件接合墊，且其中該等複數個組件接合墊包括至少部分經由該初級層之該開放區暴露之側壁。
2. 如請求項1之設備，其進一步包括：一表面附著裝置，其包括一第一端子及一第二端子，其中該第一端子經耦合至該內層之該複數個組件接合墊之一第一組件接合墊，且其中該第二端子經耦合至該內層之該複數個組件接合墊之一第二組件接合墊。
3. 如請求項2之設備，其中表面附著裝置係一被動表面附著裝置。
4. 如請求項3之設備，其中該表面附著裝置包括一電容器。
5. 如請求項2之設備，其進一步包括：一封裝材料，其囊封該初級層之一頂面、該開放區及該表面附著裝置。
6. 如請求項1之設備，其中該內層係一第一內層，該基板進一步包括：一第二內層，其經定位於該初級層與該次級層之間。
7. 如請求項6之設備，其中該第二內層經定位於該第一內層與該次級層之間。
8. 如請求項6之設備，其中該第二內層經定位於該第一內層與該初級層之間，其中該第二內層包括經定向以與該初級層之該開放區重疊之一開放區，且其中該第一內層之該複數個組件接合墊經由該第二內層之該開放區及該初級層之該開放區暴露。
9. 一種記憶體設備，其包括：一基板之一初級層，其包括該基板之一第一外表面；該基板之一次級層，其包括延伸穿過該次級層至該基板之一內層之一開放區；及該基板之該內層，其經定位於該初級層與該次級層之間，其中該內層包括經安置於該內層上且經由該次級層之該開放區暴露之複數個組件接合墊，且其中該等複數個組件接合墊包括至少部分經由該次級層之該開放區暴露之側壁。
10. 如請求項9之設備，其中該次級層包括該基板之一外表面及定位在該外表面處之複數個電接觸件，且其中該複數個電接觸件經耦合至複數個焊 料球之各自者。
11. 如請求項9之設備，其進一步包括：一表面附著裝置，其包括一第一端子及一第二端子，其中該第一端子經耦合至該內層之該複數個組件接合墊之一第一組件接合墊，且其中該第二端子經耦合至該內層之該複數個組件接合墊之一第二組件接合墊。
12. 如請求項11之設備，其進一步包括：一囊封材料，其囊封該表面安置裝置使其免受一外部環境影響。
13. 如請求項11之設備，其中該表面附著裝置包括一被動表面附著裝置。
14. 如請求項11之設備，其中該複數個組件接合墊係一第一複數個組件接合墊，該設備進一步包括：一印刷電路板(PCB)，其包括延伸穿過該PCB之一外層至該PCB之一內層之一開放區，其中該PCB之該內層包括經安置於該PCB之該內層上之第二複數個組件接合墊；且其中該表面附著裝置之該第一端子經耦合至該第二複數個組件接合墊之一第一組件接合墊，且其中該表面附著裝置之該第二端子經耦合至該第二複數個組件接合墊之一第二組件接合墊。
15. 如請求項9之設備，其中該內層係一第一內層，該基板進一步包括：一第二內層，其經定位於該初級層與該次級層之間。
16. 如請求項15之設備，其中該第二內層經定位於該第一內層與該初級層之間。
17. 如請求項15之設備，其中該第二內層經定位於該第一內層與該次級層之間，其中該第二內層包括經定向以與該次級層之該開放區重疊之一開放區，且其中該第一內層之該複數個組件接合墊經由該第二內層之該開放區及該次級層之該開放區暴露。
18. 一種系統，其包括：一記憶體裝置；及一基板，其耦合至該記憶體裝置，其包括：一初級層，其包括延伸穿過該初級層至該基板之一內層之一開放區；一次級層；及該內層，其經定位於該初級層與該次級層之間，其中該內層包括經安置於該內層上且經由該初級層之該開放區暴露之複數個組件接合墊，且其中該等複數個組件接合墊包括至少部分經由該初級層之該開放區暴露之側壁。
19. 如請求項18之系統，其進一步包括：一表面附著裝置，其包括一第一端子及一第二端子，其中該第一端子經耦合至該內層之該複數個組件接合墊之一第一組件接合墊，且其中該 第二端子經耦合至該內層之該複數個組件接合墊之一第二組件接合墊。
20. 如請求項19之系統，其中該表面附著裝置係一被動表面附著裝置。

Images