TWI787034B

TWI787034B - 無短時脈衝波的低通濾波電路與使用其的系統電路

Info

Publication number: TWI787034B
Application number: TW111100242A
Authority: TW
Inventors: 陳洲全
Original assignee: 新唐科技股份有限公司
Priority date: 2022-01-04
Filing date: 2022-01-04
Publication date: 2022-12-11
Also published as: TW202329623A; CN116436441A

Abstract

一種無短時脈衝波的低通濾波電路與使用其的系統電路，此無短時脈衝波的低通濾波電路包括第一低通濾波單元與第二低通濾波單元。第一低通濾波單元用於產生相應於輸入信號之積分結果的第一信號，對第一信號進行滯回處理，以產生第二信號，以及根據第一信號與第二信號將第一信號的電壓重置為第一重置電壓或第二重置電壓，其中第一重置電壓大於第二重置電壓。第二低通濾波單元用於產生相應於第二信號之積分結果的第三信號，對第三信號進行滯回處理，以產生第四信號，以及根據第四信號將第三信號的電壓重置為第一重置電壓或第二重置電壓。

Description

無短時脈衝波的低通濾波電路與使用其的系統電路

本發明涉及一種低通濾波電路，且特別是一種無短時脈衝波(glitch-free)的低通濾波電路與使用其的系統電路，其在輸入信號的脈寬接近於低通濾波電路所對應的預設過濾脈寬時，其輸出信號也不會因此有短時脈衝波(glitch)。

電源短時脈衝波(power glitch)攻擊是一種最常見的攻擊手法，其用以讓一具有安全防護的晶片在經過這樣的攻擊之後，使晶片的安全防護模式得已被解除，進而竊取晶片內的重要資料。通常電源短時脈衝波可以被低通濾波器濾除，而使得晶片得以免於上述攻擊。另外，為了避免時脈信號因為雜訊產生的短時脈衝波，低通濾波電路也可以用於濾除時脈信號中的短時脈衝波，以藉此避免後端電路因為接收到有短時脈衝波之時脈信號，而導致操作的錯誤。

現有技術中的低通濾波電路之其中一者如圖1所示，低通濾波電路1包括積分電路(由電阻R1、電容C1構成)與史密特觸發器SCHTRG，其中電阻R1之一端接收輸入信號，電阻R1的另一端電性連接史密特觸發器SCHTRG的輸入端與電容C1的一端，以及電容C1的另一端電性連接低電壓，例如接地電壓GND。當輸入信號VIN有短時脈衝波或其他干擾時，低通濾波電路1透過積分電路的低通濾波特性，並配合史密特觸發器SCHTRG的滯回特性，可以一定程度地將輸入信號VIN之短時脈衝波或其他干擾消除，並藉此產生輸出信號VOUT。

然而，低通濾波電路1缺少了積分電容(即電容C1)之電荷清除機制，所以低通濾波結果對於輸入信號VIN的波型或樣式(pattern)仍有著相當大的依存性，若設計的充放電時間常數(關聯於電阻R1的電阻值與電容C1的電容值)與輸入信號VIN的樣式(pattern)不匹配，有可能無法濾除輸入信號VIN中的短時脈衝波或其他干擾，導致輸出信號VOUT錯誤地轉態。

為了改善上述問題，可以在上述低通濾波電路的架構下添加邏輯控制電路，以定時地將積分電容之電荷清除。此低通濾波電路可以濾除脈寬小於預設過濾脈寬的信號。只是當信號的脈寬非常接近預設過濾脈寬時，由於缺乏適當的仲裁機制，進而造成電容没有正確地放電，所以輸出信號的邊緣反而形成脈寬更小的短時脈衝波。

如圖2所示，輸入信號VIN的脈寬隨時間由大於但接近於預設過濾脈寬PW逐漸減少而更接近預設過濾脈寬PW，而輸出信號VOUT的邊緣便會因為電容没有正確地放電而有短時脈衝波SP。當脈寬越靠近預設過濾脈寬PW時，短時脈衝波SP也越明顯地產生於輸出信號VOUT的邊緣，且此短時脈衝波SP會導致低通濾波電路之後端的負載電路可能會因此操作錯誤。

本發明實施例提供一種無短時脈衝波的低通濾波電路，其包括第一低通濾波單元與第二低通濾波單元。第一低通濾波單元電性連接輸入信號，並包括第一積分電路、第一邏輯電路與第一史密特觸發器，其中第一積分電路電性連接第一邏輯電路與第一史密特觸發器，第一邏輯電路電性連接第一史密特觸發器，第一積分電路用於產生相應於輸入信號之積分結果的第一信號給第一史密特觸發器，第一史密特觸發器用於根據第一信號產生第二信號，以及第一邏輯電路根據輸入信號與第二信號將第一信號的電壓重置為第一重置電壓或第二重置電壓，其中第一重置電壓大於第二重置電壓。第二低通濾波單元電性連接第一低通濾波單元，並包括第二積分電路、第二邏輯電路與第二史密特觸發器，其中第二積分電路電性連接第二邏輯電路與第二史密特觸發器，第二邏輯電路電性連接第二史密特觸發器，第二積分電路用於產生相應於第二信號之積分結果的第三信號給第二史密特觸發器，第二史密特觸發器用於根據第三信號產生第四信號，以及第二邏輯電路根據第四信號將第三信號的電壓重置為第一重置電壓或第二重置電壓。

本發明實施例還提供一種無短時脈衝波的低通濾波電路，其包括第一低通濾波單元與第二低通濾波單元。第一低通濾波單元用於產生相應於輸入信號之積分結果的第一信號，對第一信號進行滯回處理，以產生第二信號，以及根據輸入信號與第二信號將第一信號的電壓重置為第一重置電壓或第二重置電壓，其中第一重置電壓大於第二重置電壓。第二低通濾波單元電性連接第一低通濾波單元，用於產生相應於第二信號之積分結果的第三信號，對第三信號進行滯回處理，以產生第四信號，以及根據第四信號將第三信號的電壓重置為第一重置電壓或第二重置電壓。

本發明實施例更提供一種系統電路，其包括前述的無短時脈衝波的低通濾波電路與負載電路，負載電路電性連接低通濾波電路根據第四信號產生的輸出信號，以進行操作。

綜上所述，本發明實施例提供的無短時脈衝波的低通濾波電路可以在輸入信號的脈寬在靠近低通濾波電路所能夠濾除的預設過濾脈寬時，也不會讓輸出信號產生有短時脈衝波。

為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。

現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。

本發明實施例提供了一種無短時脈衝波的低通濾波電路與使用其的系統電路。此低通濾波電路解決了如圖2之輸入信號的脈寬在接近於低通濾波電路所對應的預設過濾脈寬時，產生的輸出信號會有短時脈衝波的技術問題。換言之，在輸入信號的脈寬接近於低通濾波電路所對應的預設過濾脈寬時，本發明實施例的無短時脈衝波的低通濾波電路產生的輸出信號不會有短時脈衝波，故能確保後端使用低通濾波電路產生之輸出信號的負載電路可以正確地操作。

本發明使用了兩個串接的低通濾波單元來實現上述低通濾波電路，低通濾波單元具有清除積分電容之電荷的機制。在輸入信號的脈寬接近於低通濾波電路所對應的預設過濾脈寬時，雖然第一級之低通濾波單元在對輸入信號進行低通濾波處理後仍會有短時脈衝波，但因為第二級低通濾波單元會再次進行低通濾波，第一級之低通濾波單元所輸出的信號中的短時脈衝波會被濾除，使得第二級低通濾波單元輸出的輸出信號不再具有短時脈衝波。

進一步地，第一級的低通濾波單元用於產生相應於輸入信號之積分結果的第一信號，透過史密特觸發器對第一信號進行滯回處理，並產生第二信號。第一級的低通濾波單元更可以根據輸入信號與第二信號將第一信號的電壓重置為第一重置電壓(通常可以是系統電壓)或第二重置電壓(小於第一重置電壓，通常可以是接地電壓)，以達到清除積分電容之電荷的機制。

第二級的低通濾波單元用於產生相應於第二信號之積分結果的第三信號，並透過史密特觸發器對第三信號進行滯回處理，以產生第四信號。第二級的低通濾波單元更可以根據第四信號將第三信號的電壓重置為第一重置電壓或第二重置電壓，以達到清除積分電容之電荷的機制。第二級的低通濾波單元的第四信號不會因為輸入信號的脈寬接近於低通濾波電路所對應的預設過濾脈寬而產生有短時脈衝波，且第四信號可以直接作為低通濾波電路的輸出信號，或經過延遲與/或反相等處理而作為低通濾波電路的輸出信號。

本發明實施例的系統電路包括上述低通濾波電路與負載電路，負載電路電性連接低通濾波電路，並獲取低通濾波電路的輸出信號，來進行操作。舉例來說，輸入信號為時脈信號，上述第二級的低通濾波單元的第四信號經過延遲後做為輸出信號給負載電路，輸出信號此時為一個無短時脈衝波的時脈信號，故負載電路可以直接使用此輸出信號作為乾淨的時脈信號來進行操作。負載電路可以是更類型的負載電路，舉例來說，可以是微控制器、記憶體控制器或前端通訊電路等，且本發明不以此為限制。另外，輸入信號不限定是時脈信號，也可以是其他類型的信號，且本發明不以輸入信號的類型為限制。

請參照圖3，圖3是本發明實施例的低通濾波電路的電路圖。低通濾波電路3包括兩個彼此電性串接的低通濾波單元31與32，低通濾波單元31與32具有清除積分電容之電荷的機制。輸入信號VIN經過兩個低通濾波單元31與32的低通濾波處理後，低通濾波電路3會產生輸出信號VOUT，而此輸出信號VOUT在輸入信號的脈寬接近於低通濾波電路3所對應的預設過濾脈寬時，也不會因此有短時脈衝波存在。

低通濾波單元31電性連接輸入信號VIN，並包括積分電路311、邏輯電路312與史密特觸發器U5，其中積分電路311電性連接邏輯電路312與史密特觸發器U5，邏輯電路312電性連接史密特觸發器U5。積分電路311用於產生相應於輸入信號VIN之積分結果(於此實施例中，輸入信號VIN經過兩個反相器U1、U2之後，被積分電路311進行積分)的第一信號給史密特觸發器U5。史密特觸發器U5基於本身的滯回特定性根據第一信號產生第二信號。邏輯電路312根據輸入信號VIN與第二信號將第一信號的電壓(即電阻R2與史密特觸發器U5連接點上的電壓)重置為系統電壓VDD或接地電壓GND，例如根據輸入信號VIN經過反相器向U1產生的反相信號與第二信號經過反相器U6產生的反相信號來重置第一信號的電壓。

低通濾波單元32電性連接低通濾波單元31，並包括積分電路321、邏輯電路322與史密特觸發器U8，其中積分電路321電性連接邏輯電路322與史密特觸發器U8，邏輯電路322電性連接史密特觸發器U8。積分電路321用於產生相應於第二信號之積分結果的第三信號VRC給史密特觸發器U8(於此實施例中，第二信號經過兩個反相器U6、U7之後，被積分電路321進行積分)。史密特觸發器U8基於本身的滯回特定性用於根據第三信號VRC產生第四信號。邏輯電路322根據第四信號將第三信號VRC的電壓重置為系統電壓VDD或接地電壓GND，例如根據第四信號經過反相器U9產生的反相信號與第四信號經過反相器U9、U12產生的延遲信號來重置第三信號VRC的電壓。

於此實施例中，積分電路311包括兩個電容與電阻R1，其中一個電容為由P型MOS電晶體MC1實現，而另一個電容則由N型MOS電晶體MC2實現，即P型MOS電晶體MC1與N型MOS電晶體MC2作為電容電晶體使用，但本發明不以電容的實現方式為限制。P型MOS電晶體MC1的源極與汲極電性連接系統電壓VDD，P型MOS電晶體MC1的閘極電性連接N型MOS電晶體MC2的閘極，以及N型MOS電晶體MC2的源極與汲極電性連接接地電壓GND。電阻R2的一端電性連接輸入信號VIN，電阻R2的另一端則電性連接P型MOS電晶體MC1的閘極、N型MOS電晶體MC2的閘極以及史密特觸發器U5，以輸出第一信號給史密特觸發器U5。

邏輯電路312包括邏輯閘與開關，邏輯電路312的邏輯閘於此實施例中以或閘U3及及閘U4實現，以及邏輯電路312的開關於此實施例中以P型MOS電晶體P1、N型MOS電晶體N1實現，然而本發明不以上述實現方式為限制。

或閘U3電性連接輸入信號VIN(輸入信號VIN透過反相器U1產生的反相信號輸入到或閘U3)與史密特觸發器U5(史密特觸發器U5透過反相器U6電性連接或閘U3)，並根據輸入信號VIN與第二信號產生第一控制信號，例如根據輸入信號VIN經過反相器U1的反相信號與第二信號經過反相器U6產生的反相信號來產生第一控制信號。P型MOS電晶體P1的閘極接收第一控制信號，P型MOS電晶體P1的源極接收系統電壓VDD，以及P型MOS電晶體P1的汲極電性連接到史密特觸發器U5與電阻R2的另一端。P型MOS電晶體P1根據第一控制信號可以將第二信號的電壓重置為系統電壓VDD。

及閘U4電性連接輸入信號VIN(輸入信號VIN透過反相器U1產生的反相信號輸入到及閘U4與史密特觸發器U5(史密特觸發器U5透過反相器U6電性連接及閘U4)，並根據輸入信號VIN與第二信號產生第二控制信號，例如根據輸入信號VIN經過反相器U1的反相信號與第二信號經過反相器U6產生的反相信號來產生第二控制信號。N型MOS電晶體N1的閘極接收第二控制信號，N型MOS電晶體N1的源極接收接地電壓GND，以及N型MOS電晶體N1的汲極電性連接到史密特觸發器U5與電阻R2的另一端。N型MOS電晶體N1根據第二控制信號可以將第二信號的電壓重置為接地電壓GND。

在本發明實施例中，低通濾波單元31更可以包括多個反相器U1、U2與U6。反相器U1的輸入端電性連接輸入信號VIN，反相器U1的輸出端電性連接或閘U3、及閘U4與反相器U2的輸入端，反相器U2的輸出端電性連接第一積分電路311的電阻R2的一端，反相器U6的輸入端電性連接史密特觸發器U5，反相器U6的輸出端電性連接或閘U3、及閘U4與低通濾波單元32。

在此請注意，反相器U1、U2與U6的存在可以是非必要的，其僅是針對邏輯電路312的特定設計方式而設置，當邏輯電路312的邏輯閘及開關的類型與連接方式有做更動，反相器U1、U2與U6的至少其中一者可能被移除，或者更多的反相器可能被設置於低通濾波單元31中。

於此實施例中，積分電路321包括兩個電容與電阻R3，其中一個電容為由P型MOS電晶體MC3實現，而另一個電容則由N型MOS電晶體MC4實現，即P型MOS電晶體MC3與N型MOS電晶體MC4作為電容電晶體使用，但本發明不以電容的實現方式為限制。P型MOS電晶體MC3的源極與汲極電性連接系統電壓VDD，P型MOS電晶體MC3的閘極電性連接N型MOS電晶體MC4的閘極，以及N型MOS電晶體MC4的源極與汲極電性連接接地電壓GND。電阻R3的一端電性連接第二信號(第二信號透過反相器U6、U7傳送到電阻R3的一端)，電阻R3的另一端則電性連接P型MOS電晶體MC3的閘極、N型MOS電晶體MC4的閘極以及史密特觸發器U8，以輸出第三信號VRC給史密特觸發器U5。

邏輯電路322包括邏輯閘與開關，邏輯電路322的邏輯閘於此實施例中以或閘U10及及閘U11實現，以及邏輯電路322的開關於此實施例中以P型MOS電晶體P2、N型MOS電晶體N2實現，然而本發明不以上述實現方式為限制。

或閘U10電性連接史密特觸發器U8(史密特觸發器U8透過反相器U9電性連接或閘U10，以及透過反相器U9、U12電性連接或閘U10)，並根第四信號產生第三控制信號VP，例如根據第四信號經過反相器U9的反相信號與第四信號經過反相器U9、U12產生的延遲信號來產生第三控制信號VP。P型MOS電晶體P2的閘極接收第三控制信號VP，P型MOS電晶體P2的源極接收系統電壓VDD，以及P型MOS電晶體P2的汲極電性連接到史密特觸發器U8與電阻R3的另一端。P型MOS電晶體P2根據第三控制信號VP可以將第三信號VRC的電壓重置為系統電壓VDD。

及閘U11電性連接史密特觸發器U8(史密特觸發器U8透過反相器U9電性連接及閘U11，以及透過反相器U9、U12電性連接及閘U11)，並根第四信號產生第四控制信號VN，例如根據第四信號經過反相器U9的反相信號與第四信號經過反相器U9、U12產生的延遲信號來產生第四控制信號VN。N型MOS電晶體N2的閘極接收第四控制信號VN，N型MOS電晶體N2的源極接收接地電壓GND，以及N型MOS電晶體N2的汲極電性連接到史密特觸發器U8與電阻R3的另一端。N型MOS電晶體N2根據第四控制信號VN可以將第三信號VRC的電壓重置為接地電壓GND。

在本發明實施例中，低通濾波單元32更可以包括多個反相器U7、U9與U12。反相器U7的輸入端電性連接低通濾波單元31(電性連接反相器U6的輸出端)，反相器U7的輸出端電性連接電阻R3的一端，反相器U9的輸入端電性連接史密特觸發器U8，反相器U9的輸出端電性連接或閘U10、及閘U11與反相器U12的輸入端，反相器U12的輸出端電性連接或閘U10與及閘U11。輸出信號VOUT則是由的四信號經過反相器U9、U12而產生。

在此請注意，反相器U7、U9與U12的存在可以是非必要的，其僅是針對邏輯電路322的特定設計方式而設置，當邏輯電路312的邏輯閘及開關的類型與連接方式有做更動，反相器U7、U9與U12的至少其中一者可能被移除，或者更多的反相器可能被設置於低通濾波單元32中。

請接著參照本發明圖3及圖4，圖4是本發明實施例的低通濾波電路中之信號的波形圖。在輸入信號VIN的脈寬接近於預設過濾脈寬時，史密特觸發器U5輸出的第二信號可能會有短時脈衝波，但是經過低通濾波單元32再次進行低通濾波後，輸出信號VOUT及反相器U9輸出的反相第四信號VF並不會有短時脈衝波，其原因在於當第二信號有短時脈衝波時，第三信號VRC會忽然地被拉低或拉高，此時或閘U10產生的第三控制信號VP或及閘U11產生的第四控制信號VN會控制開關將第三信號VRC的電壓重置為系統電壓VDD或接地電壓GND，透過此仲裁機制就能夠解決先前技術的低通濾波電路在輸入信號之脈寬靠近預設過濾脈寬時，短時脈衝波會明顯地產生於輸出信號的邊緣的技術問題。

綜合以上所述，本發明實施例提供之無短時脈衝波的低通濾波電路可以達到以下技術效果：(1)即使輸入信號的脈寬接近於低通濾波電路所對應的預設過濾脈寬，輸出信號也不會因此有短時脈衝波；(2)可以做為系統電路中之負載電路的前端電路，可以更有效地解決駭客的電源或時脈短時脈衝波攻擊，且還能夠穩定地提供無短時脈衝波的的輸出電源或輸出時脈給負載電路，以確保負載電路能夠正確地操作。

應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。

1、3:低通濾波電路 31、32:低通濾波單元 311、321:積分電路 312、322:邏輯電路 R1、R2、R3:電阻 C1:電容 SCHTRG、U5、U8:史密特觸發器 VIN:輸入信號 VOUT:輸出信號 PW:預設過濾脈寬 SP:短時脈衝波 VF:反相第四信號 VP:第三控制信號 VN:第四控制信號 VRC:第三信號 U1、U2、U6、U7、U9、U12:反相器 U4、U11:及閘 U3、U10:或閘 P1、P2、MC1、MC3:P型MOS電晶體 N1、N2、MC2、MC4:N型MOS電晶體

提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。

圖1是現有技術的低通濾波電路的電路圖。

圖2是現有技術之具有積分電容之電荷清除機制的低通濾波電路中之信號的波形圖。

圖3是本發明實施例的低通濾波電路的電路圖。

圖4是本發明實施例的低通濾波電路中之信號的波形圖。

3:低通濾波電路

31、32:低通濾波單元

311、321:積分電路

312、322:邏輯電路

R2、R3:電阻

U5、U8:史密特觸發器

VIN:輸入信號

VOUT:輸出信號

VF:反相第四信號

VP:第三控制信號

VN:第四控制信號

VRC:第三信號

U1、U2、U6、U7、U9、U12:反相器

U4、U11:及閘

U3、U10:或閘

P1、P2、MC1、MC3:P型MOS電晶體

N1、N2、MC2、MC4:N型MOS電晶體

Claims

一種無短時脈衝波的低通濾波電路，包括：一第一低通濾波單元，電性連接一輸入信號，並包括一第一積分電路、一第一邏輯電路與一第一史密特觸發器，其中該第一積分電路電性連接該第一邏輯電路與該第一史密特觸發器，該第一邏輯電路電性連接該第一史密特觸發器，該第一積分電路用於產生相應於該輸入信號之一積分結果的一第一信號給該第一史密特觸發器，該第一史密特觸發器用於根據該第一信號產生一第二信號，以及該第一邏輯電路根據該輸入信號與該第二信號將該第一信號的一電壓重置為一第一重置電壓或一第二重置電壓，其中該第一重置電壓大於該第二重置電壓；以及一第二低通濾波單元，電性連接該第一低通濾波單元，並包括一第二積分電路、一第二邏輯電路與一第二史密特觸發器，其中該第二積分電路電性連接該第二邏輯電路與該第二史密特觸發器，該第二邏輯電路電性連接該第二史密特觸發器，該第二積分電路用於產生相應於該第二信號之一積分結果的一第三信號給該第二史密特觸發器，該第二史密特觸發器用於根據該第三信號產生一第四信號，以及該第二邏輯電路根據該第四信號將該第三信號的一電壓重置為該第一重置電壓或該第二重置電壓。
如請求項1所述之無短時脈衝波的低通濾波電路，其中該第一積分電路與該第二積分電路的每一者包括：一第一電容，其一端電性連接該第一重置電壓；一第二電容，其一端與該第一電容的一另一端電性連接，其一另一端電性連接該第二重置電壓；以及一電阻，其一端電性連接該第一電容的該另一端與該第二電容的該一端，其一端電性連接該輸入信號；其中該第一積分電路的該電阻的一另一端電性連接該輸入信號，該第一積分電路的該電阻的該一端電性連接該第一史密特觸發器，以輸出該第一信號給該第一史密特觸發器，該第二積分電路的該電阻的一另一端電性連接該第二信號，以及該第二積分電路的該電阻的該一端電性連接該第二史密特觸發器，以輸出該第三信號給該第二史密特觸發器。
如請求項1所述之無短時脈衝波的低通濾波電路，其中該第一邏輯電路包括：一第一邏輯閘，電性連接該輸入信號與該第一史密特觸發器，根據該輸入信號與該第二信號產生一第一控制信號；一第二邏輯閘，電性連接該輸入信號與該第一史密特觸發器，根據該輸入信號與該第二信號產生一第二控制信號；一第一開關，電性連接該第一重置電壓、該第一積分電路與該第一邏輯閘，根據該第一控制信號將該第二信號的該電壓重置為該第一重置電壓；以及一第二開關，電性連接該第二重置電壓、該第一積分電路與該第二邏輯閘，根據該第二控制信號將該第二信號的該電壓重置為該第二重置電壓。
如請求項3所述之無短時脈衝波的低通濾波電路，其中該第一邏輯閘為一或閘，該第二邏輯閘為一及閘，該第一開關為一P型MOS電晶體，該第二開關為一N型MOS電晶體，且該第一低通濾波單元更包括一第一反相器、一第二反相器與一第三反相器，其中該第一反相器的一輸入端電性連接該輸入信號，該第一反相器的一輸出端電性連接該第一邏輯電路的該第一邏輯閘、該第二邏輯閘與該第二反相器的一輸入端，該第二反相器的一輸出端電性連接該第一積分電路，該第三反相器的一輸入端電性連接該第一史密特觸發器，該第三反相器的一輸出端電性連接該第一邏輯電路的該第一邏輯閘、該第二邏輯閘與該第二低通濾波單元。
如請求項1所述之無短時脈衝波的低通濾波電路，其中該第二邏輯電路包括：一第三邏輯閘，電性連接該第二史密特觸發器，根據該第四信號產生一第三控制信號；一第四邏輯閘，電性連接該第二史密特觸發器，根據該第四信號產生一第四控制信號；一第三開關，電性連接該第一重置電壓、該第二積分電路與該第三邏輯閘，根據該第三控制信號將該第三信號的該電壓重置為該第一重置電壓；以及一第四開關，電性連接該第二重置電壓、該第二積分電路與該第四邏輯閘，根據該第四控制信號將該第三信號的該電壓重置為該第二重置電壓。
如請求項5所述之無短時脈衝波的低通濾波電路，其中該第三邏輯閘為一或閘，該第四邏輯閘為一及閘，該第三開關為一P型MOS電晶體，該第四開關為一N型MOS電晶體，且該第一低通濾波單元更包括一第四反相器、一第五反相器與一第六反相器，該第四反相器的一輸入端電性連接該第一低通濾波單元，該第四反相器的一輸出端電性連接該第二積分電路，該第五反相器的一輸入端電性連接該第二史密特觸發器，該第五反相器的一輸出端電性連接該第二邏輯電路的該第三邏輯閘、該第四邏輯閘與該第六反相器的一輸入端，該第六反相器的一輸出端電性連接該第二邏輯電路的該第三邏輯閘與該第四邏輯閘。
如請求項2所述的無短時脈衝波的低通濾波電路，其中該第一電容為一第一電容電晶體，以及該第二電容為一第二電容電晶體，該第一電容電晶體的一源極與一汲極電性連接該第一重置電壓，該第一電容電晶體的一閘極電性連接該第二電容電晶體的一閘極，以及該第二電容電晶體的一源極與一汲極電性連接該第二重置電壓，其中該第一電容電晶體為一P型MOS電晶體，且該第二電容電晶體為一N型MOS電晶體。
如請求項1所述的無短時脈衝波的低通濾波電路，其中該輸入信號為一第一時脈信號，該低通濾波電路的一輸出信號為一第二時脈信號，該第一重置電壓為一系統電壓，以及該第二重置電壓為一接地電壓。
一種無短時脈衝波的低通濾波電路，包括：一第一低通濾波單元，用於產生相應於一輸入信號之一積分結果的一第一信號，對該第一信號進行滯回處理，以產生一第二信號，以及根據該輸入信號與該第二信號將該第一信號的一電壓重置為一第一重置電壓或一第二重置電壓，其中該第一重置電壓大於該第二重置電壓；以及一第二低通濾波單元，電性連接該第一低通濾波單元，用於產生相應於該第二信號之一積分結果的一第三信號，對該第三信號進行滯回處理，以產生一第四信號，以及根據該第四信號將該第三信號的一電壓重置為該第一重置電壓或該第二重置電壓。
一種系統電路，包括：如請求項1-9其中一項所述的無短時脈衝波的低通濾波電路，其中該低通濾波電路用於根據該第四信號產生一輸出信號；以及一負載電路，電性連接該輸出信號，以進行操作。