TWI785773B

TWI785773B - 三維記憶體裝置及其三態內容可定址記憶胞

Info

Publication number: TWI785773B
Application number: TW110132543A
Authority: TW
Inventors: 許柏凱; 葉騰豪; 呂函庭
Original assignee: 旺宏電子股份有限公司
Priority date: 2021-09-02
Filing date: 2021-09-02
Publication date: 2022-12-01
Also published as: TW202312170A

Abstract

一種三維記憶體裝置及其三態內容可定址記憶胞被提出。三態內容可定址記憶胞包括第一記憶胞、第二記憶胞、第一搜尋開關以及第二搜尋開關。第一記憶胞設置在第一及式快閃記憶胞行中。第二記憶胞設置在第二及式快閃記憶胞行中。第一搜尋開關耦接在第一及式快閃記憶胞行對應的第一位元線以及匹配線間，第一搜尋開關受控於第一搜尋信號以被導通或斷開。第二搜尋開關耦接在第二及式快閃記憶胞行對應的第二位元線以及匹配線間，第二搜尋開關受控於第二搜尋信號以被導通或斷開。

Description

三維記憶體裝置及其三態內容可定址記憶胞

本發明是有關於一種三維記憶體裝置及其三態內容可定址記憶胞，且特別是有關於一種在搜尋動作中，可更節省功耗的三維記憶體裝置及其三態內容可定址記憶胞。

在電子裝置中，為了提供高表現度的查找表，高密度以及高速度的三態內容可定址記憶胞成為一種重要的架構。

利用非揮發性記憶體來建構三態內容可定址記憶胞是一種常見的選擇。然而，非揮發性記憶體的電氣特性，例如位元錯誤率，是一個需要考慮的重要參數。

習知技術領域中，常見利用反或（NOR）型快閃記憶體來建構三態內容可定址記憶胞。然而，受限於反或型快閃記憶體的電路架構，利用反或型快閃記憶體設置具有足夠高密度的三態內容可定址記憶胞列，有一定的難度。

本發明提供一種三維記憶體裝置及其三態內容可定址記憶胞，可降低搜尋動作時所需要的功率消耗。

本發明的三態內容可定址記憶胞包括第一記憶胞、第二記憶胞、第一搜尋開關以及第二搜尋開關。第一記憶胞設置在第一及式快閃記憶胞行中。第二記憶胞設置在第二及式快閃記憶胞行中。第一搜尋開關耦接在第一及式快閃記憶胞行對應的第一位元線以及匹配線間，第一搜尋開關受控於第一搜尋信號以被導通或斷開。第二搜尋開關耦接在第二及式快閃記憶胞行對應的第二位元線以及匹配線間，第二搜尋開關受控於第二搜尋信號以被導通或斷開。

本發明的三維記憶體裝置包括及式快閃記憶庫以及至少一三態內容可定址記憶胞。及式快閃記憶庫包括至少一記憶胞陣列區塊。三態內容可定址記憶胞包括第一記憶胞、第二記憶胞、第一搜尋開關以及第二搜尋開關。第一記憶胞設置在第一及式快閃記憶胞行中。第二記憶胞設置在第二及式快閃記憶胞行中。第一搜尋開關耦接在第一及式快閃記憶胞行對應的第一位元線以及匹配線間，第一搜尋開關受控於第一搜尋信號以被導通或斷開。第二搜尋開關耦接在第二及式快閃記憶胞行對應的第二位元線以及匹配線間，第二搜尋開關受控於第二搜尋信號以被導通或斷開。

基於上述，本發明透過使三維記憶體裝置中，不同的及式快閃記憶胞行中的兩個記憶胞相互結合，搭配對應的位元線開關以形成三態內容可定址記憶胞。其中，位元線開關用以作為搜尋開關，可降低搜尋動作中，三態內容可定址記憶胞所需要的功率消耗。並且，透過位元線開關來做為搜尋開關，不但可節省佈局面積上，還可提升可靠度，有效提升三態內容可定址記憶胞的整體效能。

請參照圖1，圖1繪示本發明一實施例的三態內容可定址記憶胞的示意圖。三態內容可定址記憶胞100設置在一及式（AND type）快閃記憶裝置中。三態內容可定址記憶胞100包括記憶胞MC1、MC2、搜尋開關BLT1、BLT2以及源極線開關SLT1以及SLT2。在本實施例中，搜尋開關BLT1、BLT2以及源極線開關SLT1以及SLT2皆可應用電晶體來建構，例如為N型電晶體。記憶胞MC1、MC2則可以為快閃記憶胞。

記憶胞MC1、MC2分別被設置在不相同的及式快閃記憶胞行110以及120中。搜尋開關BLT1耦接在及式快閃記憶胞行110對應的位元線LBL1以及匹配線ML間。搜尋開關BLT2則耦接在及式快閃記憶胞行120對應的位元線LBL2以及匹配線ML間。在本實施例中，搜尋開關BLT1以及BLT2為及式快閃記憶裝置的位元線開關（bit line switch），匹配線ML則可以為一共同位元線（global bit line）。搜尋開關BLT1受控於搜尋信號SL以被導通或斷開，搜尋開關BLT2則受控於搜尋信號SLB以被導通或斷開。其中，基於不同的搜尋狀況，搜尋信號SL以及SLB可以為不同的電壓組合。例如，當進行第一邏輯狀態（例如為邏輯1）的搜尋動作時，搜尋信號SL以及SLB可以分別為邏輯高電壓以及邏輯低電壓；當進行第二邏輯狀態（例如為邏輯0）的搜尋動作時，搜尋信號SL以及SLB可以分別為邏輯低電壓以及邏輯高電壓；當進行第三邏輯狀態（例如為不在乎（don’t care））的搜尋動作時，搜尋信號SL以及SLB可以皆為邏輯低電壓。

在另一方面，源極線開關SLT1耦接在及式快閃記憶胞行110對應的源極線LSL1以及參考接地電壓VSS間。源極線開關SLT2則耦接在及式快閃記憶胞行120對應的源極線LSL2以及參考接地電壓VSS間。源極線開關SLT1、SLT2分別受控於控制信號CT1、CT2。當三態內容可定址記憶胞100的搜尋動作進行時，源極線開關SLT1、SLT2可根據控制信號CT1、CT2而被導通。其中，源極線開關SLT1、SLT2可耦接至共同源極線（common source line），並透過共同源極線以接收參考接地電壓VSS。

在本實施例中，記憶胞MC1、MC2耦接至相同的字元線WL0。在本發明其他實施例中，記憶胞MC1、MC2也可分別耦接至不相同的字元線，沒有一定的限制。

以下請參照圖2，圖2繪示本發明圖1實施例的三態內容可定址記憶胞100的等效電路示意圖。在搜尋動作被執行時，基於源極線開關SLT1、SLT2皆被導通，記憶胞MC1、MC2的一端可接收參考接地電壓VSS。記憶胞MC1、MC2的另一端則分別耦接至搜尋開關BLT1、BLT2。搜尋開關BLT1、BLT2則耦接在記憶胞MC1、MC2與匹配線ML間。其中，搜尋開關BLT1、BLT2分別受控於搜尋信號SL以及SLB。

關於搜尋動作的細部動作，請參照圖3A至圖5C，圖3A至圖5C分別繪示本發明實施例的三態內容可定址記憶胞的搜尋動作的實施方式的示意圖。在圖3A至圖3C中，三態內容可定址記憶胞300記錄為第一邏輯狀態的資料，其中的記憶胞MC1為被程式化（program）的狀態，而記憶胞MC2則為被抹除（Erase）的狀態。當第一邏輯狀態的搜尋動作進行前的一初始時間區間中，匹配線ML上的匹配信號可以被預充電至一參考電壓，其中參考電壓大於參考接地電壓VSS。

在圖3A中，當第一邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯高電壓，搜尋信號SLB為邏輯低電壓。此時，基於記憶胞MC1為被截止的狀態，且搜尋開關BLT2也為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在有導通的路徑，因此，匹配線ML上的匹配信號實質上可維持在參考電壓的準位上不改變。此時，可以判定第一邏輯狀態的搜尋動作的搜尋結果為匹配（match）。

在圖3B中，當第二邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯低電壓，搜尋信號SLB為邏輯高電壓。此時，基於記憶胞MC2以及搜尋開關BLT2皆為被導通的狀態，記憶胞MC2以及搜尋開關BLT2形成在匹配線ML與參考接地電壓VSS間的一導通路徑。也因此，匹配線ML上的匹配信號可下降至等於參考接地電壓VSS。此時，可以判定第二邏輯狀態的搜尋動作的搜尋結果為不匹配（un-match）。

在圖3C中，當第三邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯低電壓，搜尋信號SLB也為邏輯低電壓。此時，基於記憶胞MC1、搜尋開關BLT2以及BLT1皆為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在有導通的路徑，因此，匹配線ML上的匹配信號實質上可維持在參考電壓的準位上不改變。此時，可以判定第三邏輯狀態的搜尋動作的搜尋結果為匹配。

在圖4A至圖4C中，三態內容可定址記憶胞400記錄為第二邏輯狀態的資料，其中的記憶胞MC2為被程式化的狀態，而記憶胞MC1則為被抹除的狀態。當第一邏輯狀態的搜尋動作進行前的一初始時間區間中，匹配線ML上的匹配信號可以被預充電至一參考電壓。其中，參考電壓大於參考接地電壓VSS。

在圖4A中，當第一邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯高電壓，搜尋信號SLB為邏輯低電壓。此時，基於記憶胞MC1以及搜尋開關BLT1皆為被導通的狀態，記憶胞MC1以及搜尋開關BLT1形成在匹配線ML與參考接地電壓VSS間的一導通路徑。也因此，匹配線ML上的匹配信號可下降至等於參考接地電壓VSS。此時，可以判定第二邏輯狀態的搜尋動作的搜尋結果為不匹配。

在圖4B中，當第二邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯低電壓，搜尋信號SLB為邏輯高電壓。此時，基於記憶胞MC2以及搜尋開關BLT1皆為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在導通路徑。也因此，匹配線ML上的匹配信號可維持等於參考電壓而不改變。此時，可以判定第二邏輯狀態的搜尋動作的搜尋結果為匹配。

在圖4C中，當第三邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯低電壓，搜尋信號SLB也為邏輯低電壓。此時，基於記憶胞MC2、搜尋開關BLT2以及BLT1皆為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在有導通的路徑，因此，匹配線ML上的匹配信號實質上可維持在參考電壓的準位上不改變。此時，可以判定第三邏輯狀態的搜尋動作的搜尋結果為匹配。

在圖5A至圖5C中，三態內容可定址記憶胞500記錄為第三邏輯狀態的資料，其中的記憶胞MC1、MC2均為被程式化的狀態。當第三邏輯狀態的搜尋動作進行前的一初始時間區間中，匹配線ML上的匹配信號可以被預充電至一參考電壓，其中參考電壓大於參考接地電壓VSS。

在圖5A中，當第一邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯高電壓，搜尋信號SLB為邏輯低電壓。此時，基於記憶胞MC1、MC2均為被截止的狀態，且搜尋開關BLT2也為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在有導通的路徑，因此，匹配線ML上的匹配信號實質上可維持在參考電壓的準位上不改變。此時，可以判定第一邏輯狀態的搜尋動作的搜尋結果為匹配。

在圖5B中，當第二邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯低電壓，搜尋信號SLB為邏輯高電壓。此時，基於記憶胞MC1、MC2以及搜尋開關BLT1皆為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在有導通的路徑，因此，匹配線ML上的匹配信號實質上可維持在參考電壓的準位上不改變。此時，可以判定第三邏輯狀態的搜尋動作的搜尋結果為匹配。

在圖5C中，當第三邏輯狀態的搜尋動作進行時，搜尋信號SL為邏輯低電壓，搜尋信號SLB也為邏輯低電壓。此時，基於記憶胞MC1、MC2、搜尋開關BLT2以及BLT1皆為被截止的狀態，匹配線ML與參考接地電壓VSS間不存在有導通的路徑，因此，匹配線ML上的匹配信號實質上可維持在參考電壓的準位上不改變。此時，可以判定第三邏輯狀態的搜尋動作的搜尋結果為匹配。

值得一提的，在圖3A至圖5C的實施方式中，第一邏輯狀態與第二邏輯狀態互補，第三邏輯狀態為不在乎。細節上，第一邏輯狀態可以為邏輯1（或邏輯0），第二邏輯狀態可以為邏輯0（或邏輯1）。

此外，在本發明其他實施例中，在各種狀態的搜尋動作中，搜尋信號SL、SLB的電壓值的設定可以與上述說明不相同。其中。在本發明其他實施例，第一邏輯狀態的搜尋動作中，搜尋信號SL、SLB可以分別為邏輯低電壓以及邏輯高電壓；在第二邏輯狀態的搜尋動作中，搜尋信號SL、SLB則可以分別為邏輯高電壓以及邏輯低電壓；在第三邏輯狀態的搜尋動作中，搜尋信號SL、SLB則可以分別為邏輯高電壓。另外，當三態內容可定址記憶胞記錄為第三邏輯狀態的資料時，記憶胞MC1、MC2均為被抹除的狀態。在這樣的條件下，在邏輯狀態的搜尋動作中，當匹配線ML上的匹配信號維持等於參考電壓時，表示搜尋結果為不匹配；而當匹配線ML上的匹配信號下降至參考接地電壓時，表示搜尋結果為匹配。

以下請參照圖6A以及圖6B，圖6A以及圖6B繪示本發明實施例的三維記憶體裝置及三態內容可定址記憶胞的搜尋開關的配置方式的不同實施方式的示意圖。在圖6A中，三維記憶體裝置600具有一記憶庫（bank），且記憶庫中包括多個記憶胞陣列區塊（tile）TL1、TL2。記憶胞陣列區塊TL1、TL2分別具有對應的位元線開關區610、620。位元線開關區610中具有位元線開關BLT5~BLT8，位元線開關區620中則具有位元線開關BLT1~BLT4。

其中，三維記憶體裝置600中可設定一個或多個三態內容可定址記憶胞。在本實施例中，對應其中的一三態內容可定址記憶胞，位元線開關BLT1、BLT2可以做為三態內容可定址記憶胞的二搜尋開關。也就是說，對應同一三態內容可定址記憶胞的二搜尋開關可以設置在相同的記憶胞陣列區塊TL2中。其中，位元線開關BLT1、BLT2分別受控於搜尋信號SL以及SLB。

值得一提的，在本實施例中，位元線開關BLT1~BLT4以及位元線開關BLT5~BLT8可共同耦接至共同位元線GBL。

在圖6B中，對應一三態內容可定址記憶胞的二搜尋開關則可以為位元線開關BLT1以及BLT5。也就是說，對應同一三態內容可定址記憶胞的二搜尋開關也可以分別設置在不相同的記憶胞陣列區塊TL1以及TL2中。其中，位元線開關BLT1、BLT5分別受控於搜尋信號SL以及SLB。

以下請參照圖7，圖7繪示本發明實施例的三維記憶體裝置及三態內容可定址記憶胞的配置方式的不同實施方式的示意圖。在圖7中，三維記憶體裝置700具有一記憶庫（bank），且記憶庫中包括多個記憶胞陣列區塊（tile）TL1、TL2。記憶胞陣列區塊TL1、TL2分別具有對應的位元線開關區710、720。位元線開關區710中具有位元線開關BLT51~BLT81以及BLT52~BLT82，位元線開關區720中則具有位元線開關BLT11~BLT41以及BLT12~BLT42。

本實施例中，三維記憶體裝置700中可設置多個三態內容可定址記憶胞。其中，第一個三態內容可定址記憶胞包括記憶胞MC1以及MC2。記憶胞MC1以及MC2設置在相同的記憶胞陣列區塊TL2中。並且，記憶胞MC1以及MC2成對的排列在相鄰的二記憶胞行上。對應記憶胞MC1以及MC2，位元線開關BT21以及BT31可以做為搜尋開關。位元線開關BT21以及BT31共同耦接至共同位元線GBL。其中，共同位元線GBL可作為三態內容可定址記憶胞的匹配線。

另外，第二個三態內容可定址記憶胞包括記憶胞MC3以及MC4。記憶胞MC3以及MC4分別配置在不同的記憶胞陣列區塊TL1、TL2中。對應記憶胞MC3以及MC4，位元線開關BT12以及BT52可以做為搜尋開關。值得注意的，位元線開關BT12以及BT52共同耦接至共同位元線GBL，其中，共同位元線GBL可作為此三態內容可定址記憶胞的匹配線。

值得一提的，在本發明實施例中，三維記憶體裝置中可以設置一個至多個三態內容可定址記憶胞。三維記憶體裝置可具有多個記憶胞陣列區塊。而多個的三態內容可定址記憶胞可以全部設置在單一個記憶胞陣列區塊中；或者，也可以散佈在多個不同的記憶胞陣列區塊中，沒有一定的限制。

綜上所述，本發明的三態內容可定址記憶胞設置在及式快閃記憶體裝置中。透過利用位元線開關以作為搜尋開關，並利用共同位元線以作為匹配線。如此一來，搜尋開關所接收的搜尋信號的電壓，可以小於對應的字元線上的電壓，可節省所需的功率消耗。另外，單一位元線開關可利用單一電晶體來建構。並且，在不需要提升搜尋信號的電壓的前提下，可免除電壓偏移（level shifter）電路的設置，有效減低電路面積。另外，在搜尋動作中，搜尋開關至多提供一個電流路徑以通過對應的位元線，有效提升電路的可靠度。

100、300、400、500:三態內容可定址記憶胞 110、120:及式快閃記憶胞行 600、700:三維記憶體裝置 610、620、710、720:位元線開關區 BLT1、BLT2:搜尋開關/位元線開關 BLT3~BLT8、BLT51~BLT81、BLT52~BLT82:位元線開關 CT1、CT2:控制信號 GBL:共同位元線 LBL1、LBL2:位元線 LSL1、LSL2:源極線 MC1、MC2:記憶胞 ML:匹配線 SL、SLB:搜尋信號 SLT1、SLT2:源極線開關 TL1、TL2:記憶胞陣列區塊 VSS:參考接地電壓 WL0:字元線

圖1繪示本發明一實施例的三態內容可定址記憶胞的示意圖。圖2繪示本發明圖1實施例的三態內容可定址記憶胞100的等效電路示意圖。圖3A至圖5C分別繪示本發明實施例的三態內容可定址記憶胞的搜尋動作的實施方式的示意圖。圖6A以及圖6B繪示本發明實施例的三維記憶體裝置及三態內容可定址記憶胞的搜尋開關的配置方式的不同實施方式的示意圖。圖7繪示本發明實施例的三維記憶體裝置及三態內容可定址記憶胞的配置方式的不同實施方式的示意圖。

100:三態內容可定址記憶胞

110、120:及式快閃記憶胞行

BLT1、BLT2:搜尋開關

CT1、CT2:控制信號

LBL1、LBL2:位元線

LSL1、LSL2:源極線

MC1、MC2:記憶胞

ML:匹配線

SL、SLB:搜尋信號

SLT1、SLT2:源極線開關

VSS:參考接地電壓

WL0:字元線

Claims

一種三態內容可定址記憶胞，包括：一第一記憶胞，設置在一第一及式快閃記憶胞行中；一第二記憶胞，設置在一第二及式快閃記憶胞行中；一第一搜尋開關，耦接在該第一及式快閃記憶胞行對應的一第一位元線以及一匹配線間，該第一搜尋開關受控於一第一搜尋信號以被導通或斷開；以及一第二搜尋開關，耦接在該第二及式快閃記憶胞行對應的一第二位元線以及該匹配線間，該第二搜尋開關受控於一第二搜尋信號以被導通或斷開。
如請求項1所述的三態內容可定址記憶胞，更包括：一第一源極線開關，耦接在該第一及式快閃記憶胞行對應的一第一源極線以及一參考接地電壓間，該第一源極線開關受控於一控制信號以被導通或斷開；以及一第二源極線開關，耦接在該第二及式快閃記憶胞行對應的一第二源極線以及該參考接地電壓間，該第二源極線開關受控於該控制信號以被導通或斷開。
如請求項1所述的三態內容可定址記憶胞，其中該第一記憶胞該第二記憶胞耦接至相同的字元線，或分別耦接至不相同的二字元線。
如請求項1所述的三態內容可定址記憶胞，其中該第一搜尋開關包括：一第一電晶體，該第一電晶體的第一端耦接至該第一位元線，該第一電晶體的第二端耦接至該匹配線，該第一電晶體的控制端接收至該第一搜尋信號，其中該第二搜尋開關包括：一第二電晶體，該第二電晶體的第一端耦接至該第二位元線，該第二電晶體的第二端耦接至該匹配線，該第二電晶體的控制端接收至該第二搜尋信號。
如請求項1所述的三態內容可定址記憶胞，其中在一搜尋動作進行的一初始時間區間中，該匹配線上的一匹配信號被預充電至一參考電壓。
如請求項1所述的三態內容可定址記憶胞，其中該匹配線為一及式快閃記憶庫的共同位元線。
一種三維記憶體裝置，包括：一及式快閃記憶庫，包括至少一記憶胞陣列區塊；以及至少一三態內容可定址記憶胞，包括：一第一記憶胞，設置在一第一及式快閃記憶胞行中；一第二記憶胞，設置在一第二及式快閃記憶胞行中；一第一搜尋開關，耦接在該第一及式快閃記憶胞行對應的一第一位元線以及一匹配線間，該第一搜尋開關受控於一第一搜尋信號以被導通或斷開；以及一第二搜尋開關，耦接在該第二及式快閃記憶胞行對應的一第二位元線以及該匹配線間，該第二搜尋開關受控於一第二搜尋信號以被導通或斷開。
如請求項7所述的三維記憶體裝置，其中該第一及式快閃記憶胞行以及該第二及式快閃記憶胞行位在相同的一第一記憶胞陣列區塊中，或者，該第一及式快閃記憶胞行以及該第二及式快閃記憶胞行分別位在不相同的一第一記憶胞陣列區塊以及一第二記憶胞陣列區塊中。
如請求項7所述的三維記憶體裝置，其中該第一搜尋開關以及該第二搜尋開關設置在相同的該第一記憶胞陣列區塊中，或分別設置在不相同的該第一記憶胞陣列區塊以及該第二記憶胞陣列區塊中。
如請求項7所述的三維記憶體裝置，其中該至少一三態內容可定址記憶胞更包括：一第一源極線開關，耦接在該第一及式快閃記憶胞行對應的一第一源極線以及一參考接地電壓間，該第一源極線開關受控於一控制信號以被導通或斷開；以及一第二源極線開關，耦接在該第二及式快閃記憶胞行對應的一第二源極線以及該參考接地電壓間，該第二源極線開關受控於該控制信號以被導通或斷開。