TWI785551B - 基板結構及用於製造半導體封裝之方法 - Google Patents

Abstract

本發明提供一種基板結構及一種用於製造一半導體封裝之方法。該基板結構包括一第一下部結構及一第二下部結構。該第一下部結構安置於圍繞與一晶片附著區域相對之一底部區域的一第一下部區中。一第一下部佔據比率定義為以仰視觀之該第一下部結構之面積與以仰視觀之整個第一下部區之面積的比率。該第二下部結構安置於圍繞該第一下部區之一第二下部區中。一第二下部佔據比率定義為以仰視觀之該第二下部結構之面積與以仰視觀之整個第二下部區之面積的比率。該第二下部佔據比率大於該第一下部佔據比率。

Description

基板結構及用於製造半導體封裝之方法

本發明大體而言係關於一種基板結構及一種用於製造半導體封裝之方法，且係關於一種具有較小翹曲之基板結構及一種使用該基板結構來製造半導體封裝之方法。

半導體產業中之設計趨向包括半導體產品之重量減小及小型化。然而，用於重量減小及小型化之技術可能導致製造問題。舉例而言，較薄的半導體基板由於較大翹曲而難以處理(handle)。因此，該半導體產品之良率較低。因此，在製造過程期間減小半導體基板之翹曲為至關重要之問題。

根據本發明之一態樣，一種基板結構包括一第一下部結構及一第二下部結構。該第一下部結構安置於圍繞與一晶片附著區域相對之一底部區域的一第一下部區中。一第一下部佔據比率定義為以仰視觀之該第一下部結構之面積與以仰視觀之整個第一下部區之面積的比率。該第二下部結構安置於圍繞該第一下部區之一第二下部區中。一第二下部佔據比率定義為以仰視觀之該第二下部結構之面積與以仰視觀之整個第二下部區之面積的比率。該第二下部佔據比率大於該第一下部佔據比率。

根據本發明之一態樣，一種基板結構包括一第一下部結構及一第二下部結構。該第一下部結構安置於圍繞與一晶片附著區域相對之一底部區域的一第一下部區中。該第二下部結構安置於圍繞該第一下部區之一第二下部區中。該第二下部區之一寬度大於該第一下部區之一寬度。一第二下部佔據比率定義為以仰視觀之該第二下部結構之面積與以仰視觀之整個第二下部區之面積的比率。該第二下部佔據比率大於80%。

根據本發明之另一態樣，一種用於製造一半導體封裝之方法包括：(a)提供一基板結構，其中該基板結構包括一晶片附著區域、與該晶片附著區域相對之一底部區域、圍繞該底部區域之一下部板邊、一第一下部結構及一第二下部結構，其中該第一下部結構安置於該下部板邊之一第一下部區中，一第一下部佔據比率定義為以仰視觀之該第一下部結構之面積與以仰視觀之整個第一下部區之面積的比率，該第二下部結構安置於圍繞該第一下部區之一第二下部區中，一第二下部佔據比率定義為以仰視觀之該第二下部結構之面積與以仰視觀之整個第二下部區之面積的比率，且該第二下部佔據比率大於該第一下部佔據比率；(b)將至少一個半導體晶片附著至該晶片附著區域；及(c)形成一封裝體以覆蓋該至少一個半導體晶片。

以下發明提供用於實施所提供主題之不同特徵的許多不同實施例或實例。下文描述組件及配置之具體實例。當然，此等組件及配置僅為實例且並不意欲為限制性的。在本發明中，在以下描述中提及第一特徵形成於第二特徵上方或上可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可在第一特徵與第二特徵之間形成，使得第一特徵與第二特徵可不直接接觸之實施例。另外，本發明可在各種實例中重複參考標號及/或字母。此重複係出於簡單及清楚之目的，且本身並不規定所論述之各種實施例及/或組態之間的關係。

下文詳細地論述本發明之實施例。然而，應瞭解，本發明提供可在各種各樣具體情境中體現之許多可適用的概念。所論述之具體實施例僅為說明性的且並不限制本發明之範疇。

圖1說明根據本發明之一些實施例的基板結構1之俯視圖。圖2說明沿圖1中之區「A」中的線2-2截取之放大剖面圖。基板結構1包括主體10、晶片附著區域(chip attach area)2、上部板邊(side rail) 3、上部金屬層16、底部佈線區域(layout area) 2a、下部板邊6、下部金屬層17、上部阻焊層13、下部阻焊層15、複數個導孔(conductive vias) 18及複數個定位孔洞103。如圖1中所展示，基板結構1可為條狀類型基板(strip type substrate)；然而，在其他實施例中，基板結構1可為面板類型基板(panel type substrate)。

主體10之材料可為介電材料，其可包括玻璃加強環氧樹脂材料(諸如FR4)、雙馬來亞醯胺三嗪(bismaleimide triazine, BT)、環氧樹脂、矽、印刷電路板(printed circuit board, PCB)材料、玻璃、陶瓷或光可成像介電(photoimageable dielectric, PID)材料。主體10具有上表面101及與上表面101相對之下表面102。主體10之上表面101包括晶片附著區域2及圍繞晶片附著區域2之上部板邊3。上部板邊3可包括圍繞晶片附著區域2之第一區31，及圍繞第一區31之第二區32。在第二區32與第一區31之間可具有第二邊界線30。在一實施例中，第二邊界線30可為假想的切割線。應注意的是，在一些實施例中，第二邊界線30可為實線，亦即，其可為實際的邊界。

上部金屬層16鄰近於主體10之上表面101，且為一圖案化金屬層，其包括位於晶片附著區域2中之上部電路層12、位於第一區31中之第一結構4 (例如：上應力釋放結構(upper stress relief structure))及位於第二區32中之第二結構5 (例如：上加強結構(upper reinforcing structure))。在一些實施例中，上部電路層12、第一結構4 (例如：上應力釋放結構)及第二結構5 (例如：上加強結構)位於同一層，且同時形成於一製程階段。上部金屬層16 (包括：上部電路層12、第一結構4 (例如：上應力釋放結構)及第二結構5 (例如：上加強結構))之材料可包括金屬材料，諸如銅、金、鋁或其他適合之金屬。在一實施例中，上部金屬層16可為最頂部金屬層，且一或多個金屬層可存在位於上部金屬層16之下且嵌入於主體10中。

主體10之下表面102包括底部佈線區域2a及圍繞底部佈線區域2a之下部板邊6。下部板邊6可包括圍繞底部佈線區域2a之第三區61，及圍繞第三區61之第四區62。下部金屬層17鄰近於主體10之下表面102，且為一圖案化金屬層，其包括位於底部佈線區域2a中之下部電路層14、位於第三區61中之第三結構7 (例如：下應力釋放結構)及位於第四區62中之第四結構8 (例如：下加強結構)。在一些實施例中，下部電路層14、第三結構7 (例如：下應力釋放結構)及第四結構8 (例如：下加強結構)位於同一層，且同時形成於一製程階段。下部金屬層17 (包括：下部電路層14、第三結構7 (例如：下應力釋放結構)及第四結構8 (例如：下加強結構))之材料可包括金屬材料，諸如銅、金、鋁或其他適合之金屬。在一實施例中，下部金屬層17可為最底部金屬層，且一或多個金屬層可存在位於下部金屬層17上方且嵌入於主體10中。

導孔18可貫穿主體10。因此，上部電路層12經由導孔18電連接至下部電路層14。

晶片附著區域2用於供至少一個半導體晶片92 (圖32)安置於其上。如圖1中所展示，晶片附著區域2包括複數個單位區域(unit areas) 21。舉例而言，2*8=16個單位區域21。單位區域21中之每一者由彼此交叉之複數個第一邊界線20所界定，且為至少一個半導體晶片92 (圖32)所安置之位置。在一實施例中，第一邊界線20可為假想的切割線。應注意的是，在一些實施例中，第一邊界線20可為實線，亦即，其可為實際的邊界。此外，在後續模封製程(molding process)之後，可沿第一邊界線20執行分割製程(dicing process)(或單體化製程(singulation process))，使得單位區域21中之每一者保留於每一最終成品(亦即，半導體封裝9 (圖28))中。

上部阻焊層13位於主體10之上表面101上以覆蓋上部金屬層16之至少一部分。下部阻焊層15位於主體10之下表面102上以覆蓋下部金屬層17之至少一部分。定位孔洞103貫穿基板結構1且用以供定位銷插入其中。因此，在後續製造過程期間確保基板結構1之位置。

圖3說明圖1之基板結構1之俯視圖，其中出於清楚說明之目的省略上部阻焊層13及下部阻焊層15。如圖3中所展示，上部電路層12可位於單位區域21中之每一者中，第一結構4 (例如：上應力釋放結構)可位於第一區31中，且第二結構5 (例如：上加強結構)可位於第二區32中。因此，第一結構4 (例如：上應力釋放結構)圍繞晶片附著區域2，且第二結構5 (例如：上加強結構)圍繞第一結構4 (例如：上應力釋放結構)。第一結構4 (例如：上應力釋放結構)位於晶片附著區域2與第二結構5 (例如：上加強結構)之間。

圖4說明圖3中之區「B」之放大圖。圖5說明沿圖4中之線5-5截取之放大剖面圖。上部電路層12可包括複數個導電跡線(conductive traces) 121、複數個導電襯墊(conductive pads) 122及複數個導電指(conductive fingers) 123。在一些實施例中，位於所有單位區域21中之上部電路層12之佈線(layout)可彼此相同。在一實施例中，導電指123可具有上表面處理(surface finish)層191，諸如電鍍金層或錫鍍層。可以理解的是，可省略上表面處理層191。上部電路層12之材料包括金屬材料，上應力釋放結構包括金屬材料，且上加強結構之材料包括金屬材料。類似地，下部電路層14可包括複數個導電跡線141、複數個導電襯墊142及複數個外部連接器143 (例如：球襯墊(ball pads))。在一實施例中，外部連接器143可具有下表面處理層192，諸如電鍍金層或錫鍍層。下部電路層14之材料可與上部電路層12之材料相同。

第一結構4 (例如：上應力釋放結構)可實體地連接至第二結構5 (例如：上加強結構)。替代性地，第一結構4 (例如：上應力釋放結構)可與第二結構5 (例如：上加強結構)實體上分開。第一結構4 (例如：上應力釋放結構)與第二結構5 (例如：上加強結構)可具有不同功能。舉例而言，第一結構4 (例如：上應力釋放結構)可用於釋放基板結構1之應力以便減小基板結構1中之殘餘應力。亦即，第一結構4 (例如：上應力釋放結構)之應力釋放能力大於第二結構5 (例如：上加強結構)之應力釋放能力。另外，第二結構5 (例如：上加強結構)可用於提供剛性及硬度以抵抗基板結構1之變形。亦即，第二結構5 (例如：上加強結構)之結構強度大於第一結構4 (例如：上應力釋放結構)之結構強度。上述兩個功能可在製造過程期間減小基板結構1之翹曲。

第一結構4 (例如：上應力釋放結構)之圖案可與第二結構5 (例如：上加強結構)之圖案相同或不同。如圖4中所展示，第一結構4 (例如：上應力釋放結構)之圖案以俯視觀之呈網形狀。在一實施例中，第一結構4 (例如：上應力釋放結構)包括複數個條帶(strips) 40，其彼此交叉以形成網形狀。條帶40中之每一者之寬度W ₄可為約0.1公釐(mm)至約0.7 mm。兩個相鄰條帶40之間的間隙G可為約0.4 mm至約2.0 mm。由於第一結構4 (例如：上應力釋放結構)之圖案可呈柵格形狀，且條帶40並未與基板結構1之邊緣11平行，故基板結構1中之大部分應力可容易地經由第一結構4 (例如：上應力釋放結構)釋放。如圖4中所展示，條帶40界定複數個空孔洞43，其沿兩個方向(例如：第一方向41及第二方向42)配置。該兩個方向(例如：第一方向41及第二方向42)既不垂直於基板結構1之邊緣11亦不與該邊緣11平行。因此，該兩個方向(例如：第一方向41及第二方向42)為第一結構4 (例如：上應力釋放結構)之應力釋放方向。第一結構4 (例如：上應力釋放結構)可具有至少兩個應力釋放方向。

第二結構5 (例如：上加強結構)可包括至少一列之複數個區段(segments) 50，其與基板結構1之邊緣11實質上平行。如圖4中所展示，第二結構5 (例如：上加強結構)可包括平行之 三列區段50，諸如最內列51之複數個第一區段511、最外列52之複數個第二區段521及中間列53之複數個第三區段531。區段50 (例如：第一區段511、第二區段521及第三區段531)中之每一者之形狀可為矩形或正方形。第一區段511中之每一者之尺寸實質上等於第二區段521中之每一者之尺寸，且第三區段531中之每一者之尺寸不同於第一區段511中之每一者之尺寸。舉例而言，第一區段511之寬度W ₁可等於第二區段521之寬度W ₂，其可為約1 mm至約2 mm。第三區段531之寬度W ₃可等於第二區段521之寬度W ₂，其可為約1 mm至約2 mm。應注意的是，區段50之寬度(例如：第一區段511之寬度W ₁、第二區段521之寬度W ₂及第三區段531之寬度W ₃)大於最內列51與中間列53之間的間隙，或最外列52與中間列53之第三區段531之間的間隙。另外，第一區段511之長度可等於第二區段521之長度L ₂，其可為約2 mm至4 mm。第三區段531之長度L ₃可為約1 mm至約2 mm，其可小於第二區段521之長度L ₂。

此外，第一區段511與第二區段521對準，且第三區段531與第一區段511及第二區段521未對準。舉例而言，兩個相鄰第一區段511界定第一間隙512，兩個相鄰第二區段521界定第二間隙522，且第三區段531之中心位於第一間隙521與第二間隙522之間。在一實施例中，第一間隙512可等於第二間隙522，其可為約0.1 mm至0.7 mm。

由於區段50之寬度(例如：第一區段511之寬度W ₁、第二區段521之寬度W ₂及第三區段531之寬度W ₃)大於條帶40中之每一者之寬度W ₄，且區段50 (例如：第一區段511、第二區段521及第三區段531)與基板結構1之邊緣11平行配置，故第二結構5 (例如：上加強結構)可為剛性及硬性結構。

如圖3及圖4中所展示，第一佔據比率(occupancy ratio)定義為以俯視觀之第一結構4 (例如：上應力釋放結構)之實體部分之面積與以俯視觀之整個第一區31之面積的比率。第二佔據比率定義為以俯視觀之第二結構5 (例如：上加強結構)之實體部分之面積與以俯視觀之整個第二區32之面積的比率。第二佔據比率可不同於第一佔據比率。舉例而言，第二佔據比率可大於第一佔據比率。在一實施例中，第一結構4 (例如：上應力釋放結構)包括銅；因此，第一佔據比率為第一殘銅率(residual copper ratio)。類似地，第二結構5 (例如：上加強結構)包括銅；因此，第二佔據比率為第二殘銅率。因此，第二結構5 (例如：上加強結構)之第二殘銅率大於第一結構4 (例如：上應力釋放結構)之第一殘銅率。

圖6說明圖1之基板結構1之仰視圖，其中出於清楚說明之目的省略覆蓋下部板邊6之下部阻焊層15之一部分。底部佈線區域2a對應於圖3的晶片附著區域2。如圖6中所展示，底部佈線區域2a包括複數個單位區域21a。單位區域21a中之每一者對應於單位區域21中之每一者，且亦由第一邊界線20所界定。

如圖2、圖3及圖6中所展示，第三結構7 (例如：下應力釋放結構)可對應於第一結構4 (例如：上應力釋放結構)。第三結構7 (例如：下應力釋放結構)之圖案可與第一結構4 (例如：上應力釋放結構)之圖案相同。亦即，第三結構7 (例如：下應力釋放結構)之圖案可包括彼此交叉以形成網形狀之複數個條帶70。

第四結構8 (例如：下加強結構)可對應於第二結構5 (例如：上加強結構)。第四結構8 (例如：下加強結構)之圖案可與第二結構5 (例如：上加強結構)之圖案相同。亦即，第四結構8 (例如：下加強結構)可包括與基板結構1之邊緣11實質上平行之至少一列之複數個區段80。如圖2中所展示，第四結構8 (例如：下加強結構)可包括三平行列之區段80，諸如最內列之第一區段811、最外列之第二區段821及中間列之第三區段831。區段80 (例如：第一區段811、第二區段821及第三區段831)中之每一者之尺寸及形狀可實質上等於區段50 (例如：第一區段511、第二區段521及第三區段531)中之每一者之尺寸及形狀。

第三結構7 (例如：下應力釋放結構)與第四結構8 (例如：下加強結構)可具有不同功能。舉例而言，第三結構7 (例如：下應力釋放結構)可用於釋放基板結構1之應力。亦即，第三結構7 (例如：下應力釋放結構)之應力釋放能力大於第四結構8 (例如：下加強結構)之應力釋放能力。另外，第四結構8 (例如：下加強結構)可用於提供剛性及硬度。亦即，第四結構8 (例如：下加強結構)之結構強度大於第三結構7 (例如：下應力釋放結構)之結構強度。

如圖5及圖6中所展示，第三佔據比率定義為以仰視觀之第三結構7 (例如：下應力釋放結構)之實體部分之面積與以仰視觀之整個第三區61之面積的比率。第四佔據比率定義為以仰視觀之第四結構8 (例如：下加強結構)之實體部分之面積與以仰視觀之整個第四區62之面積的比率。第四佔據比率可不同於第三佔據比率。舉例而言，第四佔據比率可大於第三佔據比率。在一實施例中，第三結構7 (例如：下應力釋放結構)包括銅；因此，第三佔據比率為殘銅率。類似地，第四結構8 (例如：下加強結構)包括銅；因此，第四佔據比率為殘銅率。因此，第四結構8 (例如：下加強結構)之殘銅率大於第三結構7 (例如：下應力釋放結構)之殘銅率。

如圖5及圖6中所展示，下部板邊6之尺寸實質上等於上部板邊3之尺寸。第三區61及第四區62之尺寸分別實質上等於第一區31及第二區32之尺寸。因此，下部板邊6之第三結構7 (例如：下應力釋放結構)之尺寸實質上等於上部板邊3之第一結構4 (例如：上應力釋放結構)之尺寸，且下部板邊6之第四結構8 (例如：下加強結構)之尺寸實質上等於上部板邊3之第二結構5 (例如：上加強結構)之尺寸。然而，在其他實施例中，下部板邊6之尺寸可不同於上部板邊3之尺寸。第三區61及第四區62之尺寸可分別不同於第一區31及第二區32之尺寸。因此，下部板邊6之第三結構7 (例如：下應力釋放結構)之尺寸可不同於上部板邊3之第一結構4 (例如：上應力釋放結構)之尺寸，且下部板邊6之第四結構8 (例如：下加強結構)之尺寸可不同於上部板邊3之第二結構5 (例如：上加強結構)之尺寸。

在圖1至圖6中所說明之實施例中，上整體殘餘金屬比率(upper residual metal ratio)定義為以俯視觀之上部金屬層16 (包括：上部電路層12、第一結構4 (例如：上應力釋放結構)及第二結構5 (例如：上加強結構))之面積與主體10之整個上表面101之面積的比率。由於上部金屬層16可包括銅；因此，上整體殘餘金屬比率為上整體殘銅率。應注意的是，上整體殘餘金屬比率(例如：上整體殘銅率)可藉由調整第一結構4 (例如：上應力釋放結構)之第一佔據比率(第一殘銅率)及第二結構5 (例如：上加強結構)之第二佔據比率(第二殘銅率)來調整。類似地，下整體殘餘金屬比率定義為以仰視觀之下部金屬層17 (包括：下部電路層14、第三結構7 (例如：下應力釋放結構)及第四結構8 (例如：下加強結構))之面積與主體10之整個下表面102之面積的比率。由於下部金屬層17可包括銅；因此，下整體殘餘金屬比率為下整體殘銅率。應注意的是，下整體殘餘金屬比率(例如：下整體殘銅率)可藉由調整第三結構7 (例如：下應力釋放結構)之第三佔據比率(第三殘銅率)及第四結構8 (例如：下加強結構)之第四佔據比率(第四殘銅率)來調整。因此，可將上整體殘餘金屬比率與下整體殘餘金屬比率之間的差調整成小於或等於約4%、約3%、約2%、約1%或約0。因此，減小基板結構1之翹曲。

此外，上阻焊劑覆蓋比率(upper solder resist cover ratio)定義為以俯視觀之上部阻焊層13之面積與主體10之整個上表面101之面積的比率。上阻焊劑覆蓋比率為可調整的。類似地，下阻焊劑覆蓋比率定義為以仰視觀之下部阻焊層15之面積與主體10之整個下表面102之面積的比率。下阻焊劑覆蓋比率為可調整的。因此，可將上阻焊劑覆蓋比率與下阻焊劑覆蓋比率之間的差調整成小於或等於約5%、約4%、約3%、約2%、約1%或約0。因此，進一步減小基板結構1之翹曲。

圖7說明根據本發明之一些實施例的基板結構1a之俯視圖。圖8說明沿圖7中之區「C」中的線8-8截取之放大剖面圖。除上部阻焊層13及下部阻焊層15之結構之外，基板結構1a類似於圖1至圖6中之基板結構1。如圖7及圖8中所展示，上部阻焊層13覆蓋上部電路層12及第二結構5 (例如：上加強結構)，但未覆蓋第一結構4 (例如：上應力釋放結構)。亦即，上部阻焊層13露出第一結構4 (例如：上應力釋放結構)。類似地，下部阻焊層15覆蓋下部電路層14及第四結構8 (例如：下加強結構)，但未覆蓋第三結構7 (例如：下應力釋放結構)。亦即，下部阻焊層15露出第三結構7 (例如：下應力釋放結構)。

圖9說明根據本發明之一些實施例的基板結構1b之俯視圖。除上部阻焊層13及下部阻焊層15之結構之外，基板結構1b類似於圖1至圖6中之基板結構1。如圖9中所展示，上部阻焊層13覆蓋上部電路層12，但未覆蓋第一結構4 (例如：上應力釋放結構)及第二結構5 (例如：上加強結構)。亦即，上部阻焊層13露出第一結構4 (例如：上應力釋放結構)及第二結構5 (例如：上加強結構)。類似地，下部阻焊層15覆蓋下部電路層14，但未覆蓋第三結構7 (例如：下應力釋放結構)及第四結構8 (例如：下加強結構)。亦即，下部阻焊層15露出第三結構7 (例如：下應力釋放結構)及第四結構8 (例如：下加強結構)。

圖10說明根據本發明之一些實施例的基板結構1c之俯視圖。除第二結構5c (例如：上加強結構)之結構之外，基板結構1c類似於圖9中之基板結構1b。如圖10中所展示，第二結構5c (例如：上加強結構)之圖案以俯視觀之呈連續環形。亦即，上部板邊3之第二區32充滿金屬材料。第二結構5c (例如：上加強結構)之形狀及尺寸與上部板邊3之第二區32之形狀及尺寸共形。另外，第一結構4 (例如：上應力釋放結構)實體地連接至第二結構5c (例如：上加強結構)。

圖11說明根據本發明之一些實施例的基板結構1d之放大剖面圖。圖12說明圖11之基板結構1d之仰視圖。除下部板邊6d、第三結構7d (例如：下應力釋放結構)及第四結構8d (例如：下加強結構)之結構之外，基板結構1d類似於圖10中之基板結構1c。下部板邊6d包括圍繞底部佈線區域2a之第三區61d，及圍繞第三區61d之第四區62d。第三區61d之寬度大於第一區31之寬度，且第四區62d之寬度小於第二區32之寬度。亦即，主體10之下表面102上之第二邊界30'未與主體10之上表面101上之第二邊界30對準。

如圖12中所展示，第三結構7d (例如：下應力釋放結構)位於整個第三區61d上，且包括彼此交叉之條帶70。此外，第四結構8d (例如：下加強結構)之圖案以仰視觀之呈連續環形。亦即，下部板邊6d之第四區62d充滿金屬材料。因此，第四結構8d (例如：下加強結構)之尺寸(例如：寬度)小於第二結構5c (例如：上加強結構)之尺寸(例如：寬度)。

圖13說明根據本發明之一些實施例的基板結構1e之仰視圖。除第四結構8e (例如：下加強結構)之結構之外，基板結構1e類似於圖11及圖12中之基板結構1d。如圖13中所展示，第四結構8e (例如：下加強結構)以仰視觀之呈非連續環形。因此，第四結構8e (例如：下加強結構)包括一列的區段80e。

圖14說明根據本發明之一些實施例的基板結構1f之局部放大圖。除第二結構5f (例如：上加強結構)之中間列53f中之第三區段531f之形狀之外，基板結構1f類似於圖1至圖6中之基板結構1。如圖14中所展示，第三區段531f係為鑽石形狀。

圖15說明根據本發明之一些實施例的基板結構1g之局部放大圖。除第二結構5g (例如：上加強結構)之中間列53g中之第三區段531g之形狀之外，基板結構1g類似於圖1至圖6中之基板結構1。如圖15中所展示，第三區段531g係為星形。

圖16說明根據本發明之一些實施例的基板結構1h之局部放大圖。除第二結構5h (例如：上加強結構)之中間列53h中之第三區段531h之形狀之外，基板結構1h類似於圖1至圖6中之基板結構1。如圖16中所展示，第三區段531h係為六邊形形狀。

圖17說明根據本發明之一些實施例的基板結構1i之局部放大圖。除第二結構5i (例如：上加強結構)之中間列53i中之第三區段531i之形狀之外，基板結構1i類似於圖1至圖6中之基板結構1。如圖17中所展示，第三區段531i係為十字形狀。

圖18說明根據本發明之一些實施例的基板結構1j之局部放大圖。除第二結構5j (例如：上加強結構)之結構之外，基板結構1j類似於圖1至圖6中之基板結構1。如圖18中所展示，第二結構5j (例如：上加強結構)包括一列之區段50j。該等區段50j彼此平行，以形成斑馬條紋圖案。在一實施例中，區段50j之長度L ₅為約2 mm至約6 mm，區段50j之寬度W ₅為約1 mm至約2 mm，且兩個相鄰區段50j之間的間隙g ₅為約0.1 mm至約0.7 mm。

圖19說明根據本發明之一些實施例的基板結構1k之局部放大圖。除第二結構5k (例如：上加強結構)之結構之外，基板結構1k類似於圖1至圖6中之基板結構1。如圖19中所展示，第二結構5k (例如：上加強結構)包括一列之區段50k。區段50k中之每一者界定兩個開口54。在一實施例中，區段50k之長度L ₇為約4 mm至約8 mm，區段50k之寬度W ₇為約2 mm至約6 mm，且開口54之長度L ₈為約2 mm至約6 mm。

圖20說明根據本發明之一些實施例的基板結構1m之局部放大圖。除第二結構5m (例如：上加強結構)之結構之外，基板結構1m類似於圖1至圖6中之基板結構1。如圖20中所展示，第二結構5m (例如：上加強結構)包括一列之區段50m。區段50m中之每一者呈「H」形狀。在一實施例中，區段50m之長度L ₉為約4 mm至約8 mm。

圖21說明根據本發明之一些實施例的基板結構1n之局部放大圖。除第二結構5n (例如：上加強結構)之結構之外，基板結構1n類似於圖1至圖6中之基板結構1。如圖21中所展示，第二結構5n (例如：上加強結構)包括一列之區段50n。區段50n中之每一者為四個條棒(bars) 55之組合。兩個條棒55彼此交叉而形成「X」形狀，且另外兩個條棒55分別位於「X」形狀之頂部部分及底部部分上。在一實施例中，區段50n之長度L ₁₀為約4 mm至約8 mm，且條棒55中之每一者之寬度為約1 mm至約2 mm。

圖22說明根據本發明之一些實施例的基板結構1p之局部放大圖。除上部板邊3p、第一結構4p (例如：上應力釋放結構)及第二結構5p (例如：上加強結構)之結構之外，基板結構1p類似於圖1至圖6中之基板結構1。上部板邊3p包括第一區31p及圍繞第一區31p之第二區32p。第二區32p之寬度大於第一區31p之寬度。第一結構4p (例如：上應力釋放結構)可包括三平行列之區段，諸如最內列41p之第一區段411p、最外列42p之第二區段421p及中間列43p之第三區段431p。另外，第二結構5p (例如：上加強結構)可包括三平行列之區段，諸如最內列51p之第一區段511p、最外列52p之第二區段521p及中間列53p之第三區段531p。因此，第一結構4p (例如：上應力釋放結構)之圖案與第二結構5p (例如：上加強結構)之圖案實質上相同。第二結構5p之第一區段511p之寬度W ₁₁大於第一結構4p之第二區段421p之寬度W ₁₂。舉例而言，第二結構5p之第一區段511p之寬度W ₁₁可大於第一結構4p之第二區段421p之寬度W ₁₂之1.3倍、1.5倍或2倍。

圖23說明根據本發明之一些實施例的基板結構1q之局部放大圖。除第二結構5q (例如：上加強結構)之結構之外，基板結構1q類似於圖1至圖6中之基板結構1。如圖23中所展示，第二結構5q (例如：上加強結構)包括彼此交叉以形成網形狀之複數個條帶50q。因此，第一結構4 (例如：上應力釋放結構)之圖案與第二結構5q (例如：上加強結構)之圖案實質上相同。條帶50q中之每一者之寬度W ₁₃可大於條帶40中之每一者之寬度W ₄，且兩個相鄰條帶50q之間的間隙G'可大於兩個相鄰條帶40之間的間隙G。

圖24說明根據本發明之一些實施例的基板結構1r之俯視圖。圖25說明沿圖24中之區「D」中的線25-25截取之放大剖面圖。除上部板邊3r及下部板邊6r之結構之外，基板結構1r類似於圖1至圖6中之基板結構1。亦即，基板結構1r包括主體10、晶片附著區域2、上部板邊3r、上部金屬層16、底部區域2r (亦即，底部佈線區域2a)、下部板邊6r、下部金屬層17、上部阻焊層13、下部阻焊層15、導孔18及定位孔洞103。

主體10之上表面101包括晶片附著區域2及圍繞晶片附著區域2之上部板邊3r。上部板邊3r可包括圍繞晶片附著區域2之第一上部區31r，及圍繞第一區31r之第二上部區32r。在第二上部區32r與第一上部區31r之間可具有第二邊界線30r。

上部金屬層16鄰近於主體10之上表面101，且為一圖案化金屬層，其包括位於晶片附著區域2中之上部電路層12、位於第一上部區31r中之第一上部結構4r (例如：上應力釋放結構)及位於第二上部區32r中之第二上部結構5r (例如：上加強結構)。在一些實施例中，上部電路層12、第一上部結構4r (例如：上應力釋放結構)及第二上部結構5r (例如：上加強結構)位於同一層，且同時形成於一製程階段。上部金屬層16 (包括：上部電路層12、第一上部結構4r (例如：上應力釋放結構)及第二上部結構5r (例如：上加強結構))之材料可包括金屬材料，諸如銅、金、鋁或其他適合之金屬。

主體10之下表面102包括底部區域2r及圍繞底部區域2r之下部板邊6r。下部板邊6r可包括圍繞底部區域2r之第一下部區61r，及圍繞第一下部區61r之第二下部區62r。在第一下部區61r與第二下部區62r之間可具有第三邊界線60r。第三邊界線60r可能未與第二邊界線30r對準。下部金屬層17鄰近於主體10之下表面102，且為一圖案化金屬層，其包括位於底部區域2r中之下部電路層14、位於第一下部區61r中之第一下部結構7r (例如：下應力釋放結構)及位於第二下部區62r中之第二下部結構8r (例如：下加強結構)。在一些實施例中，下部電路層14、第一下部結構7r (例如：下應力釋放結構)及第二下部結構8r (例如：下加強結構)位於同一層，且同時形成於一製程階段。下部金屬層17 (包括：下部電路層14、第一下部結構7r (例如：下應力釋放結構)及第二下部結構8r (例如：下加強結構))之材料可包括金屬材料，諸如銅、金、鋁或其他適合之金屬。

晶片附著區域2用於供至少一個半導體晶片92 (圖32)安置於其上。如圖24中所展示，晶片附著區域2包括複數個單位區域21。舉例而言，3*8=24個單位區域21。單位區域21中之每一者由彼此交叉之複數個第一邊界線20所界定，且為至少一個半導體晶片92 (圖32)所安置之位置。在一實施例中，晶片附著區域2包括複數個晶片區92a。單位區域21中之每一者包括晶片區92a。晶片區92a為半導體晶片92 (圖32)投影於基板結構1r上的區。因此，晶片區92a之尺寸等於半導體晶片92 (圖32)之尺寸。在一實施例中，以俯視觀之晶片區92a之面積的總和與以俯視觀之整個基板結構1r之面積的比率為大於40%、50%、60%或70%。因此，半導體晶片92 (圖32)之分佈相對密集，且在模封製程之後，基板結構1r可容易地具有凸面翹曲(convex warpage)(或哭臉(crying face)翹曲)。

上部阻焊層13位於主體10之上表面101上以覆蓋上部金屬層16之至少一部分。下部阻焊層15位於主體10之下表面102上以覆蓋下部金屬層17之至少一部分。定位孔洞103貫穿基板結構1r且用以供定位銷插入其中。因此，在後續製造過程期間確保基板結構1r之位置。

圖26說明圖24之基板結構1r之俯視圖，其中出於清楚說明之目的省略上部阻焊層13及下部阻焊層15。如圖26中所展示，上部電路層12可位於單位區域21中之每一者中，第一上部結構4r (例如：上應力釋放結構)可位於第一上部區31r中，且第二結構5r (例如：上加強結構)可位於第二區32r中。因此，第一上部結構4r (例如：上應力釋放結構)圍繞晶片附著區域2，且第二上部結構5r (例如：上加強結構)圍繞第一上部結構4r (例如：上應力釋放結構)。第一上部結構4r (例如：上應力釋放結構)位於晶片附著區域2與第二上部結構5r (例如：上加強結構)之間。

圖27說明圖2中之區「E」之放大圖。圖28說明沿圖27中之線28-28截取之放大剖面圖。上部電路層12及下部電路層14可分別類似於圖5之上部電路層12及下部電路層14。第一上部結構4r (例如：上應力釋放結構)可實體地連接至第二上部結構5r (例如：上加強結構)。替代性地，第一上部結構4r (例如：上應力釋放結構)可與第二上部結構5r (例如：上加強結構)實體上分開。舉例而言，第一上部結構4r (例如：上應力釋放結構)可用於釋放基板結構1r之應力以便減小基板結構1r中之殘餘應力。亦即，第一上部結構4r (例如：上應力釋放結構)之應力釋放能力大於第二上部結構5r (例如：上加強結構)之應力釋放能力。另外，第二上部結構5r (例如：上加強結構)可用於提供剛性及硬度以抵抗基板結構1r之變形。亦即，第二上部結構5r (例如：上加強結構)之結構強度大於第一上部結構4r (例如：上應力釋放結構)之結構強度。

如圖27中所展示，第一上部結構4r (例如：上應力釋放結構)之圖案以俯視觀之呈網形狀。在一實施例中，第一上部結構4r (例如：上應力釋放結構)包括複數個條帶40，其彼此交叉以形成網形狀。條帶40中之每一者之寬度W ₄可為約0.1公釐(mm)至約0.7 mm。兩個相鄰條帶40之間的間隙G可為約0.4 mm至約2.0 mm。第一上部結構4r (例如：上應力釋放結構)之圖案可類似於圖4之第一結構4 (例如：上應力釋放結構)之圖案。

第二結構5 (例如：上加強結構)可包括至少一列之複數個區段50，其與基板結構1r之邊緣11實質上平行。如圖27中所展示，第二結構5r (例如：上加強結構)可包括兩平行列之區段50，諸如最內列51r之複數個第一區段511r及最外列52r之複數個第二區段521r。區段50 (例如：第一區段511r及第二區段521r)中之每一者之形狀可為矩形或正方形。第一區段511r中之每一者之尺寸不同於第二區段521r中之每一者之尺寸。舉例而言，第一區段511r之寬度W _1r可等於第二區段521r之寬度W _2r，其可為約1 mm至約2 mm。另外，第一區段511r之長度L _1r可為約2 mm至4 mm。第二區段521r之長度L _2r可為約4 mm至約6 mm，其可大於第一區段511r之長度L _1r。

此外，第一區段511r與第二區段521r未對準。舉例而言，兩個相鄰第二區段521r界定第二間隙522，且第一區段511r之中心對應於第二間隙522。在一實施例中，第二間隙522可為約0.1 mm至0.7 mm。

上部板邊3r可具有寬度W ₁₄。第一上部區31r可具有寬度W ₁₅。第二上部區32r可具有寬度W ₁₆。第一上部區31r之寬度W ₁₅可大於第二上部區32r之寬度W ₁₆。舉例而言，第一上部區31r之寬度W ₁₅可為上部板邊3r之寬度W ₁₄之3/4，且第二上部區32r之寬度W ₁₆可為上部板邊3r之寬度W ₁₄之1/4。

如圖26及圖27中所展示，第一上部佔據比率定義為以俯視觀之第一上部結構4r (例如：上應力釋放結構)之實體部分之面積與以俯視觀之整個第一上部區31r之面積的比率。第二上部佔據比率定義為以俯視觀之第二上部結構5r (例如：上加強結構)之實體部分之面積與以俯視觀之整個第二上部區32r之面積的比率。第二上部佔據比率可大於第一上部佔據比率。在一實施例中，第一上部結構4r (例如：上應力釋放結構)包括銅；因此，第一上部佔據比率為第一上部殘銅率。類似地，第二結構5r (例如：上加強結構)包括銅；因此，第二上部佔據比率為第二上部殘銅率。因此，第二結構5r (例如：上加強結構)之第二上部殘銅率大於第一結構4r (例如：上應力釋放結構)之第一上部殘銅率。

圖29說明圖24及圖25之基板結構1r之仰視圖，其中出於清楚說明之目的省略覆蓋下部板邊6r之下部阻焊層15之一部分。底部區域2r對應於圖26的晶片附著區域2。如圖29中所展示，底部區域2r包括複數個單位區域21r。單位區域21r中之每一者對應於單位區域21中之每一者，且亦由第一邊界線20所界定。

第一下部結構7r (例如：下應力釋放結構)可包括彼此交叉以形成網形狀之複數個條帶70。第二下部結構8r (例如：下加強結構)可包括與基板結構1之邊緣11實質上平行之至少一列之複數個區段。替代性地，下部板邊6r之第二下部區62r可充滿金屬材料81r，因此，第二下部結構8r (例如：下加強結構)之圖案以仰視觀之呈連續環形。第二下部結構8r (例如：下加強結構)之形狀及尺寸與下部板邊6r之第二下部區62r之形狀及尺寸共形。

第一下部結構7r (例如：下應力釋放結構)與第二下部結構8r (例如：下加強結構)可具有不同功能。舉例而言，第一下部結構7r (例如：下應力釋放結構)可用於釋放基板結構1r之應力。亦即，第一下部結構7r (例如：下應力釋放結構)之應力釋放能力大於第二下部結構8r (例如：下加強結構)之應力釋放能力。另外，第二下部結構8r (例如：下加強結構)可用於提供剛性及硬度。亦即，第二下部結構8r (例如：下加強結構)之結構強度大於第一下部結構7r (例如：下應力釋放結構)之結構強度。另外，第一下部結構7r之應力釋放能力小於第一上部結構4r之應力釋放能力。第二下部結構8r之結構強度大於第二上部結構5r之結構強度。此外，第二下部結構8r之結構強度與第一下部結構7r之結構強度的總和大於第二上部結構5r之結構強度與第一上部結構4r之結構強度的總和。第一下部結構7r之應力釋放能力與第二下部結構8r之應力釋放能力的總和小於第一上部結構4r之應力釋放能力與第二上部結構5r之應力釋放能力的總和。

如圖28及圖29中所展示，第一下部佔據比率定義為以仰視觀之第一下部結構7r (例如：下應力釋放結構)之實體部分之面積與以仰視觀之整個第一下部區61r之面積的比率。第二下部佔據比率定義為以仰視觀之第二下部結構8r (例如：下加強結構)之實體部分之面積與以仰視觀之整個第二下部區62r之面積的比率。第二下部佔據比率可大於第一下部佔據比率。在一實施例中，第一下部結構7r (例如：下應力釋放結構)包括銅；因此，第一下部佔據比率為第一下部殘銅率。類似地，第二下部結構8r (例如：下加強結構)包括銅；因此，第二下部佔據比率為第二下部殘銅率。因此，第二下部結構8r (例如：下加強結構)之第二下部殘銅率大於第一下部結構7r (例如：下應力釋放結構)之第一下部殘銅率。在一實施例中，第二下部結構8r (例如：下加強結構)之第二下部佔據比率(或第二下部殘銅率)可大於80%或90%，或等於100%。

下部板邊6r可具有寬度W ₁₇。第一下部區61r可具有寬度W ₁₈。第二下部區62r可具有寬度W ₁₉。第二下部區62r之寬度W ₁₉可大於第一下部區61r之寬度W ₁₈。舉例而言，第一下部區61r之寬度W ₁₈可為下部板邊6r之寬度W ₁₇之1/3，且第二下部區62r之寬度W ₁₉可為下部板邊6r之寬度W ₁₇之2/3。舉例而言，第二下部區62r之寬度W ₁₉與第一下部區61r之寬度W ₁₈的比率為約二至約四。

如圖28及圖29中所展示，下部板邊6r之尺寸實質上等於上部板邊3r之尺寸。然而，第一下部區61r之尺寸(寬度W ₁₈)可小於第一上部區31r之尺寸(寬度W ₁₅)。

在圖24至圖29中所說明之實施例中，上整體殘餘金屬比率定義為以俯視觀之上部金屬層16 (包括：上部電路層12、第一上部結構4r (例如：上應力釋放結構)及第二上部結構5r (例如：上加強結構))之面積與主體10之整個上表面101之面積的比率。由於上部金屬層16可包括銅；因此，上整體殘餘金屬比率為上整體殘銅率。應注意的是，上整體殘餘金屬比率(例如：上整體殘銅率)可藉由調整第一上部結構4r (例如：上應力釋放結構)之第一上部佔據比率(第一上部殘銅率)及第二上部結構5r (例如：上加強結構)之第二上部佔據比率(第二上部殘銅率)來調整。類似地，下整體殘餘金屬比率定義為以仰視觀之下部金屬層17 (包括：下部電路層14、第一下部結構7r (例如：下應力釋放結構)及第二下部結構8r (例如：下加強結構))之面積與主體10之整個下表面102之面積的比率。由於下部金屬層17可包括銅；因此，下整體殘餘金屬比率為下整體殘銅率。應注意的是，下整體殘餘金屬比率(例如：下整體殘銅率)可藉由調整第一下部結構7r (例如：下應力釋放結構)之第一下部佔據比率(第一下部殘銅率)及第二下部結構8r (例如：下加強結構)之第二下部佔據比率(第二下部殘銅率)來調整。下整體殘餘金屬比率可大於上整體殘餘金屬比率，以減小基板結構1r之凸面翹曲(或哭臉翹曲)。在一實施例中，可將上整體殘餘金屬比率與下整體殘餘金屬比率之間的差調整成小於或等於約20%、約15%、約10%或約5%。

圖30說明根據本發明之一些實施例的基板結構1s之放大剖面圖。除進一步包括第一內金屬層16s、第一介電層13s、第二內金屬層17s及第二介電層15s之外，基板結構1s類似於圖24至圖29中之基板結構1r。第一內金屬層16s安置於主體10之上表面101上，且第一介電層13s覆蓋第一內金屬層16s。上部金屬層16及上部阻焊層13安置於第一介電層13s上。第二內金屬層17s安置於主體10之下表面102上，且第二介電層15s覆蓋第二內金屬層17s。下部金屬層17及下部阻焊層15安置於第二介電層15s上。

第一內金屬層16s包括上部電路層12s、第三上部結構4s及第四上部結構5s。上部電路層12s之圖案可類似於上部金屬層16之上部電路層12之圖案。第三上部結構4s安置於第三上部區31s中，且第三上部結構4s之圖案類似於第一上部結構4r之圖案。第三上部區31s之尺寸(寬度)可等於第一上部區31r之尺寸(寬度)。第四上部結構5s安置於第四上部區32s中，且第四上部結構5s之圖案類似於第二上部結構5r之圖案。第四上部區32s之尺寸(寬度)可等於第二上部區32r之尺寸(寬度)。

第二內金屬層17s包括下部電路層14s、第三下部結構7s及第四下部結構8s。下部電路層14s之圖案可類似於下部金屬層17之下部電路層14之圖案。第三下部結構7s安置於第三下部區61s中，且第三下部結構7s之圖案類似於第一下部結構7r之圖案。第三下部區61s之尺寸(寬度)可等於第一下部區61r之尺寸(寬度)。第四下部結構8s安置於第四下部區62s中，且第四下部結構8s之圖案類似於第二下部結構8r之圖案。第四下部區62s之尺寸(寬度)可等於第二下部區62r之尺寸(寬度)。

圖31說明根據本發明之一些實施例的基板結構1t之放大剖面圖。除第三上部結構4t、第四上部結構5t、第三下部結構7t及第四下部結構8t之結構之外，基板結構1t類似於圖30中之基板結構1s。第三上部結構4t安置於第三上部區31t中，且第三上部結構4t之圖案類似於第一上部結構4r之圖案。第三上部區31t之尺寸(寬度)可小於第一上部區31r之尺寸(寬度)。第四上部結構5t安置於第四上部區32t中，且第四上部結構5t之圖案類似於第二上部結構5r之圖案或圖1至圖6之第二結構5之圖案。第四上部區32t之尺寸(寬度)可等於第二上部區32r之尺寸(寬度)。

第三下部結構7t安置於第三下部區61t中，且第三下部結構7t之圖案類似於第一下部結構7r之圖案。第三下部區61t之尺寸(寬度)可大於第一下部區61r之尺寸(寬度)。第四下部結構8t安置於第四下部區62t中，且第四下部結構8t之圖案類似於第二下部結構8r之圖案。第四下部區62t之尺寸(寬度)可等於第二下部區62r之尺寸(寬度)。在一些實施例中，第三下部區61t之尺寸(寬度)可小於第三上部區31t之尺寸(寬度)。

圖32至圖36說明根據本發明之一些實施例的用於製造半導體裝置封裝之方法。在一些實施例中，該方法是用於製造包括基板結構1之半導體封裝9 (圖36)。

參考圖32，提供基板結構1。基板結構1與圖1至圖6中所展示之基板結構1實質上相同。基板結構1包括晶片附著區域2及圍繞晶片附著區域2之上部板邊3。上部板邊3包括第一結構4 (例如：上應力釋放結構)及第二結構5 (例如：上加強結構)。第一結構4 (例如：上應力釋放結構)圍繞晶片附著區域2，且第二結構5 (例如：上加強結構)圍繞第一結構4 (例如：上應力釋放結構)。第一結構4 (例如：上應力釋放結構)之應力釋放能力大於第二結構5 (例如：上加強結構)之應力釋放能力。第二結構5 (例如：上加強結構)之結構強度大於第一結構4 (例如：上應力釋放結構)之結構強度。在一些實施例中，基板結構1可由圖7至圖31之基板結構1a、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1m、1n、1p、1q、1r、1s、1t替代。

接著，將至少一個半導體晶片92附著至晶片附著區域2。如圖32中所展示，半導體晶片92藉由線接合(wire bonding)電連接至基板結構1。亦即，半導體晶片92之背側黏著至主體10之上表面101上之上部阻焊層13，且半導體晶片92之主動表面經由複數個導線94電連接至上部電路層12之導電指123上之上表面處理層191。在其他實施例中，半導體晶片92可藉由覆晶接合(flip-chip bonding)電連接至基板結構1。

參考圖33，提供封裝模具(molding mold) 90。封裝模具90具有底面901及內側表面903。內側表面903界定模具空腔902。內側表面903可與第一邊界線20對準。替代性地，內側表面903可與第一區31內之位置對準。

參考圖34，將封裝模具90之底面901壓靠基板結構1之上部板邊3。因此，晶片附著區域2、半導體晶片92及導線94容納於模具空腔902中。換言之，第一結構4 (例如：上應力釋放結構)、第二結構5 (例如：上加強結構)及第一結構4及第二結構5上之第一阻焊層13被封裝模具90之底面901緊緊地按壓，使得模具空腔902形成封閉空間。在一些實施例中，第一阻焊層13未覆蓋第一結構4及/或第二結構5，封裝模具90之底面901可直接按壓第一結構4及/或第二結構5。

參考圖35，封裝體96 (例如：模製化合物(molding compound))形成或填充於模具空腔902中以覆蓋晶片附著區域2、半導體晶片92及導線94。在模封製程期間，第一結構4 (例如：上應力釋放結構)之圖案可防止封裝體96溢出。接著，固化封裝體96。接著，移除封裝模具90。

參考圖36，沿第一邊界線20進行單體化製程(singulation process)以形成複數個半導體封裝9。每一個半導體封裝9包括每一個單位區域21。此外，上部板邊3 (及下部板邊6)被捨棄。

如本文中所使用，術語「實質上」、「實質的」、「大約」及「約」用以指代及解釋較小變化。舉例而言，當結合數值使用時，該等術語可指小於或等於彼數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%之變化範圍。作為另一實例，膜或層之厚度「實質上均一」可指膜或層之平均厚度的小於或等於±10%之標準差，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%的標準差。術語「實質上共面」可指沿同一平面處於50 μm內(諸如沿同一平面處於40 μm內、30 μm內、20 μm內、10 μm內或1 μm內)之兩個表面。若例如兩個組件重疊或在200 μm內、150 μm內、100 μm內、50 μm內、40 μm內、30 μm內、20 μm內、10 μm內或1 μm內重疊，則兩個組件可視為「實質上對準」。若兩個表面或組件之間的角度為例如90°±10° (諸如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°)，則兩個表面或組件可視為「實質上垂直」。當結合事件或情形使用時，術語「實質上」、「實質的」、「大約」及「約」可指事件或情形精確發生之情況以及事件或情形極近似發生之情況。

在對一些實施例之描述中，設置「於」另一組件「上」之組件可涵蓋前者組件直接在後者組件上(例如與後者組件實體接觸)的狀況以及一或多個介入組件位於前者組件與後者組件之間的狀況。

另外，有時在本文中以範圍格式提出量、比率及其他數值。可理解，此類範圍格式出於便利及簡潔起見而使用，且應靈活地理解為不僅包括明確地指定為範圍限制之數值，且亦包括涵蓋於彼範圍內之所有個別數值或子範圍，如同明確地指定每一數值及子範圍一般。

儘管已參考本發明之具體實施例描述及說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者可清楚地理解，可進行各種改變，且可在實施例內替代等效元件而不脫離如由隨附申請專利範圍所界定之本發明之真實精神及範疇。說明可能未必按比例繪製。歸因於製造過程等中之變量，本發明中之工藝再現與實際設備之間可存在區別。可存在並未具體說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可做出修改以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改意欲在此隨附申請專利範圍之範疇內。雖然已參考以特定次序執行之特定操作來描述本文中所揭示之方法，但可理解，在不脫離本發明之教示的情況下，可組合、再細分或重新定序此等操作以形成等效方法。因此，除非在本文中具體指示，否則操作的次序及分組並非對本發明的限制。

1:基板結構 1a:基板結構 1b:基板結構 1c:基板結構 1d:基板結構 1e:基板結構 1f:基板結構 1g:基板結構 1h:基板結構 1i:基板結構 1j:基板結構 1k:基板結構 1m:基板結構 1n:基板結構 1p:基板結構 1q:基板結構 1r:基板結構 1s:基板結構 1t:基板結構 2:晶片附著區域 2a:底部佈線區域 2r:底部區域 3:上部板邊 3p:上部板邊 3r:上部板邊 4:第一結構 4p:第一結構 4r:第一上部結構 4s:第三上部結構 4t:第三上部結構 5:第二結構 5c:第二結構 5f:第二結構 5g:第二結構 5h:第二結構 5i:第二結構 5j:第二結構 5k:第二結構 5m:第二結構 5n:第二結構 5p:第二結構 5q:第二結構 5r:第二上部結構 5s:第四上部結構 5t:第四上部結構 6:下部板邊 6d:下部板邊 6r:下部板邊 7:第三結構 7d:第三結構 7r:第一下部結構 7s:第三下部結構 7t:第三下部結構 8:第四結構 8d:第四結構 8e:第四結構 8r:第二下部結構 8s:第四下部結構 8t:第四下部結構 9:半導體封裝 10:主體 11:邊緣 12:上部電路層 12s:上部電路層 13:上部阻焊層 13s:第一介電層 14:下部電路層 14s:下部電路層 15:下部阻焊層 15s:第二介電層 16:上部金屬層 16s:第一內金屬層 17:下部金屬層 17s:第二內金屬層 18:導孔 20:第一邊界線 21:單位區域 21a:單位區域 21r:單位區域 30:第二邊界線 30r:第二邊界線 30':第二邊界 31:第一區 31p:第一區 31r:第一上部區 31s:第三上部區 31t:第三上部區 32:第二區 32p:第二區 32r:第二上部區 32t:第四上部區 40:條帶 41:第一方向 41p:最內列 42:第二方向 42p:最外列 43:空孔洞 43p:中間列 50:區段 50j:區段 50k:區段 50m:區段 50n:區段 50q:條帶 51:最內列 51p:最內列 51r:最內列 52:最外列 52p:最外列 52r:最外列 53:中間列 53f:中間列 53g:中間列 53h:中間列 53i:中間列 53p:中間列 54:開口 55:條棒 60r:第三邊界線 61:第三區 61d:第三區 61r:第一下部區 61s:第三下部區 61t:第三下部區 62:第四區 62d:第四區 62r:第二下部區 62s:第四下部區 62t:第四下部區 70:條帶 80:區段 80e:區段 81r:金屬材料 90:封裝模具 92:半導體晶片 92a:晶片區 94:導線 96:封裝體 101:上表面 102:下表面 103:定位孔洞 121:導電跡線 122:導電襯墊 123:導電指 141:導電跡線 142:導電襯墊 143:外部連接器 191:上表面處理層 192:下表面處理層 411p:第一區段 421p:第二區段 431p:第三區段 511:第一區段 511p:第一區段 511r:第一區段 512:第一間隙 521:第二區段 521p:第二區段 521r:第二區段 522:第二間隙 531:第三區段 531f:第三區段 531g:第三區段 531h:第三區段 531i:第三區段 531p:第三區段 811:第一區段 821:第二區段 831:第三區段 901:底面 902:模具空腔 903:內側表面 g ₅:間隙 G:間隙 G':間隙 L _1r:長度 L ₂:長度 L _2r:長度 L ₃:長度 L ₅:長度 L ₇:長度 L ₈:長度 L ₉:長度 L ₁₀:長度 W ₁:寬度 W _1r:寬度 W ₂:寬度 W _2r:寬度 W ₃:寬度 W ₄:寬度 W ₅:寬度 W ₇:寬度 W ₁₁:寬度 W _12:寬度 W _13:寬度 W _14:寬度 W _15:寬度 W _16:寬度 W _17:寬度 W _18:寬度 W _19:寬度

圖1說明根據本發明之一些實施例的基板結構之俯視圖。

圖2說明沿圖1中之區「A」中的線2-2截取之放大剖面圖。

圖3說明圖1之基板結構之俯視圖，其中出於清楚說明之目的省略上部阻焊層及下部阻焊層。

圖4說明圖3中之區「B」之放大圖。

圖5說明沿圖4中之線5-5截取之放大剖面圖。

圖6說明圖1之基板結構之仰視圖，其中出於清楚說明之目的省略覆蓋下部板邊的下部阻焊層之一部分。

圖7說明根據本發明之一些實施例的基板結構之俯視圖。

圖8說明沿圖7中之區「C」中的線8-8截取之放大剖面圖。

圖9說明根據本發明之一些實施例的基板結構之俯視圖。

圖10說明根據本發明之一些實施例的基板結構之俯視圖。

圖11說明根據本發明之一些實施例的基板結構之放大剖面圖。

圖12說明圖11之基板結構之仰視圖。

圖13說明根據本發明之一些實施例的基板結構之仰視圖。

圖14說明根據本發明之一些實施例的基板結構之局部放大圖。

圖15說明根據本發明之一些實施例的基板結構之局部放大圖。

圖16說明根據本發明之一些實施例的基板結構之局部放大圖。

圖17說明根據本發明之一些實施例的基板結構之局部放大圖。

圖18說明根據本發明之一些實施例的基板結構之局部放大圖。

圖19說明根據本發明之一些實施例的基板結構之局部放大圖。

圖20說明根據本發明之一些實施例的基板結構之局部放大圖。

圖21說明根據本發明之一些實施例的基板結構之局部放大圖。

圖22說明根據本發明之一些實施例的基板結構之局部放大圖。

圖23說明根據本發明之一些實施例的基板結構之局部放大圖。

圖24說明根據本發明之一些實施例的基板結構之俯視圖。

圖25說明沿圖24中之區「D」中的線25-25截取之放大剖面圖。

圖26說明圖24之基板結構之仰視圖。

圖27說明圖26中之區「E」之放大圖。

圖28說明沿圖27中之線28-28截取之放大剖面圖。

圖29說明圖24之基板結構之仰視圖，其中出於清楚說明之目的省略覆蓋下部板邊的下部阻焊層之一部分。

圖30說明根據本發明之一些實施例的基板結構之放大剖面圖。

圖31說明根據本發明之一些實施例的基板結構之放大剖面圖。

圖32說明根據本發明之一些實施例的用於製造半導體封裝之方法之實例的一或多個階段。

圖33說明根據本發明之一些實施例的用於製造半導體封裝之方法之實例的一或多個階段。

圖34說明根據本發明之一些實施例的用於製造半導體封裝之方法之實例的一或多個階段。

圖35說明根據本發明之一些實施例的用於製造半導體封裝之方法之實例的一或多個階段。

圖36說明根據本發明之一些實施例的用於製造半導體封裝之方法之實例的一或多個階段。

貫穿圖式及實施方式使用共同參考標號以指示相同或類似組件。結合隨附圖式根據以下實施方式可最佳地理解本發明。

1:基板結構

2:晶片附著區域

2a:底部佈線區域

3:上部板邊

4:第一結構

5:第二結構

6:下部板邊

7:第三結構

8:第四結構

10:主體

11:邊緣

12:上部電路層

13:上部阻焊層

14:下部電路層

15:下部阻焊層

16:上部金屬層

17:下部金屬層

18:導孔

20:第一邊界線

21:單位區域

30:第二邊界線

31:第一區

32:第二區

40:條帶

50:區段

61:第三區

62:第四區

70:條帶

80:區段

101:上表面

102:下表面

121:導電跡線

122:導電襯墊

123:導電指

141:導電跡線

142:導電襯墊

143:外部連接器

191:上表面處理層

192:下表面處理層

511:第一區段

521:第二區段

531:第三區段

811:第一區段

821:第二區段

831:第三區段

Claims (20)

1. 一種基板結構，其包含：一第一下部結構，其安置於圍繞與一晶片附著區域相對之一底部區域的一第一下部區中，其中一第一下部佔據比率(occupancy ratio)定義為以仰視觀之該第一下部結構之面積與以仰視觀之整個第一下部區之面積的比率；及一第二下部結構，其安置於圍繞該第一下部區之一第二下部區中，其中一第二下部佔據比率定義為以仰視觀之該第二下部結構之面積與以仰視觀之整個第二下部區之面積的比率，且該第二下部佔據比率大於該第一下部佔據比率，其中該第一下部結構之應力釋放能力大於該第二下部結構之應力釋放能力，且該第二下部結構之結構強度大於該第一下部結構之結構強度。
2. 如請求項1之基板結構，其中該第一下部結構包括彼此交叉以形成一網形狀的複數個條帶。
3. 如請求項1之基板結構，其中該第二下部結構包括至少一列之區段。
4. 如請求項1之基板結構，其中該第二下部區充滿一金屬材料，且該第二下部結構以仰視觀之呈一連續環形。
5. 如請求項1之基板結構，其中該第二下部區之一寬度大於該第一下部 區之一寬度。
6. 如請求項5之基板結構，其中該第二下部區之該寬度與該第一下部區之該寬度的比率為約二至約四。
7. 如請求項1之基板結構，其進一步包含：一第一上部結構，其安置於圍繞該晶片附著區域之一第一上部區中，其中一第一上部佔據比率定義為以俯視觀之該第一上部結構之面積與以俯視觀之整個第一上部區之面積的比率；及一第二上部結構，其安置於圍繞該第一上部區之一第二上部區中，其中一第二上部佔據比率定義為以俯視觀之該第二上部結構之面積與以俯視觀之整個第二上部區之面積的比率，且該第二上部佔據比率大於該第一上部佔據比率。
8. 如請求項7之基板結構，其中該第一上部結構包括彼此交叉以形成一網形狀的複數個條帶，且該第二上部結構包括至少一列之區段。
9. 如請求項7之基板結構，其中該第一上部區之一寬度大於該第二上部區之一寬度。
10. 如請求項1之基板結構，其中該晶片附著區域包括複數個晶片區，且以俯視觀之該晶片區之面積之總和與以俯視觀之整個基板結構之面積的比率大於40%。
11. 一種基板結構，其包含：一第一下部結構，其安置於圍繞與一晶片附著區域相對之一底部區域的一第一下部區中；及一第二下部結構，其安置於圍繞該第一下部區之一第二下部區中，其中該第二下部區之一寬度大於該第一下部區之一寬度，一第二下部佔據比率定義為以仰視觀之該第二下部結構之面積與以仰視觀之整個第二下部區之面積的比率，且該第二下部佔據比率大於80%，其中該第一下部結構之應力釋放能力大於該第二下部結構之應力釋放能力，且該第二下部結構之結構強度大於該第一下部結構之結構強度。
12. 如請求項11之基板結構，其中該第二下部區充滿一金屬材料。
13. 如請求項11之基板結構，其中該第二下部結構以仰視觀之呈一連續環形。
14. 如請求項11之基板結構，其中該第一下部結構包括彼此交叉以形成一網形狀的複數個條帶。
15. 一種用於製造一半導體封裝之方法，其包含：(a)提供一基板結構，其中該基板結構包括一晶片附著區、圍繞該晶片附著區的一上部板邊、一第一上部結構、一第二上部結構、與該晶片附著區相對的一底部區域、圍繞該底部區域的一下部板邊、一第一下部結構 和一第二下部結構，其中該第一上部結構設置在該上部板邊的一第一上部區域中，該第二上部結構設置在圍繞該第一上部區域的一第二上部區域中，該第一下部結構設置在該下部板邊的一第一下部區域中，該第二下部結構設置在圍繞該第一下部區域的一第二下部區域中，其中該第一下部結構之應力釋放能力小於該第一上部結構之應力釋放能力，且該第二下部結構之結構強度大於該第二上部結構之結構強度；(b)將至少一個半導體晶片附著至該晶片附著區域；及(c)形成一封裝體以覆蓋該至少一個半導體晶片。
16. 如請求項15之方法，其中，在(a)中，該第二下部結構的結構強度和該第一下部結構的結構強度的總和大於該第二上部結構的結構強度和該第一上部結構的結構強度的總和，且該第一下部結構的應力釋放能力和該第二下部結構的應力釋放能力的總和小於該第一上部結構的應力釋放能力和該第二上部結構的應力釋放能力的總和。
17. 如請求項15之方法，其中在(b)中，該至少一個半導體晶片藉由線接合或覆晶接合電連接至該基板結構。
18. 如請求項15之方法，其中在(a)中，上部板邊之一寬度等於該下部板邊之一寬度。
19. 如請求項15之方法，其中在(c)之後，該方法進一步包含：(d)進行一單體化製程。
20. 如請求項19之方法，其中在(d)中，該下部板邊被捨棄。

Images