[go: up one dir, main page]

TWI784018B - 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 - Google Patents

用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 Download PDF

Info

Publication number
TWI784018B
TWI784018B TW107122224A TW107122224A TWI784018B TW I784018 B TWI784018 B TW I784018B TW 107122224 A TW107122224 A TW 107122224A TW 107122224 A TW107122224 A TW 107122224A TW I784018 B TWI784018 B TW I784018B
Authority
TW
Taiwan
Prior art keywords
deep learning
wafer
learning model
defect
sites
Prior art date
Application number
TW107122224A
Other languages
English (en)
Other versions
TW201905731A (zh
Inventor
阿比特 耶提
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201905731A publication Critical patent/TW201905731A/zh
Application granted granted Critical
Publication of TWI784018B publication Critical patent/TWI784018B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
    • G05B13/027—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using neural networks only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0499—Feedforward networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning
    • H10P74/23—
    • H10P74/27—
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32186—Teaching inspection data, pictures and criteria and apply them for inspection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37109—Photoelectric scanned raster, rule and photocell, microscope
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37208—Vision, visual inspection of workpiece
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H10P74/203—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

可在一晶圓上之各種位點處進行一初始檢測或臨界尺寸量測。位置、設計片段、程序工具參數或其他參數可用於訓練一深度學習模型。可驗證該深度學習模型且此等結果可用於重新訓練該深度學習模型。可重複此程序直至該等預測達到一偵測準確度臨限值。該深度學習模型可用於預測新可能缺陷位置或臨界尺寸故障位點。

Description

用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
本發明係關於用於預測缺陷位點及臨界尺寸量測之系統及方法。
製造諸如邏輯及記憶體裝置之半導體裝置通常包含使用大量半導體製造程序處理諸如一半導體晶圓之一基板以形成半導體裝置之各種特徵及多個層級。例如，微影係涉及將一圖案自一倍縮光罩轉移至配置於一半導體晶圓上之一光阻劑之一半導體製造程序。半導體製造程序之額外實例包含(但不限於)化學機械拋光(CMP)、蝕刻、沈積及離子植入。多個半導體裝置可依一配置製造於一單一半導體晶圓上且接著分離成個別半導體裝置。
在一半導體製造程序期間之各種步驟處使用檢測程序以偵測晶圓上之缺陷以促進製造程序中之較高良率且因此促進較高利潤。檢測已係製造諸如積體電路(IC)之半導體裝置之一重要部分。然而，隨著半導體裝置之尺寸減小，檢測對於成功製造可接受半導體裝置變得更重要，因 為較小缺陷可引起裝置故障。例如，隨著半導體裝置之尺寸減小，偵測大小減小之缺陷已變得必要，因為即使相對較小缺陷亦可引起半導體裝置中之不需要的像差。
然而，隨著設計規則收緊，半導體製造程序可更接近程序之效能能力之限制操作。另外，隨著設計規則收緊，較小缺陷對裝置之電氣參數可具有影響，此驅動更靈敏檢測。因此，隨著設計規則收緊，由檢測偵測之潛在良率相關缺陷之群體急劇增長，且由檢測偵測之妨害缺陷之群體亦急劇增加。因此，晶圓上可偵測到越來越多的缺陷，且校正程序以消除所有缺陷可較困難且昂貴的。因而，判定哪些缺陷實際上對裝置之電氣參數及良率具有影響可允許程序控制方法聚焦於該等缺陷而很大程度上忽略其他缺陷。此外，在較小設計規則下，在一些情況中，程序誘發之故障趨向於係系統性的。即，程序誘發之故障趨向於在通常在設計內重複多次之預定設計圖案處發生故障。消除空間系統性、電氣相關缺陷係重要的，因為消除此等缺陷對良率可具有一顯著總體影響。通常無法自上述檢測、檢視及分析程序判定缺陷是否將影響裝置參數及良率，因為此等程序可不能夠判定缺陷相對於電氣設計之位置。
發現臨界缺陷位點對於半導體製造產業、尤其對於定位係良率殺手(yield killers)之所關注之缺陷(DOI)係關鍵性的。一組複雜參數負責缺陷形成。缺陷可因諸多原因形成且可基於根本原因而廣泛分類。此等根本原因包含設計相關問題、程序相關問題、工具相關問題及隨機缺陷。習知光學或電子束檢測工具已用於掃描晶圓上之臨界熱點以定位實際缺陷位點。
當前缺陷偵測方法涉及使用基於設計或形狀之特徵發現各 種熱點位點。接著，檢測工具到訪該等位點，其等接著使用一掃描電子顯微鏡(SEM)來檢視以確認缺陷類型。此方法具有大妨害率且不涉及來自用於定位缺陷之程序工具之任何直接輸入。
當前，臨界尺寸(CD)SEM工具僅量測特定位點處之CD資料，其可不提供關於跨越晶圓之CD變動之有用資訊。再者，資料點通常太稀少以致無法進行任何有意義的投射。
此等當前技術不涉及界定缺陷之形成的一組綜合方程式。在缺陷偵測期間，此等當前技術亦導致一高妨害率且無法使用已知位置預測缺陷位點。此外，歸因於一晶圓上缺乏綜合CD資料而不存在預測CD量測或產生高解析度晶圓圖之方式。歸因於處理量約束，基於電子束之CD量測工具較緩慢且針對CD資料僅覆蓋一晶圓之一小部分。
需要一種用於預測缺陷偵測及臨界尺寸量測之新技術及系統。
在一第一實施例中，提供一種方法。該方法包括使用一檢測工具掃描一晶圓。使用一缺陷檢視工具確認至少一缺陷之存在。將參數輸入一深度學習模型中。該等參數包含以下之一或多者：該缺陷相對於一設計、一關注區或一設計片段之一或多者之一位置；焦點；曝光；該缺陷之一類型；相鄰設計位點；及一層類型。在一例項中，該等參數亦包含光學接近性校正。基於該深度學習模型而使用一控制器預測缺陷位點。驗證該等缺陷位點。視情況重新訓練該深度學習模型。在重新訓練期間，重複該預測、該驗證及該重新訓練直至該深度學習模型達到一偵測準確度臨限值。該缺陷檢視工具可為一掃描電子顯微鏡。該掃描可為一熱掃描。
可產生該等缺陷位點之一熱圖。
該深度學習模型可用於預測一新晶圓上之缺陷。該深度學習模型亦可用於針對一新半導體製造程序預測該晶圓上之缺陷。
儲存一程式之一非暫時電腦可讀媒體可經組態以指示一處理器執行第一實施例中之方法之變型之任何者。
在一第二實施例中，提供一種方法。該方法包括使用一掃描電子顯微鏡掃描一晶圓。使用一控制器跨越晶圓計算樣本位點處之臨界尺寸變動。將參數輸入一深度學習模型中。該等參數包含以下之一或多者：相對於一設計、一關注區或一設計片段之一者量測臨界尺寸之一位置；焦點；曝光；相鄰設計位點；及一層類型。在一例項中，該等參數亦包含光學接近性校正。基於該深度學習模型而使用該控制器預測跨越該晶圓之位點處之臨界尺寸。驗證具有不同臨界尺寸之該等位點。視情況重新訓練該深度學習模型。在重新訓練期間，重複該預測、該驗證及該重新訓練直至該深度學習模型達到一偵測準確度臨限值。
可產生臨界尺寸變動之一熱圖。
該深度學習模型可用於預測一新晶圓上之臨界尺寸。該深度學習模型亦可用於針對一新半導體製造程序預測該晶圓上之臨界尺寸。
儲存一程式之一非暫時電腦可讀媒體可經組態以指示一處理器執行第二實施例中之方法之變型之任何者。
在一第三實施例中，提供一種系統。該系統包括與一掃描電子顯微鏡或與該掃描電子顯微鏡及一光學檢測工具電子通信之一控制器。
該控制器包含一處理器及與該處理器電子通信之一電子資 料儲存單元。該控制器經組態以：接收一晶圓之一檢視之結果；將參數輸入一深度學習模型中；預測跨越該晶圓之位點處之額外結果；接收跨越該晶圓之該等位點處之該等結果之驗證；及視情況重新訓練該深度學習模型。該等結果係缺陷位置或臨界尺寸之一者。該等參數包含以下之一或多者：相對於一設計、一關注區或一設計片段之一者量測該等結果之一位置；焦點；曝光；相鄰設計位點；及一層類型。該等額外結果相同於該等缺陷位置或該臨界尺寸之一者。在重新訓練期間，重複該預測步驟、該驗證步驟及該重新訓練步驟直至該深度學習模型達到一偵測準確度臨限值。
該系統可進一步包含與該控制器電子通信之一掃描電子顯微鏡。該系統亦可進一步包含與該控制器電子通信之一光學檢測工具及一掃描電子顯微鏡。
該控制器可經組態以產生結果驗證之一熱圖。
該控制器可經組態以使用該深度學習模型預測一新晶圓上之結果。該控制器亦可經組態以使用該深度學習模型針對一新半導體製造程序預測該晶圓上之結果。
100:方法
101:步驟
102:步驟
103:步驟
104:步驟
105:步驟
106:步驟
107:步驟
200:步驟
201:步驟
202:步驟
203:步驟
204:步驟
205:步驟
206:步驟
207:步驟
300:方法
301:步驟
302:步驟
303:步驟
304:步驟
305:步驟
400:系統
401:光學檢測工具
402:缺陷檢視工具/掃描電子顯微鏡(SEM)
403:控制器
404:處理器
405:電子資料儲存單元
為較完全理解本發明之性質及目的，應參考結合附圖進行之以下詳細描述，其中：圖1係繪示根據本發明之一方法之一實施例之一流程圖；圖2係繪示根據本發明之一方法之另一實施例之一流程圖；圖3係本文所揭示之方法之一實例之一流程圖；及圖4係結合本發明之實施例使用之一系統之一系統圖式。
相關申請案之交叉參考
本申請案主張2017年6月30日申請之印度申請案第201741023043號及2017年8月15日之美國臨時申請案第62/545,918號之優先權，兩者均待審，且該等案之揭示內容以引用的方式併入本文中。
儘管將根據某些實施例來描述所主張之標的，但其他實施例(其包含未提供本文所闡述之所有益處及特徵之實施例)亦在本發明之範疇內。可在不背離本發明之範疇之情況下作出各種結構、邏輯、程序步驟及電子改變。因此，僅藉由參考隨附申請專利範圍來界定本發明之範疇。
本文所揭示之技術(諸如)使用一初始熱點檢測來收集晶圓資料。因此，可在晶圓上之各種位點處進行一初始檢測或CD量測。晶圓資料可包含缺陷或CD變動。位置、設計片段、程序工具參數或其他參數可用於訓練一深度學習模型，其接著用於跨越晶圓或一後續晶圓進行預測。使用檢測及檢視工具到訪所預測之位置可驗證深度學習模型且此等結果可用於重新訓練深度學習模型。此程序可重複直至預測具有一可接受準確度。深度學習模型可用於預測新可能缺陷位置或CD故障位點。
伴隨設計規則收緊，在所有程序步驟處跨越一晶圓監測CD變動變得越來越重要。監測可有助於標示跨越一臨限值之任何CD變動，此可防止對晶圓之任何質量標度損壞。此亦可助於在製造期間防止程序中之漂移。
圖1係繪示一方法100之一流程圖。在101處，使用諸如一光學檢測工具之一檢測工具掃描一晶圓。偵測晶圓上之缺陷可涉及使用一或多個光學器件模式(包含使用一或多個光學器件模式對晶圓執行一熱掃 描)。一「熱掃描」一般係指經執行以偵測缺陷或藉由施加相對主動偵測設定(例如實質上接近雜訊底限之臨限值)而對晶圓進行量測之一晶圓之一量測/檢測。依此方式，可執行熱掃描以收集將用於本文所揭示之其他步驟之關於晶圓之檢測或量測。熱掃描之目標係以該(等)選定模式量測所有CD量測之一代表性樣本或偵測晶圓上之所有缺陷及妨害類型之一代表性樣本。
在102處，使用一缺陷檢視工具(其可為一SEM或另一裝置)確認至少一缺陷之存在。可執行取樣以確認該至少一缺陷之存在。
在103處，將參數輸入一深度學習模型中。參數可包含以下之一或多者：缺陷相對於一設計、一關注區或一設計片段之一或多者之一位置；工具參數(例如焦點、曝光)；缺陷之一類型；相鄰設計位點；一層類型；或光學接近性校正。相鄰設計位點可用於判定哪種設計檔案可導致缺陷。
相對於參數，缺陷位置可相對於一晶粒隅角。缺陷位置亦可係指一晶圓座標系統或相對於一晶圓座標系統之一晶粒索引。缺陷類型可為諸如一顆粒、空隙、短路、橋或任何其他一般類型之缺陷之缺陷之類型。相鄰設計位點可為設計之任何特定形狀或圖案(例如T形或其他臨界形狀)，且可或不可與密度有關。層類型可為一CMP層、一蝕刻層或晶圓上之其他層。
在104處，基於已經訓練之深度學習模型而預測缺陷位點。預測104可由一控制器執行。在105處，(諸如)使用如一SEM或另一裝置之一缺陷檢視工具驗證缺陷位點。可執行驗證以確認缺陷位點處之一缺陷之存在。可在缺陷位點處收集晶圓資料。例如，可在缺陷位點處收集 SEM影像。
在一例項中，深度學習模型可使用TensorFlow，其最初由Google Brain團隊開發。TensorFlow係用於使用資料流圖之數值計算之一軟體程式庫。圖節點表示數學運算，而圖邊緣表示在其等之間流動之多維資料陣列(張量)。除TensorFlow之外，可使用用於一般機器學習應用及神經網路有之其他數學庫且TensorFlow僅係一實例。
在一例項中，僅使用正資料重新訓練深度學習模型且移除負資料。
若有必要，則在106處重新訓練深度學習模型。可重複預測104、驗證105及重新訓練106直至深度學習模型達到一偵測準確度臨限值。來自104處之驗證之晶圓資料可輸入深度學習模型中。在一例項中，不需要重新訓練，因為深度學習模型基於初始預測104之結果達到偵測準確度臨限值。偵測準確度臨限值可按照半導體製造商要求進行設定。偵測準確度臨限值可由一半導體製造商期望之一妨害率判定。妨害越小，臨限值越嚴格。例如，若半導體製造商需要經取樣之100個位置中之20%至30%之一妨害率，則可設定偵測準確度臨限值以滿足此等要求。
在107處，深度學習模型可用於預測一新晶圓上之缺陷及/或針對一新半導體製造程序預測晶圓上之缺陷。至深度學習模型之輸入可相同於用於訓練或重新訓練之輸入。深度學習模型應能夠預測缺陷及/或CD量測。若對參數之任何者進行任何改變，則可將該等參數輸入至深度學習模型以提供準確預測。
方法100可進一步包含產生缺陷位點之一熱圖。熱圖可繪示晶圓圖上之可能缺陷及之缺陷之類型。
圖2係繪示一方法200之一流程圖。在201處，使用一SEM掃描一晶圓。在202處，計算樣本位點處之跨越晶圓之CD變動。此可由一控制器執行。
在203處，將參數輸入一深度學習模型中。參數可包含以下之一或多者：相對於一設計、一關注區或一設計片段之一或多者量測CD之一位置；工具參數(例如焦點、曝光)；缺陷之一類型；相鄰設計位點；一層類型；或光學接近性校正。相鄰設計位點可用於判定哪種設計檔案可導致缺陷。
在204處，基於已經訓練之深度學習模型而預測跨越晶圓之位點處之CD。預測204可由一控制器執行。在205處，(諸如)使用一SEM或另一裝置驗證具有不同CD之位點。可執行驗證以確認位點處之CD。可在位點處收集晶圓資料。在一例項中，需要在該等位點處收集SEM影像以確認缺陷之存在。晶圓資料可係指使用SEM影像之CD量測資料，其可收集於該等位點處以確認CD變動量。
若有必要，則在206處重新訓練深度學習模型。可重複預測204、驗證205及重新訓練206直至深度學習模型達到一偵測準確度臨限值。可將來自204處之驗證之晶圓資料輸入深度學習模型中。在一例項中，不需要重新訓練，因為深度學習模型基於初始預測204之結果達到偵測準確度臨限值。
在207處，深度學習模型可用於預測一新晶圓上之CD或針對一新半導體製造程序預測晶圓上之CD。
方法200可進一步包含產生缺陷位點之一熱圖。熱圖可繪示晶圓圖上之CD變動。
方法100及方法200使用深度學習模型預測一晶圓上之可能缺陷位點或CD量測。此可有助於在半導體製造期間發現可能缺陷位點。降低妨害率係缺陷檢測中之最大挑戰之一者，因為其減少用於發現臨界DOI位置之檢測檢視循環。此外，可提供缺陷及/或CD之熱圖。此可改良程序監測。
方法100及方法200使用實際晶圓資料點及額外參數。一小樣本集可用於初始預測。
圖3係本文所揭示之方法之一實例之一流程圖300。在301處，使用諸如一光學檢測工具之一檢測工具檢測晶圓。在302處，可(諸如)使用一SEM發現缺陷或CD位置。在302處，亦可判定缺陷或CD類型。在303處，諸如使用位置、缺陷類型及製造工具參數作為輸入訓練來深度學習模型。在304處，使用深度學習模型預測具有缺陷或CD故障之位點且在305處確認位點。確認位點305可包含使用SEM(諸如在302處)重新到訪位點，其可用於進一步訓練深度學習模型。深度學習模型可視情況如306中所展示重新訓練。
圖4係一系統400之一系統圖式。系統400包含一光學檢測工具401、一缺陷檢視工具402及一控制器403，控制器403具有一處理器404及與處理器404電子通信之一電子資料儲存單元405。缺陷檢視工具402可為一SEM。光學檢測工具401可為一BBP檢測工具，其可經組態以執行一熱掃描以擷取檢測結果。光學檢測工具401亦可為一電子束工具或一雷射掃描工具。控制器403與光學檢測工具401及缺陷檢視工具402電子通信。
控制器403可為光學檢測工具401或缺陷檢視工具402之部 分或另一裝置。在一實例中，控制器403可為一獨立控制單元或位於一集中式品質控制單元中。可使用多個控制器403。
實際上，控制器403可由硬體、軟體及韌體之任何組合實施。另外，其功能(如本文所描述)可由一單元執行或在不同組件之間分配，組件之各者可繼而由硬體、軟體及韌體之任何組合實施。用於實施各種方法及功能之控制器403之程式碼或指令可儲存於控制器可讀儲存媒體中(諸如電子資料儲存單元405中之一記憶體或其他記憶體)。
控制器403可經組態以接收晶圓資料。晶圓資料可為缺陷位置或CD之一者且可由(例如)缺陷檢視工具402或光學檢測工具401產生。將參數輸入一深度學習模型中。參數包含以下之一或多者：相對於一設計、一關注區或一設計片段之一或多者量測結果之一位置；工具參數(例如焦點、曝光)；缺陷之一類型；相鄰設計位點；一層類型；或光學接近性校正。預測跨越晶圓之位置處之額外結果。額外結果相同於缺陷位置或CD之一者，意謂若接收缺陷位置，則將預測缺陷位置，而若接收CD結果，則將預測CD結果。控制器403接收跨越晶圓之位置處之結果之驗證。因此，可確認額外結果。若有必要，則重新訓練深度學習模型。可重複預測、接收驗證及重新訓練直至深度學習模型達到一偵測準確度臨限值。
控制器可經組態以使用深度學習模型預測一新晶圓上之結果或針對一新半導體製造程序預測晶圓上之結果。使用新半導體程序，一新參數集可輸入深度學習模型中以判定預測是否準確。
控制器403亦可經組態以產生結果變動之一熱圖。
系統400可包含與控制器403電子通信之一SEM 402或與控制器403電子通信之一光學檢測工具401及一SEM 402兩者。儘管繪示具 有一光學檢測工具401及一SEM 402兩者，但系統400可僅包含與控制器403電子通信之一SEM 402。控制器403可為光學檢測工具401或SEM 402之部分。
控制器403可依任何適合方式(例如經由一或多個傳輸媒體，其可包含有線及/或無線傳輸媒體)耦合至系統400之組件，使得控制器403可接收由系統400產生之輸出。控制器403可經組態以使用輸出執行若干功能。
控制器403、本文所描述之(若干)其他系統或(若干)其他子系統可為各種系統(包含一個人電腦系統、影像電腦、主機電腦系統、工作站、網路裝置、網際網路裝置或其他裝置)之部分。該(等)子系統或系統亦可包含本技術中已知之任何適合處理器(諸如一並行處理器)。另外，該(等)子系統或系統可包含具有高速處理及軟體之一平台作為一獨立或一網路工具。
若系統包含一個以上子系統，則不同子系統可彼此耦合使得影像、資料、資訊、指令等等可在子系統之間發送。例如，一子系統可由任何適合傳輸媒體(其等可包含本技術中已知之任何適合有線/無線傳輸媒體)耦合至(若干)額外子系統。此等子系統之兩者或兩者以上亦可由一共用電腦可讀儲存媒體(圖中未展示)有效地耦合。
如本文所揭示，一額外實施例係關於一種儲存程式指令之非暫時電腦可讀媒體，該等程式指令可在控制器上執行以執行一電腦實施缺陷偵測或CD分析，如本文揭示。特定言之，處理器404可耦合至電子資料儲存單元405或其他電子資料儲存媒體中之一記憶體，其中非暫時電腦可讀媒體包含可在處理器404上執行之程式指令。電腦實施方法可包含本 文所描述之任何(若干)方法之任何(若干)步驟。例如，控制器403可經程式化以執行圖1、圖2或圖3之一些或所有步驟，其等可由處理器404執行。電子資料儲存單元405或其他電子資料儲存媒體中之記憶體可為諸如一磁碟或光碟、一磁帶或本技術中已知之任何其他適合非暫時電腦可讀媒體之一儲存媒體。
可依尤其包含基於程序之技術、基於組件之技術及/或物件導向技術之各種方式之任何者實施程式指令。例如，可根據期望使用ActiveX控制、C++物件、JavaBeans、微軟基礎類別(MFC)、SSE(串流SIMD擴展)或其他技術或方法來實施程式指令。
如本文所使用，術語「晶圓」一般係指由一半導體或非半導體材料形成之基板。此一半導體或非半導體材料之實例包含(但不限於)單晶矽、砷化鎵及磷化銦。此等基板可常見於及/或被處理於半導體製造設備中。
一晶圓可包含形成於一基板上之一或多個層。例如，此等層可包含(但不限於)一光阻劑、一介電材料及一導電材料。此等層之諸多不同類型在本技術中係已知的，且本文所使用之術語「晶圓」意欲涵蓋包含此等層之所有類型之一晶圓。
可圖案化或未圖案化形成於一晶圓上之一或多個層。例如，一晶圓可包含各具有可重複圖案化特徵之複數個晶粒。此等材料層之形成及處理可最終導致完成裝置。諸多不同類型之裝置(諸如IC)可形成於一晶圓上，且本文所使用之術語「晶圓」意欲涵蓋本技術中已知之任何類型之裝置製造於其上之一晶圓。如本文所使用，術語「晶片」可包括為了一特定目的而設計之IC之一集合。
儘管本文相對於晶圓描述實施例，但應瞭解，實施例可用於諸如一倍縮光罩之另一樣品，其通常亦可指稱一遮罩或一光罩。諸多不同類型之倍縮光罩在本技術中係已知的，且本文所使用之術語「倍縮光罩」、「遮罩」及「光罩」意欲涵蓋本技術中已知之所有類型之倍縮光罩。
可如本文所描述般執行方法之各步驟。方法亦可包含可由本文所描述之(若干)控制器及/或電腦子系統或系統執行之(若干)任何其他步驟。步驟可由可根據本文所描述之任何實施例來組態之一或多個電腦系統執行。另外，上述方法可由本文所描述之任何系統實施例執行。
儘管已相對於一或多個特定實施例描述本發明，但應瞭解，可在不背離本發明之精神及範疇之情況下實施本發明之其他實施例。因此，可認為本發明僅受限於隨附申請專利範圍及其合理解譯。
300‧‧‧方法
301‧‧‧步驟
302‧‧‧步驟
303‧‧‧步驟
304‧‧‧步驟
305‧‧‧步驟

Claims (20)

  1. 一種檢測一晶圓上之缺陷的方法，其包括：使用一檢測工具掃描一晶圓；使用一缺陷檢視工具確認至少一缺陷之存在，其中該確認包含取樣多個缺陷；將參數輸入一深度學習模型中，其中該等參數包含相對於一設計、一關注區或一設計片段的一或多者的該缺陷的一位置，而且其中該等參數可視情況進一步包含以下之一或多者：焦點；曝光；該缺陷之一類型；相鄰設計位點；及一層類型；在該輸入之後，基於該深度學習模型而使用一控制器預測多個缺陷位點；驗證該等缺陷位點，其中該驗證包含獲得被該深度學習模型預測的該等缺陷位點的多個影像以及確認在該等影像中之該等缺陷位點處的至少一缺陷之存在；及重新訓練該深度學習模型，其中重複該預測、該驗證及該重新訓練直至該深度學習模型達到一偵測準確度臨限值。
  2. 如請求項1之方法，其中該掃描係一熱掃描。
  3. 如請求項1之方法，其中該缺陷檢視工具係一掃描電子顯微鏡。
  4. 如請求項1之方法，其中該等參數進一步包含光學接近性校正。
  5. 如請求項1之方法，其進一步包括產生該等缺陷位點之一熱圖。
  6. 如請求項1之方法，其進一步包括使用該深度學習模型預測一新晶圓上之缺陷。
  7. 如請求項1之方法，其進一步包括使用該深度學習模型針對一新半導體製造程序預測該晶圓上之缺陷。
  8. 一種儲存一程式之非暫時電腦可讀媒體，該程式經組態以指示一處理器執行請求項1之方法。
  9. 一種檢測一晶圓上之缺陷的方法，其包括：使用一掃描電子顯微鏡掃描一晶圓；使用一控制器計算樣本位置處之跨越該晶圓之臨界尺寸變動；將參數輸入一深度學習模型中，其中該等參數包含相對於一設計、一關注區或一設計片段的一者所量測到的臨界尺寸所在的一位置，而且其中該等參數可視情況進一步包含以下之一或多者：焦點； 曝光；相鄰設計位點；及一層類型；基於該深度學習模型而使用該控制器預測跨越該晶圓之多個位點處之臨界尺寸；驗證具有不同臨界尺寸之該等位點，其中該驗證包含獲得被該深度學習模型預測的該等位點的多個影像以及確認在該等影像中之該等缺陷位點處的至少一缺陷之存在；及重新訓練該深度學習模型，其中重複該預測、該驗證及該重新訓練直至該深度學習模型達到一偵測準確度臨限值。
  10. 如請求項9之方法，其中該等參數進一步包含光學接近性校正。
  11. 如請求項9之方法，其進一步包括產生臨界尺寸變動之一熱圖。
  12. 如請求項9之方法，其進一步包括使用該深度學習模型預測一新晶圓上之臨界尺寸。
  13. 如請求項9之方法，其進一步包括使用該深度學習模型針對一新半導體製造程序預測該晶圓上之臨界尺寸。
  14. 一種儲存一程式之非暫時電腦可讀媒體，該程式經組態以指示一處理器執行請求項9之方法。
  15. 一種檢測一晶圓上之缺陷的系統，其包括：一控制器，其與一掃描電子顯微鏡或與該掃描電子顯微鏡及一光學檢測工具電子通信，其中該控制器包含一處理器及與該處理器電子通信之一電子資料儲存單元，其中該控制器經組態以：接收一晶圓之一檢視之結果，其中該等結果係缺陷位點或臨界尺寸之一者；將參數輸入一深度學習模型中，其中該等參數包含相對於一設計、一關注區或一設計片段的一者所量測到的該等結果所在的一位置，而且其中該等參數可視情況進一步包含以下之一或多者：焦點；曝光；相鄰設計位點；及一層類型；在該輸入之後，預測跨越該晶圓之位點處之額外結果，其中該等額外結果相同於該等缺陷位置或該臨界尺寸之一者；使用被該深度學習模型預測的該等位點的多個影像來接收跨越該晶圓之該等位點處之該等結果之驗證，而且其中該驗證確認在該等影像中之該等缺陷位點處的至少一缺陷之存在；及重新訓練該深度學習模型，其中重複該預測步驟、該驗證步驟及該重新訓練步驟直至該深度學習模型達到一偵測準確度臨限值。
  16. 如請求項15之系統，其進一步包括與該控制器電子通信之該掃描電 子顯微鏡。
  17. 如請求項15之系統，其進一步包括與該控制器電子通信之該光學檢測工具及該掃描電子顯微鏡。
  18. 如請求項15之系統，其中該控制器經組態以產生結果驗證之一熱圖。
  19. 如請求項15之系統，其中該控制器經組態以使用該深度學習模型預測一新晶圓上之結果。
  20. 如請求項15之系統，其中該控制器亦經組態以使用該深度學習模型針對一新半導體製造程序預測該晶圓上之結果。
TW107122224A 2017-06-30 2018-06-28 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 TWI784018B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
IN201741023043 2017-06-30
IN201741023043 2017-06-30
US201762545918P 2017-08-15 2017-08-15
US62/545,918 2017-08-15
US15/814,561 US11275361B2 (en) 2017-06-30 2017-11-16 Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
US15/814,561 2017-11-16

Publications (2)

Publication Number Publication Date
TW201905731A TW201905731A (zh) 2019-02-01
TWI784018B true TWI784018B (zh) 2022-11-21

Family

ID=66213171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122224A TWI784018B (zh) 2017-06-30 2018-06-28 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法

Country Status (4)

Country Link
US (1) US11275361B2 (zh)
KR (1) KR102568074B1 (zh)
CN (1) CN110770886B (zh)
TW (1) TWI784018B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7022111B2 (ja) * 2016-08-15 2022-02-17 エーエスエムエル ネザーランズ ビー．ブイ． 半導体製造歩留まりを向上させるための方法
US20220130027A1 (en) * 2019-02-15 2022-04-28 Hitachi High-Tech Corporation Structure Estimation System and Structure Estimation Program
KR102641682B1 (ko) * 2019-02-20 2024-02-27 에이에스엠엘 네델란즈 비.브이. 반도체 디바이스의 제조 프로세스를 특성화하기 위한 방법
US12057355B2 (en) 2019-04-28 2024-08-06 Nova Ltd Semiconductor device manufacture with in-line hotspot detection
KR102268019B1 (ko) * 2019-04-30 2021-06-22 (주)코셈 인공 지능 학습 데이터를 활용한 전자 현미경
US11340060B2 (en) * 2019-07-23 2022-05-24 Kla Corporation Automatic recipe optimization for overlay metrology system
TWI794615B (zh) 2019-07-26 2023-03-01 德商卡爾蔡司Ｓｍｔ有限公司 微加工裝置的自動運作控制
JP7285728B2 (ja) * 2019-08-07 2023-06-02 株式会社日立ハイテク 電気特性を導出するシステム及び非一時的コンピューター可読媒体
KR102847324B1 (ko) 2019-10-18 2025-08-14 삼성전자주식회사 멀티-opc 모델을 이용한 opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US11087449B2 (en) * 2019-10-24 2021-08-10 KLA Corp. Deep learning networks for nuisance filtering
US11415971B2 (en) * 2020-02-10 2022-08-16 Globalwafers Co., Ltd. Systems and methods for enhanced wafer manufacturing
JP7561505B2 (ja) * 2020-03-10 2024-10-04 株式会社アドバンテスト 判定装置、試験システム、判定方法および判定プログラム
US12131103B2 (en) * 2020-03-30 2024-10-29 Kla Corporation Semiconductor fabrication process parameter determination using a generative adversarial network
US11774371B2 (en) * 2020-05-22 2023-10-03 Kla Corporation Defect size measurement using deep learning methods
KR102861371B1 (ko) * 2020-06-29 2025-09-18 삼성전자주식회사 반도체 공정의 근접 보정 방법
KR102671246B1 (ko) 2020-09-18 2024-06-03 세메스 주식회사 기판 처리 장치 및 기판 공정 처리의 정상 여부 판단 방법
US12118708B2 (en) 2020-10-05 2024-10-15 Samsung Electronics Co., Ltd. Device and method for detecting defects on wafer
TWI759906B (zh) * 2020-10-15 2022-04-01 維曙智能科技有限公司 基於深度學習之階層式圖片分類系統及其方法
IL302789A (en) * 2020-11-13 2023-07-01 Asml Netherlands Bv Defect location identification based on active learning
US20240069450A1 (en) * 2020-12-18 2024-02-29 Asml Netherlands B.V. Training machine learning models based on partial datasets for defect location identification
TW202238110A (zh) * 2021-02-23 2022-10-01 以色列商奧寶科技有限公司 使用混合成像系統之自動光學檢測
US20240212131A1 (en) * 2021-03-30 2024-06-27 Asml Netherlands B.V. Improved charged particle image inspection
CN113238460B (zh) * 2021-04-16 2022-02-11 厦门大学 一种基于深度学习的用于超紫外的光学邻近校正方法
US11614480B2 (en) * 2021-06-08 2023-03-28 Kla Corporation System and method for Z-PAT defect-guided statistical outlier detection of semiconductor reliability failures
US20230051330A1 (en) * 2021-08-16 2023-02-16 Applied Materials Inc. Using defect models to estimate defect risk and optimize process recipes
KR20230027585A (ko) * 2021-08-19 2023-02-28 삼성전자주식회사 딥 러닝 기반의 반도체 소자의 특성 예측 방법 및 이를 수행하는 컴퓨팅 장치
KR20230028995A (ko) * 2021-08-23 2023-03-03 삼성전자주식회사 결함 예측 방법 및 장치
JP7701128B2 (ja) * 2021-10-08 2025-07-01 東京エレクトロン株式会社 エッチング処理システム、エッチング品質予測方法及びエッチング品質予測プログラム
KR102836484B1 (ko) * 2021-12-28 2025-07-18 세메스 주식회사 기판 검사 유닛 및 이를 포함하는 기판 처리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160148850A1 (en) * 2014-11-25 2016-05-26 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US20160163035A1 (en) * 2014-12-03 2016-06-09 Kla-Tencor Corporation Automatic Defect Classification Without Sampling and Feature Selection
US20160313651A1 (en) * 2013-12-17 2016-10-27 Asml Netherlands B.V. Yield estimation and control
CN106290378A (zh) * 2016-08-23 2017-01-04 东方晶源微电子科技（北京）有限公司 缺陷分类方法和缺陷检查系统
TW201721784A (zh) * 2015-09-18 2017-06-16 克萊譚克公司 調適性自動缺陷分類

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
CA2296143A1 (fr) * 2000-01-18 2001-07-18 9071 9410 Quebec Inc. Systeme d'inspection optique
WO2004044596A2 (en) * 2002-11-12 2004-05-27 Fei Company Defect analyzer
JP2004354250A (ja) * 2003-05-29 2004-12-16 Nidek Co Ltd 欠陥検査装置
US20080077907A1 (en) 2006-09-21 2008-03-27 Kulkami Anand P Neural network-based system and methods for performing optical proximity correction
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
US7873585B2 (en) 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
WO2010091307A2 (en) 2009-02-06 2010-08-12 Kla-Tencor Corporation Selecting one or more parameters for inspection of a wafer
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9430824B2 (en) 2013-05-14 2016-08-30 Kla-Tencor Corporation Machine learning method and apparatus for inspecting reticles
US10430719B2 (en) * 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US10365617B2 (en) * 2016-12-12 2019-07-30 Dmo Systems Limited Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160313651A1 (en) * 2013-12-17 2016-10-27 Asml Netherlands B.V. Yield estimation and control
US20160148850A1 (en) * 2014-11-25 2016-05-26 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US20160163035A1 (en) * 2014-12-03 2016-06-09 Kla-Tencor Corporation Automatic Defect Classification Without Sampling and Feature Selection
TW201721784A (zh) * 2015-09-18 2017-06-16 克萊譚克公司 調適性自動缺陷分類
CN106290378A (zh) * 2016-08-23 2017-01-04 东方晶源微电子科技（北京）有限公司 缺陷分类方法和缺陷检查系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
期刊 Yoo, Ryan YK. "Automated AFM Boosts Throughput in Automatic Defect Review." 22.6 (2014): 18-23. Microscopy Today 2014 https://www.cambridge.org/core/journals/microscopy-today/article/automated-afm-boosts-throughput-in-automatic-defect-review/4C8D190B4D46206002D02BD38F1DA251; *
網路文獻 ANIRUDH KONDAVEETI Case Study: Using Data Science to Detect Defects In Semiconductors vmware OCTOBER 1, 2015 https://tanzu.vmware.com/content/blog/case-study-using-data-science-to-detect-defects-in-semiconductors; *
網路文獻 Baek, Jae Yeon. Modeling and Selection for Real-time Wafer-to-Wafer Fault Detection Applications. University of California, Berkeley 2015 https://www.proquest.com/openview/8ace01d4539d1c5278ade6ec96a0a019/1?pq-origsite=gscholar&cbl=18750 *

Also Published As

Publication number Publication date
US20190004504A1 (en) 2019-01-03
KR102568074B1 (ko) 2023-08-17
TW201905731A (zh) 2019-02-01
CN110770886A (zh) 2020-02-07
KR20200014938A (ko) 2020-02-11
CN110770886B (zh) 2023-09-15
US11275361B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
TWI784018B (zh) 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
CN106415807B (zh) 使用高分辨率全裸片图像数据进行检验
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
TWI468958B (zh) 用於以設計為基礎之裝置風險評估之方法
TWI686718B (zh) 判定用於樣本上之關注區域之座標
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
CN106796724A (zh) 自动化图案保真度测量计划产生
TW201625915A (zh) 用於程序窗特徵化之虛擬檢測系統
KR20200045577A (ko) 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
TWI750368B (zh) 光學檢驗結果之計量導引檢驗樣品成形
TWI807442B (zh) 程序控制之晶粒內度量衡方法及系統
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
US10957608B2 (en) Guided scanning electron microscopy metrology based on wafer topography
CN109314067B (zh) 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法
IL257205A (en) Self directed metrology and pattern classification
TW201941080A (zh) 用於臨界尺寸量測之所關注區域及所關注圖樣產生
CN120871557B (zh) 一种确定光刻工艺窗口的方法
CN110741466B (zh) 基于扰乱点图的宽带等离子检验
CN120917381A (zh) 在没有地面实况信息的情况下监测cgi模型性能的方法