[go: up one dir, main page]

TWI780956B - 具靜電放電衝擊排除能力的積體電路 - Google Patents

具靜電放電衝擊排除能力的積體電路 Download PDF

Info

Publication number
TWI780956B
TWI780956B TW110138717A TW110138717A TWI780956B TW I780956 B TWI780956 B TW I780956B TW 110138717 A TW110138717 A TW 110138717A TW 110138717 A TW110138717 A TW 110138717A TW I780956 B TWI780956 B TW I780956B
Authority
TW
Taiwan
Prior art keywords
node
voltage
pad
electrostatic discharge
terminal
Prior art date
Application number
TW110138717A
Other languages
English (en)
Other versions
TW202222001A (zh
Inventor
賴致瑋
丁韻仁
吳易翰
林坤信
許信坤
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202222001A publication Critical patent/TW202222001A/zh
Application granted granted Critical
Publication of TWI780956B publication Critical patent/TWI780956B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明為一種積體電路。積體電路中的靜電放電阻擋電路連接於第一墊、第二墊、第一節點與第二節點。靜電放電阻擋電路包括：電容庫、電阻、電壓選擇器與一開關電晶體。電容庫連接於第一墊與第三節點之間。電阻連接於第三節點與第一節點之間。電壓選擇器的二個輸入端分別連接至第三節點與第四節點。電壓選擇器的輸出端連接至第五節點。第四節點連接至第二墊。開關電晶體的第一端連接至第一墊，開關電晶體的第二端連接至第二節點，開關電晶體的閘極端連接至第五節點。

Description

具靜電放電衝擊排除能力的積體電路
本發明是有關於一種積體電路，且特別是有關於一種具靜電放電衝擊(ESD zap)排除能力的積體電路。
眾所周知，在互補式金屬氧化物半導體的積體電路(CMOS Integrated Circuit)製程中，為增加其速度與整合度，半導體元件尺寸會越做越小、閘極氧化層(Gate oxide layer)會越來越薄。因此，閘極氧化層的崩潰電壓(breakdown voltage)降低，且半導體元件的PN接面(PN junction)的崩潰電壓也降低。舉例來說，利用低壓元件(low voltage device)製程所製造的MOS電晶體，其操作電壓為1.8V，且MOS電晶體可以承受4.5V的電壓應力(voltage stress)。
眾所周知，為了避免積體電路(IC)在生產過程中被靜電放電衝擊(electro static discharge zap，ESD zap)所損傷。由於靜電放電電壓(ESD voltage)非常高，會產生靜電放電電流(ESD current)，因此在積體電路(IC)內皆會製作靜電放電保護電路(ESD protection circuit)。靜電放電保護電路提供了靜電放電電流路徑(ESD current path)，以免靜電放電電流傳遞至IC內部電路而造成損傷。
請參照第1A圖，其所繪示為習知積體電路示意圖。積體電路100包括一內部電路(internal circuit)140與一靜電放電保護電路110。其中，墊(pad)150連接於節點d，且墊(pad)150接收供應電壓Vpp。再者，節點g接收供應電壓GND，供應電壓GND可為0V。
靜電放電保護電路110與內部電路140連接於墊(pad)150與節點g之間。於正常運作時，供應電壓Vpp由墊150輸入靜電放電保護電路110與內部電路140。供應電壓GND由節點g輸入靜電放電保護電路110與內部電路140。因此，內部電路140接收供應電壓Vpp與供應電壓GND而正常運作，而靜電放電保護電路110則未動作。
請參照第1B圖，其所繪示為習知積體電路遭受靜電放電衝擊之示意圖。當墊150接收靜電放電衝擊ESD時，墊150接收靜電放電電壓V ESD。此時，靜電放電保護電路110動作，使得靜電放電電流I ESD經由靜電放電保護電路110傳遞至節點g。換言之，當墊150接收靜電放電衝擊ESD時，動作的靜電放電保護電路110可以提供靜電放電電流路徑(ESD current path)，使得靜電放電電流I ESD經由靜電放電電流路徑傳遞至節點g。
然而，當墊150接收靜電放電衝擊ESD時，如果靜電放電保護電路110無法即時動作，仍可能會有少部份的靜電放電電流I ESD(如虛線所示)流經內部電路140而造成內部電路140損壞。
舉例來說，假設內部電路140中包括記憶胞陣列，則靜電放電電流I ESD流入內部電路140時，可能造成記憶胞陣列中的記憶胞被誤編程(falsely programmed)。或者，假設內部電路140中包括邏輯電路(logic circuit)，則靜電放電電流I ESD流入內部電路140時，可能造成邏輯電路損傷(logic circuit damage)。
請參照第2圖，其所繪示為習知靜電放電保護電路。此靜電放電保護電路揭露於美國專利US 10,546,619。靜電放電保護電路400包括一分壓器(voltage divider)310、RC電路320、路徑控制電路230、開關電晶體Msw與反相器446。
靜電放電保護電路400連接於接收供應電壓Vpp的墊(pad)250與接收供應電壓GND的節點g之間。供應電壓Vpp由墊(pad)250輸入靜電放電保護電路400，供應電壓GND由節點g輸入靜電放電保護電路400與內部電路240。供應電壓GND可為0V。
分壓器310連接於墊250與節點g之間。分壓器310包括多個二極體式連接的P型電晶體(diode connected transistor)Ma、Mb、Mc。P型電晶體Ma、Mb、Mc可視為三個電阻(resistor)串接於墊250與節點g之間，節點a可產生分壓(divided voltage)Va，節點b可產生分壓Vb。
RC電路320連接於墊250與節點g之間。RC電路320包括多個P型電晶體Md、Me、Mf、Mg。其中，P型電晶體Md可視為電阻連接於墊250與節點c之間，P型電晶體Me、Mf、Mg可視為電容器(capacitor)串接於節點c與節點g之間。其中，節點c產生控制電壓Vc。
路徑控制電路230包括多個P型電晶體M1、M2、M3。P型電晶體M1的第一汲源端(drain/source terminal)與體極端(body terminal)連接至墊250、閘極端連接至節點c。P型電晶體M2的第一汲源端與體極端連接至電晶體M1的第二汲源端，閘極端連接至節點a。P型電晶體M3的第一汲源端與體極端連接至電晶體M2的第二汲源端，閘極端連接至節點b，第二汲源端連接至節點g。再者，每一個P型電晶體M1、M2、M3內皆有一寄生二極體(parasitic diode)Dp1、Dp2、Dp3。
反相器446的輸入端連接至節點c以接收控制電壓Vc，反相器446的第一電源端連接至墊250，第二電源端連接至節點b以接收分壓Vb。再者，開關電晶體Msw的第一汲源端與體極端連接至墊250，第二汲源端連接至節點d，閘極端連接至反相器446的輸出端。再者，內部電路240連接於節點d與節點g之間。
於積體電路正常運作時，分壓器310與RC電路320無法觸發(trigger)路徑控制電路230。另外，由於反相器446的第一電源端接收供應電壓Vpp，且第二電源端接收分壓Vb。當反相器446的輸入端接收高準位(High level)的供應電壓Vpp時，反相器446的輸出端產生低準位(Low level)的分壓Vb。因此，開關電晶體Msw的閘極接收低準位的分壓Vb，並開啟(turn on)開關電晶體Msw，使得墊250連接至節點d，而供應電壓Vpp可傳遞至內部電路240。
於斷電(power off)時，積體電路未運作。墊250未接收供應電壓Vpp，而開關電晶體Msw的閘極為浮接狀態(floating)，開關電晶體Msw關閉，使得開關電晶體Msw隔離墊250與節點d之間的連接。
當墊250接收到靜電放電衝擊時，墊250接收一靜電放電電壓(ESD voltage)。此時，分壓器310與RC電路320會觸發(trigger)路徑控制電路230，使得靜電放電電流經由路徑控制電路230傳遞至節點g。
另外，由於反相器446的第一電源端接收靜電放電電壓， 而反相器446的輸入端接收低準位。因此，開關電晶體Msw閘極接收反相器446輸出的高電壓，造成開關電晶體Msw關閉，且開關電晶體Msw持續隔離墊250與節點d之間的連接。
也就是說，當墊250接收靜電放電衝擊ESD時，路徑控制電路230提供靜電放電電流的靜電放電電流路徑(ESD current path)，而開關電晶體Msw則隔離墊250與節點d之間的連接關係。因此，靜電放電保護電路400可以有效地防止靜電放電電流流經內部電路240造成內部電路240的損壞。
在第2圖中的靜電放電保護電路400中，係設計反相器446與開關電晶體Msw來阻擋靜電放電電流。然而，此設計無法運用於其他的靜電放電保護電路。
本發明的目的在於提供一種具靜電放電衝擊排除能力的積體電路。本發明的積體電路中，靜電放電阻擋電路可搭配其他靜電放電保護電路，用以防止靜電放電電流傳遞至內部電路。
本發明係有關於一種具靜電放電衝擊排除能力的積體電路。該積體電路包括：一靜電放電保護電路，連接於一第一墊與一第一節點之間；一內部電路，連接於一第二節點與該第一節點之間；以及一靜電放電阻擋電路，連接於該第一墊、該第一節點與該第二節點。其中，該靜電放電阻擋電路，包括：一電容庫，連接於該第一墊與一第三節點之間；一電阻，連接於該第三節點與該第一節點之間；一電壓選擇器，具有第一輸入端連接至該第三節點，一第二輸入端連接至一第四節點，以及一輸出端連接至一第五節點；以及，一開關電晶體，具有第一端連接至該第一墊，一第二端連接至該第二節點，一閘極端連接至該第五節點。其中，該電壓選擇器的該第一輸入端接收一第一輸入電壓，該電壓選擇器的該第二輸入端接收一第二輸入電壓；當該第一輸入電壓大於該第二輸入電壓時，該電壓選擇器將該第一輸入電壓傳遞至該電壓選擇器的該輸出端；以及，當該第二輸入電壓大於該第一輸入電壓時，該電壓選擇器將該第二輸入電壓傳遞至該電壓選擇器的該輸出端。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第3圖，其所繪示為本發明的積體電路以及相關的靜電放電阻擋電路。積體電路500包括一內部電路540、一靜電放電阻擋電路(ESD inhibit circuit)520與一靜電放電保護電路(ESD protection circuit)510。再者，墊(pad)550接收供應電壓Vpp，墊560接收供應電壓Vb，節點g接收供應電壓GND。其中，供應電壓Vpp大於供應電壓 Vb，且供應電壓Vb大於供應電壓GND。舉例來說，供應電壓Vpp為4.5V，供應電壓Vb為1.8V，供應電壓GND為0V。
靜電放電保護電路510連接於墊(pad)550與節點g之間。供應電壓Vpp由墊(pad)550輸入靜電放電保護電路510，供應電壓GND由節點g輸入靜電放電保護電路510。當墊(pad)550接收到靜電放電衝擊(ESD zap)時，靜電放電保護電路510提供了靜電放電電流路徑(ESD current path)，使得靜電放電電流由墊550經由靜電放電電流路徑傳遞至節點g。
另外，靜電放電阻擋電路520連接於墊550、墊560、節點d與節點g。靜電放電阻擋電路520包括：一電容庫(capacitor bank)522、電阻R、電壓選擇器(voltage selector)524與一開關電晶體Msw。
電壓選擇器524的二個輸入端分別連接至節點a與節點b，電壓選擇器524的電壓輸出端連接至節點c。其中，節點b連接至墊560，亦即節點b的電壓Vb等於供應電壓Vb。根據本發明的實施例，電壓選擇器524的二個輸入端分別接收二個輸入電壓(input voltage)，亦即節點a的電壓Va與節點b的電壓Vb，且電壓選擇器524可將較高的電壓傳遞至電壓選擇器524的輸出端。
電壓選擇器524包括電晶體Mp1與電晶體Mp2，電晶體Mp1與電晶體Mp2為P型電晶體。電晶體Mp1的第一端連接至節點a，電晶體Mp1的第二端連接至節點c，電晶體Mp1的閘極端連接至節點b。電晶體Mp2的第一端連接至節點b，電晶體Mp2的第二端連接至節點c，電晶體Mp2的閘極端連接至節點a。
根據本發明的實施例，電壓選擇器524將節點a與節點b上較高的電壓傳遞至節點c。舉例來說，當節點a的電壓Va大於節點b的電壓Vb時，電晶體Mp2關閉(turn off)且電晶體Mp1開啟(turn on)，節點a的電壓Va傳遞至節點c，所以節點c的電壓V gate等於節點a的電壓Va。反之，當節點b的電壓Vb大於節點a的電壓Va時，電晶體Mp2開啟(turn on)且電晶體Mp1關閉(turn off)，節點b的電壓Vb傳遞至節點c，所以節點c的電壓V gate等於節點b的電壓Vb。
電容庫522與電阻R串接於墊550與節點g之間。電容庫522的第一端連接至墊550，電容庫522的第二端連接至節點a。電阻R的第一端連接至節點a，電阻R的第二端連接至節點g。在此實施例中，電容庫522由二個電容器C1與C2串接於墊550與節點a之間。當然，本發明並不限定於電容庫522中電容器的連接關係。舉例來說，電容庫522也可以由單一電容器組成，並連接於墊550與節點a之間。或者，電容庫522也可以由二個電容器組成，並且並聯於墊550與節點a之間。
再者，開關電晶體Msw的第一端與體極端連接至墊550，開關電晶體Msw的第二端連接至節點d，開關電晶體Msw的閘極端連接至電壓選擇器524的輸出端用以接收節點c的電壓V gate。另外，內部電路540連接於節點d與節點g之間。
於積體電路正常運作時，靜電放電保護電路510未動作。另外，在靜電放電阻擋電路520中，由於節點a的電壓Va等於供應電壓GND，節點b的電壓等於供應電壓Vb，所以電壓選擇器524將較大的供應電壓Vb作為節點c的電壓V gate傳遞至開關電晶體Msw的閘極端，亦即節點c電壓V gate等於供應電壓Vb。再者，開關電晶體Msw的第一端接收供應電壓Vpp，開關電晶體Msw的閘極接收供應電壓Vb，開關電晶體Msw開啟(turn on)。因此，供應電壓Vpp傳遞至內部電路540，使得內部電路540正常運作。
根據本發明的實施例，開關電晶體Msw為利用低壓元件(low voltage device)製程所製造的MOS電晶體，且MOS電晶體可以承受4.5V的電壓應力(voltage stress)。因此，在任何情況下，開關電晶體Msw的第一端與閘極端之間的電壓差(voltage difference)必須小於開關電晶體Msw可承受的電壓應力(亦即，4.5V)，否則開關電晶體Msw會損壞。舉例來說，當供應電壓Vpp為4.5V時，可設計供應電壓Vb為1.8V。或者，當供應電壓Vpp為6.0V時，可設計供應電壓Vb為2.0V。
再者，於斷電(power off)時，積體電路未運作。墊550未接收供應電壓Vpp，墊560未接收供應電壓Vb。因此，而開關電晶體Msw的閘極為浮接狀態(floating)，開關電晶體Msw關閉，使得開關電晶體Msw隔離墊550與節點d之間的連接。
請參照第4圖，其所繪示為本發明積體電路遭受靜電放電衝擊之示意圖。當墊550接收靜電放電衝擊ESD時，墊550接收靜電放電電壓V ESD。此時，靜電放電保護電路510動作，使得靜電放電電流I ESD經由靜電放電保護電路510傳遞至節點g。換言之，當墊550接收靜電放電衝擊ESD時，動作的靜電放電保護電路510可以提供靜電放電電流路徑(ESD current path)，使得靜電放電電流I ESD經由靜電放電電流路徑傳遞至節點g。
再者，當墊550接收到靜電放電衝擊的瞬間，電容庫522為短路狀態(short circuit state)，節點a的電壓Va等於靜電放電電壓V ESD。此時，電壓選擇器524將較大的靜電放電電壓V ESD作為節點c的電壓V gate傳遞至開關電晶體Msw的閘極端，亦即節點c電壓V gate幾乎等於靜電放電電壓V ESD。再者，由於開關電晶體Msw的第一端與閘極端皆接收靜電放電電壓V ESD，開關電晶體Msw關閉(turn off)，使得開關電晶體Msw隔離墊550與節點d之間的連接。因此，靜電放電電流I ESD無法傳遞至內部電路540，可有效地防止內部電路540損傷。
請參照第5圖，其所繪示為本發明積體電路進行人體模式(HBM)測試的示意圖。以人體模式(HBM)測試為例，當2KV的靜電電壓施加在墊550時，於15ns之內靜電放電電壓V ESD會升高至最大值Vmax，而靜電放電電流I ESD由靜電保護電路510的靜電放電電流路徑(ESD current path)傳導至節點g，使得靜電放電電壓V ESD逐漸下降。
另外，由於靜電放電阻擋電路520的電壓選擇器524將較大的靜電放電電壓V ESD作為節點c的電壓V gate傳遞至開關電晶體Msw的閘極端，所以節點c電壓V gate幾乎等於靜電放電電壓V ESD，並且可以完全關閉開關電晶體Msw。當開關電晶體Msw關閉時，靜電放電電流I ESD無法傳遞至內部電路540，所以節點d的電壓Vd持續維持在0V附近，可有效地防止內部電路540損傷。
再者，本發明的積體電路500並不限定靜電放電保護電路510的形式。積體電路500中的靜電放電阻擋電路520可搭配任何形式的靜電放電保護電路510。於接收到靜電放電衝擊(ESD zap)時，靜電放電保護電路510有能力提供靜電放電電流路徑(ESD current path)將靜電放電電流傳導(conduct to)至節點g即可。
由以上的說明可知，本發明提供一種具靜電放電衝擊排除能力的積體電路。積體電路500中包括靜電放電保護電路510與靜電放電阻擋電路520。當墊550接收靜電放電衝擊ESD時，靜電放電保護電路510提供靜電放電電流路徑(ESD current path)，將靜電放電電流由墊550傳導至節點g，而靜電放電阻擋電路520的開關電晶體Msw則隔離墊550與節點d之間的連接關係。因此，靜電放電阻擋電路520可以有效地防止靜電放電電流流經內部電路540造成內部電路540的損壞。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100, 500:積體電路 110, 400, 510:靜電放電保護電路 140, 240, 540:內部電路 150, 250, 550, 560:墊 230:路徑控制電路 310:分壓器 320:RC電路 520:靜電放電阻擋電路 522:電容庫 524:電壓選擇器
第1A圖為習知積體電路示意圖； 第1B圖為習知積體電路遭受靜電放電衝擊之示意圖； 第2圖為習知靜電放電保護電路； 第3圖為本發明的積體電路以及相關的靜電放電阻擋電路； 第4圖本發明積體電路遭受靜電放電衝擊之示意圖；以及 第5圖為本發明積體電路進行人體模式(HBM)測試的示意圖。
500:積體電路
510:靜電放電保護電路
520:靜電放電阻擋電路
522:電容庫
524:電壓選擇器
540:內部電路
550,560:墊

Claims (9)

  1. 一種具靜電放電衝擊排除能力的積體電路，包括： 一靜電放電保護電路，連接於一第一墊與一第一節點之間； 一內部電路，連接於一第二節點與該第一節點之間；以及 一靜電放電阻擋電路，連接於該第一墊、該第一節點與該第二節點； 其中，該靜電放電阻擋電路，包括： 一電容庫，連接於該第一墊與一第三節點之間； 一電阻，連接於該第三節點與該第一節點之間； 一電壓選擇器，具有第一輸入端連接至該第三節點，一第二輸入端連接至一第四節點，以及一輸出端連接至一第五節點； 以及 一開關電晶體，具有第一端連接至該第一墊，一第二端連接至該第二節點，一閘極端連接至該第五節點； 其中，該電壓選擇器的該第一輸入端接收一第一輸入電壓，該電壓選擇器的該第二輸入端接收一第二輸入電壓；當該第一輸入電壓大於該第二輸入電壓時，該電壓選擇器將該第一輸入電壓傳遞至該電壓選擇器的該輸出端；以及，當該第二輸入電壓大於該第一輸入電壓時，該電壓選擇器將該第二輸入電壓傳遞至該電壓選擇器的該輸出端。
  2. 如請求項1所述之積體電路，其中該第四節點連接至一第二墊。
  3. 如請求項2所述之積體電路，其中該第一墊接收一第一供應電壓，該第二墊接收一第二供應電壓，該第一節點接收一第三供應電壓，該第一供應電壓大於該第二供應電壓，且該第二供應電壓大於該第三供應電壓。
  4. 如請求項3所述之積體電路，其中該第一供應電壓與該第二供應電壓的一電壓差小於該開關電晶體可承受的一電壓應力。
  5. 如請求項1所述之積體電路，其中該開關電晶體的一體極端連接至該第一墊。
  6. 如請求項1所述之積體電路，其中該電容庫包括一第一電容器與一第二電容器，且該第一電容器與該第二電容器串接於該第一墊與該第三節點之間。
  7. 如請求項1所述之積體電路，其中該電壓選擇器包括： 一第一電晶體，該第一電晶體的一第一端連接至該第三節點，該第一電晶體的一第二端連接至該第五節點，該第一電晶體的一閘極端連接至該第四節點；以及 一第二電晶體，該第二電晶體的一第一端連接至該第四節點，該第二電晶體的一第二端連接至該第五節點，該第二電晶體的一閘極端連接至該第三節點。
  8. 如請求項7所述之積體電路，其中該第一電晶體與該第二電晶體為P型電晶體。
  9. 如請求項1所述之積體電路，其中當該第一墊接收該靜電放電衝擊時，該靜電放電保護電路提供一靜電放電電流路徑，將一靜電放電電流由該第一墊傳導至該第一節點，且該靜電放電阻擋電路中的該開關電晶體隔離該第一墊與該第二節點之間的連接關係。
TW110138717A 2020-11-16 2021-10-19 具靜電放電衝擊排除能力的積體電路 TWI780956B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063113978P 2020-11-16 2020-11-16
US63/113,978 2020-11-16
US17/481,341 2021-09-22
US17/481,341 US11616360B2 (en) 2020-11-16 2021-09-22 Integrated circuit with capability of inhibiting ESD zap

Publications (2)

Publication Number Publication Date
TW202222001A TW202222001A (zh) 2022-06-01
TWI780956B true TWI780956B (zh) 2022-10-11

Family

ID=81548634

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110129905A TWI785736B (zh) 2020-11-16 2021-08-13 非揮發性記憶體之記憶胞
TW110138717A TWI780956B (zh) 2020-11-16 2021-10-19 具靜電放電衝擊排除能力的積體電路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110129905A TWI785736B (zh) 2020-11-16 2021-08-13 非揮發性記憶體之記憶胞

Country Status (3)

Country Link
US (1) US11616360B2 (zh)
CN (2) CN114512489B (zh)
TW (2) TWI785736B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
CN114448400B (zh) * 2022-01-26 2026-01-27 星宸科技股份有限公司 具有多位准输出的输出电路与其比较电路
JP2024073002A (ja) * 2022-11-17 2024-05-29 ルネサスエレクトロニクス株式会社 耐圧制御回路
CN119136542A (zh) * 2023-06-13 2024-12-13 力旺电子股份有限公司 运用于非挥发性存储器的存储单元阵列布局结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317763C (zh) * 2004-05-13 2007-05-23 威盛电子股份有限公司 静电放电保护电路
CN100338770C (zh) * 2004-05-13 2007-09-19 威盛电子股份有限公司 静电放电保护电路
CN100349291C (zh) * 2004-05-13 2007-11-14 威盛电子股份有限公司 静电放电保护电路
TW200826276A (en) * 2006-11-16 2008-06-16 Alpha & Omega Semiconductor Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
TWI611645B (zh) * 2016-10-12 2018-01-11 力旺電子股份有限公司 靜電放電電路
TW201840087A (zh) * 2017-04-27 2018-11-01 力旺電子股份有限公司 靜電放電電路
TWI668834B (zh) * 2017-11-24 2019-08-11 力旺電子股份有限公司 靜電放電保護電路
TW201944680A (zh) * 2018-04-18 2019-11-16 力旺電子股份有限公司 靜電放電防護裝置
TW201944681A (zh) * 2018-04-18 2019-11-16 力旺電子股份有限公司 靜電放電電路
TWI710098B (zh) * 2019-05-13 2020-11-11 力旺電子股份有限公司 靜電放電電路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625522A (en) * 1994-08-29 1997-04-29 Cypress Semiconductor Corp. Apparatus for smart power supply ESD protection structure
US6573548B2 (en) * 1998-08-14 2003-06-03 Monolithic System Technology, Inc. DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same
JP4859292B2 (ja) * 2001-07-02 2012-01-25 富士通セミコンダクター株式会社 半導体集積回路装置およびｎａｎｄ型不揮発性半導体装置
JP2005072125A (ja) * 2003-08-21 2005-03-17 Renesas Technology Corp 可変容量
TWI266406B (en) * 2003-10-14 2006-11-11 Realtek Semiconductor Corp Electrostatic discharge protection circuit for a voltage source
WO2006072094A2 (en) * 2004-12-29 2006-07-06 Semi Solutions Llc. Apparatus and method for improving drive strength, leakage and stability of deep submicron mos transistors and memory cells
JP4951786B2 (ja) * 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
TWI357145B (en) * 2008-01-02 2012-01-21 Ememory Technology Inc Electrostatic discharge avoiding circuit
US8400742B2 (en) * 2009-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and operating methods thereof
US7911752B1 (en) * 2009-10-29 2011-03-22 Ememory Technology Inc. Programming PAD ESD protection circuit
US8390360B2 (en) * 2011-01-12 2013-03-05 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
US9172241B2 (en) * 2012-03-30 2015-10-27 Nvidia Corporation Electrostatic discharge protection circuit having high allowable power-up slew rate
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
KR102185079B1 (ko) * 2014-04-21 2020-12-01 에스케이하이닉스 주식회사 불휘발성 메모리소자 및 그 동작방법
US9893518B2 (en) * 2015-12-16 2018-02-13 Monolithic Power Systems, Inc. ESD protection circuit with false triggering prevention
CN109712978A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
US10811873B2 (en) * 2017-11-28 2020-10-20 Stmicroelectronics International N.V. Power supply clamp for electrostatic discharge (ESD) protection having a circuit for controlling clamp time out behavior
US11025054B2 (en) * 2018-04-18 2021-06-01 Ememory Technology Inc. Electrostatic discharge protection device
US11088541B2 (en) * 2018-09-07 2021-08-10 Vanguard International Semiconductor Corporation Integrated circuit and electrostatic discharge protection circuit thereof
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
CN209045551U (zh) * 2018-12-20 2019-06-28 上海艾为电子技术股份有限公司 一种端口静电释放保护电路
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317763C (zh) * 2004-05-13 2007-05-23 威盛电子股份有限公司 静电放电保护电路
CN100338770C (zh) * 2004-05-13 2007-09-19 威盛电子股份有限公司 静电放电保护电路
CN100349291C (zh) * 2004-05-13 2007-11-14 威盛电子股份有限公司 静电放电保护电路
TW200826276A (en) * 2006-11-16 2008-06-16 Alpha & Omega Semiconductor Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
TWI380429B (en) * 2006-11-16 2012-12-21 Alpha & Omega Semiconductor Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
TWI611645B (zh) * 2016-10-12 2018-01-11 力旺電子股份有限公司 靜電放電電路
TW201840087A (zh) * 2017-04-27 2018-11-01 力旺電子股份有限公司 靜電放電電路
US10546619B2 (en) * 2017-04-27 2020-01-28 Ememory Technology Inc. Electrostatic discharge circuit
TWI668834B (zh) * 2017-11-24 2019-08-11 力旺電子股份有限公司 靜電放電保護電路
TW201944680A (zh) * 2018-04-18 2019-11-16 力旺電子股份有限公司 靜電放電防護裝置
TW201944681A (zh) * 2018-04-18 2019-11-16 力旺電子股份有限公司 靜電放電電路
TWI678042B (zh) * 2018-04-18 2019-11-21 力旺電子股份有限公司 靜電放電保護系統
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
TWI710098B (zh) * 2019-05-13 2020-11-11 力旺電子股份有限公司 靜電放電電路

Also Published As

Publication number Publication date
CN114512489A (zh) 2022-05-17
US20220158446A1 (en) 2022-05-19
TWI785736B (zh) 2022-12-01
CN114512489B (zh) 2025-09-05
US11616360B2 (en) 2023-03-28
TW202222001A (zh) 2022-06-01
TW202221903A (zh) 2022-06-01
CN120897451A (zh) 2025-11-04

Similar Documents

Publication Publication Date Title
TWI780956B (zh) 具靜電放電衝擊排除能力的積體電路
US10546619B2 (en) Electrostatic discharge circuit
US6469560B1 (en) Electrostatic discharge protective circuit
US6690557B2 (en) CMOS whole chip low capacitance ESD protection circuit
US7242561B2 (en) ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
US11676959B2 (en) Electrostatic discharge protection circuit
US7307822B2 (en) Semiconductor integrated circuit apparatus
US11462903B2 (en) Electrostatic discharge (ESD) circuit capable of protecting internal circuit from being affected by ESD zapping
US6639772B2 (en) Electrostatic discharge protection circuit for protecting input and output buffer
EP3561872B1 (en) Electrostatic discharge circuit
JP2007234718A (ja) 半導体集積回路装置
US7764475B2 (en) Electrostatic discharge circuit and method for reducing input capacitance of semiconductor chip including same
US20080198520A1 (en) Electrostatic discharge protection circuit with lowered driving voltage
TW202207411A (zh) 用於增強靜電放電（ｅｓｄ）穩健性的電路技術
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
US6317306B1 (en) Electrostatic discharge protection circuit
US8405151B2 (en) Protection circuit for semiconductor device
US6496341B1 (en) SOI electrostatic discharge protection circuit
US20240312981A1 (en) Esd protection circuit
KR100237992B1 (ko) 전원 순서 독립 정전 방전 보호 회로
US6344960B1 (en) Electrostatic discharge protecting circuit for semiconductor device
KR20060135225A (ko) 반도체 회로의 정전기 보호용 전원 클램프 회로
TW202404220A (zh) 靜電放電電路
JP2023119481A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent