TWI779469B

TWI779469B - 印刷電路板腔室模式抑制

Info

Publication number: TWI779469B
Application number: TW110103471A
Authority: TW
Inventors: 湯瑪士席奇納; 約翰哈芬; 詹姆士班尼狄克特; 威廉克拉克; 查寧法夫洛; 艾瑞卡克里克; 麥可賀爾畢夫拿; 唐納德賀喜; 葛列格里貝尼納堤; 湯瑪士泰林惠森
Original assignee: 美商雷森公司
Priority date: 2020-05-15
Filing date: 2021-01-29
Publication date: 2022-10-01
Also published as: TW202145704A; KR20220164577A; US20210360772A1; JP2023525352A; WO2021230925A1; JP7560224B2; US11317502B2; EP4150670A1; KR102804030B1

Abstract

一種方法和設備用於提供由導電壁限定的腔室、所述腔室內的印刷電路板(PCB)以及延伸到所述腔室中的短路腳，其用以抑制由所述PCB的操作產生的較高階模式。

Description

印刷電路板腔室模式抑制

本發明關於印刷電路板腔室模式抑制。

如本領域中已知的，由於較高階耦合模式受到影響，微波電路可能遇到性能問題。在帶狀線架構中，使用連接接地平面和接地平面的電鍍過孔來處理這些問題。在具有導電蓋的微帶組件中，無法使用鍍通孔。解決高階模式耦合的先前嘗試包含將薄的吸收層插入微波PCB組件、引入吸收塊、增加微波與MMIC之間的間隔以及降低放大器增益。這些方法可以提供一些性能改進，但缺點是它們是不確定性的嘗試錯誤方法。因此，複雜的微波電路經常遇到耦合問題，從而延遲了設計和製造週期。吸收塊可能導致在關鍵電路中的損失、單元間差異很大，並且可能不完全有效。因為限制的面積、新的擁塞PCB佈局條件，對於高頻或先進電路，增加關鍵MMIC之間的分離通常不實用，並不總是有效的。降低放大器增益使整個系統的性能降級、增加製造缺陷的風險，並且限制了性能改進。

本發明的實施例提供了用於具有輻射器(諸如貼片輻射器)內的前端微波元件的電抗性場陣列的方法和設備。來自輻射元件和電路的連接實質上是無損耗的。在實施例中，在MMIC中提供了電路，所述電路可以是裸晶粒配置，從而消除了封裝成本和損耗。在實施例中，從輻射器埠到第一接收放大器的電路徑長度實質上為零，從而實現最小的前端損耗。將前端MMIC容納在輻射的電抗性場內，從而將尺寸減少，重量減少到前所未有的程度。

在一些實施例中，可以使用眾所皆知模式抑制技術。在一些實施例中，輻射器透過在具有MMIC或其它電路的貼片導體下方的腔室中包含短路腳來包含高階模式抑制。

在實施例中，含有PCB的腔室包含定位成實現腔室中高階模式抑制的一系列短路腳。腔室可以包含可以被認為是底部接地平面的第一接地平面和可以被認為是頂部接地平面的第二接地平面。腔室可由腔室邊緣處的導電壁限定。可以在PCB的表面上安裝一或多個IC。短路腳可以從第二接地平面延伸到腔室中，以抑制較高階模式。

在一種態樣中，一種系統，包含：由導電壁限定的腔室；所述腔室內的印刷電路板(PCB)；以及延伸到所述腔室中的短路腳，其用以抑制由所述PCB的操作產生的較高階模式。

一種系統還可包含以下特徵中的一或多個：在所述PCB下方的第一接地平面層、在所述PCB上方的第二接地平面層，其中所述壁以及所述第一接地平面和所述第二接地平面圍繞所述PCB、所述短路腳包含焊料回流部件、短路腳包含柱形凸塊、所述短路腳與沒有短路腳的情況相比，提供了超過30db的模式抑制、所述短路腳圍繞所述腔室的單位單元的周長形成至少一個邊緣壁、所述邊緣壁中的至少一個包含所述短路腳不位於其中的間隙、靠近所述單位單元中的對應一個單位單元的中心的短路腳、所述短路腳中的至少一些被定位以解決由於電抗性場致使的點對點耦合、在所述PCB上的IC，並且所述短路腳中的至少一些提供圍繞所述腔室中的IC的大致圓形構造、所述短路腳中的至少一些位於所述大致圓形構造的內部，以減少所述腔室的單位單元之間的耦合和/或所述短路腳彼此之間的間隔約為所述PCB的操作波長除以約五。

在另一種態樣中，一種方法包含採用由導電壁限定的腔室；採用所述腔室內的印刷電路板(PCB)；以及採用延伸到所述腔室中的短路腳，其用以抑制由所述PCB的操作產生的較高階模式。

一種方法還可以包含以下特徵中的一或多個：在所述PCB下方的第一接地平面層、在所述PCB上方的第二接地平面層，其中所述壁以及所述第一接地平面和所述第二接地平面圍繞所述PCB、所述短路腳包含焊料回流部件、短路腳包含柱形凸塊、所述短路腳與沒有短路腳的情況相比，提供了超過30db的模式抑制、所述短路腳圍繞所述腔室的單位單元的周長形成至少一個邊緣壁、所述邊緣壁中的至少一個包含所述短路腳不位於其中的間隙、靠近所述單位單元中的對應一個單位單元的中心的短路腳、所述短路腳中的至少一些被定位以解決由於電抗性場致使的點對點耦合、在所述PCB上的IC，並且所述短路腳中的至少一些提供圍繞所述腔室中的IC的大致圓形構造、所述短路腳中的至少一些位於所述大致圓形構造的內部，以減少所述腔室的單位單元之間的耦合和/或所述短路腳彼此之間的間隔約為所述PCB的操作波長除以約五。

圖1和圖1A顯示了範例輻射器100，其在輻射器的電抗性場區域內具有電路。積體電路102在貼片天線層106下的腔室104中可以包含一或多個MMIC(單片微波積體電路)。貼片天線層106可以被諸如具有所需特性的塗料的材料108覆蓋。如本領域中已知的，MMIC是指在微波頻率，例如(300 MHz至300 GHz)操作的積體電路(IC)。範例MMIC包含訊號混合器、功率放大器、低雜訊放大器(LNA)、以及高頻開關。MMIC裝置上的輸入和輸出通常與50歐姆的阻抗匹配。

在所示實施例中，可以在帶狀線被提供的接地層110係在MMIC 102之下並且由介電質材料層112分離。可以被提供為介電質材料的輻射器基板層114位於接地層110和例如可以包含銅的另一接地層116之間。接地層116之下的邏輯層118可以包含數位電路和DC功率分配。邏輯層118可以位於載體層120的頂部。

在實施例中，貼片層106和接地層110提供貼片天線。來自天線的邊緣場負責輻射。天線邊緣上的邊緣電場同相相加並產生天線輻射。電流在貼片天線上同相相加，而在相反方向上的相等電流在接地面上，這消除了輻射。天線輻射產生於邊緣場，這是由於有利的電壓分佈而致使的。也就是說，輻射是由於電壓而不是電流而產生的。貼片天線可以視為電壓輻射器。在實施例中，MMIC 102位於貼片106和接地層110之間的主動區域中。

第一通孔122提供從接地層116到貼片輻射器106的連接，而第二通孔124提供從邏輯層118到MMIC 102的連接。在範例實施例中，多個通孔被連接到MMIC 102。

在實施例中，元件模組126可包含各種電路元件，諸如像電阻器、電感器和/或電容器(RLC)的被動元件，並且可以被設置為接近邏輯層118。可以理解的是，本領域的技術人員已知的多種電路元件可以形成元件模組126的一部分。

在實施例中，MMIC 102包含裸晶粒元件，例如，MMIC不包含封裝(封裝膠)，其顯著減少MMIC所需的面積和高度。MMIC 102可以具有印刷的基底連接而不是佈線接合。

圖1B顯示範例層和圖1的邏輯層118的層厚度，而圖1C顯示圖1的範例輻射器100的範例層厚度。如圖所示，在所示實施例中，範例輻射器100的總厚度小於約0.086英寸(2.2 mm)。此厚度小於任何已知的輻射器。在實施例中，具有上述輻射器實施例的陣列可以具有小於2.0Kg/m² 的重量。容易理解的是，例如在包含基於空間的雷達和機載雷達的對重量要求嚴格的應用中，如此低的重量是非常需要的。沒有傳統陣列已知具有這樣低的重量密度。

應當理解，所示實施例中的TLY-5是指來自TACONIC的TLY-5，舉例而言，可以使用具有約2.2等級的介電質常數的層壓層材料。合適的層壓材料可以包含玻璃纖維填充的具有編織玻璃纖維增強的PTFE複合材料。針對低重量的需求，材料應為低密度。

圖2顯示了可以形成圖1的輻射器100的一部分的範例電路200。第一區域202將通孔介面提供到MMIC的腔室中，諸如圖1中所示的貼片輻射器100的腔室104中的MMIC 102。在顯示的實施例中，4埠組件202將4條傳輸線從微波PWB帶入貼片區域。這些代表兩個極化的發送和接收。連接到輻射器饋入之前，RX埠穿過兩埠LNA 210，接著到RF開關208、209。TX埠直接連接到RF開關。在範例實施例中，通孔介面包含四個通孔。第一和第二連接204、206提供到諸如圖1的貼片天線102的貼片天線的介面，其可以包含V和H極化。RF開關208、209被控制以在輻射器的發射和接收操作之間選擇。LNA 210可以在接收模式下經由開關208、209選擇性地耦合到貼片天線。在發射模式下，來自功率放大器(未顯示)的訊號經由開關208、209被饋送到貼片天線，以發射到空氣中。輻射器可以在腔室中包含模式抑制。範例模式抑制配置可包含在腔室中短路腳、MMIC電路上方的薄吸收層、PCB上的吸收塊、增加MMIC間隔、限制放大器增益等。

圖3顯示在顯示成從陣列中分離的輻射器的圖塊或子陣列302之內具有上述範例輻射器實施例的陣列300。應當理解，輻射器的實施例可以用於各種各樣的天線陣列中。

電抗性場陣列的範例實施例可包含具有積體裸晶粒MMIC的輻射器。在實施例中，MMIC中的電路可以是相對簡單的，以便例如限制貼片輻射器所需的空間。一些輻射器實施例與表面黏著技術(SMT)相容，並且可以整合到已知的PCB佈局程序中。

應當理解，與傳統輻射器相比較，上述實施例的輻射器實現了對於定相陣列的顯著重量減少，諸如在X到Ku波段定相陣列。這種重量減輕使得可穿戴感測器和通訊、理想的飛機感測器以及新型的基於空間的陣列、雷達、CubeSAT和nanoSATs成為可能。

應當理解，對於輻射器參考的實施例在本文中有時為具有特定陣列的形狀和/或大小的陣列天線(例如，特定數目的天線元件)，或者為由特定數目的天線元件組成的陣列天線。然而，本領域的普通技術人員將理解，本文描述的概念、電路和技術可應用於各種尺寸、形狀和類型的陣列天線。

因此，雖然本文所提供的說明描述了概念、系統和電路，其尋求在具有大致正方形或矩形形狀並且由每一個都具有大致正方形或矩形形狀的元件組成的陣列天線的上下文中被保護，本領域普通技術人員將理解，這些概念同樣適用於其它尺寸和形狀的陣列天線和具有各種不同尺寸、形狀的天線元件。

本文中有時也參考包含配置成操作在特定頻率的特定類型、大小和/或形狀的天線元件的陣列天線。當然，本領域普通技術人員將理解，也可以使用其它天線形狀，並且可以選擇一或多個天線元件的尺寸以用於在RF頻率範圍內的任何頻率下進行操作。

還應當理解的是，可提供具有複數個不同的天線元件晶格佈置中的任何一個的天線元件，所述天線元件晶格佈置包含週期性晶格佈置(或配置)，諸如矩形、圓形正方形、三角形(例如等邊或等腰三角形)，和螺旋形配置及非週期性或其它幾何結構(包含任意形狀的晶格結構)。

圖4顯示了範例腔室400，其具有定位成在腔室中實現高階模式抑制的短路腳402。在所示實施例中，腔室400包含可以被認為是底部接地平面的第一接地平面404和可以被認為是頂部接地平面的第二接地平面406。腔室400由在腔室邊緣處的導電壁408限定。IC 410安裝在包含介電質層414的PCB 412的表面上。在所示實施例中，微帶饋送線416連接到IC 410。短路腳402透過鍍通孔或通孔418從第一接地平面404延伸到腔室400中。

圖5顯示了具有範例2x2單位單元的範例微波印刷電路板(PCB)500，因此，如虛線所示，存在四個單位單元502a-d。如圖4所示，PCB可以位於被導電壁包圍的腔室中。PCB包含許多IC和元件，諸如電容器、電阻器等。第一IC 504位於單位單元502的相交處。IC可以包含適合於滿足特定應用的需求的任何實用裝置。在一個特定實施例中，第一IC 504包含耦合到例如開關和功率和/或低雜訊放大器的波束形成器裝置，諸如4-1波束形成器。在各個位置顯示了一系列的鍍通孔506。如本文中更充分地描述的，短路腳(未顯示)可以位於各個位置處以減少高階模式耦合。

圖6A顯示了在沒有模式抑制的情況下用於腔室中的PCB的模擬電場600。如圖所示，有許多有較高階模式耦合的區域602。圖6B顯示了腔室中的PCB(諸如圖5中所示的PCB)的模擬電場，其具有由一系列短路腳提供的高階模式抑制。在所示實施例中，顯示了針對相鄰單位單元隔離的30dB的改善。在所示的範例模式抑制中，有圍繞產生IC或其它源的場的八個接收器604。在單位單元的邊緣處有短路腳606，以實現所需的高階模式抑制。

在實施例中，截止邊界被用來放置用於抑制高階模式耦合的短路腳。這種耦合模式會致使意想不到的電子問題，包含阻抗不匹配、分散、放大器振盪和不良隔離。出現這些問題是因為通常不考慮腔室模式，並且很難準確地建模。因此，這些模式干擾了原本昂貴且精心設計的電路，常常產生不可接受的電性能。

解決高階模式耦合的先前嘗試包含將薄的吸收層插入微波PCB組件、引入吸收塊、增加微波與MMIC之間的間隔以及降低放大器增益。這些方法可以提供一些性能改進，但缺點是它們是不確定性的嘗試錯誤方法。因此，複雜的微波電路經常遇到耦合問題，從而延遲了設計和製造週期。吸收塊可能導致在關鍵電路中的損失、單元間差異很大，並且可能不完全有效。因為限制的面積、新的擁塞PCB佈局條件，對於高頻或先進電路，增加關鍵MMIC之間的分離通常不實用，並不總是有效的。降低放大器增益使整個系統的性能降級、增加製造缺陷的風險，並且限制了性能改進。

高階模式抑制的範例實施例以對於預期TEM傳播的最小影響來減少耦合。在實施例中，短路腳係使用表面黏著技術(SMT)形成，其可以很容易地整合到PCB佈局程序中。

在實施例中，PCB設計使用FEM(有限元件方法)全波求解器來分析，以確定較高階腔室模式。腔室的整體大小決定了形成低損耗耦合機制的模式組成。導電短路腳以對預期微帶TEM場很小的影響切斷了腔室模式耦合。

透過使用短路或接地腳以建立圍繞單位單元的邊緣壁，產生較小影響的單位單元，從而增加腔室的最小共振頻率。通常，由短路腳建立的「牆」不需要是連續的。在實施例中，壁可具有間隙，如下文更充分描述的。此間隙的大小確定允許的單位單元間耦合。短路腳可以放置在單位單元內，以抑制高階諧振模式，以及解決由於電抗性場致使的直接、點對點耦合的問題。

圖7顯示了在單位單元的周邊周圍具有一系列的短路腳702的單位單元700的範例。在所示實施例中，腔體704包含中心短路腳706。腔室704的每一側可包含其中沒有放置短路腳702的間隙708。間隙708的尺寸應設定為實現希望的模式抑制程度。腔室704可以包含連接器710，諸如用於同軸連接的埠。

圖8顯示了具有一系列用於高階模式抑制的短路腳802的PCB 800的範例佈局。在所示實施例中，定義了2×2單位單元U1、U2、U3、U4的結構。可以包含SMT IC的數個MMIC 804被放置在PCB 800上。輸出埠806可以為PCB 800提供外部連接。跡線808將MMIC互連。

在所示實施例中，短路腳802定位成形成用於產生較小的有效腔室的「軟」圓，以防止數組單位單元之間的洩漏。在實施例中，短路腳802提供圍繞IC 804的大致圓形形成。在實施例中，短路腳802之間的間隔，其被顯示為尺寸A，大約是λ/5。在實施例中，λ/5的模式抑制引腳間距實現了單位單元之間的約30dB隔離。λ/5或更小的間距規則可以被應用到實際電路，其中所述引腳必須被放置在元件和微帶跡線周圍。

單位單元內的短路腳802透過建立不支援低階/帶內模場結構的邊界條件來降低2×2單位單元結構內的耦合，並且透過阻擋高耦合點(例如，晶片介面、到輸出的過渡等)之間的視線來避免直接電抗性場耦合。短路腳802可以使用任何合適的技術來形成。

在圖9A和9B中顯示的一個實施例中，短路腳是使用佈線接合系統形成的，以形成柱形凸塊。佈線900透過可被稱為毛細管的針狀工具902供給。將高壓電荷施加到佈線900，以熔化毛細管902尖端處的佈線。由於熔融金屬的表面張力，佈線900的尖端形成球904。球904快速固化，並且毛細管902下降到晶片的表面，晶片的表面通常被加熱到至少125℃。接著，機器向下推動毛細管902，並利用連接的換能器施加超音波能量。熱量、壓力和超音波能量的結合會在金屬球和晶片表面之間形成焊接。可以被稱為柱形凸塊的一系列球可以彼此的頂部堆疊。可以形成具有任何實際尺寸的柱形凸塊，以滿足特定應用的需求。在實施例中，柱形凸塊的直徑可以為5密耳(mils)的量級。圖9C顯示為了形成短路腳使用佈線接合設備建立的球堆疊。

圖10顯示了根據本發明的範例實施例的用於在腔室中提供較高階模式抑制的範例步驟順序。在步驟1000中，接收包含PCB的腔室的尺寸。範例尺寸包含腔室的長度、寬度和高度。在實施例中，腔室由導電壁限定。在步驟1002中，接收PCB的佈局。例如，佈局可以包含IC、元件等在PCB上的位置。在步驟1004中，確定短路腳的位置。在步驟1006中，在所確定的位置處形成短路腳，以提供所需的較高階模式抑制。

雖然相對用語，諸如「垂直」、「上面」、「下面」、「下」、「上」、「左」、「右」等，可以被用來促進範例實施例的理解，這些用語不以任何方式限制所請發明的範圍。這些用語和任何類似的相對用語，不應以任何方式解釋為限制，而是在描述本發明的實施例時的便利用語。

本文描述的概念、系統、電路和技術的至少一些實施例的應用包含(但不限於)軍事和非軍事(即商業)應用，包含(但不限於)雷達、電子戰(electronic warfare；EW)和適用於多種應用的通訊系統，包含艦載、機載(例如飛機、導彈或無人飛行器(UAV))以及太空和衛星應用。因此應當理解，本文描述的電路可以用作雷達系統或通訊系統的一部分。

已經描述了本發明的範例性實施例，但現在對於本領域普通技術人員將變得顯而易見的是，也可以使用結合其概念的其它實施例。本文包含的實施例不應該限於揭露的實施例，而應該僅由所附請求項的精神和範圍來限制。本文參照的所有出版物和參考文獻均透過參照其全文明確地併入本文中。

在此描述的不同實施例的元件可被組合以形成上面未具體描述的其它實施例。也可以單獨地或以任何合適的子組合來提供在單一實施例的上下文中描述的各種元件。本文未具體描述的其它實施例也在所附請求項的範圍內。

100:輻射器 102:積體電路 104:腔室 106:貼片天線層 108:材料 110:接地層 112:介電質材料層 114:輻射器基板層 116:接地層 118:邏輯層 120:載體層 122:第一通孔 124:第二通孔 126:元件模組 200:電路 202:第一區域 204:連接 206:連接 208:RF開關 209:RF開關 210:兩埠LNA 300:陣列 302:子陣列 400:腔室 402:短路腳 404:第一接地平面 406:第二接地平面 408:導電壁 410:IC 412:PCB 414:介電質層 416:微帶饋送線 418:通孔 500:微波印刷電路板(PCB) 502a:單位單元 502b:單位單元 502c:單位單元 502d:單位單元 504:第一IC 506:鍍通孔 600:模擬電場 602:區域 604:接收器 606:短路腳 700:單位單元 702:短路腳 704:腔室 706:中心短路腳 708:間隙 710:連接器 800:PCB 802:短路腳 804:MMIC 806:輸出埠 808:跡線 900:佈線 902:毛細管 904:球 1000:步驟 1002:步驟 1004:步驟 1006:步驟

本發明的上述特徵以及本發明本身可從附圖的以下描述中得到更充分的理解，其中：

[圖1]和[圖1A]顯示了具有位於天線元件下方腔室中的MMIC的範例輻射器；

[圖1B]顯示了具有範例尺寸的圖1的輻射器的邏輯層；

[圖1C]顯示了具有範例尺寸的圖1的輻射器；

[圖2]為可以形成圖1的輻射器的一部分的範例電路的示意圖；

[圖3]顯示了可以形成定相陣列天線的輻射器元件的範例切片；

[圖4]顯示了具有PCB和用於高階模式抑制的短路腳的腔室；

[圖5]為具有短路腳的2x2單位單元的腔室中的PCB的上視圖；

[圖6A]為沒有模式抑制的腔室中電場強度的圖形表示；

[圖6B]為具有範例模式抑制的腔室中電場強度的圖形表示；

[圖7]為具有帶有間隙的範例短路腳分佈的腔室的示意圖；

[圖8]顯示了具有IC和短路腳的概念性PCB的上視圖；

[圖9A和9B]為形成球堆疊的設備的示意圖；

[圖9C]為由來自佈線接合設備的球堆疊形成的短路腳的示意圖；以及

[圖10]為顯示了提供用於高階模式抑制的短路腳的範例步驟順序的流程圖。

100:輻射器

102:積體電路

104:腔室

106:貼片天線層

108:材料

110:接地層

112:介電質材料層

114:輻射器基板層

116:接地層

118:邏輯層

122:第一通孔

124:第二通孔

126:元件模組

Claims

一種具有模式抑制的系統，包含：由導電壁限定的腔室；所述腔室內的印刷電路板(PCB)；以及延伸到所述腔室中的短路腳，其用以抑制由所述PCB的操作產生的較高階模式，其中所述短路腳圍繞所述腔室的單位單元的周長形成至少一個邊緣壁。
如請求項1的系統，還包含在所述PCB下方的第一接地平面層。
如請求項2的系統，還包含在所述PCB上方的第二接地平面層，其中所述壁以及所述第一接地平面和所述第二接地平面圍繞所述PCB。
如請求項1的系統，其中所述短路腳包含焊料回流部件。
如請求項1的系統，其中所述短路腳包含使用佈線接合設備從佈線產生的一系列球堆疊。
如請求項1的系統，其中所述短路腳與沒有短路腳的情況相比，提供了超過30db的模式抑制。
如請求項1的系統，其中所述邊緣壁中的至少一個包含所述短路腳不位於其中的間隙。
如請求項7的系統，還包含靠近所述單位單元中的對應一個單位單元的中心的短路腳。
如請求項1的系統，其中所述短路腳中的至少一些被定位以解決由於電抗性場致使的點對點耦合。
如請求項1的系統，還包含在所述PCB上的IC，並且所述短路腳中的至少一些提供圍繞所述腔室中的IC的大致圓形構造。
如請求項10的系統，其中所述短路腳中的至少一些位於所述大致圓形構造的內部，以減少所述腔室的單位單元之間的耦合。
如請求項10的系統，其中所述短路腳彼此之間的間隔約為所述PCB的操作波長除以約五。
一種模式抑制的方法，包含：採用由導電壁限定的腔室；採用所述腔室內的印刷電路板(PCB)；以及採用延伸到所述腔室中的短路腳，其用以抑制由所述PCB的操作產生的較高階模式，其中所述短路腳圍繞所述腔室的單位單元的周長形成至少一個邊緣壁。
如請求項13的方法，還包含採用在所述PCB下方的第一接地平面層。
如請求項14的方法，還包含在所述PCB上方的第二接地平面層，其中所述壁以及所述第一接地平面和所述第二接地平面圍繞所述PCB。
如請求項13的方法，其中所述短路腳包含焊料回流部件。
如請求項13的方法，其中所述短路腳包含使用佈線接合設備從佈線產生的一系列球堆疊。
如請求項13的方法，其中所述短路腳與沒有短路腳的情況相比，提供了超過30db的模式抑制。