TWI778815B - 動態調整偏壓電流之通道運算放大器電路 - Google Patents

Abstract

本發明揭露一種通道運算放大器電路。通道運算放大器電路包括輸入級電路、輸出級電路及輔助偏壓電路。輸出級電路包括第一電晶體及第二電晶體。輸入級電路分別耦接第一電晶體及第二電晶體的閘極。第一電晶體與第二電晶體串接於工作電壓與接地端之間。輸入級電路分別接收輸入電壓以及第一電晶體與第二電晶體之間的輸出電壓並分別輸出第一閘極控制電壓及第二閘極控制電壓至第一電晶體及第二電晶體的閘極。輔助偏壓電路耦接輸入級電路，用以偵測輸入電壓及輸出電壓並選擇性地輸出輔助偏壓至輸入級電路。

Description

動態調整偏壓電流之通道運算放大器電路

本發明係與運算放大器有關，特別是關於一種能夠動態調整偏壓電流(Bias current)之通道運算放大器(CHOP)電路。

請參照圖1，圖1繪示傳統的通道運算放大器(CHOP)電路的示意圖。如圖1所示，通道運算放大器電路1包括輸入級(Input stage)電路INS及輸出級電路OS。輸入級電路INS包括差動運算放大器OP。輸出級電路OS包括第一電晶體M1及第二電晶體M2。差動運算放大器OP的正輸入端+接收輸入電壓VIN且其負輸入端-接收輸出電壓VOUT。差動運算放大器OP的第一輸出端提供第一閘極控制電壓VP至第一電晶體M1的閘極且其第二輸出端提供第二閘極控制電壓VN至第二電晶體M2的閘極。第一電晶體M1與第二電晶體M2串接於工作電壓AVDD與接地端GND之間。第一電晶體M1與第二電晶體M2之間的接點具有輸出電壓VOUT。

亦請參照圖2，圖2繪示通道運算放大器電路1的輸入級電路之一實施例的示意圖。如圖2所示，輸入級電路2包括第一N型電晶體MN1~第三N型電晶體MN3及第一P型電晶體MP1~第三P型電晶體MP3。第一N型電晶體MN1的閘極耦接輸入電壓VIN。第二N型電晶體MN2的閘極耦接輸出電壓VOUT。第三N型電晶體MN3的閘極耦接第一偏壓VBN。第三N型電晶體MN3耦接第一電壓V1與接地端GND之間。第一N型電晶體MN1的一端與第二N型電晶體MN2的一端亦耦接至第一電壓V1。第一P型電晶體MP1的閘極耦接輸入電壓VIN。第二P型電晶體MP2的閘極耦接輸出電壓VOUT。第三P型電晶體MP3的閘極耦接第二偏壓VBP。第三P型電晶體MP3耦接工作電壓AVDD與第二電壓V2之間。第一P型電晶體MP1的一端與第二P型電晶體MP2的一端亦耦接至第二電壓V2。

傳統上，為了獲得良好的穩定性，通常會將通道運算放大器電路1的輸入級電路2設計為低偏壓電流(Low bias current)，亦即降低第一偏壓VBN及第二偏壓VBP。然而，這也導致充/放電所需的安定時間(Settling time)變長，亟待改善。

因此，本發明提出一種能夠動態調整偏壓電流的通道運算放大器電路，以解決先前技術所遭遇到的問題。

本發明之一較佳具體實施例為一種通道運算放大器電路。於此實施例中，通道運算放大器電路包括輸入級電路、輸出級電路及輔助偏壓電路。輸入級電路分別耦接第一電晶體及第二電晶體的閘極。輸出級電路包括第一電晶體及第二電晶體。第一電晶體與第二電晶體串接於工作電壓與接地端之間。輸入級電路分別接收輸入電壓以及第一電晶體與第二電晶體之間的輸出電壓並分別輸出第一閘極控制電壓及第二閘極控制電壓至第一電晶體及第二電晶體的閘極。輔助偏壓電路分別耦接輸入級電路及輸出級電路，用以偵測輸入電壓及輸出電壓並選擇性地輸出輔助偏壓至輸入級電路。

於一實施例中，當輸出電壓與目標輸出電壓差距過大時，輔助偏壓電路輸出輔助偏壓至輸入級電路，藉以增大偏壓電流，以縮短充電/放電所需的安定時間。

於一實施例中，輔助偏壓電路包括比較器、控制單元及偏壓單元。比較器耦接控制單元，用以產生輸入電壓與輸出電壓之比較結果至控制單元。控制單元耦接至偏壓單元，用以根據比較結果產生控制信號至偏壓單元。偏壓單元耦接至輸入級電路，用以根據控制信號選擇性地輸出輔助偏壓至輸入級電路。

於一實施例中，第一電晶體為P型電晶體且第二電晶體為N型電晶體。

於一實施例中，輸入級電路包括運算放大器，其兩輸入端分別接收輸入電壓及輸出電壓且其兩輸出端分別輸出第一閘極控制電壓及第二閘極控制電壓至第一電晶體及第二電晶體的閘極。

於一實施例中，輸入級電路包括第一N型電晶體、第二N型電晶體、第三N型電晶體、第一P型電晶體、第二P型電晶體、第三P型電晶體、第一輔助電路及第二輔助電路。第一N型電晶體的閘極耦接輸入電壓。第二N型電晶體的閘極耦接輸出電壓。第三N型電晶體耦接於第一電壓與接地端之間。第三N型電晶體的閘極耦接第一偏壓。第一輔助電路耦接於第一電壓與接地端之間。第一N型電晶體及第二N型電晶體的一端耦接第一電壓。第一P型電晶體的閘極耦接輸入電壓。第二P型電晶體的閘極耦接輸出電壓。第三P型電晶體耦接於工作電壓與第二電壓之間。第二輔助電路耦接於工作電壓與第二電壓之間。第三P型電晶體的閘極耦接第二偏壓。第一P型電晶體及第二P型電晶體的一端耦接第二電壓。

於一實施例中，第一輔助電路包括第四N型電晶體且其閘極耦接第一輔助偏壓。

於一實施例中，第二輔助電路包括第四P型電晶體且其閘極耦接第二輔助偏壓。

相較於先前技術，本發明的通道運算放大器電路能夠動態調整偏壓電流。當本發明的通道運算放大器電路偵測到其輸出電壓與目標輸出電壓差距過大時，代表其輸入級電路為了獲得良好的穩定性而被設計為低偏壓電流，因此，本發明的通道運算放大器電路立即透過輔助偏壓電路輸出額外的輔助偏壓至輸入級電路，藉以有效增加偏壓電流的大小，故能縮短充/放電所需的安定時間(Settling time)。

本發明之一較佳具體實施例為一種通道運算放大器電路。於此實施例中，通道運算放大器電路可應用於顯示裝置的源極驅動電路並透過資料線耦接至顯示面板，但不以此為限。

請參照圖3，圖3繪示此實施例中之通道運算放大器電路3的示意圖。如圖3所示，通道運算放大器電路3包括輸入級電路INS、輸出級電路OS及輔助偏壓電路30。

輸出級電路OS包括第一電晶體M1及第二電晶體M2。第一電晶體M1與第二電晶體M2串接於工作電壓AVDD與接地端GND之間且第一電晶體M1為P型電晶體且第二電晶體M2為N型電晶體，但不以此為限。

輸入級電路INS分別耦接第一電晶體M1及第二電晶體M2的閘極。輸入級電路INS分別接收輸入電壓VIN以及第一電晶體M1與第二電晶體M2之間的輸出電壓VOUT，並分別輸出第一閘極控制電壓VP及第二閘極控制電壓VN至第一電晶體M1及第二電晶體M2的閘極。輸入級電路INS包括差動運算放大器OP，其兩輸入端分別接收輸入電壓VIN及輸出電壓VOUT且其兩輸出端分別輸出第一閘極控制電壓VP及第二閘極控制電壓VN。

輔助偏壓電路30分別耦接輸入級電路INS及輸出級電路OS，用以偵測輸入電壓VIN及輸出電壓VOUT並選擇性地輸出輔助偏壓至輸入級電路INS。舉例而言，當偵測到的輸出電壓VOUT與目標輸出電壓差距過大時，代表為了獲得良好的穩定性而將輸入級電路INS設計為低偏壓電流，因此，輔助偏壓電路30即會輸出輔助偏壓至輸入級電路INS，藉以增大充/放電電流，以縮短充/放電所需的安定時間。

於一實施例中，輔助偏壓電路30可包括比較器301、控制單元302及偏壓單元303。比較器301耦接控制單元302，用以產生輸入電壓VIN與輸出電壓VOUT之比較結果至控制單元302。控制單元302耦接至偏壓單元303，用以根據比較結果產生控制信號至偏壓單元303。偏壓單元303耦接至輸入級電路INS，用以根據控制信號選擇性地輸出輔助偏壓至輸入級電路INS。

接著，請參照圖4，圖4繪示本發明的通道運算放大器電路的輸入級電路之一實施例的示意圖。如圖4所示，輸入級電路4包括第一N型電晶體MN1、第二N型電晶體MN2、第三N型電晶體MN3、第一P型電晶體MP1、第二P型電晶體MP2、第三P型電晶體MP3、第一輔助電路40及第二輔助電路42。

第一N型電晶體MN1的閘極耦接輸入電壓VIN。第二N型電晶體MN2的閘極耦接輸出電壓VOUT。第三N型電晶體MN3耦接於第一電壓V1與接地端GND之間。第三N型電晶體MN3的閘極耦接第一偏壓VBN。第一輔助電路40耦接於第一電壓V1與接地端GND之間。第一N型電晶體MN1的一端及第二N型電晶體MN2的一端耦接第一電壓V1。

於此實施例中，第一輔助電路40包括第四N型電晶體MN3B且其閘極耦接第一輔助偏壓VBND，並且第一輔助偏壓VBND係由例如圖3中之輔助偏壓電路30在偵測到輸出電壓VOUT與目標輸出電壓差距過大時所提供，以對低偏壓電流的輸入級電路4進行補償，藉以增大充/放電電流，以縮短充/放電所需的安定時間。至於輔助偏壓電路30所提供的第一輔助偏壓VBND的電壓值大小並無特定之限制，只要能讓安定時間縮短至理想值即可。

第一P型電晶體MP1的閘極耦接輸入電壓VIN。第二P型電晶體MP2的閘極耦接輸出電壓VOUT。第三P型電晶體MP3耦接於工作電壓AVDD與第二電壓V2之間。第二輔助電路42耦接於工作電壓AVDD與第二電壓V2之間。第三P型電晶體MP3的閘極耦接第二偏壓VBP。第一P型電晶體MP1及第二P型電晶體MP2的一端耦接第二電壓V2。

於此實施例中，第二輔助電路42包括第四P型電晶體MP3B且其閘極耦接第二輔助偏壓VBPD，並且第二輔助偏壓VBPD係由例如圖3中之輔助偏壓電路30在偵測到輸出電壓VOUT與目標輸出電壓差距過大時所提供，以對低偏壓電流的輸入級電路4進行補償，藉以增大充/放電電流，以縮短充/放電所需的安定時間。至於輔助偏壓電路30所提供的第二輔助偏壓VBPD的電壓值大小並無特定之限制，只要能讓安定時間縮短至理想值即可。

相較於先前技術，本發明的通道運算放大器電路能夠動態調整偏壓電流。當本發明的通道運算放大器電路偵測到其輸出電壓與目標輸出電壓差距過大時，代表其輸入級電路為了獲得良好的穩定性而被設計為低偏壓電流，因此，本發明的通道運算放大器電路立即透過輔助偏壓電路輸出額外的輔助偏壓至輸入級電路，藉以有效增加偏壓電流的大小，故能縮短充/放電所需的安定時間(Settling time)。

1:通道運算放大器電路 INS:輸入級電路 OS:輸出級電路 OP:差動運算放大器 M1:第一電晶體 M2:第二電晶體 VIN:輸入電壓 VOUT:輸出電壓 AVDD:工作電壓 GND:接地端 VP:第一閘極控制電壓 VN:第二閘極控制電壓 3:通道運算放大器電路 30:輔助偏壓電路 301:比較器 302:控制單元 303:偏壓單元 2:輸入級電路 MN1:第一N型電晶體 MN2:第二N型電晶體 MN3:第三N型電晶體 MP1:第一P型電晶體 MP2:第二P型電晶體 MP3:第三P型電晶體 V1:第一電壓 V2:第二電壓 VBN:第一偏壓 VBP:第二偏壓 4:輸入級電路 40:第一輔助電路 42:第二輔助電路 MN3B:第四N型電晶體 MP3B:第四P型電晶體 VBPD:第一輔助偏壓 VBND:第二輔助偏壓

圖1繪示傳統的通道運算放大器電路的示意圖。

圖2繪示傳統的通道運算放大器電路的輸入級電路之一實施例的示意圖。

圖3繪示本發明之一具體實施例中之通道運算放大器電路的示意圖。

圖4繪示本發明的通道運算放大器電路的輸入級電路之一實施例的示意圖。

3:通道運算放大器電路

30:輔助偏壓電路

301:比較器

302:控制單元

303:偏壓單元

INS:輸入級電路

OS:輸出級電路

OP:差動運算放大器

M1:第一電晶體

M2:第二電晶體

VIN:輸入電壓

VOUT:輸出電壓

AVDD:工作電壓

GND:接地端

VP:第一閘極控制電壓

VN:第二閘極控制電壓

Claims (8)

1. 一種通道運算放大器電路，包括： 輸出級電路，包括第一電晶體及第二電晶體，該第一電晶體與該第二電晶體串接於工作電壓與接地端之間； 輸入級電路，分別耦接該第一電晶體的閘極及該第二電晶體的閘極，用以分別接收輸入電壓以及該第一電晶體與該第二電晶體之間的輸出電壓，並分別輸出第一閘極控制電壓及第二閘極控制電壓至該第一電晶體及該第二電晶體的閘極；以及 輔助偏壓電路，分別耦接該輸入級電路及該輸出級電路，用以偵測該輸入電壓及該輸出電壓並選擇性地輸出輔助偏壓至該輸入級電路。
2. 如請求項1所述的通道運算放大器電路，其中當該輸出電壓與目標輸出電壓差距過大時，該輔助偏壓電路輸出該輔助偏壓至該輸入級電路，藉以增大偏壓電流，以縮短充電/放電所需的安定時間。
3. 如請求項1所述的通道運算放大器電路，其中該輔助偏壓電路包括： 比較器，用以接收該輸入電壓及該輸出電壓並產生該輸入電壓與該輸出電壓之比較結果； 控制單元，耦接該比較器，用以根據該比較結果產生控制信號；以及 偏壓單元，耦接該控制單元及該輸入級電路，用以根據該控制信號選擇性地輸出該輔助偏壓至該輸入級電路。
4. 如請求項1所述的通道運算放大器電路，其中該第一電晶體為P型電晶體且該第二電晶體為N型電晶體。
5. 如請求項1所述的通道運算放大器電路，其中該輸入級電路包括運算放大器，該運算放大器之兩輸入端分別接收該輸入電壓及該輸出電壓且該運算放大器之兩輸出端分別輸出該第一閘極控制電壓及該第二閘極控制電壓至該第一電晶體及該第二電晶體的閘極。
6. 如請求項1所述的通道運算放大器電路，其中該輸入級電路包括第一N型電晶體、第二N型電晶體、第三N型電晶體、第一P型電晶體、第二P型電晶體、第三P型電晶體、第一輔助電路及第二輔助電路；該第一N型電晶體的閘極耦接該輸入電壓；該第二N型電晶體的閘極耦接該輸出電壓；該第三N型電晶體耦接於第一電壓與該接地端之間；該第三N型電晶體的閘極耦接第一偏壓；該第一輔助電路耦接於該第一電壓與該接地端之間；該第一N型電晶體及該第二N型電晶體的一端耦接該第一電壓；該第一P型電晶體的閘極耦接該輸入電壓；該第二P型電晶體的閘極耦接該輸出電壓；該第三P型電晶體耦接於該工作電壓與第二電壓之間；該第二輔助電路耦接於該工作電壓與該第二電壓之間；該第三P型電晶體的閘極耦接第二偏壓；該第一P型電晶體及該第二P型電晶體的一端耦接該第二電壓。
7. 如請求項6所述的通道運算放大器電路，其中該第一輔助電路包括第四N型電晶體且該第四N型電晶體的閘極耦接第一輔助偏壓。
8. 如請求項6所述的通道運算放大器電路，其中該第二輔助電路包括第四P型電晶體且該四P型電晶體的閘極耦接第二輔助偏壓。

Images