TWI778480B - 閘極驅動電路及包含其的發光顯示裝置 - Google Patents

Abstract

本發明揭露一種閘極驅動電路和包含其的發光顯示裝置，其中改善了控制節點的充電特性。該閘極驅動電路包含第一至第m級電路，其中該第一至第m級電路中每一者包含第一至第三控制節點、控制該第一至第三控制節點中每一者的電壓的節點控制電路，以及根據第一至第三控制節點中每一者輸出掃描訊號、感測訊號和進位訊號中每一者的輸出緩衝電路。該節點控制電路包含節點設置電路，該節點設置電路響應於自前級電路提供的第一進位訊號，以一第一閘極高電位電壓對該第一控制節點進行充電。

Description

閘極驅動電路及包含其的發光顯示裝置

本發明關於一種閘極驅動電路及包含其的發光顯示裝置。

由於發光顯示裝置是利用自發光二極體來顯示圖像的，發光顯示裝置具有響應速度快、功耗低、可視角度好的特點，因此，作為下一代顯示裝置備受關注。

發光顯示裝置可以包含具有發光二極體的像素和驅動發光二極體的像素電路。例如，像素電路包含控制流向發光二極體的驅動電流的驅動薄膜電晶體，以及根據掃描訊號控制(或編程)驅動薄膜電晶體的閘極-源極電壓的至少一個開關薄膜電晶體。像素電路的開關薄膜電晶體可以藉由直接形成在顯示面板的基板中的閘極驅動電路的輸出訊號來切換。例如，閘極驅動電路可以根據控制節點的電壓輸出用於切換像素電路的開關薄膜電晶體的訊號。

最近，提出了一種在發光顯示裝置中插入黑色圖像以縮短動態圖像響應時間的技術。該黑色圖像插入技術可以通過在相鄰幀之間顯示黑色圖像以消除前一幀圖像對下一幀圖像的影響來縮短動態圖像的響應時間。

一種外部補償技術已經被使用來提高發光顯示裝置中顯示的圖像的品質。外部補償技術可以通過根據像素的驅動特性(或電特性)感測像素電壓或電流，並根據感測結果對輸入圖像的資料進行調變，來補償像素之間的驅動特性偏差。

然而，在相關技術的發光顯示裝置的閘極驅動電路中，由於薄膜電晶體的閾值電壓變化而使控制節點的充電特性變差，從而閘極驅動電路可能輸出異常訊號，或者可能由於基於連接到控制節點的薄膜電晶體的漏電流的閘極驅動電壓的電壓下降(IR Drop)而操作錯誤。

應用黑色圖像插入技術和/或外部補償技術的發光顯示裝置，以水平線(或水平像素線)為基礎依序顯示黑色圖像。根據在閘極驅動電路中產生的控制節點的充電特性劣化、或與控制節點連接的薄膜電晶體的漏電流、或感測像素的驅動特性的時間不夠，黑色圖像在一幀內顯示時會產生畫質缺陷，從而由於這種畫質缺陷可能會導致可靠性的劣化。

上述背景技術的發明是本發明的發明人為設計本說明書而擁有的，或者是設計本說明書的過程中獲得的技術資訊，但不能視為本說明書被揭露前向公眾發明的已知技術。

針對上述問題，本發明的目的是提供一種閘極驅動電路及包含其的發光顯示裝置，其中控制節點的充電特性得到改善。

本發明的另一個目的是提供一種閘極驅動電路和包含其的發光顯示裝置，其中，通過連接到控制節點的薄膜電晶體的漏電流使閘極驅動電壓的壓降最小化。

除了上述的本發明的目的外，本領域具通常知識者將從本發明的以下描述中清楚地瞭解本發明的其他目的和特徵。

根據本發明一實施例的閘極驅動電路包含第一至第m級電路，其中，第一至第m級電路中的每一個都包含第一至第三控制節點、控制第一至第三控制節點中的每一個的電壓的節點控制電路，以及根據該第一至第三控制節點中的每一者輸出一掃描訊號、一感測訊號和一進位訊號中的每一者的輸出緩衝電路，節點控制電路包含節點設置電路，響應於從前級電路提供的第一進位訊號，以一第一閘極高電位電壓對該第一控制節點進行充電。

根據本發明一實施例，一發光顯示面板，包含多個像素、多個閘極線組以及多條資料線及多條參考線，該些閘極線組具有連接到該些像素的一第一閘極線和一第二閘極線，該些資料線及該些參考線連接到該些像素且跨越該些閘極線組；一閘極驅動電路部分，連接至該些閘極線組；一資料驅動電路部分，連接至該些資料線與該些參考線；以及一時序控制器，控制該閘極驅動電路部分和該資料驅動電路部分中每一者的一驅動時序，其中閘極驅動電路包含：第一至第m級電路，每一個第一至第m級電路包含第一至第三控制節點；節點控制電路控制第一至第三控制節點各自的電壓；以及輸出緩衝電路，根據該第一至第三控制節點中的每一者輸出一掃描訊號、一感測訊號和一進位訊號中的每一者，其中節點控制電路包含節點設置電路，響應於前級電路提供的第一進位訊號以一第一閘極高電位電壓對該第一控制節點進行充電。

除了上述目的之外，根據本發明的各種實施例的細節包含在實施方式和圖式中。

根據本發明一實施例，可以提供一種閘極驅動電路和包含其的發光顯示裝置，其中改善了控制節點的充電特性。

根據本發明一實施例，可以提供一種閘極驅動電路和包含其的發光顯示裝置，其中，閘極驅動電壓的壓降通過連接到控制節點的薄膜電晶體的漏電流達到最小化。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

在本發明中，形成在發光顯示面板的基板上的像素電路和閘極驅動電路可以實施為n型 MOSFET型薄膜電晶體，但不限於此。像素電路和閘極驅動電路可以實施為p型MOSFET型薄膜電晶體。該薄膜電晶體可以包含一個閘極、一個源極和一個汲極。在薄膜電晶體中，載流子從源極移動到汲極。在n型薄膜電晶體中，由於載流子是電子，因此源極電壓低於汲極電壓，這樣電子可以從源極移動到汲極。在n型薄膜電晶體中，由於電子從源極移動到汲極，電流從汲極移動到源極。在p型薄膜電晶體中，由於載流子是電洞，源極電壓高於汲極電壓，電洞才能從源極移動到汲極。在p型薄膜電晶體中，由於電洞從源極移動到汲極，所以有電流從源極移動到汲極。在MOSFET型薄膜電晶體中，源極和汲極不是固定的，而是可以根據施加在其上的電壓而改變。因此，在根據本發明的實施例的描述中，將基於源極和汲極中的任何一個被稱為第一源極/汲極，而源極和汲極中的另一個被稱為第二源極/汲極來進行描述。

以下將參照附圖詳細描述根據本發明的閘極驅動電路和包含閘極驅動電路的發光顯示裝置。在可能的情況下，將在整個圖中使用相同的參考號來指代相同或類似的部件。由於為了描述的方便，附圖中所示的每個元件的比例與實際比例不同，因此本發明不限於所示比例。

圖1是根據本發明一實施例的發光顯示裝置圖，圖2是圖1所示像素的等效電路圖，圖3是根據本發明一實施例的閘極驅動電路的輸出訊號的波形。

參照圖1至圖3，根據本發明一實施例，發光顯示裝置可以包含發光顯示面板100、時序控制器300、閘極驅動電路部分500和資料驅動電路部分700。

發光顯示面板100可以包含定義在基板上的顯示區域AA(或活動區域)，以及圍繞顯示區域AA的非顯示區域IA(或非活動區域)。

顯示區域AA可以包含多個閘極線組GLG、多條資料線DL、多條參考線RL和多個像素P。

閘極線組GLG中的每一個可以沿第一方向X縱向延伸，並且可以位於基板上以與另一個閘極線組沿第二方向Y交叉的第一方向X間隔開，閘極線組GLG中的每一個可以包含第一閘極線(掃描訊號線)GLa和第二閘極線(感測訊號線)GLb。

資料線DL中的每一條可沿第二方向Y縱向延伸，並可位於基板上以沿第一方向X 與另一條資料線間隔開。

參考線RL中的每一條可以位於基板上以與多條資料線DL中的每一條平行。例如，參考線RL可以表示為感測線。

像素P中的每一個可以位於由閘極線組GLG和資料線DL定義的像素區域中。

根據一實施例，像素P中的每一個可以是紅色像素、綠色像素或藍色像素。在這種情況下，紅色像素、綠色像素和藍色像素可以實施一個單位像素。

根據另一實施例，像素P中的每一個可以是紅色像素、綠色像素、藍色像素或白色像素。在這種情況下，彼此相鄰的紅色像素、綠色像素、藍色像素和白色像素可以實施一個單位像素，用於顯示一個彩色圖像。

顯示區域AA更可以包含沿閘極線組GLG中的每個閘極線組的長度方向的多個水平線或多個水平像素線。位於每條水平線或水平像素線中的像素P通常可以連接到同一個閘極線組GLG。

像素P中的每一個可以包含發光二極體ELD，以及用於控制發光二極體ELD的光發射的像素電路PC。

像素電路PC可根據通過與其相鄰的閘極線組GLG提供的訊號進行切換，以根據通過與其相鄰的資料線DL提供的資料電壓Vdata-Vref和通過與其相鄰的參考線RL提供的參考電壓Vref的差分電壓輸出資料電流。

根據一實施例的像素電路PC可包含第一開關薄膜電晶體Tsw1、第二開關薄膜電晶體 Tsw2、驅動薄膜電晶體Tdr和儲存電容器Cst。以下的描述中，薄膜電晶體將被稱為 「TFT」。

第一開關TFT Tsw1、第二開關TFT Tsw2和驅動TFT Tdr中的至少一個可以是氫化非晶矽(a-Si) TFT、多晶矽 TFT、氧化物TFT或有機TFT。例如，在像素電路PC中，第一開關TFT Tsw1、第二開關TFT Tsw2和驅動TFT Tdr中的一部分可以是包含由低溫多晶矽(LTPS)製成的半導體層(或主動層)的具有優良響應特性的TFT，而第一開關TFT Tsw1、第二開關TFT Tsw2和驅動TFT Tdr中的另一部分可以是包含由氧化物製成的具有優良關斷電流特性的半導體層(或主動層)的TFT。

第一開關TFT Tsw1包含連接到閘極線組GLG的第一閘極線GLa的閘極電極、連接到與其相鄰的資料線DL的第一源/汲極電極以及連接到驅動TFT Tdr的閘極節點Ng的第二源/汲極電極，第一開關TFT Tsw1根據通過第一閘極線GLa提供的掃描訊號SC[1]至SC[n]將通過與其相鄰的資料線DL提供的資料電壓Vdata供應到驅動TFT Tdr的閘極節點Ng。

第二開關TFT Tsw2包含連接到閘極線組GLG的第二閘極線GLb的閘極電極、連接到驅動TFT Tdr的源極節點Ns的第一源/汲極電極，以及連接到與其相鄰的參考線RL的第二源/汲極電極。第二開關TFT Tsw2根據通過第二閘極線GLb提供的感測訊號SE[1]至SE[m]，將通過與其相鄰的參考線RL提供的參考電壓Vref供應給驅動TFT Tdr的源極節點Ns。

儲存電容器Cst可以在驅動TFT Tdr的閘極節點Ng和源極節點Ns之間形成。根據一實施例，儲存電容器Cst可以包含與驅動TFT Tdr的閘極節點Ng連接的第一電容器電極、與驅動TFT Tdr的源極節點Ns連接的第二電容器電極，以及形成在第一電容器電極和第二電容器電極之間的重疊區域中的介電層。這樣的儲存電容器Cst在驅動TFT Tdr的閘極節點Ng和源極節點Ns之間充入差分電壓，然後根據充入的電壓切換驅動TFT Tdr。

驅動TFT Tdr可包含閘極電極(或閘極節點Ng)，該閘極電極通常連接到第一開關TFT Tsw1的第二源/汲極和儲存電容器Cst的第一電容電極，第一源/汲極(或源極節點Ns)通常連接到第二開關TFT Tsw2的第一源/汲極、儲存電容器Cst的第二電容電極和發光二極體ELD，以及連接到像素驅動電源EVDD的第二源/汲極(或汲極節點)。驅動TFT Tdr可由儲存電容器Cst的電壓導通，以控制從像素驅動電源EVDD流向發光二極體ELD的電流量。

發光二極體ELD根據像素電路PC提供的資料電流發光，發出與資料電流相對應的亮度的光。

根據一實施例的發光二極體ELD可以包含與像素電路PC電性連接的像素電極(或陽極電子)PE、自發光二極體以及位於自發光二極體上並與像素共同電源EVSS連接的共同電極(或陰極電子)CE。

像素電極PE可以位於像素P中定義的發光區域(或開口區域)中，並通過位於覆蓋像素電路PC的絕緣層(或平面化層)中的接觸孔與像素電路PC的源極節點Ns電性連接。根據發光二極體ELD的頂部發射結構或底部發射結構，像素電極PE可以由透明導電金屬材料或反射金屬材料製成。

該自發光二極體形成在像素電極PE上，並直接與像素電極PE接觸。該發光二極體ELD根據像素電路PC提供的資料電流發光，發出與資料電流對應的亮度的光。

根據一實施例的自發光二極體可以是多個像素P中的每個像素P中共同形成的共同層，以便不看出每個像素P，自發光二極體可以通過響應於在像素電極PE和共同電極CE之間流動的電流來發射白光。根據一實施例，自發光二極體可以包含有機發光二極體或無機發光二極體，或者可以包含有機發光二極體(或無機發光二極體)和量子點發光二極體的沉積結構或混合結構。

根據一實施例的有機發光二極體包含用於發射白光的兩個或多個發光材料層(或發光部分)。例如，有機發光二極體可以包含用於通過第一光和第二光的混合來發射白光的第一和第二發光材料層。在這種情況下，第一發光材料層可以包含藍色發光材料、綠色發光材料、紅色發光材料、黃色發光材料和黃綠色發光材料中的至少一種。第二發光材料層可以包含藍色發光材料、綠色發光材料、紅色發光材料、黃色發光材料和黃綠色發光材料中的至少一種，以發出第二光，該第二光可以與第一發光材料層發出的第一光混合而製成白光。

根據一實施例的有機發光二極體更可包含至少一個用於提高光發射效率和/或壽命的功能層。例如，功能層可以位於發光材料層的上部分和/或下部分的每一者中。

根據一實施例的無機發光二極體可以包含半導體發光二極體、微發光二極體或量子點發光二極體。例如，當發光二極體ELD是無機發光二極體時，發光二極體ELD可以具有但不限於1至100微米的尺度。

共同電極CE可以位於顯示區AA上，且可以直接與自發光二極體接觸，或者電性且直接地與自發光二極體接觸。根據發光二極體ELD的頂部發射結構或底部發射結構，共同電極CE可以由透明導電金屬材料或反射金屬材料製成。

連接到多個像素P的每個像素P的閘極線GLa和GLb的數量可以根據像素P的結構或驅動方式而變化，例如，當第一開關TFT Tsw1和第二開關TFT Tsw2具有二掃描結構，其中TFTs Tsw1和Tsw2彼此被不同地驅動時，每個像素P連接到兩個閘極線GLa和GLb。當第一開關TFT Tsw1和第二開關TFT Tsw2具有一個掃描結構，其中TFTs Tsw1和Tsw2彼此被同等地驅動時，每個像素P連接到一個閘極線組GLG。在本發明中，為了描述方便，將基於二掃描結構進行描述，但本發明的技術精神不限於二掃描結構。

時序控制器300可以實現基於顯示驅動系統(或主機控制器)提供的時序同步訊號TSS的水平同步訊號和垂直同步訊號Vsync，而在顯示模式和感測模式時控制發光顯示面板100。

發光顯示面板100的顯示模式可以是驅動用於在多條水平線中依序顯示具有一時間差的輸入圖像和黑色圖像。根據一實施例的顯示模式可以包含用於顯示輸入圖像的圖像顯示週期(或發光顯示週期)IDP，以及用於顯示黑色圖像的黑色顯示週期(或脈衝非發光週期)。

發光顯示面板100的感測模式(或實時感測模式)可以是實時感測驅動，用於在一幀圖像顯示週期(IDP)之後，感測位於多個水平線中的任一個像素P的驅動特性，並根據感測值更新每個像素的補償值，以補償對應像素P的驅動特性變化。根據一實施例的感測模式可以在每一幀的垂直空白週期VBP中按照不規則的順序感測位於多個水平線中任一個的像素P的驅動特性。由於按照顯示模式發光的像素P在感測模式中不發光，因此，當在感測模式中依序感測水平線時，可能會由於感測到的水平線不發光而發生暗線(line dim)。另一方面，當在感測模式中以不規則的順序或隨機的順序感測水平線時，由於視覺色散效應，暗線可能被最小化或避免。

根據一實施例，時序控制器300可將用於在發光顯示面板100上顯示圖像的每一幀Fn、 Fn+1設置為圖像顯示週期IDP、黑色顯示週期BDP和實時感測週期RSP。例如，時序控制器300可以將一幀週期Fn、Fn+1的垂直有效週期VAP設置為顯示模式的顯示週期IDP、BDP，並且可以將垂直空白週期VBP設置為感測模式的感測週期(或實時感測週期)RSP。

時序控制器300可通過控制一幀Fn、Fn+1中的黑色顯示週期BDP的起始時序來改變圖像顯示週期IDP的工作(duty)(或光發射工作)。根據一實施例，時序控制器300可以在幀Fn、Fn+1的基礎上通過比較和分析輸入圖像來提取輸入圖像的動態向量，並且可以根據圖像的動態向量來改變黑色顯示週期BDP的起始時序。例如，時序控制器300可以在圖像的動態向量大於參考值的情況下，在一幀Fn、Fn+1範圍內提前黑色顯示週期BDP的啟動時序，從而降低圖像顯示週期IDP的工作，從而增加像素P的最大瞬時亮度，由此，可以縮短動態圖像的響應時間，同時可以使動態模糊最小化。相反，如果圖像的動態向量小於參考值，則時序控制器300可以通過在一幀Fn、Fn+1內延遲黑色顯示週期BDP的啟動時序來增加圖像顯示週期IDP的工作，從而增加像素P的亮度，結果，可以減少動態圖像響應時間，同時可以使動態模糊最小化。

時序控制器300可根據顯示驅動系統(或主機控制器)提供的時序同步訊號TSS，生成並輸出用於驅動發光顯示面板100的圖像顯示週期IDP、黑色顯示週期BDP和感測週期RSP的閘極控訊號GCS和資料控制訊號DCS。

資料控制訊號DCS可以包含源啟動脈衝、源取樣時脈和源輸出使能，以控制資料驅動電路部分700的驅動時序。

閘極控制訊號GCS可以包含閘極啟動訊號、第一復位訊號、第二復位訊號、閘極驅動時脈和線感測準備訊號，以控制閘極驅動電路部分500的驅動時序。

時序控制器300可以在圖像顯示週期IDP、黑色顯示週期BDP和感測週期RSP中的每一個中生成各自的閘極驅動時脈。例如，時序控制器300可以在圖像顯示週期IDP中生成圖像顯示閘極驅動時脈，在黑色顯示週期BDP中生成黑色顯示閘極驅動時脈，在感測週期RSP中生成感測閘極驅動時脈。圖像顯示閘極驅動時脈、黑色顯示閘極驅動時脈和感測閘極驅動時脈可以彼此不同。

時序控制器300可以將從顯示驅動系統(或主機控制器)提供的每一顯示模式的圖像顯示週期IDP的輸入資料Idata對齊為適合於驅動發光顯示面板100的像素圖像資料PID，然後將對齊的像素圖像資料提供給資料驅動電路部分700。

時序控制器300可以在顯示模式的每個黑色顯示週期BDP生成像素黑色資料PBD，並將生成的像素黑色資料PBD提供給資料驅動電路部分700。例如，時序控制器300可以生成預設的非發光灰階值或發光二極體ELD的黑色灰階值作為像素黑色資料PBD。

時序控制器300可以在感測模式的每個感測週期RSP中生成像素感測資料PSD，並將生成的像素感測資料PSD提供給資料驅動電路部分700。例如，時序控制器300可以生成灰階值，該灰階值可以作為像素感測資料PSD而導通位於水平線上的被感測的像素的驅動TFT Tdr。此時，與構成單位像素的像素對應的像素感測資料PSD可以具有相同的灰階值，也可以是每個像素的各自灰階值不同。

閘極驅動電路部分500可以設置於發光顯示面板100的非顯示區域IA中，並與多個閘極線組GLG電性連接。閘極驅動電路部分500可以基於從時序控制器300提供的閘極控制訊號GCS，依序驅動該些閘極線組GLG。

閘極驅動電路部分500可以根據時序控制器300提供的閘極控制訊號GCS，分別產生與圖像顯示週期IDP、黑色顯示週期BDP和感測週期RSP相對應的掃描訊號SC和感測訊號SE，並可以將產生的掃描訊號SC和感測訊號SE供給對應的閘極線組GLG。例如，閘極驅動電路部分500在每一幀週期的垂直有效週期VAP中依序向該些閘極線組GLG供給掃描訊號SC[1]至SC[m]和感測訊號SE[1]至SE[m]，並且可以在每一幀週期的垂直空白週期VBP中向任一個閘極線組GLG輸出掃描訊號SC[i]、SC[n]和感測訊號SE[i]、SE[n]。

根據一實施例，閘極驅動電路部分500將具有對應於圖像顯示週期IDP的第一掃描脈衝SCP1和對應於黑色顯示週期BDP的第二掃描脈衝SCP2的掃描訊號SC[1]至SC[m]依序供給給顯示模式中的多個閘極線組GLG中的每一個的第一閘極線GLa。並可依序向多個閘極線組GLG中的每一個的第二閘極線GLb提供具有與第一掃描脈衝SCP1同步的第一感測脈衝SEP1的感測訊號SE[1]至SE[m]。

可選地，閘極驅動電路部分500可以將多個閘極線組GLG分組為多個水平分組，並且可以在顯示模式的黑色顯示週期BDP中以水平分組為基礎同時供給掃描訊號SC[i]的第二掃描脈衝SCP2。例如，當顯示區域AA實際上被分為第一區域和第二區域時，閘極驅動電路部分500可以在依序向位於第一區域的多個第一閘極線GLa供給第一掃描脈衝SCP1的中間，同時向顯示模式中位於第二區域的多個第一閘極線GLa供給第二掃描脈衝SCP2。

根據一實施例，閘極驅動電路部分500可以將具有第三掃描脈衝SCP3(或感測掃描脈衝)和第四掃描脈衝SCP4(或復位掃描脈衝)的掃描訊號SC[i]、SC[n]提供給位於任何一個具體的待感測水平線中的閘極線組GLG的第一閘極線GLa。在多個閘極線組GLG中，每幀Fn、Fn+1的感測模式，並可向位於特定水平線上的閘極線組GLG的第二閘極線GLb提供具有與所有第三掃描脈衝SCP3和第四掃描脈衝SCP4重疊的第二感測脈衝SEP2(或感測脈衝)的感測訊號SE[i]、SE[n]。

作為一個例子，在第N幀Fn的感測模式中，當對連接到閘極線組GLG的第i個閘極線組的像素P進線感測驅動時。閘極驅動電路部分500可以將具有第三掃描脈衝SCP3和第四掃描脈衝SCP4的掃描訊號SC[i]提供給第i個閘極線組的第一閘極線GLa，同時將具有與第三掃描脈衝SCP3和第四掃描脈衝SCP4全部重疊的第二感測脈衝SEP2的感測訊號SE[i]提供給第i個閘極線組的第二閘極線GLb。

作為另一個例子，在第(N+1)幀Fn+1的感測模式中，當對連接到閘極線組GLG的第n個閘極線組的像素P進線感測驅動(或感測週期RSP)時。閘極驅動電路部分500可以將具有第三掃描脈衝SCP3和第四掃描脈衝SCP4的掃描訊號SC[n]提供給第n個閘極線組的第一閘極線GLa，同時將具有與第三掃描脈衝SCP3和第四掃描脈衝SCP4全部重疊的第二感測脈衝SEP2的感測訊號SE[n]提供給第n個閘極線組的第二閘極線GLb。

閘極驅動電路部分500可以直接形成或嵌入顯示面板100的非顯示區域，從而根據TFT的製造工藝與閘極線組GLG單獨連接。

作為示例，閘極驅動電路部分500可以實施在基板左側的非顯示區域IA中，並按照單進給(single feeding)方式適時地驅動多個閘極線組GLG。

作為另一個例子，閘極驅動電路部分500可以分別實施在基板的左側和右側的非顯示區IA中，並按照雙進給(double feeding)方法或單進給方法適時地驅動多個閘極線組GLG。例如，在單進給方法中，實施在基板左側的非顯示區域IA中的閘極驅動電路部分500可以依序驅動多個閘極線組GLG的奇數閘極線組，實施在基板右側的非顯示區域IA中的閘極驅動電路部分500可以依序驅動多個閘極線組GLG的偶數閘極線組。在雙進給方式中，實施在基板左側的非顯示區域IA中的閘極驅動電路部分500和實施在基板右側的非顯示區域IA中的閘極驅動電路部分500中的每一個都可以同時順序驅動多個閘極線組GLG。

資料驅動電路部分700可以與發光顯示面板100中提供的該些資料線DL連接。根據一實施例，資料驅動電路部分700可以利用資料PID、PBD和PSD以及從時序控制器300提供的資料控制訊號DCS和從電源提供的多個參考伽馬電壓，將資料PID、PBD和PSD轉換為類比型資料電壓Vdata，並且可以將轉換後的資料電壓提供給對應的資料線DL。

在顯示模式的圖像顯示週期IDP中，資料驅動電路部分700可以根據從時序控制器300提供的資料控制訊號DCS將像素圖像資料PID轉換為圖像資料電壓Vdata，並將轉換後的圖像資料電壓Vdata供給到對應的資料線DL，同時可以生成參考電壓Vref，並將生成的參考電壓Vref供給到參考線RL。圖像資料電壓Vdata可以與供給到對應於顯示模式的圖像顯示週期IDP的閘極線組GLG的掃描訊號SC[1]至SC[m]的第一掃描脈衝SCP1同步。參考電壓Vref可以與提供給閘極線組GLG的感測訊號SE[1]至SE[m]的顯示感測脈衝SEP同步，對應於顯示模式的圖像顯示週期IDP。

在顯示模式的黑色顯示週期BDP中，資料驅動電路部分700可以根據從時序控制器300提供的資料控制訊號DCS將像素黑色資料PBD轉換為黑色資料電壓Vdata，並將轉換後的黑色資料電壓Vdata供給到對應的資料線DL。黑色資料電壓Vdata可與第二掃描脈衝SCP2同步，用於顯示提供給對應於顯示模式的黑色顯示週期BDP的閘極線組GLG的掃描訊號SC[i]和SC[n]。

在感測模式的感測週期RSP中，資料驅動電路部分700可以根據從時序控制器300提供的資料控制訊號DCS將像素感測資料PSD轉換為感測資料電壓Vdata，並將轉換後的感測資料電壓Vdata供給到對應的資料線DL，同時可以生成參考電壓Vref，並將生成的參考電壓Vref供給到參考線RL。感測資料電壓Vdata可以與供給到對應於感測模式的感測週期RSP的閘極線組GLG的掃描訊號SC[i]和SC[n]的第三掃描脈衝SCP3同步。參考電壓Vref可以與提供給與感測模式的感測週期RSP相對應的閘極線組GLG的感測訊號SE[i]和SE[n]的第二感測脈衝SEP2同步。

在感測模式的感測週期RSP中，資料驅動電路部分700可以通過多個參考線RL感測像素 P的驅動特性(例如驅動TFT的特性值)，並且可以生成與感測值對應的感測低資料，並將生成的感測低資料供給給時序控制器300。資料驅動電路部分700可以產生與提供給與感測模式的感測週期RSP相對應的閘極線組GLG的掃描訊號SC[i]和SC[n]的第四掃描脈衝SCP4同步的恢復資料電壓Vdata，並將產生的恢復資料電壓Vdata供給資料線DL，從而將與感測週期RSP相對應的閘極線組GLG連接的像素P的顯示狀態(或驅動狀態)同樣恢復到感測週期RSP的前一狀態。例如，當在感測週期RSP之前執行圖像顯示週期IDP時，恢復資料電壓Vdata可以是圖像資料電壓Vdata。當在感測週期RSP之前執行黑色顯示週期BDP時，恢復資料電壓Vdata可以是黑色資料電壓Vdata。

同時，根據一實施例，時序控制器300根據感測模式將從資料驅動電路部分700供給的每個像素P的感測低資料儲存在儲存電路中。在顯示模式中，時序控制器300可以根據儲存在儲存電路中的感測低資料對要提供給感測像素P的像素圖像資料PID進行補償，並將補償後的像素圖像資料供給給資料驅動電路部分700。例如，感測低資料可以包含位於像素P中的驅動TFT和發光二極體ELD中的每一個的順序變化資訊，因此，時序控制器300可以在感測模式下感測位於各像素中的驅動TFT的特性值(例如，閾值電壓或遷移率)，並且可以根據感測到的特性值補償供給到各像素P的像素圖像資料PDI，從而最大限度地減少或避免基於多個像素P中的驅動TFT的特性值偏差的畫質劣化。由於該發光顯示裝置的感測模式是本發明的申請人在技術領域中已經悉知的技術，因此將省略其詳細說明。例如，根據本發明的發光顯示裝置可以通過韓國發明專利第10-2016-009317號、第10-2017-0054654號或第10-2018-0002099號發明的感測模式來感測位於各像素P中的驅動特性值。

圖4示出掃描訊號、感測訊號和用於驅動位於一條水平線上的像素的資料電壓的時序圖。

參照圖2和圖4，根據本發明一實施例，像素P可以在圖像顯示週期IDP和黑色顯示週期BDP中驅動(或操作)了一幀。

像素P的圖像顯示週期IDP可以包含圖像資料尋址週期t1和光發射週期t2。

在像素P的圖像資料尋址週期(或第一資料尋址週期)t1處，位於像素P中的第一開關TFT Tsw1被通過第一閘極線組GLG1的第一閘極線GLa提供的掃描訊號SC[1]的第一掃描脈衝SCP1導通，第二開關TFT Tsw2被通過第一閘極線組GLG1的第二閘極線GLb提供的感測訊號SE[1]的感測脈衝SEP導通。因此，通過資料線DL供給的像素圖像資料PID的圖像資料電壓Vdata被施加到驅動TFT Tdr的閘極節點Ng，同時，通過參考線RL供給的參考電壓Vref被施加到驅動TFT Tdr的源極節點Ns。因此，在圖像資料尋址週期t1處，可以將驅動TFT Tdr的閘極節點Ng和源極節點Ns之間的電壓差Vdata-Vref設置為高於驅動TFT Tdr的閾值電壓的電壓，並且儲存電容器Cst可以儲存圖像資料電壓Vdata-Vref和參考電壓Vref的差值電壓。在這種情況下，圖像資料電壓Vdata可以具有通過感測模式感測到的驅動TFT Tdr的閾值電壓在實際資料電壓中得到反映或補償的電平。

在像素P的光發射週期t2時，位於像素P中的第一和第二開關TFTs Tsw1和Tsw2中的每一個都被關斷，從而位於像素P中的驅動TFT Tdr被儲存電容器Cst中充電的電壓Vdata-Vref導通。因此，驅動TFT Tdr向發光二極體ELD供給由圖像資料電壓Vdata-Vref的差分電壓Vdata-Vref和參考電壓Vref決定的資料電流，以使發光二極體ELD按照從像素驅動電源EVDD流向像素共同電源EVSS的資料電流的比例發光。即，在光發射週期t2時，如果第一和第二開關TFTs Tsw1和Tsw2被關斷，則電流流向驅動TFT Tdr，發光二極體ELD開始按電流比例發光，由此，驅動TFT Tdr的源極節點Ns的電壓增加，驅動TFT Tdr的閘極節點Ng的電壓由儲存電容器Cst增加，增加幅度與驅動TFT Tdr的源極節點Ns的電壓增加幅度相同。因此，驅動TFT Tdr的閘極-源極電壓Vgs可由儲存電容器Cst的電壓持續維持，並且發光二極體ELD的光發射可持續地達到黑色顯示週期BDP的起始時序。發光二極體ELD的光發射週期可以對應於光發射工作。

像素P的黑色顯示週期BDP可以包含黑色資料尋址週期t3和非光發射週期t4。

在像素P的黑色資料尋址週期(或第二資料尋址週期)t3處，位於像素P中的第一開關TFT Tsw1被通過第一閘極線組GLG1的第一閘極線GLa提供的掃描訊號SC[1]的第二掃描脈衝SCP2導通，第二開關TFT Tsw2被通過第一閘極線組GLG1的第二閘極線GLb提供的TFT關斷電平的感測訊號SE[1]維持在關斷狀態。因此，通過資料線DL供給的像素黑色資料電壓Vdata被施加到驅動TFT Tdr的閘極節點Ng。此時，驅動TFT Tdr的源極節點Ns可根據第二開關TFT Tsw2的關斷狀態維持在發光二極體ELD的工作電平(或非發光啟動電壓)。黑色資料電壓Vdata的電平可以低於發光二極體ELD的工作電平(或非發光電平)，也可以低於驅動TFT Tdr的閾值電壓，因此，在黑色資料尋址週期t3，由於閘極節點Ng和源極節點Ns之間的電壓Vgs被黑色資料電壓Vdata變化為低於驅動TFT Tdr的閾值電壓，驅動TFT Tdr被關斷。為此，由於從驅動TFT Tdr向發光二極體ELD提供的資料電流被關斷，發光二極體ELD的光發射被停止，從而像素P由於發光二極體ELD的非光發射而顯示黑色圖像。

在像素P的非光發射週期t4，位於像素P的第一開關TFT Tsw1被關斷，第二開關TFT Tsw2維持在關斷狀態，由此驅動TFT Tdr維持關斷狀態。為此，發光二極體ELD可以維持非光發射狀態，發光二極體ELD的非光發射可以維持到下一幀的圖像資料尋址週期t1或感測週期RSP的開始時序。發光二極體ELD的非光發射週期可以對應黑色工作或非光發射工作。

同時，除位於顯示區域內的多條水平線中的任意一條特定水平線要被感測的像素P外，位於其他水平線中的像素P可以在圖像顯示週期IDP和黑色顯示週期BDP中與位於前述第一水平線中的像素P基本相等地被驅動。

圖5是用於驅動位於第n條水平線上的像素的掃描訊號、感測訊號和資料電壓的時序圖。

參照圖2和圖5，根據本發明一實施例，像素P可在圖像顯示週期IDP、黑色顯示週期BDP和感測週期RSP中驅動(或操作) 了一個幀。

像素P的圖像顯示週期IDP可以包含圖像資料尋址週期t1和光發射週期t2。由於圖像資料尋址週期t1和光發射週期t2與參照圖4描述的圖像資料尋址週期t1和光發射週期t2基本相等，因此將省略其重複描述。

像素P的黑色顯示週期IDP可以包含黑色資料尋址週期t3和非光發射週期t4。由於黑色資料尋址週期t3和非光發射週期t4與參照圖4描述的基本相等，因此將省略對其重複描述。

像素P的感測週期RSP可以包含感測資料尋址週期t5和取樣週期t6。

在像素P的感測資料尋址週期(或第三資料尋址週期)t5處，位於像素P中的第一開關TFT Tsw1被通過第n閘極線組GLGn的第一閘極線GLa供給的掃描訊號SC[n]的第三掃描脈衝SCP3導通，第二開關TFT Tsw2被通過第n閘極線組GLGn的第二閘極線GLb供給的感測訊號SE[n]的第二感測脈衝SEP2導通。因此，通過資料線DL供給的像素感測資料PSD的感測資料電壓Vdata被施加到驅動TFT Tdr的閘極節點Ng，同時，通過參考線RL供給的參考電壓Vref被施加到驅動TFT Tdr的源極節點Ns，因此，在感測資料尋址週期t5，設置與感測資料電壓相對應的驅動TFT Tdr的閘極節點Ng和源極節點Ns之間的電壓Vgs。例如，感測資料電壓Vdata可以具有設置為感測驅動TFT Tdr的閾值電壓的目標電壓的電平。

在像素P的取樣週期t6(或實時感測週期)時，位於像素P中的第一開關TFT Tsw1藉由通過第n閘極線組GLGn的第1閘極線GLa提供的TFT關斷電平的掃描訊號SC[n]關斷，而第二開關TFT Tsw2藉由通過第n閘極線組GLGn的第2閘極線GLb提供的感測訊號SE[n]的第二感測脈衝SEP2維持在導通狀態。參考線RL與嵌入在資料驅動電路中的感測單元電性連接。因此，資料驅動電路的感測單元可以對通過驅動TFT Tdr和第二開關TFT Tsw2的源極節點Ns和參考線RL提供的感測像素電流或感測像素電壓進行取樣，並可以通過類比數位轉換對取樣訊號進行轉換，以生成感測低資料，並將生成的感測低資料提供給時序控制器300。

根據本發明一實施例，像素P的感測週期RSP更可以包含資料恢復週期t7。

在像素P的資料恢復週期t7(或實時感測週期)，位於像素P中的第一開關TFT Tsw1藉由通過第n閘極線組GLGn的第1閘極線GLa提供的TFT關斷電平的掃描訊號SC[n]關斷，第二開關TFT Tsw2藉由通過第n閘極線組GLGn的第2閘極線GLb提供的感測訊號SE[n]的第二感測脈衝SEP2維持在導通狀態。參考線RL與資料驅動電路的感測單元電性脫離，並與參考電源電性連接。因此，通過資料線DL提供的像素黑色資料PBD的恢復資料電壓Vdata被施加到驅動TFT Tdr的閘極節點Ng，同時，通過參考線RL提供的參考電壓Vref被施加到驅動TFT Tdr的源極節點Ns。因此，在資料恢復週期t7，驅動TFT Tdr的閘極節點Ng和源極節點Ns之間的電壓恢復到感測週期RSP的先前狀態，由此像素P可以再次發光，並且發光二極體ELD的再發射可以持續，以達到下一幀Fn+1的圖像資料尋址週期t1。

圖6示出根據本發明一實施例在圖1中示出的閘極驅動電路的波形。

參考圖1和圖6，根據本發明一實施例，閘極驅動電路部分500可以包含閘極驅動電路510。

閘極驅動電路510可包含閘極控制訊號線GCSL、閘極驅動電壓線GDVL、以及第一至第m級電路ST[1]至ST[m]。閘極驅動電路510更可以包含位於第一級電路ST[1]的前端的前虛級(front dummy stage)電路部分DSTP1，以及位於第m級電路ST[m]的後端的後虛級(rear dummy stage)電路部分DSTP2。

閘極控制訊號線GCSL接收從時序控制器300提供的閘極控制訊號GCS。根據一實施例，閘極控制訊號線GCSL可以包含閘極啟動訊號線、第一復位訊號線、第二復位訊號線、多條閘極驅動時脈線、顯示面板開機訊號線和感測準備訊號線。

閘極啟動訊號線可以接收由時序控制器300提供的閘極啟動訊號Vst。例如，閘極啟動訊號線可以連接到前虛級電路部分DSTP1。

第一復位訊號線可以接收由時序控制器300提供的第一復位訊號RST1。第二復位訊號線可以接收由時序控制器300提供的第二復位訊號RST2。例如，第一復位訊號線和第二復位訊號線中的每一條可以通常連接到前虛級電路部分DSTP1、第一至第m級電路ST[1]至ST[m]以及後虛級電路部分DSTP2。

閘極驅動時脈線可以包含多條進位(carry)時脈線、多條掃描時脈線和多條感測時脈線，分別接收多個進位偏移時脈、多個掃描偏移時脈和多個感測偏移時脈。閘極驅動時脈線所包含的時脈線可以選擇性地連接到前虛級電路部分DSTP1、第一至第m級電路ST[1]至ST[m]以及後虛級電路部分DSTP2。

訊號線上的顯示面板可以接收從時序控制器300提供的顯示面板開機訊號POS。例如，訊號線上的顯示面板通常可以連接到前虛級電路部分DSTP1和第一至第m級電路ST[1]至ST[m]。

感測準備訊號線可以接收由時序控制器300提供的線感測準備訊號LSPS。例如，感測準備訊號線通常可以連接到第一至第m級電路ST[1]至ST[m]。可選地，感測準備訊號線可以另外連接到前虛級電路部分DSTP1。

閘極驅動電壓線GDVL可以包含分別從電源電路接收各自電平彼此不同的第一至第四閘極高電位電壓的第一至第四閘極高電位電壓線，以及分別從電源電路接收各自電平彼此不同的第一至第三閘極低電位電壓線。

根據一實施例，第一閘極高電位電壓可具有高於第二閘極高電位電壓的電平。第三閘極高電位電壓和第四閘極高電位電壓可以擺動(swing)為彼此相反或相對於彼此反轉，以便在高電壓(或TFT導通電壓或第一電壓)和低電壓(或TFT關斷電壓或第二電壓)之間進行交流電流驅動。例如，當第三閘極高電位電壓(或閘極奇數高電位電壓)具有高電壓時，第四閘極高電位電壓(或閘極偶數高電位電壓)可具有低電壓。當第三閘極高電位電壓具有低電壓時，第四閘極高電位電壓可以具有高電壓。

第一和第二閘極高電位電壓線中的每一條可通常連接到第一至第m級電路ST[1]至ST[m]、前虛級電路部分DSTP1和後虛級電路部分DSTP2。

第三閘極高電位電壓線可以通常連接到第一至第m級電路ST[1]至ST[m]的奇數級電路，並且可以通常連接到前虛級電路部分DSTP1和後虛級電路部分DSTP2中的每一個奇數虛級電路。

第四閘極高電位電壓線通常可以連接到第一至第m級電路ST[1]至ST[m]的偶數級電路，並且通常可以連接到前虛級電路部分DSTP1和後虛級電路部分DSTP2中的每一個偶數級電路。

根據一實施例，第一閘極低電位電壓和第二閘極低電位電壓可以基本上具有相同的電平。第三閘極低電位電壓可以具有TFT關斷電平。第一閘極低電位電壓可以具有高於第三閘極低電位電壓的電平。在本發明一實施例中，第一閘極低電位電壓可以設置為高於第三閘極低電位電壓的電平，由此，具有連接到級電路的控制節點的閘極的TFT的關斷電流(將在後面描述)當然可以被關斷，以確保對應TFT工作的穩定性和可靠性。

第一至第三閘極低電位電壓線通常可連接到第一至第m級電路ST[1]至ST[m]。

前虛級電路部分DSTP1可以響應於從時序控制器300提供的閘極啟動訊號Vst而依序產生多個前(front)進位訊號，從而將產生的前進位訊號作為前進位訊號或閘極啟動訊號提供給後級中的任何一者。

後虛級電路部分DSTP2可依序產生多個後進位訊號，以將後進位訊號(或級復位訊號)提供給任何一個前級。

第一至第幾級電路ST[1]至ST[m]可相互連接以相互依賴。第一至第幾級電路ST[1]至ST[m]可產生第一至第幾級掃描訊號SC[1]至SC[m]和第一至第幾級感測訊號SE[1]至SE[m]，並將所產生的訊號輸出至位於發光顯示面板100上的對應閘極線組GLG。第一至mth級電路ST[1]至ST[m]可以產生第一至mth進位訊號CS[1]至CS[m]，並將產生的訊號作為前進位訊號(或閘極啟動訊號)提供給後級中的任一個，同時將產生的訊號作為後進位訊號(或級復位訊號)提供給前級中的任一個。

第一至第m級電路ST[1]至ST[m]的兩個相鄰級ST[n]和ST[n+1]可以相互共享部分感測控制電路和控制節點Qbo、Qbe、Qm，從而可以簡化閘極驅動電路500的電路配置，並且可以減少閘極驅動電路部分500在發光顯示面板100中佔用的面積。

圖7是施加於圖6所示的閘極控制訊號線的訊號以及第一級和第二級電路的各控制節點的電壓和輸出訊號的波形。

參照圖6和圖7，根據本發明一實施例，應用於閘極控制訊號線的閘極控制訊號 GCS可以包含閘極啟動訊號Vst、線感測準備訊號LSPS、第一復位訊號RST1、第二復位訊號RST2、顯示面板開機訊號POS和多個閘極驅動時脈GDC。

閘極啟動訊號Vst是用於控制每一幀的圖像顯示週期IDP和黑色顯示週期BDP各自的啟動時間的訊號，並且可以在圖像顯示週期IDP和黑色顯示週期BDP各自開始之前生成。例如，閘極啟動訊號Vst可在每幀中產生兩次。

根據一實施例，閘極啟動訊號Vst可以包含在一幀內的圖像顯示週期IDP開始之前產生的第一閘極啟動脈衝(或圖像顯示閘極啟動脈衝)Vst1，以及在黑色顯示週期BDP開始之前產生的第二閘極啟動脈衝(或黑色顯示閘極啟動脈衝)Vst2。

線感測準備訊號LSPS可以在每一幀的圖像顯示週期IDP內不規則地或隨機地生成。每一幀產生的線感測準備訊號LSPS中的每一個可以與一幀的起始時間不同。

根據一實施例，線感測準備訊號LSPS可包含線感測選擇脈衝LSP1和線感測釋放脈衝LSP2。

線感測選擇脈衝LSP1可以是用於在多條水平線中選擇要感測的任何一條水平線的訊號。線感測選擇脈衝LSP1可以與作為閘極啟動訊號提供給任何一個級電路ST[1]至ST[m]的閘極啟動脈衝或前進位訊號同步。例如，線感測選擇脈衝LSP1可以表示為感測線預充電控制訊號。

線感測釋放脈衝LSP2可以是用於釋放完全感測的水平線的線感測的訊號。線感測釋放脈衝LSP2可以在感測週期RSP的結束時序和線感測選擇脈衝LSP1的開始時序之間產生。

第一復位訊號RST1可在感測模式開始時產生。第二復位訊號RST2可以在感測模式結束時產生。可選地，第二復位訊號RST2可以省略或等於第一復位訊號RST1。

當發光顯示裝置導通電源時，可以產生顯示面板開機訊號POS。顯示面板開機訊號POS可共同供給給閘極驅動電路510中所實施的所有級電路。因此，閘極驅動電路510中所實施的所有級電路可同時被高電壓的顯示面板開機訊號POS初始化或復位。

閘極驅動時脈GDC可以包含多個進位偏移時脈CRCLK[1]至CRCLK[x]，其各自的相位彼此不同或順序偏移的相位，多個掃描偏移時脈SCCLK[1]至SCCLK[x]，其各自具有彼此不同的相位或順序偏移的相位，以及多個感測偏移時脈SECLK[1]至SECLK[x]，其各自具有彼此不同的相位或順序偏移的相位。

進位偏移時脈CRCLK[1]至CRCLK[x]可以是用於產生進位訊號的時脈訊號，掃描偏移時脈SCCLK[1]至SCCLK[x]可以是用於產生具有掃描脈衝的掃描訊號的時脈訊號，並且感測偏移時脈SECLK[1]至SECLK[x]可以是用於產生具有感測脈衝的感測訊號的時脈訊號。

掃描偏移時脈SCCLK[1]至SCCLK[x]和感測偏移時脈SECLK[1]至SECLK[x]中的每一個可以在高電壓和低電壓之間擺動。根據一實施例，進位偏移時脈的擺動電壓寬度可以大於掃描偏移時脈SCCLK[1]至SCCLK[x]和感測偏移時脈SECLK[1]至SECLK[x]中的每一個的開關電壓寬度。

對於顯示模式，掃描偏移時脈SCCLK[1]至SCCLK[x]和感測偏移時脈SECLK[1]至SECLK[x]中的每一個可以擺動。對於感測模式，掃描偏移時脈SCCLK[1]至SCCLK[x]中的特定一個SCCLK[1]可以擺動，以對應於圖5所示的第三和第四掃描脈衝SCP3和SCP4，其他掃描偏移時脈可以保持低電壓。對於感測模式，感測偏移時脈SECLK[1]至SECLK[x]中的一個特定的SECLK[1]可以擺動以對應於圖5中所示的第二掃描脈衝SCP2，並且其它感測偏移時脈可以保持低電壓。這些時脈可以相互重疊，以確保在高速驅動期間有足夠的充電時間。相鄰時脈的高電壓週期可以相互重疊，其數量為設定的週期。

圖8示出圖6中所示的第n級電路和第(n+1)級電路的方塊圖。

參照圖6至圖8，第n級電路ST[n]可以是第1至第m級電路ST[1]至ST[m]的奇數級電路。

根據一實施例，第n級電路ST[n]可以包含第一至第五奇數控制節點1Qo、1Qbo、1Qbe、1Qho和1Qmo、第一感測控制電路SCC1、第一節點控制電路NCC1、第一逆變電路IC1、第一節點復位電路NRC1和第一輸出緩衝電路OBC1。

第一奇數控制節點1Qo可以分別與第一感測控制電路SCC1、第一節點控制電路NCC1、第一逆變電路IC1、第一節點復位電路NRC1和第一輸出緩衝電路OBC1電性連接。

第二和第三奇數控制節點1Qbo和1Qbe可分別與第一節點控制電路NCC1、第一逆變電路IC1、第一節點復位電路NRC1和第一輸出緩衝電路OBC1電性連接。

第二奇數控制節點1Qbo可與第(n+1)級電路ST[n+1]電性連接。

第三奇數控制節點1Qbe可與第(n+1) 級電路ST[n+1]電性連接。

第四奇數控制節點1Qho可分別與第一感測控制電路SCC1、第一節點控制電路NCC1和第一節點復位電路NRC1電性連接。

第五奇數控制節點1Qmo可分別與第一感測控制電路SCC1和第一節點復位電路NRC1電性連接，並可與第(n+1)級電路ST[n+1]電性連接。

第一感測控制電路SCC1可以實施為響應於線感測準備訊號LSPS和第(n-2)進位訊號CS[n-2](第二前進位訊號)，透過第一閘極高電位電壓GVdd1控制第五奇數控制節點1Qmo的電位，並響應於第五奇數控制節點1Qmo的電壓和第一復位訊號RST1，透過第一閘極高電位電壓GVdd1控制第一奇數控制節點1Qo的電位。第一感測控制電路SCC1可以實施為響應於發光顯示裝置上電時提供的顯示面板開機訊號POS，透過第三閘極低電位電壓GVss3對第一奇數控制節點1Qo的電位進行放電或復位。

第一節點控制電路NCC1可以實施為控制第一至第三奇數控制節點1Qo、1Qbo和1Qbe的各種電壓。

第一節點控制電路NCC1可以實現通過第一閘極高電位電壓GVdd1控制第一奇數控制節點1Qo的電位，以響應於第(n-3)進位訊號CS[n-3](第一前進位訊號)。並可實現通過第三閘極低電位電壓GVss3來控制第一奇數控制節點1Qo和第四奇數控制節點1Qho中的每一個的電位，以響應於第(n+4)進位訊號CS[n+4](或第二後方進位訊號)。可選地，第一節點控制電路NCC1可以實施為響應於第(n+3)進位訊號CS[n+3](或第一後方進位訊號)，通過第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo和第四奇數控制節點1Qho各自的電位。

第一節點控制電路NCC1可以實施為通過第一閘極高電位電壓GVdd1控制第四奇數控制節點1Qho的電位，以響應於第一奇數控制節點1Qo的電壓。第一節點控制電路NCC1可以實現通過第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo和第四奇數控制節點1Qho各自的電位，以響應於第二奇數控制節點1Qbo的電壓或第三奇數控制節點1Qbe的電壓。

第一逆變電路IC1可以實施為根據第一奇數控制節點1Qo的電壓，通過第三閘極高電位電壓GVddo或第三閘極低電位電壓GVss3來控制第二奇數控制節點1Qbo的電位。例如，當第一奇數控制節點1Qo的電位為高電壓以上時，第一逆變電路IC1可以通過第三閘極低電位電壓GVss3控制第二奇數控制節點1Qbo的電位。並且，第一逆變電路IC1可以實現通過第三閘極高電位電壓GVddo或第三閘極低電位電壓GVss3來控制第二奇數控制節點1Qbo的電位，以響應於第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe的電壓。例如，當第(n+1)階段電路ST[n+1]的第一偶數控制節點2Qe的電位為低電壓時，第一逆變電路IC1可以通過第三閘極高電位電壓GVddo控制第二奇數控制節點1Qbo的電位。

第一節點復位電路NRC1可以實施為響應於第(n-3)進位訊號CS[n-3]而控制第二奇數控制節點1Qbo與第三閘極低電位電壓GVss3的電位。第一節點復位電路NRC1可以實施為響應於第五奇數控制節點1Qmo的電壓和第一復位訊號RST1而控制第二奇數控制節點1Qbo與第三閘極低電位電壓GVss3的電位。第一節點復位電路NRC1可以實施為針對第四奇數控制節點1Qho的電壓、第五奇數控制節點1Qmo的電壓和第二復位訊號RST2，用第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo的電位。

第一輸出緩衝器電路OBC1可被實施為響應於第一至第三奇數控制節點1Qo、1Qbo和 1Qbe中的每一個的電壓而輸出第n個掃描偏移時脈SCCLK[n]作為第n個掃描訊號SC[n]。第一輸出緩衝電路OBC1可以實現響應於第一至第三奇數控制節點1Qo、1Qbo和1Qbe中的每一個的電壓，將第n個感移時脈SECLK[n]作為第n個感測訊號SE[n]輸出。第一輸出緩衝電路OBC1可以實現響應於第一至第三奇數控制節點1Qo、1Qbo和1Qbe中的每一個的電壓，將第n個進位偏移時脈CRCLK[n]輸出為第n個進位訊號CS[n]。

根據一實施例，當基於實施在第一奇數控制節點1Qo與輸出節點之間的升壓電容與時脈之間的耦合的第一奇數控制節點1Qo的電位被引導時，第一輸出緩衝電路OBC1可以將對應的掃描偏移時脈SCCLK[n]、感測偏移時脈SECLK[n]和進位偏移時脈CRCLK[n]各自輸出到對應的輸出節點。

根據一實施例，第(n+1)個級電路ST[n+1]可以是第一至第m個級電路ST[1]至ST[m]的偶數級電路。

根據一實施例，第(n+1)級電路ST[n]可以包含第一至第五偶數控制節點2Qe、2Qbo、2Qbe、2Qhe和2Qme、第二感測控制電路SCC2、第二節點控制電路NCC2、第二逆變電路IC2、第二節點復位電路NRC2和第二輸出緩衝電路OBC2。

第一偶數控制節點2Qe可以分別與第二感測控制電路SCC2、第二節點控制電路NCC2、第二逆變電路IC2、第二節點復位電路NRC2和第二輸出緩衝電路OBC2電性連接。

第二和第三偶數控制節點2Qbo和2Qbe可分別與第二節點控制電路NCC2、第二逆變電路 IC2、第二節點復位電路NRC2和第二輸出緩衝電路OBC2電性連接。

第二偶數控制節點2Qbo可以與第n級電路ST[n]的第三奇數控制節點1Qbe電性連接。因此，第n級電路ST[n]的第三奇數控制節點1Qbe與第(n+1)級電路ST[n+1]的第二偶數控制節點2Qbo可以相互連接或共享。

第三偶數控制節點2Qbe可以電性連接到第n級電路ST[n]的第二奇數控制節點1Qbo中的每一個。因此，第n級電路ST[n]的第二奇數控制節點1Qbo和第(n+1)級電路ST[n+1]的第三偶數控制節點2Qbe可以相互連接或共享。

第四偶數控制節點2Qhe可分別與第二感測控制電路SCC2、第二節點控制電路NCC2和第二節點復位電路NRC2電性連接。

第五偶數控制節點2Qme可與第二節點復位電路NRC2電性連接，並可與第n級電路ST[n]的第五奇數控制節點1Qmo和第一節點復位電路NRC1電性連接。

第二感測控制電路SCC2可以共享實施在第n級電路ST[n]中的第一感測控制電路 SCC1的第五奇數控制節點1Qmo的電位。例如，第二感測控制電路SCC2可以共享實施在第n級電路ST[n]中實施的第一感測控制電路SCC1中的線感測準備訊號LSPS和第(n-2)進位訊號CS[n-2]，以控制第五奇數控制節點1Qmo與第一閘極高電位電壓GVdd1的電位。

第二感測控制電路SCC2可以實施為響應於第一復位訊號RST1，通過由第n級電路ST[n]的第一感測控制電路SCC1提供的第一閘極高電位電壓GVdd1來控制第一偶數控制節點2Qe的電位。第二感測控制電路SCC2可以實施為，響應於發光顯示裝置上電時提供的顯示面板開機訊號POS，通過第三閘極低電位電壓GVss3對第一偶數控制節點2Qe的電位進行放電或復位。

第二節點控制電路NCC2可以實施為控制第一至第三偶數控制節點2Qe、2Qbo和2Qbe各自的電壓。

第二節點控制電路NCC2可以實現通過第一閘極高電位電壓GVdd1控制第一偶數控制節點2Qe的電位，以響應於第(n-2)進位訊號CS[n-2]，並且可以實現通過第三閘極低電位電壓GVss3控制第一偶數控制節點2Qe和第四偶數控制節點2Qhe各自的電位，以響應於第(n+4)進位訊號CS[n+4]。

第二節點控制電路NCC2可以實施為通過第一閘極高電位電壓GVdd1控制第四偶數控制節點2Qhe的電位，以響應於第一偶數控制節點2Qe的電壓。第二節點控制電路NCC2可以實現通過第三閘極低電位電壓GVss3控制第一偶數控制節點2Qe和第四偶數控制節點2Qhe各自的電位，以響應於第二偶數控制節點2Qbo的電壓或第三偶數控制節點2Qbe的電壓。

第二逆變電路IC2可以實現通過第四閘極高電位電壓GVdde或第三閘極低電位電壓GVss3控制第二偶數控制節點2Qbo的電位，以響應於第一偶數控制節點2Qe的電壓。例如，當第一偶數控制節點2Qe的電位為高電壓以上時，第二逆變電路IC2可以通過第三閘極低電位電壓GVss3控制第二偶數控制節點2Qbo的電位。第二逆變電路IC2可以實現通過第三閘極高電位電壓GVddo或第三閘極低電位電壓GVss3控制第二偶數控制節點2Qbo的電位，以響應第n級電路ST[n]的第一奇數控制節點1Qo的電壓。例如，當第n級電路ST[n]的第一奇數控制節點1Qo的電位為低電壓時，第二逆變電路IC2可以通過第四閘極高電位電壓GVdde控制第二偶數控制節點2Qbo的電位。

第二節點復位電路NRC2可以實施為響應於第(n-3)進位訊號CS[n-3]而控制第二偶數控制節點2Qbo與第三閘極低電位電壓GVss3的電位。第二節點復位電路NRC2可以實施為響應於第五偶數控制節點2Qme的電壓和第一復位訊號RST1而控制第二偶數控制節點2Qbo與第三閘極低電位電壓GVss3的電位。第二節點復位電路NRC2可以實現以第三閘極低電位電壓GVss3控制第一偶數控制節點2Qe的電位，以響應於第四偶數控制節點2Qhe的電壓、第五偶數控制節點2Qme的電壓和第二復位訊號RST2。

第二輸出緩衝電路OBC2可以被實施為響應於第一至第三偶數控制節點2Qe、2Qbo和2Qbe中的每一者的電壓，輸出第(n+1)掃描偏移時脈SCCLK[n+1]作為第(n+1)掃描訊號SC[n+1]。第二輸出緩衝電路OBC2可以實現響應於第一至第三偶數控制節點2Qe、2Qbo和2Qbe中的每一個的電壓，將第(n+1)感測偏移時脈SECLK[n+1]輸出為第(n+1)感測訊號SE[n+1]。第二輸出緩衝電路OBC2可以實現響應於第一至第三偶數控制節點2Qe、2Qbo和2Qbe中的每一個的電壓，將第(n+1)進位偏移時脈CRCLK[n+1]輸出為第(n+1)進位訊號CS[n+1]。

根據一實施例，當基於實施在第一偶數控制節點2Qe與輸出節點之間的升壓電容與時脈之間的耦合的第一偶數控制節點2Qe的電位被引導時，第二輸出緩衝電路OBC2可以將對應的掃描偏移時脈SCCLK[n+1]、感測偏移時脈SECLK[n+1]和進位偏移時脈CRCLK[n+1]各自輸出到對應的輸出節點。

在根據本發明一實施例的閘極驅動電路中，在第n級電路ST[n]中實施的感測控制電路 SCC1和SCC2中包含第五奇數控制節點1Qmo的一些電路可以與與其相鄰的第(n+1)級電路ST(n+1)共享，從而可以簡化感測模式的電路配置。在根據本發明一實施例的閘極驅動電路中，相鄰的第n級電路ST[n]和第(n+1)級電路ST[n+1]可以相互共享交替驅動的第二和第三控制節點1Qbo、1Qbe、2Qbo和2Qbe，由此可以簡化級電路的逆變電路IC1和IC2的配置。

同時，為了描述的方便，前述圖8的描述是基於第n級電路ST[n]和第(n+1)級電路ST[n+1]中各實施的控制節點分為奇數控制節點和偶數控制節點，但不限於此。例如，需要理解的是，第1至第m級電路ST[1]至ST[m]中的每一個都包含第1至第5個控制節點。

圖9示出圖8中所示的第n級電路和第(n+1)級電路的電路圖。

參照圖7至圖9，根據本發明一實施例，第n級電路ST[n]可以包含第一感測控制電路SCC1、第一節點控制電路NCC1、第一逆變電路IC1、第一節點復位電路NRC1和第一輸出緩衝電路OBC1，它們選擇性地連接到第一至第五奇數控制節點1Qo、1Qbo、1Qbe、1Qho和1Qmo。

根據一實施例，第一節點控制電路NCC1可以包含第一至第十TFT T1至T10。

第一至第四TFT T1、T2、T3a、T3b、T4a和T4b的作用是控制或設置第一奇數控制節點1Qo的電位，因此可以表示為第一節點設置電路。

第一TFT T1和第二TFT T2可以電性連接在第一閘極高電位電壓線之間，用於串聯傳輸第一閘極高電位電壓GVdd1和第一奇數控制節點1Qo，並且可以實施為響應於第(n-3)進位訊號CS[n-3]對第一奇數控制節點1Qo中的第一閘極高電位電壓GVdd1充電。

在這種情況下，第(n-3)進位訊號CS[n-3]可以是第一前進位訊號。

第一TFT T1可以響應於通過前進位輸入線提供的第(n-3)進位訊號CS[n-3]將第一閘極高電位電壓GVdd1輸出到第一連接節點Nc1。例如，第一TFT T1可以根據高電壓的第(n-3)進位訊號CS[n-3]導通，以將第一閘極高電位電壓GVdd1輸出到第一連接節點Nc1。

第二TFT T2可以響應於第(n-3)進位訊號CS[n-3]將第一連接節點Nc1電性連接到第一奇數控制節點1Qo。例如，第二TFT T2可根據第(n-3)進位訊號CS[n-3]的高電壓同時導通第一TFT T1，以將通過第一連接節點Nc1供給的第一閘極高電位電壓GVdd1供給到第一奇數控制節點1Qo。

第三TFTs T3a和T3b可以響應於第二閘極高電位電壓GVdd2向第一連接節點Nc1供應第二閘極高電位電壓GVdd2。  例如，第三TFTs T3a和T3b可以根據第二閘極高電位電壓GVdd2導通，以始終將第二閘極高電位電壓GVdd2供給到第一TFT T1和第二TFT T2之間的第一連接節點Nc1，從而防止第一TFT T1的關斷電流和第一奇數控制節點1Qo的電流洩漏發生。例如，第三TFT T3a和T3b可以通過增加第一TFT T1的閘極電壓和第一連接節點Nc1之間的電壓差來完全關斷由具有低電壓的第(n-3)進位訊號CS[n-3]關斷的第一TFT T1。因此，可以防止通過關斷第一TFT T1的關斷電流而導致第一奇數控制節點1Qo的電壓下降(或電流洩漏)，從而可以穩定地維持第一奇數控制節點1Qo的電壓。例如，當第一TFT T1的閾值電壓具有負極性(-)時，第一TFT T1的閘極-源極電壓Vgs可以通過供給到汲極電極的第二閘極高電位電壓GVdd2固定為負極性(-)。為此，關斷的第一TFT T1可以成為完全關斷狀態，由此可以防止發生基於關斷電流的電流洩漏。

第二閘極高電位電壓GVdd2被設置為低於第一閘極高電位電壓GVdd1的電平。第二閘極高電位電壓GVdd2的電阻設置為高於第一閘極高電位電壓GVdd1的電阻，以減小第一閘極高電位電壓GVdd1的壓降。供給第二閘極高電位電壓GVdd2的第二閘極高電位電壓線可用作第三TFT的漏電流T3a和T3b流經的路徑，由此可降低第一閘極高電位電壓GVdd1的壓降。因此，在本發明一實施例中，第一閘極高電位電壓線和第二閘極高電位電壓線可以彼此分離，以獨立配置第一閘極高電位電壓線和第二閘極高電位電壓線的壓降分量，從而可以使第一閘極高電位電壓線的壓降最小化。因此，可以避免由於第一閘極高電位電壓線的電壓降而產生的閘極驅動電路的錯誤操作。

根據一實施例的第三TFTs T3a和T3b可以包含第(3-1)(三之一)和第(3-2)(三之二) TFTs T3a和T3b在第二閘極高電位電壓線和第一連接節點Nc1之間相互串聯電性連接，以防止由於關斷電流導致的漏電流發生。

第(3-1) TFT T3a可由第二閘極高電位電壓GVdd2導通，以向第(3-2) TFT T3b提供第二閘極高電位電壓GVdd2。例如，第(3-1) TFT T3a可以以二極體的形式連接到第二閘極高電位電壓線。

第(3-2) TFT T3b可與第(3-1) TFT T3a同時導通第二閘極高電位電壓GVdd2，將通過第(3-1) TFT T3a提供的第二閘極高電位電壓GVdd2，供給第一連接節點Nc1。

第四TFTs T4a和T4b可以響應於第一奇數控制節點1Qo向第四奇數控制節點1Qho提供第一閘極高電位電壓GVdd1。例如，第四TFTs T4a和T4b可以根據第一奇數控制節點1Qo的高電壓導通，以將第一閘極高電位電壓GVdd1供應給第四奇數控制節點1Qho。

根據一實施例的第四TFTs T4a和T4b可以包含第(4-1)和第(4-2)TFTs T4a和T4b在第一閘極高電位電壓線和第四奇數控制節點1Qho之間相互串聯電性連接，以防止由於關斷電流導致的漏電流發生。

第(4-1) TFT T4a可由第一奇數控制節點1Qo的高電壓導通，以向第(4-2) TFT T4b提供第一閘極高電位電壓GVdd1。

第(4-2) TFT T4b可由第一奇數控制節點1Qo的高壓與第(4-1) TFT T4a同時導通，將通過第(4-1) TFT T4a提供的第一閘極高電位電壓GVdd1，供給第四奇數控制節點1Qho。

第五和第六TFTs T5和T6可以實施為通過第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo和第四奇數控制節點1Qho各自的電位，以響應第(n+4)進位訊號CS[n+4]。第五和第六TFT T5和T6可以表示為第一奇數放電電路。

第五TFT T5可以實施為根據第(n+4)進位訊號CS[n+4]通過第三閘極低電位電壓GVss3控制第四奇數控制節點1Qho的電位。例如，第五TFT T5可以根據高電壓的第(n+4)進位訊號CS[n+4]導通，以將第四奇數控制節點1Qho的電位放電或復位至第三閘極低電位電壓GVss3。

第六TFT T6可以響應於第(n+4)進位訊號CS[n+4]將第一奇數控制節點1Qo與第四奇數控制節點1Qho電性連接。例如，第六TFT T6可以根據第(n+4)進位訊號CS[n+4]的高電壓同時導通第五TFT T5，以將通過第五TFT T5和第四奇數控制節點1Qho提供的第三閘極低電位電壓GVss3，供給第一奇數控制節點1Qo，從而將第一奇數控制節點1Qo的電位放電或復位至第三閘極低電位電壓GVss3。

第五TFT T5和第六TFT T6之間的第四奇數控制節點1Qho可以通過第四TFT T4a和T4b提供第一閘極高電位電壓GVdd1。因此，第四TFTs T4a和T4b可以通過增加第六TFT T6的閘極電壓和第四奇數控制節點1Qho之間的電壓差來完全關斷由第(n+4)進位訊號CS[n+4]關斷的第六TFT T6。因此，可以防止通過關斷的第六TFT T6的第一奇數控制節點1Qo的電壓下降(或電流洩漏)的發生，從而可以穩定地維持第一奇數控制節點1Qo的電壓。

第七和第八TFTs T7和T8可以實施為通過第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo和第四奇數控制節點1Qho各自的電位，以響應第二奇數控制節點1Qbo的電壓。第七和第八TFT T7和T8可以表示為第二奇數放電電路。

第七TFT T7可以實施為根據第二奇數控制節點1Qbo的電壓，通過第三閘極低電位電壓GVss3來控制第四奇數控制節點1Qho的電位。例如，第七TFT T7可以根據第二奇數控制節點1Qbo的高電壓導通，以將第四奇數控制節點1Qho的電位放電或復位至第三閘極低電位電壓GVss3。

第八TFT T8可以響應於第二奇數控制節點1Qbo的電壓而將第一奇數控制節點1Qo與第四奇數控制節點1Qho電性連接。例如，第八TFT T8可由第二奇數控制節點1Qbo的高壓與第七TFT T7同時導通，將通過第七TFT T7和第四奇數控制節點1Qho提供的第三閘極低電位電壓GVss3，供給第一奇數控制節點1Qo，從而將第一奇數控制節點1Qo的電位放電或復位至第三閘極低電位電壓GVss3。

第七TFT T7和第八TFT T8之間的第四奇數控制節點1Qho可以通過第四TFTs T4a和T4b提供第一閘極高電位電壓GVdd1。因此，第四TFTs T4a和T4b可以通過增加第八TFT T8的閘極電壓和第四奇數控制節點1Qho之間的電壓差來完全關斷由第(n+4)進位訊號CS[n+4]關斷的第八TFT T8。因此，可以防止通過被關斷的第八TFT T8的第一奇數控制節點1Qo的電壓下降(或電流洩漏)的發生，從而可以穩定地維持第一奇數控制節點1Qo的電壓。

第九和第十TFTs T9和T10可以實施為通過第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo和第四奇數控制節點1Qho各自的電位，以響應第三奇數控制節點1Qbe的電壓。第九和第十TFT T9和T10可以表示為第三奇數放電電路。

第九TFT T9可以實施為根據第三奇數控制節點1Qbe的電壓，通過第三閘極低電位電壓GVss3來控制第四奇數控制節點1Qho的電位。例如，第九TFT T9可以根據第三奇數控制節點1Qbe的高電壓導通，以將第四奇數控制節點1Qho的電位放電或復位至第三閘極低電位電壓GVss3。

第十TFT T10可以響應於第三奇數控制節點1Qbe的電壓而將第一奇數控制節點1Qo與第四奇數控制節點1Qho電性連接。例如，第十TFT T10可由第三奇數控制節點1Qbe的高壓與第九TFT T9同時導通，將通過第九TFT T9和第四奇數控制節點1Qho提供的第三閘極低電位電壓GVss3，供給第一奇數控制節點1Qo，從而將第一奇數控制節點1Qo的電位放電或復位至第三閘極低電位電壓GVss3。

第九TFT T9和第十TFT T10之間的第四奇數控制節點1Qho可以通過第四TFT T4a和T4b提供第一閘極高電位電壓GVdd1。因此，第四TFTs T4a和T4b可以通過增加第十TFT T10的閘極電壓和第四奇數控制節點1Qho之間的電壓差來完全關斷由第(n+4)進位訊號CS[n+4]關斷的第十TFT T10。因此，可以防止發生通過第十TFT T10被關斷的第一奇數控制節點1Qo的電壓下降(或電流洩漏)，從而可以穩定地維持第一奇數控制節點1Qo的電壓。

根據一實施例的第一逆變電路IC1可以包含第11至15個TFT T11a、T11b、T12、T13、T14和T15。

第11個TFTs T11a和T11b可響應於第三閘極高電位電壓GVddo向第二連接節點Nc2供應第三閘極高電位電壓GVddo。根據一實施例，第11個TFTs T11a和T11b可以包含第(11-1)和第(11-2) TFTs T11a和T11b在第三閘極高電位電壓線和第二連接節點Nc2之間相互串聯電性連接，以防止由於關斷電流導致的漏電流發生。

第(11-1) TFT T11a可由第三閘極高電位電壓GVddo導通，以向第(11-2) TFT T11b提供第三閘極高電位電壓GVddo。例如，第(11-1) TFT T11a可以以二極體的形式連接到第三閘極高電位電壓線。

第(11-2) TFT T11b可與第(11-1) TFT T11a同時導通，將通過第(11-1) TFT T11a提供的第三閘極高電位電壓GVddo，供給第二連接節點Nc2。

第12個TFT T12可根據第二連接節點Nc2的電壓導通或關斷，並可在導通時向第二奇數控制節點1Qbo提供第三閘極高電位電壓GVddo。

第13個TFT T13可根據第一奇數控制節點1Qo的電壓導通或關斷，並可在導通時將第二奇數控制節點1Qbo的電位放電或復位至第三閘極低電位電壓GVss3。

第14個TFT T14可根據第一奇數控制節點1Qo的電壓導通或關斷，並可在導通時將第二連接節點Nc2的電位放電或復位至第二閘極低電位電壓GVss2。

第15個TFT T15可根據第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe的電壓導通或關斷，並可在導通時將第二連接節點Nc2的電位放電或復位至第二閘極低電位電壓GVss2。

根據一實施例，第一感測控制電路SCC1可以包含第16至222個TFT T16至T22，以及預充電電容器Cpc。

第16至18個TFT的T16至T18和預充電電容器Cpc可以實施為通過第(n-2)進位訊號CS[n-2]來控制第五奇數控制節點1Qmo，以響應線感測準備訊號LSPS和第(n-2)進位訊號CS[n-2]。第16~18個TFT的T16~T18和預充電電容器Cpc可以表示為在顯示模式下對第五奇數控制節點1Qmo的電壓進行預充電的線感測準備電路或線感測預充電電路。例如，第五奇數控制節點1Qmo可以表示為用於感測模式的記憶體節點或預充電節點。

第16 TFT T16可以響應於線感測準備訊號LSPS，將第(n-2)進位訊號CS[n-2]輸出到第三連接節點Nc3。例如，在圖像顯示模式下，第16 TFT T16可以根據通過感測準備訊號線傳輸的線感測選擇脈衝LSP1導通，向第三連接節點Nc3輸出與線感測選擇脈衝LSP1同步的高壓的第(n-2)進位訊號CS[n-2]。在圖像顯示模式下，第16個TFT T16可以根據通過感測準備訊號線傳輸的線感測釋放脈衝LSP2導通，以輸出與線感測選擇脈衝LSP2同步的第(n-2)進位訊號CS[n-2]的低電壓到第三連接節點Nc3。

第17 TFT T17可以響應於線感測準備訊號LSPS將第三連接節點Nc3與第五奇數控制節點1Qmo電性連接。例如，第17 TFT T17可以根據線感測準備訊號LSP的高壓同時導通第16 TFT T16，以將通過第17 TFT T17和第三連接節點Nc3提供的第(n-2)進位訊號CS[n-2]，供給到第五奇數控制節點1Qmo。第三連接節點Nc3可以是第16 TFT T16和第17 TFT T17之間的連接線。

第18 TFT T18可根據第五奇數控制節點1Qmo的電壓將第一閘極高電位電壓GVdd1供應給第三連接節點Nc3。例如，第18 TFT T18可根據第五奇數控制節點1Qmo的高電壓而導通，以將第一閘極高電位電壓GVdd1供應給第三連接節點Nc3，從而防止第五奇數控制節點1Qmo的電壓洩漏發生。例如，第18 TFT T18可以通過增加第16 TFT T16的閘極電壓與第三連接控制節點Nc3之間的電壓差來關斷由低電壓的線感測準備訊號LSPS關斷的第16 TFT T16。因此，可以防止發生通過第16 TFT T16被關斷的第五奇數控制節點1Qmo的電壓下降(或電流洩漏)，從而可以穩定地維持第五奇數控制節點1Qmo的電壓。

預充電電容器Cpc可以形成在第五奇數控制節點1Qmo和第一閘極高電位電壓線之間，以儲存第五奇數控制節點1Qmo的電壓和第一閘極高電位電壓GVdd1之間的差值電壓。例如，預充電電容器Cpc的第一電極可與第五奇數控制節點1Qmo與第十八TFT T18的閘極電極電性連接，預充電電容器Cpc的第二電極可與第五閘極高電位電壓線電性連接。預充電電容器Cpc根據第16、17和18號TFT T16、T17和T18的導通，儲存第(n-2)進位訊號CS[n-2]的高電壓，並通過第16、17和18號TFT T16、T17和T18關斷時儲存的電壓維持第五奇數控制節點1Qmo的電壓一時序間段。例如，第五奇數控制節點1Qmo的電壓可以通過線感測準備訊號LSPS的線感測釋放脈衝LSP2維持到第16和第17個TFT T16和T17再次導通。

第19和20個TFT的T19和T20可以實施為通過第一閘極高電位電壓GVdd1控制第一奇數控制節點1Qo的電位，以響應第五奇數控制節點1Qmo的電壓和第一復位訊號RST1。第19和20個TFT T19和T20可以表示為感測線選擇電路。

第19 TFT T19可以響應於第五奇數控制節點1Qmo的電壓而將第一閘極高電位電壓GVdd1輸出到共享節點Ns。例如，第19 TFT T19可根據第五奇數控制節點1Qmo的高電壓導通第一閘極高電位電壓GVdd1預充電，以將第一閘極高電位電壓GVdd1供給共享節點Ns。

第20 TFT T20可以響應於第一復位訊號RST1將第19 TFT T19與第一奇數控制節點1Qo電性連接。例如，第20 TFT T20可以根據高壓的第一復位訊號RST1導通，以將通過第19 TFT T19和共享節點Ns提供的第一閘極高電位電壓GVdd1供給第一奇數控制節點1Qo，從而對第一奇數控制節點1Qo中的第一閘極高電位電壓GVdd1充電，以啟用第一奇數控制節點1Qo。

第21和22個TFTs T21和T22可以實施為響應於當發光顯示裝置上電時提供的顯示面板開機訊號POS，將第一奇數控制節點1Qo的電位放電或復位至第三閘極低電位電壓GVss3。第21和22個TFT的T21和T22可以表示為第一級初始化電路。

第21 TFT T21可根據顯示面板開機訊號POS向第四奇數控制節點1Qho提供通過第三閘極低電位電壓線提供的第三閘極低電位電壓GVss3。例如，第21 TFT T21可以根據顯示面板開機訊號POS的高電壓導通，將第四奇數控制節點1Qho的電位放電或復位至第三閘極低電位電壓GVss3。

第22 TFT T22可以響應於顯示面板開機訊號POS而將第一奇數控制節點1Qo與第四奇數控制節點1Qho電性連接。例如，第22TFT T22可根據顯示面板開機訊號POS的高壓同時導通第21TFT T21，以將通過第21TFT T21和第四奇數控制節點1Qho提供的第三閘極低電位電壓GVss3，供給到第一奇數控制節點1Qo，從而將第一奇數控制節點1Qo的電位充電或復位到第三閘極低電位電壓GVss3。

第21 TFT T21和第22 TFT T22之間的第四奇數控制節點1Qho可以通過第一控制電路NCC1的第四TFTs T4a和T4b提供第一閘極高電位電壓GVdd1。因此，第四TFTs T4a和T4b可以藉由增加第22 TFT T22的閘極電壓與第四奇數控制節點1Qho之間的電壓差，而完全關斷由低壓的顯示面板開機訊號POS關斷的第22 TFT T22。因此，可以防止通過關斷的第22st TFT T22的第一奇數控制節點1Qo的電壓下降(或電流洩漏)的發生，從而可以穩定地維持第一奇數控制節點1Qo的電壓。

可選地，第一感測控制電路SCC1可以省略。即，由於第一感測控制電路SCC1是用於根據感測模式感測像素的驅動特性的電路，如果像素在感測模式下沒有被驅動，則第一感測控制電路SCC1是不必要的元件，因此可以省略。

根據一實施例，第一節點復位電路NRC1可以包含第23至28個TFT T21至T28。

第23個TFT T23可以實施為響應第(n-3)進位訊號CS[n-3]，通過第三閘極低電位電壓GVss3控制第二奇數控制節點1Qbo的電位。第23個TFT T23可以表示為第(1-1)復位電路。

第23個TFT T23可根據顯示模式下高壓的第(n-3)進位訊號CS[n-3]導通，使第二奇數控制節點1Qbo的電位放電或復位至第三閘極低電位電壓GVss3。

第24和第25個TFTs T24和T35可以實施為通過第三閘極低電位電壓GVss3控制第二奇數控制節點1Qbo的電位，以響應第五奇數控制節點1Qmo的電壓和第一復位訊號RST1。第24和35個TFT T24和T25可以表示為第(1-2)復位電路。

第24 TFT T24可以響應於第五奇數控制節點1Qmo將第三閘極低電位電壓GVss3供應給第四連接節點Nc4。例如，第24 TFT T24可根據第五奇數控制節點1Qmo的高電壓導通，以將第三閘極低電位電壓GVss3供應到第四連接節點Nc4。

第25 TFT T25可以響應於第一復位訊號RST1將第二奇數控制節點1Qbo電性連接到第四連接節點Nc4。例如，第25 TFT T25可根據第一復位訊號RST1導通高壓，以將通過第24 TFT T24和第四連接節點Nc4提供的第三閘極低電位電壓GVss3，提供給第二奇數控制節點1Qbo。第四連接節點Nc4可以是第24 TFT T24和第25 TFT T25之間的連接線。

第26至28個TFTs T26、T27和T28可以實施為在感測模式下，用第三閘極低電位電壓GVss3控制第一奇數控制節點1Qo的電位，以響應第四奇數控制節點1Qho的電壓、第五奇數控制節點1Qmo的電壓和第二復位訊號RST2。第26~28個TFT T26、T27和T28可表示為第四奇數放電電路。

第26至28個TFT T26、T27和T28可以電性地串聯在第一奇數控制節點1Qo和第四連接節點Nc4之間，並根據第四奇數控制節點1Qho的電壓、第五奇數控制節點1Qmo的電壓和第二復位訊號RST2將第一奇數控制節點1Qo與第四連接節點Nc4電性連接。

第26 TFT T26可根據第二復位訊號RST2將第一奇數控制節點1Qo與第五連接節點Nc5電性連接。例如，第26個TFT T26可以根據高壓的第二復位訊號RST2導通，以電性連接第一奇數控制節點1Qo與第五連接節點Nc5。

第27個TFT T27可根據第五奇數控制節點1Qmo的電壓將第五連接節點Nc5與第四奇數控制節點1Qho電性連接。例如，第27個TFT T27可以根據第五奇數控制節點1Qmo的高電壓而導通，以將第五連接節點Nc5與第四奇數控制節點1Qho電性連接。

第28個TFT T28可以根據第二復位訊號RST2將第四奇數控制節點1Qho與第四連接節點Nc4電性連接。例如，第28個TFT T28可以根據高壓的第二復位訊號RST2導通，以電性連接第四奇數控制節點1Qho與第四連接節點Nc4。

同時，當省略第一感測控制電路SCC1時，第24至28個TFT的T24、T25、T26、T27和T28可以省略。

根據一實施例，第一輸出緩衝電路OBC1可以包含第29至37個TFT T29至T37，以及第一至第三耦合電容器Cc1、Cc2和Cc3。

第29至31個TFT T29、T30和T31以及第一耦合電容器Cc1可以響應於第一至第三奇數控制節點1Qo、1Qbo和1Qbe的電壓而輸出第n個掃描偏移時脈SCCLK[n]作為第n個掃描訊號SC[n]。第29至31個TFT T29、T30和T31以及第一耦合電容器Cc1可以表示為掃描輸出電路。

第29個TFT T29(或第一奇數上拉TFT)可以根據第一奇數控制節點1Qo的電壓，向第一輸出節點No1輸出具有與第n個掃描偏移時脈SCCLK[n]對應的高電壓的掃描脈衝的第n個掃描訊號SC[n]，將第n個掃描訊號SC[n]的掃描脈衝供給第n個閘極線組的第一閘極線。例如，第29個TFT T29可以包含連接到第一奇數控制節點1Qo的閘極電極，連接到第一輸出節點No1(或掃描輸出端子)的第一源/汲極電極，以及連接到第n個掃描時脈線的第二源/汲極電極。

根據一實施例，如圖3所示，基於第n個掃描偏移時脈SCCLK[n]，第29 TFT T29可以在顯示模式的圖像顯示週期向第n個閘極線組的第一閘極線提供第一掃描脈衝SCP1，並且可以在顯示模式的黑色顯示週期向第n個閘極線組的第一閘極線提供第二掃描脈衝SCP2。在感測模式中，當感測到第n個水平線所實施的像素的驅動特性時，第29個TFT T29可以根據第n個掃描偏移時脈SCCLK[n]，在感測週期RSP中向第n個閘極線組的第一閘極線額外供給第三掃描脈衝SCP3和第四掃描脈衝SCP4。

第30 TFT T30(或第(1-1)奇數下拉TFT)可根據第二奇數控制節點1Qbo的電壓向第一輸出節點No1輸出對應於第一閘極低電位電壓GVss1的低電壓的第n個掃描訊號SC[n]，以向第n個閘極線組的第一閘極線提供低電壓的第n個掃描訊號SC[n]。例如，第30個TFT T30可以包含連接到第二奇數控制節點1Qbo的閘極電極、連接到第一輸出節點No1的第一源/汲極電極和連接到第一閘極低電位電壓線的第二源/汲極電極。

第31 TFT T31(或第(1-2)奇數下拉TFT)可根據第三奇數控制節點1Qbe的電壓向第一輸出節點No1輸出對應於第一閘極低電位電壓GVss1的第n個掃描訊號SC[n]，以向第n個閘極線組的第一閘極線提供低電壓。例如，第31個TFT T31可以包含連接到第三奇數控制節點1Qbe的閘極電極、連接到第一輸出節點No1的第一源/汲極電極和連接到第一閘極低電位電壓線的第二源/汲極電極。

由於第30個TFT T30和第31個TFT T31保持在導通狀態的時間段比第29個TFT T29的時間段相對長，因此，退化速度可以比第29個TFT T29的速度相對快。因此，根據本發明的第30個TFT T10和第31個TFT T31可以根據第二奇數控制節點1Qbo和第三奇數控制節點1Qbe中的每一個的相反電壓在一定的時間段基礎上交替驅動，從而可以延遲退化速度。例如，當第30個TFT T30維持在導通狀態時，第31個TFT T31可以維持在關斷狀態。相反地，當第30個TFT T30維持在關機狀態時，第31個TFT T31可以維持在開機狀態。

第一耦合電容器Cc1可以實施在第一奇數控制節點1Qo和第一輸出節點No1之間。可選地，第一耦合電容器Cc1可以通過寄生電容實施在第29 TFT T29的閘極電極與第一輸出節點No1之間。第一耦合電容器Cc1根據第n個掃描偏移時脈SCCLK[n]的相移(或變化)在第一奇數控制節點1Qo中產生自舉(bootstrapping)，由此第29 TFT T29可以完全導通。由此，高壓的第n個掃描偏移時脈SCCLK[n]可通過第29個TFT T29完全導通而無損耗地輸出到第1輸出節點。

第32至34個TFT的T32、T33和T34以及第二耦合電容器Cc2可以實施為響應於第一至第三奇數控制節點1Qo、1Qbo和1Qbe的電壓而輸出第n個感移時脈SECLK[n]作為第n個感測訊號SE[n]。第32至34個TFT的T32、T33和T34以及第二耦合電容器Cc2可以表示為感測輸出電路。

第32TFT T32(或第二奇數上拉TFT)可根據第一奇數控制節點1Qo的電壓，向第二輸出節點No2輸出具有對應於第n個感測偏移時脈SECLK[n]的高電壓的感測脈衝的第n個感測訊號SE[n]，將第n個感測訊號SE[n]的感測脈衝提供給第n個閘極線組的第二閘極線。例如，第32個TFT T32可以包含連接到第一奇數控制節點1Qo的閘極電極、連接到第二輸出節點No2(或感測輸出端子)的第一源/汲極電極以及連接到第n個感測時脈線的第二源/汲極電極。

根據一實施例，如圖3所示，基於第n個感測偏移時脈SECLK[n]，第32 TFT T32可以在顯示模式的圖像顯示週期內向第n個閘極線組的第二閘極線提供第一感測脈衝SEP1。在感測模式中，當感測到第n條水平線所實施的像素的驅動特性時，第32TFT T32可以基於第n條感測偏移時脈SECLK[n]，在感測週期RSP中向第n條閘極線組的第二閘極線額外供給第二感測脈衝SEP2。

第33TFT T33(或第(2-1)奇數下拉TFT)可根據第二奇數控制節點1Qbo的電壓向第二輸出節點No2輸出對應於第一閘極低電位電壓GVss1的低電壓的第n個感移時脈SECLK[n]，以向第n個閘極線組的第二閘極線提供低電壓的第n個感移時脈SECLK[n]。例如，第33個TFT T33可以包含與第二奇數控制節點1Qbo連接的閘極電極、與第二輸出節點No2連接的第一源/汲極電極以及與第一閘極低電位電壓線連接的第二源/汲極電極。

第34個TFT T34(或第(2-2)奇數下拉TFT)可以根據第三奇數控制節點1Qbe的電壓向第二輸出節點No2輸出對應於第一閘極低電位電壓GVss1的低電壓的第n個感移時脈SECLK[n]，向第n個閘極線組的第二閘極線提供低電壓的第n個感移時脈SECLK[n]。例如，第34個TFT T34可以包含連接到第三奇數控制節點1Qbe的閘極電極、連接到第二輸出節點No2的第一源/汲極電極和連接到第一閘極低電位電壓線的第二源/汲極電極。

根據本發明的第33個TFT T33和第34個TFT T34可以根據第二奇數控制節點1Qbo和第三奇數控制節點1Qbe中的每一個的相反電壓，在一時序間段基礎上交替驅動，從而可以延遲退化速度。

第二耦合電容器Cc2可以實施在第一奇數控制節點1Qo和第二輸出節點No2之間。可選地，第二耦合電容器Cc2可以通過寄生電容實施在第32 TFT T32的閘極電極與第二輸出節點No2之間。第二耦合電容器Cc2根據第n個感移時脈SECLK[n]的相移(或變化)在第一奇數控制節點1Qo中產生自舉，由此，第32 TFT T32可以完全導通。由此，高壓的第n個感移時脈SECLK[n]可以通過第32個TFT T32完全導通而無損耗地輸出到第二輸出節點No2。

第35至37個TFT T35、T36和T37以及第三耦合電容器Cc3可以被實施為響應於第一至第三奇數控制節點1Qo、1Qbo和1Qbe的電壓而輸出第n個進位偏移時脈CRCLK[n]作為第n個進位訊號CS[n]。第35至37個TFT的T35、T36和T37以及第三耦合電容器Cc3可以表示為進位輸出電路。

第35個TFT T35(或第三奇數上拉TFT)可以根據第一奇數控制節點1Qo的電壓向第三輸出節點No3輸出具有對應於第n個進位偏移時脈CRCLK[n]的高電壓的進位脈衝的第n個進位訊號CS[n]，以將高電壓的第n個進位訊號CS[n]供給前級或後級電路。根據一實施例，基於第n個進位偏移時脈CRCLK[n]，第35TFT T35可以在顯示模式下根據第n個進位偏移時脈CRCLK[n]向前級或後級電路輸出第n個進位訊號CS[n]。例如，第35個TFT T35可以包含連接到第一奇數控制節點1Qo的閘極電極、連接到第三輸出節點No3的第一源/汲極電極和連接到第n個進位偏移時脈線的第二源/汲極電極。

第36個TFT T36(或第(3-1)奇數下拉TFT)可以根據第二奇數控制節點1Qbo的電壓向第三輸出節點No3輸出對應於第一閘極低電位電壓GVss1的低電壓的第n個進位訊號CS[n]，向前級或後級電路提供低電壓的第n個進位訊號。例如，第36個TFT T36可以包含連接到第二奇數控制節點1Qbo的閘極電極、連接到第三輸出節點No3的第一源/汲極電極和連接到第一閘極低電位電壓線的第二源/汲極電極。

第37個TFT T37(或第(3-2)奇數下拉TFT)可以根據第三奇數控制節點1Qbe的電壓向第三輸出節點No3輸出對應於第一閘極低電位電壓GVss1的低電壓的第n個進位訊號CS[n]，向前級或後級電路提供低電壓。例如，第37個TFT T37可以包含連接到第三奇數控制節點1Qbe的閘極電極、連接到第三輸出節點No3的第一源/汲極電極和連接到第一閘極低電位電壓線的第二源/汲極電極。

根據本發明的第36個TFT T36和第37個TFT T37可以根據第二奇數控制節點1Qbo和第三奇數控制節點1Qbe中的每一個的相反電壓，在一時序間段基礎上交替驅動，從而可以延遲退化速度。

第三耦合電容器Cc3可以實施在第一奇數控制節點1Qo和第三輸出節點No3之間。可選地，第三耦合電容器Cc3可以通過寄生電容實施在第35TFT T35的閘極電極與第三輸出節點No3之間。第三耦合電容器Cc3根據第n個進位偏移時脈CRCLK[n]的相移(或變化)，在第1個奇數控制節點1Qo中產生自舉，由此第35個TFT T35可以完全導通。由此，高壓的第n個進位偏移時脈CRCLK[n]可以通過第35個TFT T35完全導通，無損耗地輸出到第三輸出節點No3。

第一至第三耦合電容器Cc1、Cc2和Cc3的第一和第二耦合電容器Cc1和Cc2可以在掃描輸出電路和感測輸出電路之間產生耦合或作為保持電容。在這種情況下，第一奇數控制節點1Qo的電位可能降低，從而閘極驅動電路的驅動特性和可靠性可能劣化。因此，為了防止掃描輸出電路和感測輸出電路之間發生耦合，可以省略第一和第二耦合電容器Cc1和Cc2中的任何一個。例如，可以省略第一和第二耦合電容器Cc1和Cc2中的第一耦合電容器Cc1。

根據本發明一實施例的第(n+1)階段電路ST[n+1]可以包含第二感測控制電路SCC2、第二節點控制電路NCC2、第二逆變電路IC2、第二節點復位電路NRC2和第二輸出緩衝電路OBC2，它們被選擇性地連接到第一至第五偶數控制節點2Qe、2Qbo、2Qbe、2Qhe和2Qme。除第二感測控制電路SCC2外，第(n+1)級電路ST[n+1]可以實現與第n級電路ST[n]基本相同。

根據一實施例，第(n+1)級電路ST[n+1]與第n級電路ST[n]基本相同，只是第(n+1)級電路ST[n+1]共用線感測準備電路、第二奇數控制節點1Qbo。第三奇數控制節點1Qbe和第五奇數控制節點1Qmo，並通過第一閘極高電位電壓GVdd1來控制第一偶數控制節點2Qe的電位，以響應第(n-2)個進位訊號CS[n-2]和第四閘極高電位電壓GVdde。因此，對第(n+1)級電路ST[n+1]的相同元件，將賦予與第n級電路ST[n]相同的參考數位，對相同元件的重複描述將被省略或簡化。

根據一實施例，第二節點控制電路NCC2可以包含第一至第十TFT T1至T10。

第一至第四TFT T1至T4的作用是控制或設置第二偶數控制節點2Qbo的電位，因此可以表示為第二節點設置電路。

第一TFT T1和第二TFT T2可以實施為在第一閘極高電位電壓線之間電性連接，用於將第一閘極高電位電壓GVdd1和第一奇數控制節點1Qo串聯傳輸，並在第一偶數控制節點2Qe中對第一閘極高電位電壓GVdd1充電，以響應第(n-2)進位訊號CS[n-2]。

第一TFT T1可根據高壓的第(n-2)進位訊號CS[n-2]導通，將第一閘極高電位電壓GVdd1輸出到第一連接節點Nc1。

第二TFT T2可以根據(n-2)次高壓的進位訊號CS[n-2]與第一TFT T1同時導通，以將通過第一TFT T1和第一連接節點Nc1供給的第一閘極高電位電壓GVdd1供給到第一偶數控制節點2Qe。

第三TFT T3a和T3b可根據第二閘極高電位電壓GVdd2導通，以始終向第一TFT T1和第二TFT T2之間的第一連接節點Nc1提供第二閘極高電位電壓GVdd2，從而防止第一TFT T1的關斷電流和第一偶數控制節點2Qe的電流洩漏發生。

根據一實施例的第三TFTs T3a和T3b可以包含第(3-1)和第(3-2) TFTs T3a和T3b在第二閘極高電位電壓線和第一連接節點Nc1之間相互串聯電性連接，以防止由於關斷電流導致的漏電流發生。

第(3-1) TFT T3a可以以二極體的形式連接到第二閘極高電位電壓線。第(3-2) TFT T3b可與第(3-1) TFT T3a同時被第二閘極高電位電壓GVdd2導通，以將通過第(3-1) TFT T3a提供的第二閘極高電位電壓GVdd2，供給到第一連接節點Nc1。

第四TFT的T4a和T4b可根據第一偶數控制節點2Qe的高電壓導通，向第四偶數控制節點2Qhe提供第一閘極高電位電壓GVdd1。

根據一實施例的第四TFTs T4a和T4b可以包含第(4-1)和第(4-2)TFTs T4a和T4b在第一閘極高電位電壓線和第四偶數控制節點2Qhe之間相互串聯電性連接，以防止由於關斷電流導致的漏電流發生。

第(4-1) TFT T4a可由第一偶數控制節點2Qe的高壓導通，以向第(4-2) TFT T4b提供第一閘極高電位電壓GVdd1。

第(4-2) TFT T4b可與第(4-1) TFT T4a同時被第一偶數控制節點2Qe的高電壓導通，以將通過第(4-1) TFT T4a提供的第一閘極高電位電壓GVdd1，供給第四偶數控制節點2Qhe。

第五和第六TFTs T5和T6可以實施為通過第三閘極低電位電壓GVss3來控制第二偶數控制節點2Qbo和第四偶數控制節點2Qhe中的每一個的電位，以響應第(n+4)進位訊號CS[n+4]。第五和第六TFT T5和T6可以表示為第一偶數放電電路。

第五TFT T5可根據第(n+4)進位訊號CS[n+4]的高電壓導通，使第四偶數控制節點2Qhe的電位放電或復位至第三閘極低電位電壓GVss3。

第六TFT T6可以根據與第五TFT T5同時導通的高電壓的第(n+4)進位訊號CS[n+4]，將通過第五TFT T5和第四偶數控制節點2Qhe提供的第三閘極低電位電壓GVss3，供給到第一偶數控制節點2Qe，從而將第一偶數控制節點2Qe的電位放電或復位到第三閘極低電位電壓GVss3。

第七和第八TFTs T7和T8可以實施為通過第三閘極低電位電壓GVss3來控制第一偶數控制節點2Qe和第四偶數控制節點2Qhe各自的電位，以響應第二偶數控制節點2Qbo的電壓。第七和第八TFT T7和T8可以表示為第二偶數放電電路。

第七TFT T7可根據第二偶數控制節點2Qbo的高電壓導通，使第四偶數控制節點2Qhe的電位放電或復位至第三閘極低電位電壓GVss3。

第八TFT T8可由第二偶數控制節點2Qbo的高壓與第七TFT T7同時導通，將通過第七TFT T7和第四偶數控制節點2Qhe提供的第三閘極低電位電壓GVss3，供給第一偶數控制節點2Qe，從而將第一偶數控制節點2Qe的電位放電或復位至第三閘極低電位電壓GVss3。

第九和第十TFTs T9和T10可以實施為通過第三閘極低電位電壓GVss3來控制第一偶數控制節點2Qe和第四偶數控制節點2Qhe各自的電位，以響應第三偶數控制節點2Qbe的電壓。第九和第十TFT T9和T10可以表示為第三偶放電電路。

第九TFT T9可根據第三偶數控制節點2Qbe的高電壓導通，使第四偶數控制節點2Qhe的電位放電或復位至第三閘極低電位電壓GVss3。

第十TFT T10可由第三偶數控制節點2Qbe的高壓與第九TFT T9同時導通，將通過第九TFT T9和第四偶數控制節點2Qhe提供的第三閘極低電位電壓GVss3，供給第一偶數控制節點2Qe，從而將第一偶數控制節點2Qe的電位放電或復位至第三閘極低電位電壓GVss3。

根據一實施例的第二逆變電路IC2可以包含第11至15個TFT T11a、T11b、T12、T13、T14和T15。

第11個TFTs T11a和T11b可響應於第四閘極高電位電壓GVdde向第二連接節點Nc2提供第四閘極高電位電壓GVdde。根據一實施例，第11個TFTs T11a和T11b可以包含第(11-1)和第(11-2) TFTs T11a和T11b在第四閘極高電位電壓線和第二連接節點Nc2之間相互串聯電性連接，以防止由於關斷電流導致的漏電流發生。

第(11-1) TFT T11a可以以二極體的形式連接到第四閘極高電位電壓線。第(11-2) TFT T11b可與第(11-1) TFT T11a同時被第四閘極高電位電壓GVdde導通，以將通過第(11-1) TFT T11a提供的第四閘極高電位電壓GVdde，供給到第二連接節點Nc2。

第12個TFT T12可根據第二連接節點Nc2的電壓導通或關斷，導通時可向第二偶數控制節點2Qbo提供第四閘極高電位電壓GVdde。

第13個TFT T13可根據第一偶數控制節點2Qe的電壓導通或關斷，並可在導通時將第二偶數控制節點2Qbo的電位放電或復位至第三閘極低電位電壓GVss3。

第14個TFT T14可根據第一奇數控制節點1Qo的電壓導通或關斷，並可在導通時將第二連接節點Nc2的電位放電或復位至第二閘極低電位電壓GVss2。

第15個TFT T15可根據第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe的電壓導通或關斷，並可在導通時將第二連接節點Nc2的電位放電或復位至第二閘極低電位電壓GVss2。

根據一實施例，第二感測控制電路SCC2可以包含第20至22個TFT T20、T21和T22。

第20 TFT T20可以實施為通過從第n級電路ST[n]的第一感測控制電路SCC1提供的第一閘極高電位電壓GVdd1來控制第一偶數控制節點2Qe的電位，以響應第一復位訊號RST1。

第20個TFT T20可以根據高壓的第一復位訊號RST1導通，將通過第n級電路ST[n]的共享節點Ns提供的第一閘極高電位電壓GVdd1供給第一偶數控制節點2Qe，從而對第一偶數控制節點2Qe中的第一閘極高電位電壓GVdd1充電，以啟用第一偶數控制節點2Qe。

第21和22個TFTs T21和T22可以實施為響應於當發光顯示裝置上電時提供的顯示面板開機訊號POS，將第一偶數控制節點2Qe的電位放電或復位至第三閘極低電位電壓GVss3。第21和22個TFT T21和T22可以表示為第二級初始化電路。

第21個TFT T21可根據高壓的顯示面板開機訊號POS導通，使第四偶數控制節點2Qhe的電位放電或復位至第三閘極低電位電壓GVss3。

第22TFT T22可根據高壓的顯示面板開機訊號POS同時導通第21TFT T21，將通過第21TFT T21和第四偶數控制節點2Qhe提供的第三閘極低電位電壓GVss3，供給第一偶數控制節點2Qe，從而將第一偶數控制節點2Qe的電位充電或復位到第三閘極低電位電壓GVss3。

可選地，當省略第n級電路ST[n]時，可以省略第二感測控制電路SCC2。

根據一實施例的第二節點復位電路NRC2可以包含第23至28個TFT T21至T28。

第23 TFT T23可以實施為響應於第(n-3)進位訊號CS[n-3]，通過第三閘極低電位電壓GVss3控制第二偶數控制節點2Qbo的電位。第23個TFT T23可以表示為第(2-1)復位電路。

第23個TFT T23可根據顯示模式下高壓的第(n-3)進位訊號CS[n-3]導通，使第二偶數控制節點2Qbo的電位放電或復位至第三閘極低電位電壓GVss3。

第24和25個TFTs T24和T25可以實施為通過第三閘極低電位電壓GVss3控制第二偶數控制節點2Qbo的電位，以響應第五偶數控制節點2Qme的電壓和第一復位訊號RST1。第24和25個TFT T24和T25可以表示為第(2-2)復位電路。

第24個TFT T24可根據第五偶數控制節點2Qme的高電壓導通，向第四連接節點Nc4提供第三閘極低電位電壓GVss3。

第25 TFT T25m可根據高壓的第一復位訊號RST1導通，以將通過第24 TFT T24和第四連接節點Nc4提供的第三閘極低電位電壓GVss3，提供給第二偶數控制節點2Qbo。第四連接節點Nc4可以是第24 TFT T24和第25 TFT T25之間的連接線。

第26至28個TFT的T26、T27和T28可以實施為在感測模式下，用第三閘極低電位電壓GVss3控制第一偶數控制節點2Qe的電位，以響應第四偶數控制節點2Qhe的電壓、第五偶數控制節點2Qme的電壓和第二復位訊號RST2。第26~28個TFT的T26、T27和T28可表示為第四偶放電電路。

第26至28個TFT T26、T27和T28可以電性地串聯在第一偶數控制節點2Qe和第四連接節點Nc4之間，並根據第四偶數控制節點2Qhe的電壓、第五偶數控制節點2Qme的電壓和第二復位訊號RST2將第一偶數控制節點2Qe與第四連接節點Nc4電性連接。

第26個TFT T26可根據高壓的第二復位訊號RST2導通，使第一偶數控制節點2Qe與第五連接節點Nc5電性連接。

第27個TFT T27可根據第五偶數控制節點2Qme的高壓導通，將第五連接節點Nc5與第四偶數控制節點2Qhe電性連接。

第28個TFT T28可根據高壓的第二復位訊號RST2導通，使第四偶數控制節點2Qhe與第四連接節點Nc4電性連接。

可選地，當省略第二感測控制電路SCC2時，可以省略第24至28至TFT T24、T25、T26、T27和T28。

根據一實施例，第二輸出緩衝電路OBC2可以包含第29至37個TFT T29至T37，以及第一至第三耦合電容器Cc1、Cc2和Cc3。

第29至31個TFTs T29、T30和T31以及第一耦合電容器Cc1可以被實施為響應於第一至第三偶數控制節點2Qe、2Qbo和2Qbe的電壓而輸出第(n+1)掃描偏移時脈SCCLK[n+1]作為第(n+1)掃描訊號SC[n+1]。第29至31個TFT T29、T30和T31以及第一耦合電容器Cc1可以表示為掃描輸出電路。

第29個TFT T29(或第一偶數上拉TFT)可根據第一偶數控制節點2Qe的電壓，將具有與第(n+1)掃描偏移時脈SCCLK[n+1]相對應的高電壓的第(n+1)掃描訊號SC[n+1]的掃描脈衝輸出到第一輸出節點No1，以將第(n+1)掃描訊號SC[n+1]的掃描脈衝供給到第n個閘極線組的第一閘極線。

根據一實施例，如圖7所示，基於第(n+1)掃描偏移時脈SCCLK[n+1]，第29 TFT T29可以在顯示模式的圖像顯示週期向第n閘極線組的第一閘極線提供第一掃描脈衝SCP1，並且可以在顯示模式的黑色顯示週期向第(n+1)閘極線組的第一閘極線提供第二掃描脈衝SCP2。在感測模式中，當感測到第(n+1)水平線所實施的像素的驅動特性時，第29 TFT T29可以根據第(n+1)掃描偏移時脈SCCLK[n+1]，在感測週期RSP中向第(n+1)閘極線組的第一閘極線額外供給第三掃描脈衝SCP3和第四掃描脈衝SCP4。

第30個TFT T30(或第(1-1)偶數下拉TFT)可根據第二偶數控制節點2Qbo的電壓向第一輸出節點No1輸出對應於第一閘極低電位電壓GVss1的第(n+1)掃描訊號SC[n+1]，向第(n+1)閘極線組的第一閘極線提供第(n+1)掃描訊號SC[n+1]的低電壓。

第31個TFT T31(或第(1-2)個偶數下拉TFT)可根據第三偶數控制節點2Qbe的電壓向第一輸出節點No1輸出對應於第一閘極低電位電壓GVss1的(n+1)個低電壓的掃描訊號SC[n+1]，向(n+1)個閘極線組的第一閘極線提供(n+1)個低電壓的掃描訊號SC[n+1]。

根據本發明的第30TFT T30和第31TFT T31可以根據第二偶數控制節點2Qbo和第三偶數控制節點2Qbe中的每一個的相反電壓，在一時序間段基礎上交替驅動，從而可以延遲退化速度。

第一耦合電容器Cc1可以實施在第一偶數控制節點2Qe和第一輸出節點No1之間。可選地，第一耦合電容器Cc1可以通過寄生電容實施在第29 TFT T29的閘極電極與第一輸出節點No1之間。

第32至34個TFTs T32、T33和T34以及第二耦合電容器Cc2可以被實施為響應於第一至第三偶數控制節點2Qe、2Qbo和2Qbe的電壓而輸出第(n+1)感測偏移時脈SECLK[n+1]作為第(n+1)感測訊號SE[n+1]。第32至34個TFT的T32、T33和T34以及第二耦合電容器Cc2可以表示為感測輸出電路。

第32個TFT T32(或第二偶數上拉TFT)可根據第一偶數控制節點2Qe的電壓，將具有與第(n+1)感測偏移時脈SECLK[n+1]對應的高電壓的第(n+1)感測訊號SE[n+1]的感測脈衝輸出到第二輸出節點No2，將第(n+1)感測訊號SE[n+1]的感測脈衝提供給第(n+1)閘極線組的第二閘極線。

根據一實施例，如圖7所示，基於第(n+1)感測偏移時脈SECLK[n+1]，第32 TFT T32可以在顯示模式的圖像顯示週期中向第(n+1)閘極線組的第二閘極線提供第一感測脈衝SEP1。在感測模式中，當感測到第(n+1)水平線所實施的像素的驅動特性時，第32 TFT T32可以在感測週期RSP中基於第(n+1)感測偏移時脈SECLK[n+1]向第(n+1)閘極線組的第二閘極線額外供給第二感測脈衝SEP2。

第33個TFT T33(或(2-1)個偶數下拉TFT)可根據第二偶數控制節點2Qbo的電壓向第二輸出節點No2輸出對應於第一閘極低電位電壓GVss1的(n+1)個低電壓的感移時脈SECLK[n+1]，向(n+1)個閘極線組的第二閘極線提供(n+1)個低電壓的感移時脈SECLK[n+1]。

第34個TFT T34(或(2-2)個偶數下拉TFT)可根據第三偶數控制節點2Qbe的電壓向第二輸出節點No2輸出對應於第一閘極低電位電壓GVss1的(n+1)個低電壓的感移時脈SECLK[n+1]，向(n+1)個閘極線組的第二閘極線提供(n+1)個低電壓的感移時脈SECLK[n+1]。

根據本發明的第33個TFT T33和第34個TFT T34可以根據第二偶數控制節點2Qbo和第三偶數控制節點2Qbe中的每一個的相反電壓在一時序間段內交替驅動，從而可以延遲退化速度。

第二耦合電容器Cc2可以實施在第一偶數控制節點2Qe和第二輸出節點No2之間。可選地，第二耦合電容器Cc2可以通過寄生電容實施在第32 TFT T32的閘極電極與第二輸出節點No2之間。

第35至37個TFTs T35、T36和T37以及第三耦合電容器Cc3可以被實施為響應於第一至第三偶數控制節點2Qe、2Qbo和2Qbe的電壓而輸出(n+1)個進位偏移時脈CRCLK[n+1]作為第n個進位訊號SE[n]。第35至37個TFT T35、T36和T37以及第三耦合電容器Cc3可以表示為進位輸出電路。

第35個TFT T35(或第三偶數上拉TFT)可以根據第一偶數控制節點2Qe的電壓向第三輸出節點No3輸出具有與第(n+1)進位偏移時脈CRCLK[n+1]對應的高電壓的進位脈衝的第(n+1)進位訊號CS[n+1]，以向前級或後級電路提供高電壓的第(n+1)進位訊號CS[n+1]。根據其中一實施例，如圖7所示，基於第(n+1)的進位偏移時脈CRCLK[n+1]，第35TFT T35可以在顯示模式下，根據第(n+1)的進位偏移時脈CRCLK[n+1]向前級或後級電路輸出第(n+1)的進位訊號CS[n+1]。

第36個TFT T36(或第(3-1)偶數下拉TFT)可根據第二偶數控制節點2Qbo的電壓，將對應於第一閘極低電位電壓GVss1的低電壓的第(n+1)進位訊號CS[n+1]輸出到第三輸出節點No3，向前級或後級電路提供低電壓的第(n+1)進位訊號CS[n+1]。

第37個TFT T37(或第(3-2)偶數下拉TFT)可根據第三偶數控制節點2Qbe的電壓向第三輸出節點No3輸出對應於第一閘極低電位電壓GVss1的第(n+1)進位訊號CS[n+1]，向前級或後級電路提供第(n+1)進位訊號CS[n+1]的低電壓。

根據本發明的第36個TFT T36和第37個TFT T37可以根據第二偶數控制節點2Qbo和第三偶數控制節點2Qbe中的每一個的相反電壓，在一時序間段基礎上交替驅動，從而可以延遲退化速度。

第三耦合電容器Cc3可以實施在第一偶數控制節點2Qe和第三輸出節點No3之間。可選地，第三耦合電容器Cc3可以通過寄生電容實施在第35TFT T35的閘極電極與第三輸出節點No3之間。

第一至第三耦合電容器Cc1、Cc2和Cc3中的第一和第二耦合電容器Cc1和Cc2中的任一個可以省略。例如，第一和第二耦合電容器Cc1和Cc2中的第一耦合電容器Cc2可以省略。

圖10示出圖9所示的第n級電路和第(n+1)級電路的輸入和輸出波形圖，圖11A至11I示出圖9所示的第n級電路和第(n+1)級電路的操作過程圖。在圖11A至11I中，粗實線表示具有高電壓以上的電位的節點和導通TFT，細實線表示具有低電壓的電位的節點和關斷TFT。在圖10和圖11A~11I的描述中，第n級電路和第(n+1)級電路所實施的TFT的操作描述與圖11中的描述基本相同，其重複描述將被省略。

參照圖10和圖11A，對於根據本發明一實施例的顯示模式的圖像顯示週期IDP的第一顯示週期td1，第n級電路ST[n]的第一奇數控制節點1Qo根據響應於高壓的第(n-3)進位訊號CS[n-3]的第一節點控制電路NCC1的操作，用第一閘極高電位電壓GVdd1充電。第n級電路ST[n]的第二奇數控制節點1Qbo按照第一逆變電路IC1響應於第一奇數控制節點1Qo的充電電壓的操作，以第三閘極低電位電壓GVss3放電。第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe根據響應於第n級電路ST[n]的第一奇數控制節點1Qo的充電電壓的第二逆變電路IC2的操作，以第三閘極低電位電壓GVss3放電。第(n+1)級電路ST[n+1]的第二偶數控制節點2Qbo根據響應於高壓的第(n-3)個進位訊號CS[n-3]的第二節點復位電路NRC2的操作，以第三閘極低電位電壓GVss3放電。第n級電路ST[n]的第三奇數控制節點1Qbe與第(n+1)級電路ST[n+1]的第二偶數控制節點2Qbo連接，從而與第三閘極低電位電壓GVss3放電。第(n+1)級電路ST[n+1]的第三偶數控制節點2Qbe與第n級電路ST[n]的第二奇數控制節點1Qbo連接，從而與第三閘極低電位電壓GVss3放電。

在圖像顯示週期IDP的第一顯示週期td1處，從第一閘極高電位電壓線通過兩個TFT T1和T2向第n級電路ST[n]的第一奇數控制節點1Qo中充電的第一閘極高電位電壓GVdd1供電，從而可以增強第一奇數控制節點1Qo的電壓充電特性。

在圖像顯示週期IDP的第一個顯示週期td1，由於第n個掃描偏移時脈SCCLK[n]、第n個感測偏移時脈SECLK[n]和第n個進位偏移時脈CRCLK[n]中的每一個都維持在低電壓，因此在第一奇數控制節點1Qo中不產生自舉，從而第一輸出緩衝電路OBC1的每一個奇數上拉TFT T29、T32和T35都維持在關斷狀態而不被導通。

參照圖10和11B，對於根據本發明一實施例的顯示模式的圖像顯示週期IDP的第二顯示週期td2，第n級電路ST[n]的第五奇數控制節點1Qmo根據響應於高壓的第(n-2)進位訊號CS[n-2]和具有高壓的線感測準備訊號LSPS的線感測選擇脈衝LSP1的操作，以第一閘極高電位電壓GVdd1充電。第n級電路ST[n]的第一奇數控制節點1Qo在第一顯示週期td1內維持在第一閘極高電位電壓GVdd1充電。第(n+1)階段電路ST[n+1]的第一偶數控制節點2Qe根據響應於高壓的第(n-2)個進位訊號CS[n-2]的第二節點控制電路NCC2的操作，以第一閘極高電位電壓GVdd1充電。在第一偶數控制節點2Qe中充電的第一閘極高電位電壓GVdd1由第一閘極高電位電壓線通過兩個TFT T1和T2提供，由此可以增強第一偶數控制節點2Qe的電壓充電特性。第n級電路ST[n]的第二奇數控制節點1Qbo根據第一逆變電路IC1響應於第一奇數控制節點1Qo的充電電壓的操作，維持在第三閘極低電位電壓GVss3。第(n+1)級電路ST[n+1]的第三偶數控制節點2Qbe與第n級電路ST[n]的第二奇數控制節點1Qbo連接，從而維持在第三閘極低電位電壓GVss3。第(n+1)級電路ST[n+1]的第二偶數控制節點2Qbo根據響應於第一偶數控制節點2Qe的充電電壓的第二逆變電路IC2的操作而維持在第三閘極低電位電壓GVss3。第n級電路ST[n]的第三奇數控制節點1Qbe與第(n+1)級電路ST[n+1]的第二偶數控制節點2Qbo連接，從而維持在第三閘極低電位電壓GVss3。

在圖像顯示週期IDP的第二顯示週期td2時，由於第n個掃描偏移時脈SCCLK[n]、第n個感測偏移時脈SECLK[n]和第n個進位偏移時脈CRCLK[n]中的每一個都維持在低電壓，因此，在第一奇數控制節點1Qo中不產生自舉，由此，第一輸出緩衝電路OBC1的奇數上拉TFT的每一個T29、T32和T35都維持在關斷狀態而不被導通。並且，由於第(n+1)掃描偏移時脈SCCLK[n+1]、第(n+1)感測偏移時脈SECLK[n+1]和第(n+1)進位偏移時脈CRCLK[n+1]中的每一個都維持在低電壓，因此，在第一偶數控制節點2Qe中不產生自舉，由此，第二輸出緩衝電路OBC2的每一個偶數上拉TFT T29、T32和T35都維持在關斷狀態而不被導通。

參照圖10和11C，對於根據本發明一實施例的顯示模式的圖像顯示週期IDP的第三顯示週期td3，第二至第五奇數控制節點1Qbo、1Qbe中的每一個。第n級電路ST[n]的1Qho和1Qmo以及第(n+1)級電路ST[n+1]的第1~5偶數控制節點2Qe、2Qbo、2Qbe、2Qhe和2Qme中的每一個節點都保持第二顯示週期td2的電壓狀態不變。

對於圖像顯示週期IDP的第三顯示週期td3，由於第n個掃描偏移時脈SCCLK[n]、第n個感測偏移時脈SECLK[n]和第n個進位偏移時脈CRCLK[n]中的每一個都被輸入為高電壓，因此，在第一奇數控制節點1Qo中產生自舉，由此，第一輸出緩衝電路OBC1的每一個奇數上拉TFT T29、T32和T35被完全導通。因此，第n級電路ST[n]通過第一輸出節點No1輸出具有高電壓的第一掃描脈衝SCP1的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出具有高電壓的第一感測脈衝SEP1的第n個感測訊號SE[n]，並且通過第三輸出節點No3輸出具有高電壓的第n個進位訊號CS[n]。因此，可以對位於第n條水平線上的像素進行圖像資料尋址週期。

在圖像顯示週期IDP的第三個顯示週期td3時，由於第(n+1)掃描偏移時脈SCCLK[n+1]、第(n+1)感測偏移時脈SECLK[n+1]和第(n+1)進位偏移時脈CRCLK[n+1]中的每一個都維持在低電壓，然後作為高電壓輸入，達一個時脈不重疊週期。在第一偶數控制節點2Qe中產生自舉，從而第一輸出緩衝電路OBC1的奇數上拉TFT T29、T32和T35中的每一個都完全導通。因此，(n+1)級電路ST[n+1]通過第一輸出節點No1輸出具有高電壓的第一掃描脈衝SCP1的(n+1)掃描訊號SC[n+1]，通過第二輸出節點No2輸出具有高電壓的第一感測脈衝SEP1的(n+1)感測訊號SE[n+1]，並且通過第三輸出節點No3輸出具有高電壓的(n+1)進位訊號CS[n+1]。因此，可以對位於第(n+1)水平線上的像素進行圖像資料尋址週期。

參照圖10和圖11D，根據本發明一實施例，在顯示模式的圖像顯示週期IDP的第三顯示週期td3之後，第n級電路ST[n]的第五奇數控制節點1Qmo保持充電狀態不變。

在圖像顯示週期IDP的第三顯示週期td3之後，第n級電路ST[n]的第一奇數控制節點1Qo根據響應於高電壓的第(n+4)進位訊號CS[n+4](或第(n+3)進位訊號CS[n+3])的第一節點控制電路NCC1的操作，用第三閘極低電位電壓GVss3放電。第n級電路ST[n]的第2奇數控制節點1Qbo根據響應於第1個奇數控制節點1Qo放電的第1個逆變電路IC1的操作，向第3個閘極高電位電壓GVddo充電。因此，當各奇數下拉TFT T30、T33和T36被第二奇數控制節點1Qbo的充電電壓導通時，第一輸出緩衝電路OBC1通過第一輸出節點No1輸出低壓的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出低壓的第n個感測訊號SE[n]，並通過第三輸出節點No3輸出低壓的第n個進位訊號CS[n]。因此，位於第n條水平線上的像素可以根據與圖像資料電壓相對應的資料電流發光，該資料電壓被處理(addressed)。

在圖像顯示週期IDP的第三顯示週期td3之後，根據響應於高壓的第(n+4)進位訊號CS[n+4]的第二節點控制電路NCC2的操作，第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe與第三閘極低電位電壓GVss3放電。第(n+1)級電路ST[n+1]的第三偶數控制節點2Qbe與第n級電路ST[n]的第二奇數控制節點1Qbo連接，從而對第三閘極高電位電壓GVddo充電。因此，當各偶數下拉TFT T31、T34和T37被第三偶數控制節點2Qbe的充電電壓導通時，第二輸出緩衝電路OBC2通過第一輸出節點No1輸出低壓的第(n+1)掃描訊號SC[n+1]，通過第二輸出節點No2輸出低壓的第(n+1)感測訊號SE[n+1]，並通過第三輸出節點No3輸出低壓的第(n+1)進位訊號CS[n+1]。因此，位於第(n+1)水平線上的像素可以根據與被尋址的圖像資料電壓相對應的資料電流發光。

參照圖10和圖11E，對於根據本發明一實施例的顯示模式的黑色顯示週期BDP，第n級電路ST[n]的第五奇數控制節點1Qmo保持充電狀態不變。

在黑色顯示週期BDP的第一黑色週期tb1中，第n級電路ST[n]的第一奇數控制節點1Qo按照響應於高壓的第(n-3)進位訊號CS[n-3]的第一節點控制電路NCC1的操作，用第一閘極高電位電壓GVdd1充電。第n級電路ST[n]的第二奇數控制節點1Qbo按照響應於第一奇數控制節點1Qo的充電電壓的第一逆變電路IC1的操作，用第三閘極低電位電壓GVss3放電。

在黑色顯示週期BDP的第一黑色週期tb1處，從第一閘極高電位電壓線通過兩個TFT T1和T2向第n級電路ST[n]的第一奇數控制節點1Qo中充電的第一閘極高電位電壓GVdd1供電，由此可以增強第一奇數控制節點1Qo的電壓充電特性。

對於黑色顯示週期BDP的第一黑色週期tb1，第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe根據響應於第一奇數控制節點1Qo的充電電壓的第二逆變電路IC2的操作，以第三閘極低電位電壓GVss3放電。第(n+1)級電路ST[n+1]的第二偶數控制節點2Qbo與第n級電路ST[n]的第三奇數控制節點1Qbe連接，從而維持在第三閘極低電位電壓GVss3。第n級電路ST[n]的第三偶數控制節點2Qbe與第n級電路ST[n]的第二奇數控制節點1Qbo相連，從而維持在第三閘極低電位電壓GVss3。

在黑色顯示週期BDP的第一黑色期tb1之後的第二黑色期tb2和第三黑色期tb3，第n級電路ST[n]的第五奇數控制節點1Qmo保持充電狀態不變。由於第一黑色週期tb1和第二黑色週期tb2與圖11D所示的第二顯示週期td2和第三顯示週期td3除了第n個掃描偏移時脈SCCLK[n]僅作為高壓輸入外，其他基本相同，因此對其重複說明將省略。因此，在黑色顯示週期BDP的第2個黑色週期tb2和第3個黑色週期tb3中，由於第n個掃描訊號SC[n]具有高壓的第2個掃描脈衝SCP2，對黑色資料電壓進行尋址，所以位於第n個水平線的像素可以顯示黑色圖像。

參照圖10和圖11F，在根據本發明一實施例的感測模式的感測週期RSP的第一感測週期ts1處，第n級電路ST[n]的第一奇數控制節點1Qo根據響應於高電壓的第一復位訊號RST1 的第一感測控制電路SCC1的操作，用第一閘極高電位電壓GVdd1充電。第n級電路ST[n]的第二奇數控制節點1Qbo根據第一逆變電路IC1響應於第一奇數控制節點1Qo的充電電壓的操作，用第三閘極低電位電壓GVss3放電。

在感測週期RSP的第一感測週期ts1中，第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe根據響應於高壓的第一復位訊號RST1的第二感測控制電路SCC2的操作，與通過第n級電路ST[n]的共享節點Ns供給的第一閘極高電位電壓GVdd1一起放電。第(n+1)三階段電路ST[n+1]的第2偶數控制節點2Qbo根據響應於第1偶數控制節點2Qe的充電電壓的第二逆變電路IC2的操作，用第三閘極低電位電壓GVss3放電。

在感測週期RSP的第一感測週期ts1，由於第n個掃描偏移時脈SCCLK[n]、第n個感測偏移時脈SECLK[n]中的每一個都維持在低電壓，因此在第一奇數控制節點1Qo中不產生自舉，從而第一輸出緩衝電路OBC1的奇數上拉TFT T29、T32和T35中的每一個都維持在關斷狀態而不被導通。同樣，在感測週期RSP的第一感測週期ts1，由於第(n+1)掃描偏移時脈SCCLK[n+1]、第(n+1)感測偏移時脈SECLK[n+1]和第(n+1)進位偏移時脈CRCLK[n+1]中的每一個都維持在低電壓狀態。在第一偶數控制節點2Qe中不產生自舉，由此，第二輸出緩衝電路OBC2的各偶數上拉TFT T32、T35和T38維持在關斷狀態而不被導通。

參照圖10和11G，對於根據本發明一實施例的感測模式的感測週期RSP的第二感測週期ts2，第n個掃描偏移時脈SCCLK[n]和第n個感測偏移時脈SECLK[n]中的每一個被輸入為高電壓，第n個進位偏移時脈CRCLK[n]被輸入為低電壓。在第一奇數控制節點1Qo中產生自舉，由此，第一輸出緩衝電路OBC1的各奇數上拉TFT T29、T32和T35完全導通。因此，第n級電路ST[n]通過第一輸出節點No1輸出具有高電壓的第三掃描脈衝SCP3的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出具有高電壓的第二感測脈衝SEP2的第n個感測訊號SE[n]，並且通過第三輸出節點No3輸出具有低電壓的第n個進位訊號CS[n]。因此，對於位於第n條水平線上的像素的感測資料尋址週期可以在感測週期RSP的第二感測週期ts2進行。

在感測週期RSP的第二感測週期ts2，由於第(n+1)掃描偏移時脈SCCLK[n+1]、第(n+1)感測偏移時脈SECLK[n+1]和第(n+1)進位偏移時脈CRCLK[n+1]中的每一個都維持在低電壓。在第一偶數控制節點2Qe中不產生自舉，由此，第二輸出緩衝電路OBC2的各偶數上拉TFT T29、T32和T35維持在關斷狀態而不被導通。

在感測週期RSP的第三感測週期ts3之後的第四感測週期ts4中，將第n個掃描偏移時脈SCCLK[n]和第n個進位偏移時脈CRCLK[n]中的每一個作為低電壓輸入，將第n個感測偏移時脈SECLK[n]作為高電壓輸入，由此，第一輸出緩衝電路OBC1的奇數上拉TFT的每一個T29、T32和T35維持在導通狀態。因此，第n級電路ST[n]通過第一輸出節點No1輸出低電壓的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出具有高電壓的第二感測脈衝SEP2的第n個感測訊號SE[n]，通過第三輸出節點No3輸出具有低電壓的第n個進位訊號CS[n]。因此，可以在感測週期RSP的第四感測週期ts4中，進行用於感測位於第n條水平線上的像素的驅動特性的取樣週期。

在感測週期RSP的第四感測週期ts4之後的第五感測週期ts5中，將第n個掃描偏移時脈 SCCLK[n]輸入為高電壓，將第n個感測偏移時脈SECLK[n]維持為高電壓，將第n個進位偏移時脈CRCL[n]維持為低電壓，由此，第一輸出緩衝電路OBC1的各奇數上拉TFT T29、T32和T35維持在導通狀態。因此，第n級電路ST[n]通過第一輸出節點No1輸出具有高電壓的第四掃描脈衝SCP4的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出具有高電壓的第二感測脈衝SEP2的第n個感測訊號SE[n]，並通過第三輸出節點No3輸出具有低電壓的第n個進位訊號CS[n]。因此，可以在感測週期RSP的第四感測週期ts4進行將位於第n條水平線的像素的光發射狀態恢復到感測週期RSP的前一狀態的資料恢復週期。

參照圖10和圖11H，對於根據本發明一實施例的感測模式的感測週期RSP的第五感測週期ts5，第n級電路ST[n]的第一奇數控制節點1Qo根據響應於高電壓的第二復位訊號RST2和第五奇數控制節點1Qmo的充電電壓的第一節點復位電路NRC1的操作，以第三閘極低電位電壓GVss3放電。因此，可以釋放位於第n條水平線的像素的感測模式。

在感測週期RSP的第五感測週期ts5處，第n級電路ST[n]的第二奇數控制節點1Qbo根據響應於第一奇數控制節點1Qo的放電電壓的第一逆變電路IC1的操作，用第三閘極高電位電壓GVddo充電。因此，當各奇數下拉TFT T30、T33和T36被第二奇數控制節點1Qbo的充電電壓導通時，第一輸出緩衝電路OBC1通過第一輸出節點No1輸出具有低電壓的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出具有低電壓的第n個感測訊號SE[n]，並通過第三輸出節點No3輸出具有低電壓的第n個進位訊號CS[n]。

在感測週期RSP的第五感測週期ts5中，第(n+1)級電路ST[n+1]的第一偶數控制節點2Qe根據響應於高電壓的第二復位訊號RST2和第五奇數控制節點1Qmo的放電電壓的第二節點復位電路NRC2的操作，以第三閘極低電位電壓GVss3放電。第(n+1)級電路ST[n+1]的第3個偶數控制節點2Qbe與第n級電路ST[n]的第2個偶數控制節點2Qbo相連接，從而對第三閘極高電位電壓GVddo充電。因此，當第3偶數控制節點2Qbe的充電電壓使第3偶數下拉TFT的各T31、T34和T37導通時，第2輸出緩衝電路OBC2通過第1輸出節點No1輸出具有低電壓的第(n+1)掃描訊號SC[n+1]，通過第2輸出節點No2輸出具有低電壓的第(n+1)感測訊號SE[n+1]，通過第3輸出節點No3輸出具有低電壓的第(n+1)進位訊號CS[n+1]。

參照圖10和圖11I，在根據本發明一實施例的感測模式後的顯示模式的開始時間，第n級電路ST[n]的第五奇數控制節點1Qmo以第(n-2)進位訊號CS[n-2]的低電壓進行充電或放電，按照第一感測控制電路 SCC1響應具有線感測準備訊號LSPS的高電壓的線感測釋放脈衝LSP2的操作。第n級電路ST[n]的第二奇數控制節點1Qbo以第三閘極高電位電壓GVddo維持充電狀態。因此，由於各奇數下拉TFT T30、T33和T36被第二奇數控制節點1Qbo的充電電壓維持在導通狀態，第一輸出緩衝電路OBC1通過第一輸出節點No1輸出具有低電壓的第n個掃描訊號SC[n]，通過第二輸出節點No2輸出具有低電壓的第n個感測訊號SE[n]，通過第三輸出節點No3輸出具有低電壓的第n個進位訊號CS[n]。

在感測模式後的顯示模式的開始時序，第(n+1)級電路ST[n+1]的第三偶數控制節點2Qbe與第n級電路ST[n]的第二偶數控制節點2Qbo連接，從而以第三閘極高電位電壓GVddo維持充電狀態。因此，當第3偶數控制節點2Qbe的充電電壓導通第3偶數下拉TFT的各T31、T34和T37時，第2輸出緩衝電路OBC2通過第1輸出節點No1輸出具有低電壓的第(n+1)掃描訊號SC[n+1]，通過第2輸出節點No2輸出具有低電壓的第(n+1)感測訊號SE[n+1]，通過第3輸出節點No3輸出具有低電壓的第(n+1)進位訊號CS[n+1]。

圖12A和12B是示出根據本發明一實施例和比較例的閘極驅動電路的各級電路中所實施的第一控制節點的充電路徑圖，圖13A和13B示出根據本發明一實施例和比較例的閘極驅動電路的輸出特性的波形。

參照圖12A，根據比較例，實施在各級電路ST[n]中的第一控制節點Qo和Qe可以通過前級電路ST[n-3]輸出的高壓輸出的第(n-3)進位訊號CS[n-3]導通通過第一和第二TFT T1和T2提供的高壓的高壓來充電。此時，第(n-3)進位訊號CS[n-3]的高壓可以通過前級電路ST[n-3]的上拉TFT T35，從進位時脈線對第一TFT T1和第二TFT T2進行充電。因此，在比較例中，由於位於第一控制節點Qo和Qe的充電路徑上的3個TFT的電阻分量所產生的第(n-3)進位訊號CS[n-3]的電壓下降，可能會使第一控制節點Qo和Qe的電壓充電速率變差。特別是，在比較例中，當TFT的導通特性或遷移特性因TFT的劣化或閾值電壓偏移而劣化時，第一控制節點Qo和Qe的電壓充電速率可能會更加劣化。因此，根據比較例的閘極驅動電路可能會在第一控制節點Qo和Qe的電壓充電速率因TFT的導通性劣化而劣化的情況下，輸出如圖13A所示的異常訊號。

參照圖12B，根據本發明一實施例，實施在各級電路ST[n]中的第一控制節點Qo和Qe可以通過前級電路ST[n-3]的高壓輸出的第(n-3)進位訊號CS[n-3]導通從第一閘極高電位電壓線供給的第一閘極高電位電壓GVdd1來充電。此時，第一閘極高電位電壓GVdd1可以從第一閘極高電位電壓線通過第一TFT T1和第二TFT T2，在第一控制節點Qo和Qe中充電。因此，在本發明一實施例中，與比較例相比，可以在減少位於第一控制節點Qo和Qe的充電路徑上的TFT的數量的基礎上，通過減少電阻成分來提高第一控制節點Qo和Qe的電壓充電速率。另外，在本發明一實施例中，根據比較例的直流電壓非進位時脈的第一閘極高電位電壓GVdd1可以在第一控制節點Qo和Qe中放電，從而可以改善第一控制節點Qo和Qe的電壓充電能力。因此，在本發明一實施例中，第一控制節點Qo和Qe的電壓充電能力可以顯著地改善，從而可以改善如圖13A所示的輸出訊號的輸出特性。因此，在本發明一實施例中，可以避免閘極驅動電路的錯誤操作，該錯誤操作是由基於TFT的導通或移動性劣化的TFT的劣化或閾值電壓偏移而導致的第一控制節點Qo和Qe的電壓充電速率的劣化引起的。

圖14A和14B是示出根據本發明一實施例的閘極驅動電路的每個第一控制節點的充電電壓波形圖和比較例。圖14A所示的比較例表示當第一TFT的導通特性劣化到30%(a)、40%(b)和50%(c)時第一控制節點的充電電壓波形，圖14B所示的本發明一實施例表示當第一TFT的導通特性劣化到40%(a)、50%(b)、60%(c)、70%(d)和80%(e)時第一控制節點的充電電壓波形。

如將從圖14A中理解到的，注意到根據比較例的第一控制節點的電壓充電通常在第一 TFT的導通電流特性劣化到30%(a)和40%(b)時執行，但在第一TFT的導通電流特性劣化到50%(c)時不正常執行。因此，根據比較例的閘極驅動電路在第一TFT的導通電流特性劣化到50％(c)以上時，可能會由於第一控制節點的電壓充電率劣化而出現操作錯誤。

如將從圖14B中理解到的，注意到根據本發明一實施例的第一控制節點的電壓充電在第一TFT的導通電流特性劣化到40%(a)、50%(b)、60%(c)和70%(d)時正常執行，但在第一TFT的導通電流特性劣化到80%(e)時不正常執行。因此，根據本發明一實施例的閘極驅動電路可以在第一TFT的導通電流特性劣化到小於80％(e)的程度時，由於第一控制節點的電壓充電速率的改善而正常運行。因此，在本發明一實施例中，對於第一TFT的導通電流特性的劣化，可以提高閘極驅動電路的可靠性。

下面將描述根據本發明一實施例的閘極驅動電路和包含相同的發光顯示裝置。

根據本發明一實施例的閘極驅動電路包含第一至第m級電路，第一至第m級電路中的每一個都包含第一至第三控制節點、控制第一至第三控制節點中的每一個的電壓的節點控制電路，以及根據第一至第三控制節點中的每一個輸出掃描訊號、感測訊號和進位訊號中每一者的輸出緩衝電路，節點控制電路包含節點設置電路，響應於從前級電路提供的第一進位訊號以一第一閘極高電位電壓對該第一控制節點進行充電。

根據本發明一實施例，第一閘極高電位電壓可以藉由從第一閘極高電位電壓線通過兩個薄膜電晶體而提供給第一控制節點。

根據本發明一實施例，節點設置電路可以包含第一閘極高電位電壓傳輸線和第一控制節點之間串聯地電性連接的第一和第二薄膜電晶體，並由第一電壓的第一前進位訊號共同導通。

根據本發明一實施例，節點設置電路更可以包含第三薄膜電晶體，該第三薄膜電晶體始終向第一薄膜電晶體和第二薄膜電晶體之間的第一連接節點提供第二閘極高電位電壓。

根據本發明一實施例，第二閘極高電位電壓可以低於第一閘極高電位電壓。

根據本發明一實施例，第三薄膜電晶體可以包含第(3-1)(三之一)和第(3-2)(三之二)薄膜電晶體，電性連接在傳輸第二閘極高電位電壓的第二閘極高電位電壓線和第一控制節點之間，並由第二閘極高電位電壓共同導通。

根據本發明一實施例，第一至第m級電路的第n級電路中實施的第二控制節點可以與第(n+1)級電路中實施的第三控制節點電性連接，第n級電路中實施的第三控制節點可以與第(n+1)級電路中實施的第二控制節點電性連接。

根據本發明一實施例，第一至第m級電路中的每一個更可以包含根據第一控制節點的電壓控制第二控制節點的電壓的逆變電路，以及響應於第一前進位訊號而將第二控制節點的電壓復位至閘極低電位電壓的節點復位電路。

根據本發明一實施例，第n級電路的逆變電路可以根據第(n+1)級電路的第一控制節點的電壓額外地控制第n級電路的第二控制節點的電壓，第(n+1)級電路的逆變電路可以根據第n級電路的第一控制節點的電壓額外地控制第n級電路的第二控制節點的電壓。

根據本發明一實施例，第一至第m級電路中的每一個可以包含記憶體節點，以及控制該記憶體節點的電壓以及該第一控制節點的電壓中每一者的感測控制電路，該第n級電路的該感測控制電路可更包含響應自該前級電路提供的一線感測準備訊號和一第二前進位訊號而控制該記憶體節點的電壓的一感測控制電路，根據該記憶體節點的電壓輸出該第一閘極高電位電壓給一共享節點，並響應一第一復位訊號和該記憶體節點的電壓將該第一閘極高電位電壓提供至該第一控制節點。

根據本發明一實施例，第一至第m級電路的各感測控制電路可以響應顯示面板開機訊號，而將第一控制節點的電壓復位至閘極低電位電壓。

根據本發明一實施例，該第n級電路的該節點復位電路係可以以響應於該第一復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第n級電路的該第一控制節點的電壓進行放電，且可以以響應於該第二復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第n級電路的該第一控制節點的電壓進行放電。

根據本發明一實施例，第(n+1)級電路的感測控制電路可以與第n級電路的記憶體節點電性連接，並將通過第n級電路的共享節點提供的第一閘極高電位電壓響應於第一復位訊號供給第(n+1)級電路的第一控制節點。

根據本發明一實施例，該第(n+1)級電路的該節點復位電路可以以響應於該第一復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第一控制節點的電壓進行放電，並可以以響應於該第二復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第(n+1)級電路的該第一控制節點的電壓進行放電。

根據本發明一實施例，該第一至第m級電路中的每一者可在每幀週期中依序輸出該掃描訊號、該感測訊號和該進位訊號達一垂直有效週期，且該第一至第m級電路中的任一者可在每幀週期中輸出該掃描訊號及該感測訊號達一垂直空白週期。

根據本發明一實施例，一種發光顯示裝置包含發光顯示面板、閘極驅動電路部分、資料驅動電路部分以及時序控制器。發光顯示面板包含多個像素、多個閘極線組以及多條資料線及多條參考線，該些閘極線組具有連接到該些像素的一第一閘極線和一第二閘極線，該些資料線及該些參考線連接到該些像素且跨越該些閘極線組；閘極驅動電路部分連接至該些閘極線組；資料驅動電路部分連接至該些資料線與該些參考線；時序控制器控制該閘極驅動電路部分和該資料驅動電路部分中每一者的一驅動時序。其中閘極驅動電路包含：第一至第m級電路，每一個第一至第m級電路包含第一至第三控制節點；節點控制電路控制第一至第三控制節點各自的電壓；以及輸出緩衝電路，根據該第一至第三控制節點中的每一者輸出一掃描訊號、一感測訊號和一進位訊號中的每一者，其中節點控制電路包含節點設置電路，響應於前級電路提供的第一進位訊號以一第一閘極高電位電壓對該第一控制節點進行充電。

根據本發明一實施例，該時序控制器可在一顯示模式和一感測模式下控制該發光顯示面板，該閘極驅動電路部分可在該感測模式下向該些閘極線組的任一者提供一掃描訊號和一感測訊號，以及該資料驅動電路部分可在該感測模式下向該些資料線提供與該掃描訊號同步的一感測資料電壓，且透過該些參考線感測該些像素的多個驅動特性。

根據本發明一實施例，時序控制器可以控制圖像顯示週期和黑色顯示週期的顯示模式，閘極驅動電路部分可以在黑色顯示週期僅向該些閘極線組中的至少一個對應的第一閘極線提供掃描訊號，資料驅動電路部分可以在黑色顯示週期向該些資料線提供與掃描訊號同步的黑色資料電壓。

根據本發明一實施例，該些像素中的每一個可以在圖像顯示週期顯示圖像，並在黑色顯示週期顯示黑色圖像。

根據本發明一實施例，閘極驅動電路部分可以在每個幀週期的垂直有效週期依序向該些閘極線組提供掃描訊號和感測訊號，並在每個幀週期的垂直空白週期向該些閘極線組中的任一個輸出掃描訊號和感測訊號。

根據本發明的實施例的閘極驅動電路和包含相同的發光顯示裝置可應用於包含發光顯示面板和/或內置在發光顯示面板中的閘極驅動電路的所有電子裝置。根據本發明一實施例，閘極驅動電路和包含其的發光顯示裝置可應用於行動裝置、影像電話、智慧手錶、手錶電話、可穿戴裝置、可折疊裝置、可滾動裝置、可彎曲裝置、可撓式裝置、彎曲裝置、攜帶式多媒體播放器(PMP)。個人數位助理(PDA)、電子記事本、桌上個人電腦(PC)、筆記本電腦、上網本電腦、工作站、導航裝置、汽車導航裝置、汽車顯示裝置、電視機(TV)、牆紙顯示裝置、標識裝置、遊戲機、筆記本電腦、顯示器、照相機、攝影機、家用電器等。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

100:發光顯示面板 300:時序控制器 500:閘極驅動電路部分 510:閘極驅動電路 700:資料驅動電路部分 AA:顯示區域 IA:非顯示區域 DL:資料線 RL:參考線 GLG:閘極線組 GLGn:第n閘極線組 GLa:第一閘極線 GLb:第二閘極線 PID:像素圖像資料 PBD:像素黑色資料 PSD:像素感測資料 DCS:資料控制訊號 Idata:輸入資料 TSS:時序同步訊號 GCS:閘極控制訊號 P:像素 PC:像素電路 CE:共同電極 PE:像素電極 ELD:發光二極體 SC、SC[n]:掃描訊號 SE、SE[n]:感測訊號 Vdata:資料電壓 Vref:參考電壓 EVDD:像素驅動電源 EVSS:像素共同電源 Tdr:驅動薄膜電晶體 Ns:源極節點 Tsw1:第一開關薄膜電晶體 Tsw2:第二開關薄膜電晶體 Cst:儲存電容器 Ng:閘極節點 Fn、Fn+1:第N幀、第N+1幀 VAP:垂直有效週期 VBP:垂直空白週期 Vsync:垂直同步訊號 SCP1~SCP4:第一掃描脈衝~第四掃描脈衝 SEP1、SEP2:第一感測脈衝、第二感測脈衝 IDP:圖像顯示週期 BDP:黑色顯示週期間 RSP:實時感測週期 t1:圖像資料尋址週期 t2:光發射週期 t3:黑色資料尋址週期 t4:非光發射週期 t5:感測資料尋址週期 t6:取樣週期 t7:資料恢復週期 GDVL:閘極驅動電壓線 GDV:閘極驅動電壓 GDC:閘極驅動時脈 LSPS:線感測準備訊號 LSP1:線感測選擇脈衝 LSP2:線感測釋放脈衝 RST1:第一復位訊號 RST2:第二復位訊號 POS:顯示面板開機訊號 Vst:閘極啟動訊號 GCSL:閘極控制訊號線 DSTP1:前虛級電路部分 DSTP2:後虛級電路部分 CS、CS[n]:進位訊號、第n進位訊號 ST[n]:第n級電路 Qbo、Qbe、Qm:控制節點 SCCLK[n]:第n個掃描偏移時脈 CRCLK[n]:第n個進位偏移時脈 GVdd1:第一閘極高電位電壓 GVdd2:第二閘極高電位電壓 GVddo:第三閘極高電位電壓 GVdde:第四閘極高電位電壓 GVss1:第一閘極低電位電壓 GVss2:第二閘極低電位電壓 GVss3:第三閘極低電位電壓 1Qo:第一奇數控制節點 1Qbo:第二奇數控制節點 1Qbe:第三奇數控制節點 1Qho:第四奇數控制節點 1Qmo:第五奇數控制節點 2Qe:第一偶數控制節點 2Qbo:第二偶數控制節點 2Qbe:第三偶數控制節點 2Qhe:第四偶數控制節點 2Qme:第五偶數控制節點 NRC1:第一節點復位電路 NRC2:第二節點復位電路 NCC1:第一節點控制電路 NCC2:第二節點控制電路 SCC1:第一感測控制電路 SCC2:第二感測控制電路 IC1:第一逆變電路 IC2:第二逆變電路 OBC1:第一輸出緩衝電路 OBC2:第二輸出緩衝電路 T1~Tn::第一薄膜電晶體~第n薄膜電晶體 Tna:第n-1(n之一)薄膜電晶體 Tnb:第n-2(n之二)薄膜電晶體 Cc1~Ccn:第一耦合電容器~第n耦合電容器 Nc1~Ncn:第一連接節點~第n連接節點 No1~Non:第一輸出節點~第n輸出節點 Cpc:預充電電容器 Qo、Qe:第一控制節點

圖1是根據本發明一實施例的發光顯示裝置圖。 圖2是示出圖1中所示的像素的等效電路圖。 圖3說明根據本發明一實施例的閘極驅動電路的輸出訊號的波形。 圖4示出了用於驅動位於一條水平線上的像素的掃描訊號、感測訊號和資料電壓的時序圖。 圖5示出用於驅動位於第n條水平線中的像素的掃描訊號、感測訊號和資料電壓的時序圖。 圖6示出根據本發明一實施例的閘極驅動電路的波形，該電路如圖1所示。 圖7示出施加於圖6所示的閘極控制訊號線的訊號，以及第一級和第二級電路的各控制節點的電壓和輸出訊號的波形。 圖8示出圖6所示的第n級電路和第(n+1)級電路的方塊圖。 圖9示出根據圖8所示的本發明一實施例的第n級電路和第(n+1)級電路的電路圖。 圖10示出圖9中所示的第n級電路和第(n+1)級電路的輸入和輸出波形的圖。 圖11A至11I示出第n級電路和第(n+1)級電路中的每一個的操作過程圖。 圖12A和12B示出根據本發明一實施例的閘極驅動電路的各級電路中所實施的第一控制節點的充電路徑圖，以及比較例。 圖13A和13B示出根據本發明一實施例和比較例的閘極驅動電路的輸出特性的波形。 圖14A和14B示出根據本發明一實施例的閘極驅動電路的每個第一控制節點的充電電壓波形圖和比較例。

100:發光顯示面板

300:時序控制器

500:閘極驅動電路部分

510:閘極驅動電路

700:資料驅動電路部分

AA:顯示區域

IA:非顯示區域

DL:資料線

RL:參考線

GLG:閘極線組

GLGn:第n閘極線組

GLa:第一閘極線

GLb:第二閘極線

PID:像素圖像資料

PBD:像素黑色資料

PSD:像素感測資料

DCS:資料控制訊號

Idata:輸入資料

TSS:時序同步訊號

GCS:閘極控制訊號

P:像素

Claims (18)

1. 一種閘極驅動電路，包含一第一級電路至一第m級電路，其中m為正整數，該第一至第m級電路的每一者包含：一第一控制節點至一第三控制節點；一節點控制電路，控制該第一至第三控制節點中每一者的一電壓；以及一輸出緩衝電路，根據該第一至第三控制節點的每一者輸出一掃描訊號、一感測訊號和一進位訊號的每一者，其中該節點控制電路包含一節點設置電路，該節點設置電路響應於自一前級電路提供的一第一前進位訊號，以一第一閘極高電位電壓對該第一控制節點進行充電，其中該節點設置電路包含一第一薄膜電晶體和一第二薄膜電晶體，該第一及第二薄膜電晶體在傳輸該第一閘極高電位電壓的該第一閘極高電位電壓線及該第一控制節點之間以串聯方式電性連接，並一起由具一第一電壓的該第一前進位訊號導通。
2. 如請求項1所述的閘極驅動電路，其中該節點設置電路更包含一第三薄膜電晶體，該第三薄膜電晶體始終向該第一薄膜電晶體和該第二薄膜電晶體之間的一第一連接節點提供一第二閘極高電位電壓。
3. 如請求項2所述的閘極驅動電路，其中該第二閘極高電位電壓係低於該第一閘極高電位電壓。
4. 如請求項2所述的閘極驅動電路，其中該第三薄膜電晶體包含一第三之一薄膜電晶體和一第三之二薄膜電晶體，該第三之一薄膜電晶體和該第 三之二薄膜電晶體電性連接在傳輸該第二閘極高電位電壓的該第二閘極高電位電壓線及該第一控制節點之間，並一起由該第二閘極高電位電壓導通。
5. 一種閘極驅動電路，包含一第一級電路至一第m級電路，其中m為正整數，該第一至第m級電路的每一者包含：一第一控制節點至一第三控制節點；一節點控制電路，控制該第一至第三控制節點中每一者的一電壓；以及一輸出緩衝電路，根據該第一至第三控制節點的每一者輸出一掃描訊號、一感測訊號和一進位訊號的每一者，其中該節點控制電路包含一節點設置電路，該節點設置電路響應於自一前級電路提供的一第一前進位訊號，以一第一閘極高電位電壓對該第一控制節點進行充電，其中該節點設置電路包含一第一薄膜電晶體和一第二薄膜電晶體，該第一及第二薄膜電晶體在傳輸該第一閘極高電位電壓的一第一閘極高電位電壓線及該第一控制節點之間以串聯方式電性連接，並一起由具一第一電壓的該第一前進位訊號導通，其中實施在該第一至第m級電路之中的第n級電路的該第二控制節點與實施在第(n+1)級電路中的該第三控制節點電性連接，且實施在第n級電路中的該第三控制節點與實施在第(n+1)級電路中的該第二控制節點電性連接，其中n為正整數，且n小於m。
6. 如請求項5所述的閘極驅動電路，其中該第一至第m級電路的每一者更包含：一逆變電路，根據該第一控制節點的電壓控制該第二控制節點的電壓；以及 一節點復位電路，響應於該第一前進位訊號而將該第二控制節點的電壓復位至一閘極低電位電壓。
7. 如請求項6所述的閘極驅動電路，其中該第n級電路的該逆變電路根據該第(n+1)級電路的該第一控制節點的電壓額外地控制該第n級電路的該第二控制節點的電壓，且該第(n+1)級電路的該逆變電路根據該第n級電路的該第一控制節點的電壓額外地控制該第n級電路的該第二控制節點的電壓。
8. 如請求項6所述的閘極驅動電路，其中該第一至第m級電路的每一者包含：一記憶體節點；以及一感測控制電路，控制該記憶體節點的電壓以及該第一控制節點的電壓的每一者，以及該第n級電路的該感測控制電路更包含響應自該前級電路提供的一線感測準備訊號和一第二前進位訊號而控制該記憶體節點的電壓的一感測控制電路，根據該記憶體節點的電壓輸出該第一閘極高電位電壓給一共享節點，並響應一第一復位訊號和該記憶體節點的電壓將該第一閘極高電位電壓提供至該第一控制節點。
9. 如請求項8所述的閘極驅動電路，其中該第一至第m級電路中每一者的該感測控制電路係響應於一顯示面板開機訊號而將該第一控制節點的電壓復位至該閘極低電位電壓。
10. 如請求項8所述的閘極驅動電路，其中該第n級電路的該節點復位電路係以響應於該第一復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第n級電路的該第一控制節點的電壓進行放電，且以響應於該第二復位訊號 和該記憶體節點之電壓的該閘極低電位電壓對該第n級電路的該第一控制節點的電壓進行放電。
11. 如請求項8所述的閘極驅動電路，其中，響應於該第一復位訊號，該第(n+1)級電路的該感測控制電路與該第n級電路的該記憶體節點電性連接，且該第(n+1)級電路的該感測控制電路將通過該第n級電路的一共享節點提供的該第一閘極高電位電壓提供給該第(n+1)級電路的該第一控制節點。
12. 如請求項11所述的閘極驅動電路，其中該第(n+1)級電路的該節點復位電路係以響應於該第一復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第一控制節點的電壓進行放電，並以響應於該第二復位訊號和該記憶體節點之電壓的該閘極低電位電壓對該第(n+1)級電路的該第一控制節點的電壓進行放電。
13. 如請求項1至12中任一項所述的閘極驅動電路，其中該第一至第m級電路的每一者在每幀週期中依序輸出該掃描訊號、該感測訊號和該進位訊號達一垂直有效週期，且該第一至第m級電路的任一者在每幀週期中輸出該掃描訊號及該感測訊號達一垂直空白週期。
14. 一種發光顯示裝置，包含：一發光顯示面板，包含多個像素、多個閘極線組以及多條資料線及多條參考線，該些閘極線組具有連接到該些像素的一第一閘極線和一第二閘極線，該些資料線及該些參考線連接到該些像素且跨越該些閘極線組；一閘極驅動電路部分，連接至該些閘極線組；一資料驅動電路部分，連接至該些資料線與該些參考線；以及 一時序控制器，控制該閘極驅動電路部分和該資料驅動電路部分中每一者的一驅動時序，其中該閘極驅動電路部分包含如請求項1至12中任一項所述的該閘極驅動電路。
15. 如請求項14所述的發光顯示裝置，其中該時序控制器在一顯示模式和一感測模式下控制該發光顯示面板，該閘極驅動電路部分在該感測模式下向該些閘極線組的任一者提供一掃描訊號和一感測訊號，以及該資料驅動電路部分在該感測模式下向該些資料線提供與該掃描訊號同步的一感測資料電壓，且透過該些參考線感測該些像素的多個驅動特性。
16. 如請求項15所述的發光顯示裝置，其中該時序控制器控制一圖像顯示週期和一黑色顯示週期之中的該顯示模式，該閘極驅動電路部分在該黑色顯示週期向對應於該些閘極線組中至少一者的一第一閘極線僅提供該掃描訊號，以及該資料驅動電路部分在該黑色顯示週期向該些資料線提供與該掃描訊號同步的一黑色資料電壓。
17. 如請求項16所述的發光顯示裝置，其中該些像素的每一者在該圖像顯示週期顯示一圖像，並在該黑色顯示週期顯示一黑色圖像。
18. 如請求項14所述的發光顯示裝置，其中該閘極驅動電路部分在每幀週期的一垂直有效週期中，依序向該些閘極線組提供該掃描訊號和該感測訊號，並在每幀週期的一垂直空白週期中，向該些閘極線組的任一者輸出該掃描訊號和該感測訊號。

Images