TWI778301B

TWI778301B - 經過散熱改良的半導體裝置及其製造方法

Info

Publication number: TWI778301B
Application number: TW108139341A
Authority: TW
Inventors: 陳揚哲; 林振華; 曾皇文; 其翔梁; 劉醇明
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2018-10-30
Filing date: 2019-10-30
Publication date: 2022-09-21
Also published as: US20220367318A1; KR20200050411A; US20200135613A1; US12183655B2; DE102019129234A1; TW202034411A; CN111128928B; DE102019129234B4; KR102401703B1; US20250087553A1; CN111128928A; US11626343B2

Abstract

一種方法包含在一或多個晶片之一表面上形成一銲料層。將一蓋定位於該一或多個晶片之各者上之該銲料層上方。施加熱及壓力以熔融該銲料層且將各蓋附接至一對應銲料層。該銲料層具有≥ 50 W/mK之一熱導率。

Description

經過散熱改良的半導體裝置及其製造方法

本發明實施例係關於經過散熱改良的半導體裝置及其製造方法。

隨著功率消耗超過500 W，特別是在高效能及人工智慧應用中，一先進封裝中之散熱正變得愈來愈有挑戰性。習知方法係在一晶片與蓋之間使用一熱介面材料(TIM)以改良散熱。習知熱介面材料之熱導率通常小於10 W/mK，此可將一封裝之操作功率限制為小於500 W。

本發明的一實施例係關於一種製造半導體裝置的方法，其包括：在一或多個晶片之一表面上形成一銲料層；將一蓋定位於該一或多個晶片之各者上之該銲料層上方；及施加熱及壓力以熔融該銲料層且經由該銲料層將各蓋附接至一對應晶片，其中該銲料層具有≥ 50 W/mK之一熱導率。

本發明的一實施例係關於一種製造半導體裝置的方法，其包括：在放置於一晶片之一主表面上之複數個接墊之各者上形成一金屬柱；在該等金屬柱之各者上形成一銲料層；將一蓋定位於該等金屬柱之各者上之該銲料層上方；及施加熱及壓力以熔融該銲料層且經由該銲料層將該蓋附接至該晶片。

本發明的一實施例係關於一種半導體裝置，其包括：一晶片，其放置於一基板上方；一銲料層，其放置於該晶片之一表面上方；及一蓋，其經由該銲料層附接至該晶片。

下文揭露提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且並不意欲為限制性的。例如，在下文描述中，一第一構件形成於一第二構件上方或上可包含其中第一及第二構件形成為直接接觸之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一及第二構件可能未直接接觸之實施例。另外，本揭露可在各項實例中重複元件符號及/或字母。此重複係出於簡單及清楚之目的，且本身並不指示所論述之各種實施例及/或組態之間之一關係。

此外，為便於描述，可在本文中使用諸如「下面」、「下方」、「下」、「上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中所繪示。除圖中描繪之定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或成其他定向)，且因此可同樣解釋本文中使用之空間相對描述符。另外，術語「由…製成」可意謂「包括」或「由…組成」。在本揭露中，一片語「A、B及C之一者」意謂「A、B及/或C」(A、B、C、A及B、A及C、B及C，或A、B及C)，且並不意謂來自A之一個元件、來自B之一個元件及來自C之一個元件，除非另有描述。

可期望將熱介面材料之熱導率增加至大於10 W/mK，以依大於500 W操作半導體裝置封裝。本揭露之實施例使用含有高熱導率金屬(例如，- Cu (K_Cu ~ 400 W/mK)及Sn (K_Sn ~ 65 W/mK))之材料來提供具有優於一習知熱介面材料(＜ 10 W/mK)之熱導率之一熱介面材料。藉由在晶片與蓋之間使用高熱導率材料，操作功率及效能可明顯提高。

圖1至圖9繪示根據本揭露之一實施例之包含製造一半導體裝置之循序步驟的一方法10。如圖1中展示，提供一半導體裝置，諸如在一框架上之一積體扇出(InFO)晶圓。InFO晶圓包含放置於一重佈層20上且嵌入於一模製件(molding) 25 (諸如一熱固性樹脂)中之複數個晶片15，諸如系統單晶片(SOC)。InFO晶圓經由金屬柱或銲料凸塊35放置於一框架30上。在一些實施例中，晶片15係一積體扇出晶片、系統單晶片、晶圓級晶片尺度封裝或基板上覆晶圓上覆晶片(chip on wafer on substrate)。

在一些實施例中，重佈層20經形成具有一或多個金屬層及一或多個金屬間介電層。金屬間介電層放置於金屬層之間。金屬間介電層具有導電構件，諸如放置於一介電材料中且連接至諸如金屬層中之跡線之導電構件的通路。在一些實施例中，金屬層及金屬間介電層之介電材料係例如矽氧化物、氮化物、碳化物、聚合物或另一絕緣或介電材料，且可使用一化學氣相沈積(CVD)、旋塗或其他沈積製程形成。導電構件可使用一鑲嵌或雙鑲嵌製程形成，其中在重佈層20之介電層中沈積開口，且在開口中沈積一導電材料(諸如銅、鋁或類似者)且接著進行平坦化。藉由形成多個金屬層及金屬間介電層而建立重佈層，其中跡線及通路佈線自晶片15隨後將放置於其上(參見圖5)之基板50上之結構至重佈層20之頂表面的電連接。

在晶片表面上形成接墊40之一圖案，如圖2中展示。在一些實施例中，接墊40經形成為間隔開之區之一圖案。在一些實施例中，接墊40經形成於晶片15之表面上，如圖3A及圖3B中展示。圖3A係裝置15之一平面圖，且圖3B係沿圖3A之線A-A取得之裝置15之一剖面圖。在一些實施例中，接墊40形成為晶片15之表面上之一陣列。在一些實施例中，接墊40係由一適合導電金屬形成，包含鋁、銅、銀、金、鎳、鎢、鈦、其等之合金，及/或其等之多層。接墊40係藉由一適合金屬沈積操作形成，包含電鍍或無電式電鍍、物理氣相沈積(PVD) (包含濺鍍)、化學氣相沈積(CVD)、原子層沈積(ALD)、熱蒸鍍或電子束蒸鍍。

接著，在接墊40之各者上方分別形成一銲料層45，如圖4中展示。在此實施例中，銲料層45形成為焊球。在一些實施例中，銲料層45係由含錫合金製成，諸如PbSn、AgSn、SnAgCu、CuSnNi、AgCuSbSn、AuSn或CuSn。在一些實施例中，PbSn銲料具有約50 W/mK之一熱導率，AgSn銲料具有約78 W/mK之一熱導率，SnAgCu銲料具有約60 W/mK之一熱導率，CuSnNi具有約64 W/mK之一熱導率，AgCuSbSn銲料具有約57 W/mK之一熱導率，AuSn銲料具有約57 W/mK之一熱導率，且CuSn銲料具有約65 W/mK之一熱導率。在一些實施例中，在形成銲料層45之前或之後藉由一鋸切操作分離個別晶片15。

接著，自框架30移除個別晶片15且將其等附接至一基板50，諸如一球柵陣列基板，如圖5中展示。球柵陣列基板50具有：一第一主表面50A，晶片15經由重佈層20上之銲料凸塊35附接於其上；及一第二主表面50B，其包含焊球55之一陣列。在一些實施例中，導電通路150或配線層形成於將重佈層上之銲料凸塊35電連接至基板50之第二主表面50B上之焊球的基板中。

在一些實施例中，在晶片15與基板50之間形成一底膠材料60，如圖6中展示。底膠材料60填充重佈層20上之銲料凸塊35之間之區。在一些實施例中，底膠材料60亦放置於晶片15之側上方。在一些實施例中，底膠材料60係環氧樹脂，諸如填充二氧化矽之環氧樹脂、聚醯亞胺或其他適合絕緣材料。底膠材料60藉由跨球柵陣列基板50之頂部分佈應力而非容許應力集中於銲料凸塊35中來增加機械可靠性。另外，底膠材料60提供囊封以免受外部環境中之水分及污染物之影響。

隨後，將一蓋65定位於銲料層45上方，如圖7中展示。蓋65用作用於消散由晶片15產生之熱之一散熱器。蓋65係由一導熱材料製成。在一些實施例中，蓋係由鋁、銅、鎳、鈷及其等之合金或其他導熱材料製成。在一些實施例中，蓋係由一複合材料形成，包含矽碳化物、氮化鋁、石墨及類似者。

接著，諸如藉由使用一熱壓接合頭145加熱且按壓蓋65使其經由銲料層45與晶片15緊密接觸(如圖8中展示)，藉此導致具有接合至晶片15之蓋65之一半導體裝置，如圖9中展示。在施加熱及壓力75至蓋65期間，銲料層45流動以形成蓋65與晶片15之間之一連續銲料層70。在一些實施例中，熱壓接合頭145將銲料層45加熱至約150°C至約400°C之一溫度。在一些實施例中，銲料層45被加熱至約200°C至約300°C之一溫度。在一實施例中，銲料層45被加熱至約250°C之一溫度。在一些實施例中，在按壓蓋65使其與晶片15接觸時施加之壓力在自約50 kPa至約20 Mpa之範圍內。在一些實施例中，所施加之壓力在自約300 kPa至約3 Mpa之範圍內。在一些實施例中，所施加之壓力在自約500 Kpa至約2 Mpa之範圍內。在施加熱及壓力期間，銲料層45流動以包圍且囊封接墊40。連續銲料層70用作一經改良熱介面材料(TIM)層，其具有大於習知熱介面材料之熱導率。來自晶片15之熱藉由連續銲料層70傳遞至蓋65。蓋65消散晶片15之熱而允許晶片15以較高速度操作且具有較小熱應力。

圖10至圖17繪示根據本揭露之一實施例之包含製造一半導體裝置之循序步驟之一方法155。如圖10中展示，提供一半導體裝置，諸如在一框架上之一積體扇出(InFO)晶圓。圖10中展示之操作與圖1中展示之操作相同。InFO晶圓包含放置於一重佈層20上且嵌入於一模製件25 (諸如一熱固性樹脂)中之複數個晶片15，諸如系統單晶片(SOC)。InFO晶圓經由金屬柱或銲料凸塊35放置於一框架35上。在一些實施例中，晶片15係一積體扇出晶片、系統單晶片、晶圓級晶片尺度封裝或基板上覆晶圓上覆晶片。

在晶片上直接形成一連續銲料層80，如圖11中展示。與先前揭示之方法相反，未在晶片15之上表面上形成複數個接墊。在一些實施例中，銲料層45係由含錫合金製成，諸如PbSn、AgSn、SnAgCu、CuSnNi、AgCuSbSn、AuSn或CuSn。在一些實施例中，PbSn銲料具有約50 W/mK之一熱導率，AgSn銲料具有約78 W/mK之一熱導率，SnAgCu銲料具有約60 W/mK之一熱導率，CuSnNi具有約64 W/mK之一熱導率，AgCuSbSn銲料具有約57 W/mK之一熱導率，AuSn銲料具有約57 W/mK之一熱導率，且CuSn銲料具有約65 W/mK之一熱導率。接著，藉由一鋸切操作分離個別晶片15，如圖12中展示。

接著，自框架30移除個別晶片15且將其等附接至一基板50，諸如一球柵陣列基板，如圖13中展示。球柵陣列基板50具有：一第一主表面50A，晶片15經由重佈層20上之銲料凸塊35附接於其上；及一第二主表面，其包含焊球55之一陣列。在一些實施例中，導電通路150或配線層形成於將重佈層上之銲料凸塊35電連接至基板50之第二主表面50B上之焊球的基板中。

在一些實施例中，在晶片15與基板50之間形成一底膠材料60，如圖14中展示。底膠材料60填充重佈層20上之銲料凸塊35之間之區。在一些實施例中，底膠材料60亦放置於晶片15之側上方。在一些實施例中，底膠材料60係環氧樹脂，諸如填充二氧化矽之環氧樹脂、聚醯亞胺或其他適合絕緣材料。在一些實施例中，底膠材料60囊封晶片。

隨後，將一蓋65定位於銲料層80上方，如圖15中展示。蓋65用作用於消散由晶片15產生之熱之一散熱器。蓋65係由一導熱材料製成。在一些實施例中，蓋係由鋁、銅、鎳、鈷及其等之合金或其他導熱材料製成。

接著，藉由使用一熱壓接合頭145加熱且按壓蓋65使其經由銲料層80與晶片15緊密接觸(如圖16中展示)，藉此導致具有接合至晶片15之蓋65之一半導體裝置，如圖17中展示。在一些實施例中，熱壓接合頭14將銲料層80加熱至約150°C至約400°C之一溫度。在一些實施例中，銲料層80被加熱至約200°C至約300°C之一溫度。在一實施例中，銲料層80被加熱至約250°C之一溫度。在施加熱及壓力75至蓋65期間，銲料層80流動，且銲料層80隨後在冷卻之後硬化且將蓋65固定地附著至晶片15。銲料層80用作一經改良熱介面材料(TIM)層，其具有大於習知熱介面材料之熱導率。來自晶片15之熱藉由銲料層80傳遞至蓋65，藉此允許晶片15以較高速度操作且具有較小熱應力。在一些實施例中，在形成銲料層80之前，在晶片15上形成一連續接墊層。

圖18至圖28繪示根據本揭露之一實施例之包含製造一半導體裝置之循序步驟之一方法160。如圖18中展示，提供一半導體裝置，諸如在一框架上之一積體扇出(InFO)晶圓。圖18中展示之操作與圖1及圖10中展示之操作相同。InFO晶圓包含放置於一重佈層20上且嵌入於一模製件25 (諸如一熱固性樹脂)中之複數個晶片15，諸如系統單晶片(SOC)。InFO晶圓經由金屬柱或銲料凸塊35放置於一框架30上。在一些實施例中，晶片15係一積體扇出晶片、系統單晶片、晶圓級晶片尺度封裝或基板上覆晶圓上覆晶片。

在晶片表面上形成接墊40之一圖案，如圖19中展示。在一些實施例中，接墊40經形成為間隔開之區之一圖案。在一些實施例中，接墊40經形成於晶片15之表面上，如圖3A及圖3B中展示。在一些實施例中，接墊40係由一適合導電金屬形成，包含鋁、銅、銀、金、鎳、鎢、鈦、其等之合金及/或其等之多層。接墊40係藉由一適合金屬沈積操作形成，包含電鍍或無電式電鍍、物理氣相沈積(PVD) (包含濺鍍)、化學氣相沈積(CVD)、原子層沈積(ALD)、熱蒸鍍或電子束蒸鍍。

接著，在接墊40上方形成間隔開之導電柱90，如圖20中展示。在一些實施例中，導電柱係藉由一適合金屬沈積操作形成，包含電鍍或無電式電鍍、物理氣相沈積(PVD) (包含濺鍍)、化學氣相沈積(CVD)、原子層沈積(ALD)、熱蒸鍍及電子束蒸鍍。

隨後，在導電柱90上方形成一銲料層85，如圖20中展示。在一些實施例中，銲料層85包含形成於各導電柱90上方之焊球或銲料凸塊。在一些實施例中，銲料層85係由含錫合金製成，諸如PbSn、AgSn、SnAgCu、CuSnNi、AgCuSbSn、AuSn或CuSn。在一些實施例中，PbSn銲料具有約50 W/mK之一熱導率，AgSn銲料具有約78 W/mK之一熱導率，SnAgCu銲料具有約60 W/mK之一熱導率，CuSnNi具有約64 W/mK之一熱導率，AgCuSbSn銲料具有約57 W/mK之一熱導率，AuSn銲料具有約57 W/mK之一熱導率，且CuSn銲料具有約65 W/mK之一熱導率。在一些實施例中，在形成銲料層80或導電柱90之前或之後，藉由一鋸切操作分離個別晶片15。

接著，自框架30移除個別晶片15且將其等附接至一基板50，諸如一球柵陣列基板，如圖21中展示。球柵陣列基板50具有：一第一主表面50A，晶片15經由重佈層20上之銲料凸塊35附接於其上；及一第二主表面，其包含焊球55之一陣列。在一些實施例中，導電通路150或配線層形成於將重佈層上之銲料凸塊35電連接至基板50之第二主表面50B上之焊球的基板中。

圖22中展示根據本揭露之一實施例之導電柱之一詳細示意圖。如所展示，一接墊40經放置於一晶片15上。在一些實施例中，導電柱90主要由選自由以下各者組成之群組之一金屬製成：鋁、銅、鉻、鐵、錳、鎂、鉬、鎳、鈮、鉭、鈦、鎢、鋅及其等之合金。在一些實施例中，導電柱係由銅、銅基材料或銅合金製成。在其他實施例中，導電柱90係由鎳、鎳基材料或鎳合金製成。銅基或鎳基材料分別包含50莫耳%或更大之量之銅或鎳。一導電柱主要由一金屬製成，該金屬係由50莫耳%或更多之該金屬製成。在一些實施例中，導電柱90僅包含銅基材料層或基於鎳之層。在其他實施例中，導電柱90包含：一第一層90A，其主要由選自由以下各者組成之群組之一金屬製成：鋁、銅、鉻、鐵、錳、鎂、鉬、鎳、鈮、鉭、鈦、鎢、鋅及其等之合金；及一第二金屬層90B，其係由主要由選自以下各者組成之群組之一金屬製成的金屬之另一者製成：鋁、銅、鉻、鐵、錳、鎂、鉬、鎳、鈮、鉭、鈦、鎢、鋅及其等之合金。

在一些實施例中，一凸塊下金屬100經放置於導電柱90與晶片15之間之接墊40上。在一些實施例中，凸塊下金屬係藉由一適合金屬沈積操作形成，包含電鍍或無電式電鍍、物理氣相沈積(PVD) (包含濺鍍)、化學氣相沈積(CVD)、原子層沈積(ALD)、熱蒸鍍及電子束蒸鍍。在一些實施例中，在形成凸塊下金屬之前，將一晶種層(未展示)沈積於接墊上。在一些實施例中，凸塊下金屬100在絕緣層105上方延伸，且藉由一適合操作(諸如化學機械拋光(CMP))移除過量凸塊下金屬。

在一實施例中，凸塊下金屬100包含放置於接墊40上之基於鈦之層，及放置於基於鈦之層上之經濺鍍沈積之基於銅之層。鈦基材料包含鈦，以及含有50莫耳%或更多之鈦的鈦合金及鈦化合物。銅基材料包含銅，以及含有50莫耳%或更多之銅的銅合金及銅化合物。在一實施例中，基於鈦之層係Ti或TiW之一濺鍍沈積層，其具有在自20 nm至70 nm之範圍內之一厚度。

在一些實施例中，一絕緣層105經形成於晶片15上方且在一些實施例中包圍凸塊下金屬100。在一些實施例中，絕緣層105係由氮化物、氧化物、氮氧化物、碳化物(諸如矽碳化物)或另一材料製成，透過一沈積、遮罩及蝕刻製程或透過一遮罩及沈積製程形成。在一些實施例中，絕緣層105係由聚合物(諸如聚苯并[口咢]唑(PBO)或環氧樹脂、聚醯亞胺)或其他材料106製成。

在一些實施例中，銲料層85與導電柱90之一上表面直接實體接觸。在一些實施例中，銲料層85未與導電柱90直接實體接觸。

在一些實施例中，導電柱90具有在自約1 µm至約1 mm之範圍內之一高度D1。在一些實施例中，導電柱之高度D1在自10 µm至約 100 µm之範圍內。在一些實施例中，導電柱之一第二金屬層90B之高度在自0 mm至約50 µm之範圍內。

在一些實施例中，導電柱90具有在自約5 µm至約50 µm之範圍內之一直徑。在一些實施例中，導電柱90具有在自約10 µm至約25 µm之範圍內之一直徑。在一實施例中，半導體裝置10包含在導電層90B之一上層與凸塊下金屬100之上表面之間具有約0 µm至約50 µm之一高度D2之銅基材料層或鎳基材料層90A之一者。在一些實施例中，導電柱90之上金屬層90B之高度D1大於下層90A之高度D2。在一些實施例中，導電柱90之上金屬層90B之高度D1與下金屬層90A之高度D2之一比(D1/D2)在自約1000/1至約1/1至範圍內。在一些實施例中，導電柱之上層90B之高度D1與下金屬層90A之高度D2之一比(D1/D2)在自約100/1至約5/1之範圍內。在一些實施例中，導電柱90之上層90B之高度D1與下金屬層90A之高度D2之一比在自約20/1至約10/1之範圍內。

圖23係展示晶片15上之其上形成有銲料層85之導電柱之一列-行配置的一平面圖。繪示導電柱90之一3 × 3配置，但本揭露不限於一3 × 3配置。包含導電柱之更少或更多數目之列或行的其他配置包含於本揭露之範疇中。例如，配置可為一10 × 10配置或更多數目之行及列。導電柱之配置不限於一矩形配置。在一些實施例中，其他配置包含交錯之列及行，其中各導電柱與六個其他導電柱直接相鄰。在其他實施例中，導電柱配置成一同心圓形配置。在其他實施例中，導電柱配置於晶片之周邊周圍或在晶片之一中心部分中。在其他實施例中，導電柱不規則地間隔。在一些實施例中，多達約1,000個導電柱形成於基板上。

在一些實施例中，導電柱90具有在自約5 µm至約50 µm之範圍內之一直徑D3，如在平面圖中所見。在一些實施例中，導電柱90具有在自約10 µm至約25 µm之範圍內之一直徑D3。在一些實施例中，複數個導電柱90配置成一列-行配置，該配置在X方向上自一個導電柱90之中心至一相鄰導電柱90之中心具有約15 µm至約60 µm之一間距S1。在一些實施例中，複數個導電柱90在X方向上自一個導電柱90之中心至一相鄰導電柱90之中心具有約25 µm至約50 µm之一間距S1。在一些實施例中，複數個導電柱90在Y方向上自一個導電柱90之中心至一相鄰導電柱90之中心具有約15 µm至約60 µm之一間距S2。在一些實施例中，複數個導電柱90在Y方向上自一個導電柱90之中心至一相鄰導電柱90之中心具有約25 µm至約50 µm之一間距S2。

在一些實施例中，導電柱之直徑D3與在X方向上之間距S1之一比在自約1/12至約5/6之範圍內。在一些實施例中，導電柱之直徑D3與在X方向上之間距S1之一比在自約1/3至約2/3之範圍內。在一些實施例中，導電柱之直徑D3與在Y方向上之間距S2之一比在自約1/12至約5/6之範圍內。在一些實施例中，導電柱之直徑D3與在Y方向上之間距S2之一比在自約1/3至約2/3之範圍內。在一些實施例中，在X方向上之間距S1與在Y方向上之間距S2實質上相同。在一些實施例中，在X方向上之間距S1大於在Y方向上之間距S2。在一些實施例中，在X方向上之間距S1小於在Y方向上之間距S2。

在一些實施例中，在導電柱90上方形成一飾面層(finish layer) 110，如圖24中展示。在形成飾面層110之後，在飾面層110上方形成銲料層85。在一些實施例中，飾面層110係一金屬層。飾面層110可由鎳形成，但可添加其他金屬。在一些實施例中，飾面層110係由化學鎳鈀浸金(electroless nickel electroless palladium immersion gold) (ENEPIG)形成，其包含鎳層、鎳層上之鈀層及鈀層上之金層。金層可使用浸鍍形成。在其他實施例中，飾面層110係由其他已知飾面材料及方法形成，包含但不限於化學鎳浸金(ENIG)、直接浸金(DIG)或類似者。在一些實施例中，飾面層實質上不含銅。如本文中所使用，實質上不含銅意謂若飾面層中存在任何銅則其僅以雜質含量存在。形成飾面層110之方法包含無電式電鍍、浸漬及類似者。飾面層110形成與下層導電柱90之一大的介面面積，藉此改良導電柱90與銲料層85之間之接合。在一些實施例中，飾面層110具有在自約5 nm至約100 nm之範圍內之一厚度。

在一些實施例中，在晶片15與基板50之間形成一底膠材料60，如圖25中展示。底膠材料60填充重佈層20上之銲料凸塊35之間之區。在一些實施例中，底膠材料60亦放置於晶片15之側上方。在一些實施例中，底膠材料60係環氧樹脂，諸如填充二氧化矽之環氧樹脂、聚醯亞胺或其他適合絕緣材料。底膠材料60藉由跨球柵陣列基板50之頂部分佈應力而非容許應力集中於銲料凸塊35中來增加機械可靠性。另外，底膠材料60提供囊封以免受外部環境中之水分及污染物之影響。

隨後，將一蓋65定位於銲料層45上方，如圖26中展示。蓋65用作用於消散由晶片15產生之熱之一散熱器。蓋65係由一導熱材料製成。在一些實施例中，蓋係由鋁、銅、鎳、鈷及其等之合金或其他導熱材料製成。

接著，諸如藉由使用一熱壓接合頭145加熱且按壓蓋65使其經由銲料層45與晶片15緊密接觸(如圖27中展示)，藉此導致具有接合至晶片15之蓋65之一半導體裝置，如圖28中展示。在一些實施例中，熱壓接合頭145將銲料層85加熱至約150°C至約400°C之一溫度。在一些實施例中，銲料層85被加熱至約200°C至約300°C之一溫度。在一些實施例中，銲料層85被加熱至約250°C之一溫度。在施加熱及壓力75至蓋65期間，銲料層85流動，且銲料層85隨後在冷卻之後硬化且將蓋65固定地附著至晶片15。銲料層85用作一經改良熱介面材料(TIM)層，其具有大於習知熱介面材料之一熱導率。來自晶片15之熱藉由銲料層85傳遞至蓋65。蓋65消散晶片15之熱而允許晶片15以較高速度操作且具有較小熱應力。

在一些實施例中，將一熱介面材料(TIM) 175插入於導電柱90之間以幫助散熱，如圖29中展示。在一些實施例中，熱介面材料175係導熱凝膠、膏、墊、油脂或具有介於約0.5 W/mK與10 W/mK之間之熱導率之相變材料。在一些實施例中，熱油脂可為懸浮於聚矽氧基凝膠中之陶瓷或金屬，諸如氧化鈹、氮化鋁、氧化鋁、氧化鋅、銀、鋁或類似者。在一些實施例中，熱介面材料係鎵合金之液體金屬膏或經回銲以將熱介面材料附著至一表面之金屬合金墊。在一些實施例中，熱介面材料係填充有陶瓷粉末之非導電陶瓷基膏，諸如氧化鈹、氮化鋁、氧化鋁或氧化鋅。

圖30係展示使用具有一選定熱導率之一熱介面材料之一系統單晶片(SOC)之正規化操作溫度的一熱模擬。該模擬係基於300 W之一系統單晶片功率及蓋表面上之強制空氣對流。熱模擬顯示使用一習知熱介面材料將熱導率自K = 3 W/mK增加至6 W/mK僅將SOC之操作溫度降低約5%。另一方面，使用根據本揭露之實施例之一導電金屬(諸如具有約50 W/mK之一熱導率之Sn)，可將SOC之操作溫度降低至其正規化值之約88%。因此，在一些實施例中，與習知方法及裝置相比，本揭露之方法及裝置在熱傳遞方面提供大於200%之一改良。

本揭露之實施例使用含有高熱導率金屬(例如，- Cu (K_Cu ~ 400 W/mK)及Sn (K_Sn ~ 65 W/mK))之材料來提供具有優於一習知熱介面材料(＜ 10 W/mK)之熱導率的一基於銲料之熱介面材料。在一些實施例中，銲料具有≥ 50 W/mK之一熱導率。藉由在晶片與蓋之間使用高熱導率材料，操作功率及效能可明顯提高，而未實質改變半導體裝置結構且不會對裝置效能產生任何負面影響。

本揭露之實施例係一種製造半導體裝置的方法，其包含在一或多個晶片之一表面上形成一銲料層及將一蓋定位於一或多個晶片之各者上之銲料層上方。施加熱及壓力以熔融銲料層且經由銲料層將各蓋附接至一對應晶片。銲料層具有≥ 50 W/mK之一熱導率。在一實施例中，方法包含在一或多個晶片之表面上形成在銲料層之前，在一框架上形成一積體扇出晶圓，其中該積體扇出晶圓包含一或多個晶片。在一實施例中，銲料層係一經圖案化銲料層。在一實施例中，經圖案化銲料層包含複數個間隔開之銲料區。在一實施例中，方法包含在形成銲料層之前，在一或多個晶片之表面上形成複數個接墊。在一實施例中，方法包含在形成銲料層之前，在複數個接墊之各者上形成一金屬柱，其中銲料層包括形成於金屬柱之各者上之焊球。在一實施例中，柱主要由選自由以下各者組成之群組之一金屬形成：鋁、銅、鉻、鐵、錳、鎂、鉬、鎳、鈮、鉭、鈦、鎢、鋅及其等之合金。在一實施例中，方法包含在蓋與晶片之表面之間形成一熱介面材料。在一實施例中，方法包含在定位蓋之前分離一或多個晶片。在一實施例中，方法包含：自框架移除一或多個晶片；及將一或多個晶片附接至一基板，其中在定位蓋之前執行移除及附接一或多個晶片。在一實施例中，方法包含在一或多個晶片與基板之間形成一底膠層。在一實施例中，將熱及壓力施加至各蓋。在一實施例中，使用一熱壓接合頭以將熱及壓力施加至各蓋。

本揭露之另一實施例係一種製造半導體裝置的方法，其包含在放置於一晶片之一主表面上之複數個接墊之各者上形成一金屬柱，及在金屬柱之各者上形成一銲料層。將一蓋定位於金屬柱之各者上之銲料層上方，且施加熱及壓力以熔融銲料層且經由銲料層將蓋附接至晶片。在一實施例中，銲料層包括形成於金屬柱之各者上之焊球。在一實施例中，柱主要由選自由以下各者組成之群組之一金屬形成：鋁、銅、鉻、鐵、錳、鎂、鉬、鎳、鈮、鉭、鈦、鎢、鋅及其等之合金。在一實施例中，方法包含在形成金屬柱之前，在一框架上形成一積體扇出晶圓，其中該積體扇出晶圓包含晶片。

本揭露之另一實施例係形成一銲料凸塊之方法，該銲料凸塊包括在放置於一晶片之一主表面上之複數個接墊之各者上的一銲料。將一蓋定位於形成於複數個接墊之各者上之銲料凸塊上方。施加熱及壓力以熔融銲料凸塊，而引起銲料流動且使銲料凸塊合併形成一銲料層。蓋經由銲料層固定地附接至晶片。在一實施例中，方法包含在於晶片之主表面上形成銲料凸塊之前，在一框架上形成一積體扇出晶圓，其中該積體扇出晶圓包含晶片。在一實施例中，銲料包括具有≥ 50 W/mK之一熱導率之一材料。

本揭露之另一實施例係一種半導體裝置，其包含放置於一基板上方之一晶片。一銲料層放置於晶片之一表面上方，且一蓋經由銲料層附接至晶片。在一實施例中，晶片係一積體扇出晶片、系統單晶片、晶圓級晶片尺度封裝或基板上覆晶圓上覆晶片。在一實施例中，裝置包含在晶片與基板之間之一底膠層。在一實施例中，銲料層係一經圖案化銲料層。在一實施例中，經圖案化銲料層包含複數個間隔開之銲料區。在一實施例中，半導體裝置包含在一或多個晶片之表面與銲料層之間之複數個接墊。在一實施例中，半導體裝置包含放置於接墊之各者與銲料層之間之一金屬柱。在一實施例中，金屬柱包括銅或鎳。在一實施例中，半導體裝置包含在蓋與晶片之間之一熱介面材料。

本揭露之另一實施例係一種半導體裝置，其包含放置於一基板上方之一晶片及放置於一晶片之一主表面上之複數個接墊。複數個金屬柱放置於接墊上，其中各接墊具有放置於其上之一柱。一銲料層放置於各金屬柱之一表面上方，且一蓋經由銲料層附接至晶片。在一實施例中，晶片係一積體扇出晶片、系統單晶片、晶圓級晶片尺度封裝或基板上覆晶圓上覆晶片。在一實施例中，半導體裝置包含在晶片與基板之間之一底膠層。在一實施例中，半導體裝置包含在複數個接墊之各者與複數個柱之各者之間之一晶種層。在一實施例中，柱係由選自由以下各者組成之群組之一金屬形成：鋁、銅、鉻、鐵、錳、鎂、鉬、鎳、鈮、鉭、鈦、鎢、鋅及其等之合金。在一實施例中，半導體裝置包含在蓋與晶片之間之一熱介面材料。

本揭露之另一實施例係一種半導體裝置，其包含放置於一基板之一第一主表面上方之一晶片。第一銲料凸塊將晶片連接至基板之第一主表面。第二銲料凸塊放置於基板之一第二主表面上。基板中之導電通路將第一銲料凸塊連接至第二銲料凸塊。複數個接墊放置於晶片之一第一主表面上。一銲料層放置於複數個接墊及晶片之第一主表面上方。一蓋與基板接觸且經由銲料層附接至晶片。在一實施例中，晶片係一積體扇出晶片、系統單晶片、晶圓級晶片尺度封裝或基板上覆晶圓上覆晶片。在一實施例中，半導體裝置包含在晶片與基板之間之一底膠層。在一實施例中個，銲料包含具有≥ 50 W/mK之一熱導率之一材料。在一實施例中，銲料係選自由以下各者組成之群組：PbSn、AgSn、SnAgCu、CuSnNi、AgCuSbSn、AuSn及CuSn。

前文概述數種實施例或實例之特徵使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易將本揭露用作設計或修改其他製程及結構之一基礎，以實行與本文中介紹之實施例或實例相同之目的及/或達成相同優點。熟習此項技術者亦應認知，此等等效構造不脫離本揭露之精神及範疇，且其等可在不脫離本揭露之精神及範疇之情況下在本文中進行各種改變、置換及更改。

10:方法/半導體裝置 15:晶片 20:重佈層 25:模製件 30:框架 35:金屬柱或銲料凸塊 40:接墊 45:銲料層 50:基板/球柵陣列基板 50A:第一主表面 50B:第二主表面 55:焊球 60:底膠材料 65:蓋 70:銲料層 75:熱及壓力 80:銲料層 85:銲料層 90:導電柱 90A:第一層/銅基材料層或鎳基材料層/下層/下金屬層 90B:第二金屬層/導電層/上金屬層/上層 100:凸塊下金屬 105:絕緣層 110:飾面層 145:熱壓接合頭 150:導電通路 155:方法 160:方法 175:熱介面材料(TIM) D1:高度 D2:高度 D3:直徑 S1:間距 S2:間距

當結合附圖閱讀時，自下文[實施方式]最佳理解本揭露。應強調，根據工業中之標準實踐，各種構件未按比例繪製且僅用於圖解目的。事實上，為清楚論述起見，各種構件之尺寸可任意增大或減小。

圖1繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖2繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖3A及圖3B繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖4繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖5繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖6繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖7繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖8繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖9繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖10繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖11繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖12繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖13繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖14繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖15繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖16繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖17繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖18繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖19繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖20繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖21繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖22係根據本揭露之一實施例之一柱之一細節圖。

圖23係根據本揭露之一實施例之柱之一陣列之一視圖。

圖24係根據本揭露之一實施例之一柱之一細節圖。

圖25繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖26繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖27繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖28繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖29繪示根據本揭露之一實施例之製造一半導體裝置之一循序步驟。

圖30展示標繪一材料之熱導率相對於一正規化溫度之一圖表。

10:方法/半導體裝置

15:晶片

50:基板/球柵陣列基板

55:焊球

65:蓋

70:銲料層

Claims

一種製造半導體裝置的方法，其包括：在一或多個晶片之一表面上以及一模製件之一表面上形成一銲料層，其中該模製件圍繞該一或多個晶片，其中該銲料層直接接觸該一或多個晶片之該表面以及該模製件之該表面；將一蓋定位於該一或多個晶片之各者上之該銲料層上方；及施加熱及壓力以熔融該銲料層且經由該銲料層將各蓋附接至一對應晶片，其中該銲料層具有
50W/mK之一熱導率。
如請求項1之方法，其進一步包括在該一或多個晶片之該表面上形成該銲料層之前，在一框架上形成一積體扇出晶圓，其中該積體扇出晶圓包含該一或多個晶片。
如請求項1之方法，其中該銲料層係一經圖案化銲料層。
如請求項1之方法，其進一步包括在形成該銲料層之前，在該一或多個晶片之該表面上形成複數個接墊。
如請求項1之方法，其進一步包括在該蓋與該晶片之該表面之間形成一熱介面材料。
一種製造半導體裝置的方法，其包括：提供由一模製件圍繞之一晶片，該晶片之一主表面與該模製件之一表面共平面；在該主表面上及該表面上形成複數個接墊，其中該複數個接墊中之至少一者直接接觸該主表面以及該表面；在該複數個接墊之各者上形成一金屬柱；在該等金屬柱之各者上形成一銲料層；將一蓋定位於該等金屬柱之各者上之該銲料層上方；及施加熱及壓力以熔融該銲料層且經由該銲料層將該蓋附接至該晶片。
如請求項6之方法，其中該銲料層包括形成於該等金屬柱之各者上之焊球。
如請求項6之方法，其中該等金屬柱係由銅或鎳形成。
一種半導體裝置，其包括：一晶片，其放置於一基板上方；一模製件，該晶片嵌入於該模製件中；一銲料層，其放置於該晶片之一表面以及該模製件之一表面上方，其中該銲料層直接接觸該晶片之該表面以及該模製件之該表面；及一蓋，其經由該銲料層附接至該晶片。
如請求項9之半導體裝置，其進一步包括在該晶片與該基板之間之一底膠層。