TWI777609B

TWI777609B - 記憶體裝置和其製造方法

Info

Publication number: TWI777609B
Application number: TW110121042A
Authority: TW
Inventors: 陳俊堯; 黃勝煌; 王宏烵; 學理莊
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2020-07-16
Filing date: 2021-06-09
Publication date: 2022-09-11
Also published as: JP2022019662A; US20230389443A1; KR20230141696A; US12543506B2; DE102021108319A1; CN113594355A; KR102744993B1; EP3940802A1; KR20220009860A; TW202205280A; US20220020920A1

Abstract

一種記憶體裝置包括：底部電極、磁性穿隧接面堆疊、頂部電極、以及側壁間隔物。磁性穿隧接面堆疊在底部電極上方。頂部電極在磁性穿隧接面堆疊上方。側壁間隔物橫向地圍繞磁性穿隧接面堆疊和頂部電極。側壁間隔物具有最外的側壁其從底部電極的最外的側壁橫向地退縮。

Description

記憶體裝置和其製造方法

本揭示內容係關於磁阻式隨機存取記憶體裝置和其製造方法。

半導體記憶體用於電子應用的積體電路中，電子應用包括例如無線電、電視、手機、和個人電腦裝置。一種類型的半導體記憶體裝置涉及自旋電子，此裝置結合了半導體技術和磁性材料以及裝置。電子的自旋，經由它們的磁力矩而不是電子的電荷，用來表示位元(bit)。

一種這樣的自旋電子裝置是磁阻式隨機存取記憶體(MRAM)陣列，其包括位於不同方向(例如，在不同的金屬層中互相垂直)的多個導線(多個字線和多個位元線)。多個導線將磁性穿隧接面(magnetic tunnel junction，MTJ)夾置，磁性穿隧接面起到磁性記憶體單元的作用。

本揭示內容的一些實施方式提供了一種記憶體裝置，包含：底部電極、磁性穿隧接面堆疊、頂部電極、以及側壁間隔物。磁性穿隧接面堆疊在底部電極上方。頂部電極在磁性穿隧接面堆疊上方。側壁間隔物橫向地圍繞磁性穿隧接面堆疊和頂部電極，其中側壁間隔物具有最外的側壁，此最外的側壁從底部電極的最外的側壁橫向地退縮。

本揭示內容的另一些實施方式提供了一種記憶體裝置，包含：底部電極、頂部電極、磁性穿隧接面堆疊、側壁間隔物、蝕刻停止層、以及金屬結構。頂部電極高於底部電極。磁性穿隧接面堆疊設置在介於底部電極和頂部電極之間。側壁間隔物橫向地圍繞磁性穿隧接面堆疊和頂部電極。蝕刻停止層橫向地圍繞側壁間隔物，蝕刻停止層具有最外的邊緣其對準於底部電極的邊緣。金屬結構穿過蝕刻停止層延伸到頂部電極。

本揭示內容的另一些實施方式提供了一種製造記憶體裝置的方法，包含：在底部電極層上方形成磁性穿隧接面層和頂部電極層；將頂部電極層圖案化為多個頂部電極；將磁性穿隧接面層圖案化為分別地在這些頂部電極下方的多個磁性穿隧接面堆疊；在這些頂部電極和這些磁性穿隧接面堆疊上方沉積間隔物層；蝕刻間隔物層以形成多個側壁間隔物其分別地橫向地圍繞這些磁性穿隧接面堆疊；在蝕刻間隔物層之後，在這些頂部電極上方形成圖案化的遮罩層；以及在圖案化的遮罩層就位的情況下，執行第一蝕刻製程以將底部電極層圖案化為分別地在多個磁性穿隧接面堆疊之下的多個底部電極。

100:積體電路結構

100a:積體電路結構

102:金屬線

104:金屬間介電質層

106:蝕刻停止層

108:介電層

108t1:下部台階

108t2:上部台階

108t3:台階突起

110:阻障層

112:底部電極通孔

114:底部電極層

114’:底部電極

114s:最外的側壁

116:磁性穿隧接面層

116’:磁性穿隧接面堆疊

118:下部磁性層

118’:下部磁性層

120:穿隧阻障層

120’:穿隧阻障層

122:上部磁性層(自由層)

122’:上部磁性層

124:頂部電極層

124’:頂部電極

124”:頂部電極

124r:圓角

126:硬遮罩層

126’:硬遮罩

128:間隔物層

128’:側壁間隔物

128s:最外的側壁

128t:頂端

130:蝕刻停止層

130’:蝕刻停止層

130c:彎曲部分

130h1:下部水平部分

130h2:上部水平部分

130i:傾斜部分

130s:最外的邊緣

132:金屬間介電質層

134:金屬線

134b:底表面

136:金屬線

138:金屬通孔

200:積體電路結構

201:記憶體單元

202:半導體本體

204:選擇電晶體

206:源極區域

207:通道區域

208:汲極區域

209:閘極氧化物層

210:閘極結構

211:閘極電極

212:閘極側壁間隔物

220_0:層間介電質層

220_1:金屬間介電質層

220_2:金屬間介電質層

220_x:金屬間介電質層

220_x+1:金屬間介電質層

222_1:蝕刻停止層

222_2:蝕刻停止層

222_x:蝕刻停止層

234:邏輯電晶體

236:源極區域

237:通道區域

238:汲極區域

239:閘極氧化物層

240:閘極結構

241:閘極電極

242:閘極側壁間隔物

3B-3B:剖面線

4B-4B:剖面線

5B-5B:剖面線

7B-7B:剖面線

9B-9B:剖面線

10B-10B:剖面線

12B-12B:剖面線

13B-13B:剖面線

15B-15B:剖面線

CL1:下曲線

CL2:下曲線

CU1:上曲線

CU2:上曲線

LS1:第一襯裡側表面

LS2:第二襯裡側表面

d1:距離

D1:直徑

D2:直徑

H1:高度

LR:邏輯區域

M1:金屬線

M2:金屬線

Ma1:遮罩層(光阻劑層、光阻劑遮罩)

Ma2:遮罩層(光阻劑層、光阻劑遮罩)

Mx:金屬線

Mx+1:金屬線

MR:記憶體區域

O1:通孔開口

O2:開口(孔洞)

O3:開口(孔洞)

O4:通孔開口

P1:遮罩

P2:遮罩

R:凹陷區域

S101、S102、S103、S104、S105、S106、S107、S108、S109、S110、S111、S112、S113、S114:框

STI:淺溝槽隔離區域

t1:厚度

t2:厚度

Tr1:溝槽

Tr2:溝槽

V1:金屬接觸件

V2:金屬通孔

Vx:金屬通孔

Vx+1:金屬通孔

W1:寬度

本揭示內容的多個態樣可由以下的詳細描述並且與所附圖式一起閱讀，得到最佳的理解。注意的是，根據產業界的標準慣例，各個特徵並未按比例繪製。事實上，為了討論的清楚性起見，各個特徵的尺寸可任意地增加或減小。

第1圖至第15B圖繪示根據本揭示內容的一些實施方式的在積體電路結構的形成中的多個中間階段的多個截面視圖和多個俯視圖，此積體電路結構具有嵌入式記憶體區域和邏輯區域。

第16圖至18圖繪示根據本揭示內容的一些實施方式的在積體電路結構的形成中的多個中間階段的多個截面視圖，此積體電路結構具有嵌入式記憶體區域和邏輯區域。

第19圖繪示根據本揭示內容的一些實施方式的積體電路結構，此積體電路結構包括在嵌入式記憶體區域內的多個磁阻式隨機存取記憶體單元、以及在邏輯區域內的多個邏輯裝置。

第20圖是一流程圖其繪示根據本揭示內容的一些實施方式的形成積體電路結構的方法。

之後的揭示內容提供了許多不同的實施方式或實施例，以實現所提供的主題的不同的特徵。以下描述組件和佈置的具體實施例，以簡化本揭示內容。這些當然僅是實施例，並不意圖為限制性的。例如，在隨後的描述中，形成第一特徵其在第二特徵上方或之上，可包括第一和第二特徵以直接接觸而形成的實施方式，且也可包括額外的特徵可形成在介於第一和第二特徵之間，因此第一和第二特徵可不是直接接觸的實施方式。另外，本揭示內容可在各個實施例中重複參考標號和/或字母。此重複是為了簡化和清楚性的目的，重複本身不意指所論述的各個實施方式和/或配置之間的關係。

此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如圖式中所繪示的關係，在此可能使用空間相對性用語，諸如「之下」、「低於」、「較下」、「高於」、「較上」、和類似的用語。除了圖式中繪示的方向之外，空間相對性用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能以其他方式定向(旋轉90度或處於其他定向)，並且由此可同樣地解讀本文所使用的空間相對性描述詞。本文中所使用的「大致」、「約」、「大約」、或「基本上」通常應意指在一給定值或範圍的20百分比以內，或10百分比以內、或5百分比以內。本文給定的數字量值是大約的，意指著如果沒有明確地說明，則可以推斷出用語「大致」、「約」、「大約」、或「基本上」。

本揭示內容的多個實施方式涉及磁阻式隨機存取記憶體(MRAM)單元和相關的製造方法。在積體電路中的磁阻式隨機存取記憶體單元包括磁性穿隧接面(MTJ)堆疊，磁性穿隧接面堆疊垂直地佈置在介於底部電極和頂部電極之間的後段(back-eud-of-the-line,BEOL)互連件結構之內。磁性穿隧接面堆疊包括鐵磁被釘扎層和鐵磁自由層，二者經由穿隧阻障層而垂直地分隔。穿隧阻障層足夠薄(例如幾奈米)，以允許電子從一個鐵磁層穿隧到另一個鐵磁層。鐵磁被釘扎層的磁性取向是靜態的(亦即固定的)，而鐵磁自由層的磁性取向能夠相對於鐵磁被釘扎層的磁性取向在平行配置和反向平行配置之間切換。因此，經由改變鐵磁自由層的磁力矩的方向(相對於鐵磁被釘扎層的磁力矩的方向)，可以調整磁性穿隧接面堆疊的電阻。當鐵磁自由層的磁力矩與鐵磁被釘扎層的磁力矩為平行時，磁性穿隧接面堆疊的電阻處於較低的電阻狀態，對應於第一數據狀態(例如，邏輯「0」)。當鐵磁自由層的磁力矩與鐵磁被釘扎層的磁力矩為反向平行時，磁性穿隧接面堆疊的電阻處於較高的電阻狀態，對應於第二數位數據狀態(例如，數位信號「1」)。將磁性穿隧接面堆疊耦合在介於頂部電極和底部電極之間，並且檢測從一個電極到另一個電極流動通過磁性穿隧接面堆疊(穿隧通過穿隧阻障層)的電流，以確定磁性穿隧接面堆疊的電阻和數位數據的狀態。

在磁阻式隨機存取記憶體單元製造中，將底部電極層、磁性穿隧接面層、和頂部電極層毯覆沉積在晶圓上方，然後將頂部電極層和磁性穿隧接面層圖案化為多個頂部電極和在相應的多個頂部電極之下的多個磁性穿隧接面堆疊，然後在多個頂部電極和多個磁性穿隧接面堆疊上方沉積間隔物層，接著是自對準的間隔物(self-aligned spacer,SPA)蝕刻製程，以蝕刻間隔物層，以圍繞相應的多個磁性穿隧接面堆疊形成多個間隔物。自對準的間隔物蝕刻也將底部電極層分成在相應的多個磁性穿隧接面堆疊下方的多個底部電極。已理解的是，頂部電極也可被蝕刻，從而被自對準的間隔物蝕刻所消耗，這繼而會降低頂部電極的高度，因此導致用於金屬線著陸在頂部電極上的收緊的著陸窗口。例如，如果將頂部電極的高度降低，則磁性穿隧接面堆疊可能更容易受到用於形成金屬線的溝槽蝕刻操作所導致的損壞。

在一些實施方式中本揭示內容係關於形成磁阻式隨機存取記憶體單元的方法，此磁阻式隨機存取記憶體單元具有放寬的(relaxed)著陸窗口，用於形成在頂部電極上的金屬線。例如，在將底部電極層圖案化之前，自對準的間隔物蝕刻可以停止，這防止頂部電極被自對準的間隔物蝕刻製程所蝕刻和消耗。此外，在自對準的間隔物蝕刻之後，在頂部電極上方形成附加的蝕刻停止層。蝕刻停止層可用於保護頂部電極免受用於形成金屬線的溝槽蝕刻操作，這繼而減輕或防止頂部電極的高度降低。此外，在進行圖案化底部電極層之前，執行附加的光微影製程，以形成覆蓋多個頂部電極的光阻劑遮罩。光阻劑遮罩也為多個頂部電極提供保護，防止進行圖案化底部電極層的蝕刻製程，這繼而減輕或防止頂部電極的高度降低。因為可以減輕或防止經由製造磁阻式隨機存取記憶體單元的一或多個蝕刻製程所引起的頂部電極的高度降低，這繼而允許用於在頂部電極上形成金屬線的放寬的著陸窗口。

第1圖至第15B圖繪示了根據本揭示內容的一些實施方式的在積體電路結構100的形成的多個中間階段的多個截面視圖和多個俯視圖，積體電路結構100具有嵌入式記憶體區域MR和邏輯區域LR。儘管在第1圖至第15B圖中所示的多個截面視圖和多個俯視圖是參照一種方法來描述的，但理解的是，在第1圖至第15B圖中所示的結構不限於此方法，而是可獨立於此方法。雖然將第1圖至第15B圖描述為一系列的動作，但理解的是，這些動作不是限制性的，因為在其他的實施方式中這些動作的順序可以改變，並且所揭示的方法也適用於其他的結構。在其他的實施方式中，可完全地或部分地省略所繪示和/或所描述的一些動作。第1圖、第2圖、第3A圖、第4A圖、第5A圖、第6圖、第7A圖、第8圖、第9A圖、第10A圖、第11圖、第12A圖、第13A圖、第14圖、和第15A圖是根據本揭示內容的一些實施方式的積體電路結構100的形成中的多個中間階段的多個截面視圖。第3B圖、第4B圖、第5B圖、第7B圖、第9B圖、第10B圖、第12B圖、第13B圖、和第15B圖是根據本揭示內容的一些實施方式的在積體電路結構100的形成中的多個中間階段的多個俯視圖。

如在第1圖的截面視圖中所示，積體電路結構100的初始結構包括金屬線102，金屬線102在金屬間介電質 (IMD)層104之內橫向地或水平地延伸，金屬間介電質層104跨越嵌入式記憶體區域MR和邏輯區域LR。積體電路結構100還包括在金屬線102和金屬間介電質層104上方的蝕刻停止層106、以及在蝕刻停止層106上方的介電層108。蝕刻停止層106和介電層108都跨越嵌入式記憶體區域MR和邏輯區域LR。

金屬間介電質層104由具有例如小於約4.0或甚至低於2.0的k值(亦即，介電常數)的一或多種低k介電質材料所製成，設置在介於這樣的多個導電特徵之間。在一些實施方式中，金屬間介電質層104可由例如磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、SiO_xC_y、旋塗玻璃、旋塗聚合物、矽氧化物、矽氧氮化物、其組合、或類似者所製成。在一些實施方式中，金屬間介電質層104由具有介電常數小於約2.5的極低k(extreme low-k,ELK)介電質材料所製成。在一些實施方式中，極低k介電質材料包括碳摻雜的矽氧化物、非晶態的氟化碳、聚對二甲苯(parylene)、雙苯並環丁烯(bis-benzocyclobutenes,BCB)、聚四氟乙烯(PTFE)(特氟龍)、或矽氧碳化物聚合物(SiOC)。在一些實施方式中，極低k介電質材料包括現有的介電質材料的多孔版本，例如氫倍半矽氧烷(hydrogen silsesquioxane,HSQ)、多孔的甲基倍半矽氧烷(methyl silsesquioxane,MSQ)、多孔的聚芳醚(polyarylether，PAE)、多孔的SiLK、或多孔的矽氧化物(SiO₂)。在晶圓上形成金屬間介電質層104可以經由任何合適的方法，例如旋塗、化學氣相沉積(CVD)、電漿促進化學氣相沉積(PECVD)、或類似者。

多個金屬線102的形成包括使用合適的光微影和蝕刻技術在金屬間介電質層104內形成多個溝槽，將一或多個金屬層沉積到在金屬間介電質層104內的多個溝槽中，以及移除在金屬間介電質層104內的溝槽外部的一或多個金屬層的多餘材料。在金屬間介電質層104內的一或多個金屬層的剩餘材料用來作為多個金屬線102。金屬線102包括合適的金屬，例如銅、鋁、鎢、其組合、或類似者，並且可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、其他合適的沉積技術、或其組合來形成。在一些實施方式中，金屬線102可進一步包含一或多個阻障層/黏附層(未示出)，以保護金屬間介電質層104免受金屬擴散(例如，銅擴散)和金屬毒化。一或多個阻障層/黏附層可包含鈦、鈦氮化物(TiN)、鉭、鉭氮化物(TaN)、或類似者，並且可使用物理氣相沉積、化學氣相沉積、原子層沉積、其組合、或類似者來形成。

在金屬間介電質層104內形成多個金屬線102之後，經由使用合適的沉積技術，例如物理氣相沉積、化學氣相沉積、原子層沉積、類似者、或其組合，在多個金屬線102和金屬間介電質層104上方形成蝕刻停止層106。蝕刻停止層106跨越嵌入式記憶體區域MR和邏輯區域LR。蝕刻停止層106由與上覆的介電層108不同的材料所製成。因此，蝕刻停止層106和介電層108具有不同的蝕刻選擇性質，這允許在後續的蝕刻製程中以比起將蝕刻停止層106蝕刻更快的蝕刻速率來將介電層108蝕刻。蝕刻停止層106因此可以減緩甚至停止蝕刻介電層108的蝕刻製程，使得蝕刻終點的確定經由蝕刻停止層106而變得更加明確。在一些實施方式中，蝕刻停止層106由氮摻雜的碳化物(oxygen-doped carbide,NDC)所製成，但也可以使用其它合適的材料，例如氧摻雜的碳化物(oxygen-doped carbide，ODC)、氫和氮摻雜的碳化物(hydrogen and nitrogen doped carbide,HNDC)、矽碳化物(SiC)。

在將蝕刻停止層106沉積在金屬線102和金屬間介電質層104上方之後，在蝕刻停止層106上方形成介電層108。在一些實施方式中，介電層108包括材料，例如四乙基正矽酸鹽(tetraethylorthosilicate,TEOS)氧化物、未摻雜的矽酸鹽玻璃、或摻雜的矽氧化物其例如硼磷矽酸鹽玻璃(BPSG)、熔融的矽酸鹽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、硼摻雜的矽酸鹽玻璃(BSG)、和/或具有與蝕刻停止層106不同的蝕刻選擇性的其他合適的介電質材料。沉積介電層108可經由化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適的沉積技術。

如在第2圖的截面視圖中所示，將阻障層110和底部電極通孔(bottom electrode via,BEVA)112形成為延伸穿過介電層108和蝕刻停止層106。在一些實施方式中，阻障層110和底部電極通孔112的形成包括：進行圖案化介電層108和蝕刻停止層106以在嵌入式記憶體區域MR之內形成多個通孔開口O1，延伸穿過介電層108和蝕刻停止層106以暴露相應的多個金屬線102，共形地沉積襯在多個通孔開口O1的多個側壁和多個底表面上的阻障材料，沉積過度填充多個通孔開口O1的底部電極通孔材料，隨後執行化學機械研磨(CMP)製程，以移除在多個通孔開口O1外部的過量的底部電極通孔材料和過量的阻障材料，同時將阻障材料留在多個通孔開口O1中，以用作襯在相應的多個通孔開口O1上的阻障層110，並將底部電極通孔材料留在多個通孔開口O1中，以作為被阻障層110橫向地包圍的多個底部電極通孔112。在一些實施方式中，在沉積底部電極通孔材料之前，可選地執行各向異性蝕刻製程以移除阻障材料的多個橫向部分(或多個水平部分)，同時在通孔開口O1中留下多個傾斜部分(或多個垂直部分，如果通孔開口O1具有垂直的側壁)。在那樣的情況下，將底部電極通孔材料直接地沉積在金屬線102上，因此多個底部電極通孔112分別地與多個金屬線102接觸。

在一些實施方式中，底部電極通孔112由鉑(Pt)、釘(Ru)、鎢(W)、鋁(Al)、銅(Cu)、類似者、或其組合所製成。在一些實施方式中，阻障層110包括鉭(Ta)、鈦(Ti)、鉭氮化物(TaN)、或鈦氮化物(TiN)，其防止底部電極通孔材料擴散到周圍的介電層108和蝕刻停止層106 內。沉積阻障材料和底部電極通孔材料可以使用化學氣相沉積、物理氣相沉積、原子層沉積、類似者、或其組合。在一些實施方式中，蝕刻通孔開口O1經由使用一蝕刻劑，此蝕刻劑以比起將蝕刻停止層106蝕刻更快的蝕刻速率來將介電層108蝕刻。以這種方式，用於形成多個通孔開口O1的蝕刻製程可以被蝕刻停止層106減慢，這繼而防止金屬線102被這個蝕刻製程損壞。例如，如果介電層108由矽氧化物所製成並且蝕刻停止層106由氮摻雜的碳化物所製成，則蝕刻劑包括氫氟酸或類似者。

如在第3A圖的截面視圖中所繪示，在阻障層110和底部電極通孔112在通孔開口O1內形成之後，經由使用合適的沉積技術，例如物理氣相沉積、化學氣相沉積、原子層沉積、類似者、或其組合，形成底部電極(bottom electrode,BE)層114其延伸跨過介電層108、阻障層110、和底部電極通孔112。底部電極層114跨越嵌入式記憶體區域MR和邏輯區域LR。底部電極層114可以是單層的結構或多層的結構。在一些實施方式中，底部電極層114包括導電性氮化物，此導電性氮化物具有適合於隨後形成的磁性穿隧接面堆疊的操作的磁性質。例如，底部電極層114的導電性氮化物材料不影響隨後形成的磁性穿隧接面堆疊的被釘扎層的釘扎磁性極化。在一些實施方式中，底部電極層114由TaN、TiN、或其組合所製成。執行底部電極層114的形成可示例性地使用化學氣相沉積、物理氣相沉積、原子層沉積、類似者、或其組合。在一些實施方式中，底部電極通孔112由與底部電極層114的電性和磁性質相匹配的材料所製成。例如，當底部電極層114由TaN、TiN、或其組合所製成，底部電極通孔112可以由TiN所製成。

如在第3A圖的截面視圖中所繪示，在形成底部電極層114之後，將磁性穿隧接面(MTJ)層116形成在底部電極層114上方並且跨越嵌入式記憶體區域MR和邏輯區域LR。磁性穿隧接面層116包括在底部電極層114上方依序形成的下部磁性層118、穿隧阻障層120、和上部磁性層122。下部磁性層118、穿隧阻障層120、和上部磁性層122共同地形成磁性穿隧接面(MTJ)，並且因此在本揭示內容的一些實施方式中稱為磁性穿隧接面層116。

在一些實施方式中，下部磁性層118是多層的結構，其包括在底部電極層114上方的反鐵磁材料(anti-ferromagnetic material,AFM)層、以及在反鐵磁材料層上方的鐵磁被釘扎層。在反鐵磁材料(AFM)層中，原子(或分子)的磁力矩以規則的模式與相鄰的多個原子(或多個分子)的磁力矩以相反的方向對準。反鐵磁材料層的淨磁力矩為零。在某些實施方式中，反鐵磁材料層包括鉑錳(PtMn)。在一些實施方式中，反鐵磁材料層包括銥錳(IrMn)、銠錳(RhMn)、或鐵錳(FeMn)。反鐵磁材料層的示例性形成方法包括濺射、物理氣相沉積、原子層沉積、或類似者。

在下部磁性層118內的鐵磁被釘扎層形成永久磁體，並與磁體表現出強烈的相互作用。鐵磁被釘扎層的磁力矩的方向可以被反鐵磁材料(AFM)層所釘扎，並且在由磁性穿隧接面層116製造的所得磁性穿隧接面堆疊的操作期間(例如在所得的磁阻式隨機存取記憶體單元的寫入操作期間)，此方向不改變。在某些實施方式中，鐵磁被釘扎層包括鈷-鐵-硼(CoFeB)。在一些實施方式中，鐵磁被釘扎層包括CoFeTa、NiFe、Co、CoFe、CoPt、或者Ni、Co、和Fe的合金。鐵磁被釘扎層的示例性形成方法包括濺射、物理氣相沉積、或原子層沉積。在一些實施方式中，鐵磁被釘扎層包括多層的結構。

在下部磁性層118上方形成穿隧阻障層120。穿隧阻障層120也可以稱為穿隧層(tunneling layer)，其足夠薄，使得當將偏置電壓施加到由磁性穿隧接面層116製造的所得的磁性穿隧接面堆疊時，電子能夠穿隧通過穿隧阻障層。在某些實施方式中，穿隧阻障層120包括鎂氧化物(MgO)、鋁氧化物(Al₂O₃)、鋁氮化物(AlN)、鋁氧氮化物(AlON)、鉿氧化物(HfO₂)、或鋯氧化物(ZrO₂)。穿隧阻障層120的示例性形成方法包括濺射、物理氣相沉積、原子層沉積、或類似者。

在穿隧阻障層120上方形成上部磁性層122。在一些實施方式中，上部磁性層122是鐵磁自由層。更具體而言，因為在上部磁性層122內沒有反鐵磁材料，所以上部磁性層122的磁力矩的方向沒有被釘扎。因此，這個層的磁性取向是可調節的，因而這個層稱為自由層。在一些實施方式中，上部磁性層122的磁力矩的方向與在下部磁性層118內的鐵磁被釘扎層的磁力矩的被釘扎的方向平行或反向平行地自由旋轉。上部磁性層122可包括一鐵磁材料其類似於在第一磁性層151內的鐵磁被釘扎層內的材料。由於上部磁性層122沒有反鐵磁材料，而下部磁性層118內有反鐵磁材料，所以下部磁性層118和上部磁性層122具有不同的材料。在某些實施方式中，上部磁性層122包括鈷、鎳、鐵、或硼。上部磁性層122的示例性形成方法包括濺射、物理氣相沉積、原子層沉積、或類似者。雖然在所描繪的實施方式中，鐵磁自由層122是在磁性穿隧接面層116內的最頂層，但是在一些其他的實施方式中，磁性穿隧接面層116還包括在自由層122上方的附加的MgO層，以及在附加的MgO層上方的覆蓋層(例如，TaN或TiN)。

在形成磁性穿隧接面層116之後，在磁性穿隧接面層116上方形成頂部電極層124。如在第3A圖的截面視圖中所繪示，頂部電極層124也跨越嵌入式記憶體區域MR和邏輯區域LR二者。頂部電極層124包括導電性材料。在一些實施方式中，就組成分而言，頂部電極層124類似於底部電極層114。在一些實施方式中，頂部電極層124包含鈦(Ti)、鉭(Ta)、鉑(Pt)、釕(Ru)、鎢(W)、鋁(Al)、銅(Cu)、類似者、或其組合。頂部電極層124的示例性形成方法包括濺射、物理氣相沉積、原子層沉積、或類似者。

接下來，在頂部電極層124上方形成硬遮罩層126。在一些實施方式中，硬遮罩層126由介電質材料所形成。例如，硬遮罩層126可以是矽碳化物(SiC)、矽氧氮化物(SiON)、矽氮化物(SiN)、二氧化矽(SiO₂)、類似者、和/或其組合。形成硬遮罩層126可經由任何合適的沉積技術，例如化學氣相沉積、原子層沉積、物理氣相沉積、類似者、和/或其組合。

第3A圖的截面視圖也繪示了在硬遮罩層126上方的圖案化的遮罩層Ma1的形成。圖案化的遮罩層Ma1可包含有機材料，例如光阻劑材料，並且可使用旋塗製程來形成，隨後使用合適的微影技術來進行圖案化光阻劑材料，以形成延伸穿過圖案化的遮罩層Ma1的複數個孔洞O2，導致複數個圖案化的遮罩P1與相應的多個底部電極通孔112垂直地重疊。例如，將光阻劑材料照射(曝光)並且顯影，以移除光阻劑材料的多個部分。更詳細地說，可將光罩(未示出)放置在光阻劑材料上方，然後將光阻劑材料暴露於輻射束，此輻射束可以是紫外線(UV)或準分子雷射，例如氟化氪(KrF)準分子雷射、或氟化氬(ArF)準分子雷射。執行光阻劑材料的曝光可例如使用浸沒式微影工具或極紫外光(EUV)工具，以增加分辨率並減小最小可實現的節距。可執行烘烤或固化操作以硬化曝光的光阻劑材料，並且可使用顯影劑來移除光阻劑材料的曝光部分或未曝光部分，這取決於是使用正性阻劑還是負性阻劑。因此，如在第3A圖中所繪示的由多個開口O2所分隔的多個圖案化的遮罩P1形成在圖案化的光阻劑層Ma1中。形成圖案化的遮罩P1的步驟可以互換地稱為在磁阻式隨機存取記憶體製造中的第一光微影製程。

參照第3A圖，提供了根據一些實施方式的如在第3A圖中所示的剖面線3B-3B所指示的第3A圖的嵌入式記憶體區域MR的俯視圖。第3B圖的俯視圖對應於使用成像工具(例如，掃描式電子顯微鏡、穿透式電子顯微鏡、或類似者)沿著在第3A圖中所示的剖面線3B-3B所拍攝的影像。在一些實施方式中，當從上方觀察時，多個圖案化的遮罩P1各者都具有直徑D1的基本上圓形的圖案(例如，圓形/橢圓形圖案)。

在形成圖案化的遮罩層Ma1之後，在硬遮罩層126和頂部電極層124上執行圖案化製程，以將多個圖案化的遮罩P1的圖案轉移到在下方的硬遮罩層126和頂部電極層124，導致多個圖案化的硬遮罩126’、和在各自的多個圖案化的硬遮罩126’之下的多個圖案化的頂部電極124’，如在第4A圖和第4B圖中所繪示。這個步驟可以互換地稱為頂部電極圖案化製程。根據本揭示內容的一些實施方式，第4A圖是在完成了頂部電極圖案化製程之後的積體電路結構100的截面視圖，並且第4B圖是如在第4A圖中所示的剖面線4B-4B所指示的第4A圖的嵌入式記憶體區域MR的俯視圖。

在一些實施方式中，頂部電極圖案化製程包含一或多個蝕刻製程，其中使用圖案化的遮罩層Ma1作為蝕刻遮罩。一或多個蝕刻製程可包括濕式蝕刻製程、各向異性乾式蝕刻製程、或其組合，並且可使用一或多種蝕刻劑，所述蝕刻劑以比起蝕刻圖案化的遮罩層Ma1更快的蝕刻速率來蝕刻硬遮罩層126和頂部電極層124。例如，將硬遮罩層126和頂部電極層124圖案化可使用乾式蝕刻製程，其可能使用含氯的氣體(例如，Cl₂、CHCl₃、CCl₄、和/或BCl₃)、其他合適的氣體、和/或電漿、和/或其組合。乾式蝕刻製程可包括例如，反應性離子蝕刻(RIE)、感應耦合電漿(inductively coupled plasma,ICP)蝕刻、變壓器耦合電漿(transformer coupled plasma，TCP)蝕刻、電子回旋共振(electron cyclotron resonance,ECR)蝕刻、類似者、或其組合。圖案化製程可包括多步驟蝕刻，以獲得蝕刻選擇性、靈活性、和所期望的蝕刻輪廓。選擇蝕刻劑和蝕刻條件，以選擇性地蝕刻硬遮罩層126和頂部電極層124，而基本上不蝕刻上部磁性層122(亦即，鐵磁自由層)。因此，上部磁性層122作為蝕刻停止層，以放寬蝕刻製程限制、並改善在進行圖案化頂部電極層124的步驟中的蝕刻製程窗口。

在完成了頂部電極圖案化製程之後，移除圖案化的遮罩層Ma1，例如，使用電漿灰化製程。在一些實施方式中，執行電漿灰化製程，使得光阻劑遮罩Ma1的溫度升高，直到光阻劑遮罩Ma1經歷熱分解並且可被移除。然而，可使用任何其他合適的製程，例如濕式剝離。

因為將硬遮罩層126和頂部電極層124圖案化使用遮罩層Ma1作為蝕刻遮罩，而多個圖案化的硬遮罩126’和多個圖案化的頂部電極124’承襲了多個圖案化的遮罩P1的圖案(在第3A圖和第3B圖中所繪示)，並且因此從第4B圖的俯視圖，如果多個圖案化的遮罩P1具有圓形/橢圓形俯視輪廓，則多個圖案化的硬遮罩126’和多個圖案化的頂部電極124’各者具有圓形/橢圓形圖案。此外，在一些實施方式中，由於乾式蝕刻製程的性質，多個頂部電極124’可具有錐形側壁，如在第4A圖的截面視圖中所繪示。更具體而言，頂部電極124’在頂部電極124’的最底部位置處具有最大直徑，並且此最大直徑大於硬遮罩126’的最大直徑。在那種情況下，當從上方觀察時，頂部電極124’形成比硬遮罩126’更大的圓形/橢圓形圖案，並且更具體而言，頂部電極124’和硬遮罩126’可形成同心的多個圓形/橢圓形，如在第4B圖中的俯視圖中所繪示。

在完成了頂部電極圖案化製程之後，另一個圖案化製程在磁性穿隧接面層116上開始，以將多個頂部電極124’的圖案轉移到磁性穿隧接面層116，導致在相應的多個頂部電極124’之下的多個圖案化的磁性穿隧接面堆疊(可互換地稱為磁性穿隧接面結構)116’，如在5A圖和第5B圖中所繪示。這個圖案化步驟可以互換地稱為磁性穿隧接面圖案化製程。根據本揭示內容的一些實施方式，第5A圖是在完成了磁性穿隧接面圖案化製程之後的積體電路結構100的截面視圖，並且第5B圖是如在第5A圖中所示的剖面線5B-5B所指示的第5A圖的嵌入式記憶體區域 MR的俯視圖。

在一些實施方式中，磁性穿隧接面圖案化製程包含一或多個蝕刻製程，其中使用多個圖案化的硬遮罩126’(在第4A圖和在第4B圖中所繪示)和/或頂部電極124’作為蝕刻遮罩。一或多個蝕刻製程可包括濕式蝕刻製程、各向異性乾式蝕刻製程、或其組合，並且可使用一或多種蝕刻劑，所述蝕刻劑以比起蝕刻多個圖案化的硬遮罩126’更快的蝕刻速率來蝕刻磁性穿隧接面層116。例如，蝕刻磁性穿隧接面層116可使用烷醇，例如甲醇(CH₃OH)、乙醇、和丁醇，或者碳氧化物與含氨的化合物組合(例如CO+NH₃)。乾式蝕刻製程可包括例如反應性離子蝕刻、感應耦合電漿蝕刻、變壓器耦合電漿蝕刻、電子回旋共振蝕刻、類似者、或其組合。圖案化製程可包括多重蝕刻步驟，以獲得蝕刻選擇性、靈活性、和所期望的蝕刻輪廓。選擇蝕刻劑和蝕刻條件，以選擇性地蝕刻上部磁性層122、穿隧阻障層120、和下部磁性層118，而基本上不蝕刻底部電極層114。因此，底部電極層114可作為蝕刻停止層，以放寬蝕刻製程限制並且改善進行圖案化磁性穿隧接面層116的步驟中的蝕刻製程窗口。

在一些實施方式中，硬遮罩126’在磁性穿隧接面圖案化製程期間被消耗，並且因此頂部電極124’的頂表面可能在完成磁性穿隧接面圖案化製程之前被暴露。在那種情況下，蝕刻頂部電極124’可經由磁性穿隧接面圖案化製程刻，導致蝕刻的頂部電極124’具有弧形(round)頂表面，如在第5A圖的截面視圖中所繪示。然而，因為頂部電極124’在磁性穿隧接面圖案化製程的初始階段中被硬遮罩126’覆蓋，所以經由使用硬遮罩126’仍然可以防止頂部電極124’的高度過度降低。

因為將磁性穿隧接面層116圖案化使用頂部電極124’作為蝕刻遮罩，所以在磁性穿隧接面堆疊116’各者中的圖案化的上部磁性層122’、圖案化的穿隧阻障層120’、和圖案化的下部磁性層118’承襲了頂部電極124’的圖案，因此從第5B圖的俯視圖來看，如果頂部電極124’具有圓形/橢圓形俯視輪廓，則圖案化的磁性穿隧接面堆疊116’各者具有圓形/橢圓形圖案。此外，在一些實施方式中，由於乾式蝕刻製程的性質，磁性穿隧接面堆疊116’可具有如在第5A圖的截面視圖中所繪示的錐形側壁。在磁性穿隧接面堆疊116’中，下部磁性層118’、穿隧阻障層120’、和上部磁性層122’可具有錐形側壁。更具體地，下部磁性層118’的寬度(或直徑，如果其具有圓形的俯視輪廓)隨著距底部電極層114的距離增加而減小，穿隧阻障層120’的寬度(或直徑，如果其具有圓形的俯視輪廓)隨著距下部磁性層118’的距離增加而減小，並且上部磁性層122’的寬度(或直徑，如果其具有圓形的俯視輪廓)隨著距穿隧阻障層120’的距離增加而減小。此外，下部磁性層118’的最大寬度大於穿隧阻障層120’的最大寬度，並且穿隧阻障層120’的最大寬度大於上部磁性層122’的最大寬度。結果，當在如第5B圖中所繪示的俯視圖中觀察時，上部磁性層122’可形成比頂部電極124’更大的圓形/橢圓形圖案，穿隧阻障層120’可形成比上部磁性層122’更大的圓形/橢圓形圖案，並且下部磁性層118’可形成比穿隧阻障層120’更大的圓形/橢圓形圖案。在一些實施方式中，頂部電極124’、上部磁性層122’、穿隧阻障層120’、和下部磁性層118’可形成同心的多個圓形/橢圓形，如在第5B圖中的俯視圖所繪示。

一旦已完成磁性穿隧接面圖案化製程，在頂部電極124’的弧形頂表面、和在頂部電極124’和磁性穿隧接面堆疊116’的錐形側壁上方、以及在底部電極層114的頂表面上方形成間隔物層128。所得的結構如在第6圖中所繪示。間隔物層128跨越嵌入式記憶體區域MR和邏輯區域LR二者。在一些實施方式中，間隔物層128可包括SiN，但是在其他的實施方式中間隔物層128可包括SiC、SiON、矽氧碳化物(SiOC)、類似者、和/或其組合。形成間隔物層128可使用化學氣相沉積、物理氣相沉積、原子層沉積、類似者、和/或其組合。間隔物層128可形成為基本上共形的層，因此在頂部電極124’和磁性穿隧接面堆疊116’的錐形側壁上的間隔物層128的多個斜的部分的厚度t1接近於間隔物層128的多個水平部分的厚度t2。例如，厚度t1和t2的差異可小於厚度t2的約20百分比。

接下來，在間隔物層128上執行蝕刻製程，以從底部電極層114移除多個水平部分，並且還從多個頂部電極124’的多個弧形頂表面移除多個彎曲部分，同時在多個頂部電極124’和多個磁性穿隧接面堆疊116’的多個錐形側壁上留下間隔物層128的多個部分，以作為多個側壁間隔物128’，如在第7A圖和第7B圖中所繪示。這個步驟可以互換地稱為自對準的間隔物(self-aligned spacer,SPA)蝕刻製程，因為所得到的多個側壁間隔物128’可以形成為與多個磁性穿隧接面堆疊116’和多個頂部電極124’自對準，而無需額外的光微影製程。根據本揭示內容的一些實施方式，第7A圖是完成了自對準的間隔物蝕刻製程之後的積體電路結構100的截面視圖，而第7B圖是如在第7A圖中所示的剖面線7B-7B所指示的第7A圖的嵌入式記憶體區域MR的俯視圖。

在一些實施方式中，自對準的間隔物蝕刻製程可包括各向異性乾式蝕刻製程，此製程蝕刻了設置在頂部電極124’的頂表面和底部電極層114的頂表面上方的間隔物層128，但是由於自對準的間隔物蝕刻製程的受控的各向異性，因此基本上不蝕刻側壁間隔物128’。自對準的間隔物蝕刻製程也可包括選擇性各向異性乾式蝕刻製程，此製程以比起蝕刻頂部電極124’和底部電極層114更快的蝕刻速率來蝕刻間隔物層128。作為實施例而非限制，自對準的間隔物蝕刻製程包括使用氟基化學物質的電漿乾式蝕刻製程，氟基化學物質例如CF₄、SF₆、CH₂F₂、CHF₃、和/或C₂F₆、和其他合適的氣體。

如在第7A圖和第7B圖中所繪示，在底部電極層114被穿破之前，自對準的間隔物蝕刻製程停止。更具體而言，在完成了自對準的間隔物蝕刻製程之後，底部電極層114仍然基本上是完整的。假如自對準的間隔物蝕刻繼續蝕刻在底部電極層114內的金屬材料，直到將底部電極層114圖案化，自對準的間隔物蝕刻也會蝕刻頂部電極124’，導致頂部電極124’的高度過度降低。相對而言，因為自對準的間隔物蝕刻不會繼續蝕刻底部電極層114的金屬材料，所以自對準的間隔物蝕刻製程會導致在頂部電極124’上沒有蝕刻量或蝕刻量可忽略，這繼而減輕或防止經由自對準的間隔物蝕刻製程所導致的頂部電極124’的高度降低。結果，在自對準的間隔物蝕刻之後，頂部電極124’的弧形頂表面可保持基本上完整。

因為多個側壁間隔物128’與多個頂部電極124’的側壁和個磁性穿隧接面堆疊116’的側壁自對準，所以多個側壁間隔物128’各者是單個連續的環狀(即，環形的)塗層，當從在第7B圖中所繪示的俯視圖觀察時，此塗層具有圓形/橢圓形外表面。

在已完成自對準的間隔物圖案化製程之後，形成另一個蝕刻停止層130作為毯覆層，以覆蓋在第7A圖至第7B圖中所示的結構。所得到的結構如在第8圖中所繪示。蝕刻停止層130跨越嵌入式記憶體區域MR和邏輯區域LR。在一些實施方式中，蝕刻停止層130由含鋁的介電質材料所形成，例如鋁氮化物(AlN)、鋁氧化物(AlO_x)、鋁氧氮化物、其他含鋁的介電質材料、或其組合。蝕刻停止層130可形成為基本上保形的層其各處都具有均勻的厚度。蝕刻停止層130可用於保護頂部電極124’免受用於形成金屬線的後續的溝槽蝕刻製程的影響，這繼而減輕或防止頂部電極124’的高度降低。假如蝕刻停止層130過厚，則介於相鄰的多個磁性穿隧接面堆疊116’之間的間隙可能太小而無法被填充，從而導致形成金屬間介電質層的後續的沉積製程的挑戰增加。假如蝕刻停止層130過薄，則後續的溝槽蝕刻製程可能導致不滿意的高度降低，這繼而會導致用於金屬線在頂部電極上著陸的收緊的著陸窗口。

在已形成蝕刻停止層130之後，在蝕刻停止層130上方形成圖案化的遮罩層Ma2，如在第9A圖和第9B圖中所繪示。這個步驟可以互換地稱為在磁阻式隨機存取記憶體製造中的第二光微影製程。根據本揭示內容的一些實施方式，第9A圖是在完成了第二光微影製程之後的積體電路結構100的截面視圖，並且第9B圖是如在第9A圖中所示的剖面線9B-9B所指示的第9A圖的嵌入式記憶體區域MR的俯視圖。

圖案化的遮罩層Ma2可包含有機材料，例如光阻劑材料，並且可使用旋塗製程而形成，隨後使用合適的微影技術進行圖案化光阻劑材料，以形成延伸穿過圖案化的遮罩層Ma2的複數個孔洞O3，導致複數個圖案化的遮罩P2包覆在相應的多個頂部電極124’和相應的多個磁性穿隧接面堆疊116’周圍。例如，將光阻劑材料照射(曝光)和顯影，以移除光阻劑材料的多個部分。更詳細而言，可將光罩(未示出)放置在光阻劑材料上方，然後將光阻劑材料暴露於輻射束，此輻射束可以是紫外線(UV)或準分子雷射，例如氟化氪(KrF)準分子雷射或氟化氬(ArF)準分子雷射。執行光阻劑材料的曝光可例如使用浸沒式微影工具或極紫外光(EUV)工具，以增加分辨率並減小最小可實現的節距。可執行烘烤或固化操作以硬化曝光的光阻劑材料，並且可使用顯影劑以移除光阻劑材料的曝光部分或未曝光部分，這取決是使用正性阻劑或是負性阻劑。因此，如在第9A圖中所繪示的由多個開口O3所分隔的多個圖案化的遮罩P2形成在圖案化的光阻劑層Ma2中。如在第9B圖中的俯視圖所繪示，多個圖案化的遮罩P2各者具有直徑D2的圓形/橢圓形圖案。圖案化的遮罩P2的直徑D2大於如在第3A圖和第3B圖中所繪示的圖案化的遮罩P1的直徑D1。這是因為，在第3A圖和第3B圖的階段時所執行的第一光微影製程是為了定義多個頂部電極，而在第9A圖和第9B圖的階段時所執行的第二光微影製程是為了提供覆蓋多個頂部電極的多個遮罩。作為實施例而非限制，圖案化的遮罩P2的直徑D2大於圖案化的遮罩P1的直徑D1。

在形成圖案化的遮罩層Ma2之後，在蝕刻停止層130和底部電極層114上執行圖案化製程，以將多個圖案化的遮罩P2的圖案轉移到在下方的蝕刻停止層130和底部電極層114，導致在相應的圖案化的蝕刻停止層130’下方的圖案化的蝕刻停止層130’和多個圖案化的底部電極114’，如在第10A圖和第10B圖中所繪示。這個步驟可以互換地稱為底部電極圖案化製程。根據本揭示內容的一些實施方式，第10A圖是在完成了底部電極圖案化製程之後的積體電路結構100的截面視圖，並且第10B圖是如在第10A圖中所示的剖面線10B-10B所指示的第10A圖的嵌入式記憶體區域MR的俯視圖。

在一些實施方式中，底部電極圖案化製程包含一或多個蝕刻製程，其中使用圖案化的遮罩層Ma2作為蝕刻遮罩。一或多個蝕刻製程可包括濕式蝕刻製程、各向異性乾式蝕刻製程、或其組合，並且可使用一或多種蝕刻劑，所述蝕刻劑以比起將圖案化的遮罩層Ma2蝕刻更快的蝕刻速率來將蝕刻停止層130和底部電極層114蝕刻。例如，將蝕刻停止層130和底部電極層114圖案化可使用乾式蝕刻製程，此乾式蝕刻製程可使用含氯的氣體(例如Cl₂、CHCl₃、CCl₄、和/或BCl₃)、其他合適的氣體和/或電漿、和/或其組合。乾式蝕刻製程可包括例如反應性離子蝕刻、感應耦合電漿蝕刻、變壓器耦合電漿蝕刻、電子回旋共振蝕刻、類似者、或其組合。底部電極圖案化製程可包括多步驟蝕刻，以獲得蝕刻選擇性、靈活性、和所期望的蝕刻輪廓。選擇蝕刻劑和蝕刻條件，以選擇性地蝕刻蝕刻停止層130和底部電極層114，而基本上不蝕刻介電層108。因此，介電層108作為蝕刻停止層，以放寬蝕刻製程限制，並在進行圖案化底部電極層114的步驟中改善蝕刻製程窗口。

在一些實施方式中，底部電極圖案化製程使用與頂部電極圖案化製程相同的蝕刻劑。例如，底部電極圖案化製程和頂部電極圖案化製程都使用基於氯的蝕刻劑，例如含氯的氣體(例如，Cl₂、CHCl₃、CCl_4、和/或BCl₃)、和/或電漿。此外，因為底部電極圖案化製程和頂部電極圖案化製程都涉及光微影製程，以定義目標幾何形狀，所以多個磁性穿隧接面單元的製造可以互換地稱為雙重磁性穿隧接面單元圖案化方法。

在一些實施方式中，底部電極圖案化製程可輕微地蝕刻介電層108，導致在介電層108中的凹陷區域R。因此，介電層108具有台階狀的頂表面，其較高的台階與底部電極114’接觸，並且較低的台階與底部電極114’分隔，其中較低的台階還跨越邏輯區域LR。換句話說，介電層108在邏輯區域之內的厚度小於在底部電極114’之下的厚度。在嵌入式記憶體區域MR中，底部電極通孔112、在底部電極通孔112上方的底部電極114’、在底部電極114’上方的磁性穿隧接面堆疊116’、以及在磁性穿隧接面堆疊116’上方的頂部電極124”組合在一起稱為磁阻式隨機存取記憶體單元。為了簡潔和清楚起見，在第10A圖和第10B圖的多個實施方式中繪示了兩個磁阻式隨機存取記憶體單元。在一些其他的實施方式中，當從上方觀察時，積體電路包括多於兩個的磁阻式隨機存取記憶體單元，排列為多個列和多個行。

在完成了底部電極圖案化製程之後，將圖案化的遮罩層Ma2移除，例如，使用電漿灰化製程。在一些實施方式中，執行電漿灰化製程，使得光阻劑遮罩Ma2的溫度升高，直到光阻劑遮罩Ma2經歷熱分解並且可被移除。然而，可使用任何其他合適的製程，例如濕式剝離。

因為使用遮罩層Ma2作為蝕刻遮罩來將蝕刻停止層130和底部電極層114圖案化，所以圖案化的蝕刻停止層130’和圖案化的底部電極114’承襲了多個圖案化的遮罩P2的圖案(如在第9A圖和第9B圖中所繪示)，因此從第10B圖的俯視圖來看，如果圖案化的遮罩P2具有圓形/橢圓形俯視輪廓，則多個圖案化的蝕刻停止層130’和多個圖案化的底部電極114’各者具有圓形/橢圓形圖案。此外，在一些實施方式中，由於乾式蝕刻製程的性質，底部電極114’可具有錐形側壁，如在第10A圖的截面視圖中所繪示。類似地，蝕刻停止層130’具有多個錐形邊緣其與底部電極114’的多個各自的錐形側壁對準。更詳細而言，底部電極114’的寬度(或直徑，如果它具有圓形的俯視輪廓)隨著距底部電極通孔112的距離增加而減小。結果，當在如第10B圖中所繪示的俯視圖中觀察時，底部電極114’可形成比蝕刻停止層130’更大的圓形/橢圓形圖案。在一些實施方式中，蝕刻停止層130’和底部電極114’可以形成同心的多個圓形/橢圓形，如在第10B圖的俯視圖中所繪示。在一些實施方式中，側壁間隔物128’形成環狀圖案，底部電極114’形成基本上圓形的圖案其直徑大於由側壁間隔物128’所形成的環狀圖案的外側直徑(outside diameter)。此外，由底部電極114’所形成的基本上圓形的圖案可同心圍繞由側壁間隔物128’所形成的環狀圖案。

在已完成底部電極圖案化製程之後，將另一個金屬間介電質層132沉積跨越嵌入式記憶體區域MR和邏輯區域LR。在第11圖中的截面視圖中繪示了所得的結構。金屬間介電質層132由具有例如低於約4.0或甚至2.0的k值(亦即介電常數)的一或多種低k介電質材料所製成，設置在介於這樣的多個導電特徵之間。在一些實施方式中，金屬間介電質層132可由例如磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、SiO_xC_y、旋塗玻璃、旋塗聚合物、矽氧化物、矽氧氮化物、其組合、或類似者所製成。在一些實施方式中，金屬間介電質層132由具有介電常數小於約2.5的極低k(ELK)介電質材料所製成。在一些實施方式中，極低k介電質材料包括碳摻雜的矽氧化物、非晶態的氟化碳、聚對二甲苯、雙苯並環丁烯(BCB)、聚四氟乙烯(PTFE)(特氟龍)、或矽氧碳化物聚合物(SiOC)。在一些實施方式中，極低k介電質材料包括現有的介電質材料的多孔版本，例如氫倍半矽氧烷(HSQ)、多孔的甲基倍半矽氧烷(MSQ)、多孔的聚芳醚(PAE)、多孔的SiLK、或多孔的矽氧化物(SiO₂)。在一些實施方式中，金屬間介電質層132由與金屬間介電質層104相同的材料所製成。在晶圓上形成金屬間介電質層132可以經由任何合適的方法，例如旋塗、化學氣相沉積、電漿促進化學氣相沉積(PECVD)、或類似者。

接下來，在金屬間介電質層132上執行圖案化製程(例如，包括光微影製程和蝕刻製程)，以在金屬間介電質層132中形成溝槽Tr1，以暴露在記憶體區域MR之內的蝕刻停止層130’，也在邏輯區域LR中的金屬間介電質層132中形成溝槽Tr2，如在第12A圖和第12B圖中所繪示。這個步驟可以互換地稱為溝槽蝕刻製程。根據本揭示內容的一些實施方式，第12A圖是完成了溝槽蝕刻製程之後的積體電路結構100的截面視圖，並且第12B圖是如在第12A圖中所示的剖面線12B-12B所指示的第12A圖的嵌入式記憶體區域MR的俯視圖。

溝槽蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程、或其組合，並且可使用一或多種蝕刻劑，所述蝕刻劑以比起將蝕刻停止層130’蝕刻更快蝕刻速率來將金屬間介電質層132蝕刻。例如，溝槽蝕刻製程是一種乾式蝕刻製程，可使用含氟的氣體(例如CF₄、SF₆、CH₂F₂、CHF₃、C₄F₈、和/或C₂F₆)、其他合適的氣體、和/或電漿、和/或其組合。乾式蝕刻製程可包括例如反應性離子蝕刻、感應耦合電漿蝕刻、變壓器耦合電漿蝕刻、電子回旋共振蝕刻、類似者、或其組合。選擇蝕刻劑和蝕刻條件，以選擇性地將金屬間介電質層132蝕刻，而基本上不將蝕刻停止層130’蝕刻。因此，蝕刻停止層130’用於放寬蝕刻製程限制並且改善在溝槽蝕刻製程中的蝕刻製程窗口。此外，在第12A圖的截面視圖中，頂部電極124’的凸起頂表面允許上覆的蝕刻停止層130’彎曲或膨脹，這也繼而有助於減緩甚至停止溝槽蝕刻製程。

如在第12A圖的截面視圖中所繪示，在邏輯區域LR之內的溝槽Tr2的深度比溝槽Tr1的深度深。這是因為邏輯區域LR沒有蝕刻停止層130’。如在第12B圖的俯視圖中所繪示，當從上方觀察時，多個溝槽Tr1各者具有線性形狀，並且各自延伸跨過多個圓形的蝕刻停止層130’。在一些實施方式中，溝槽Tr1不暴露蝕刻停止層130’的整體。相對的，在完成了溝槽蝕刻製程之後，蝕刻停止層130’的多個部分保持被金屬間介電質層132所覆蓋。在那樣的情況下，當從上方觀察時，蝕刻停止層130’具有從溝槽Tr1的第一襯裡側表面LS1延伸到溝槽Tr1的第二襯裡側表面LS2的上曲線CU1和下曲線CL1。

在完成了溝槽蝕刻製程之後，執行蝕刻製程以穿破在溝槽Tr1底部處的蝕刻停止層130’，導致將頂部電極124”暴露在溝槽Tr1的底部處，如在第13A圖和第13B圖中所繪示。根據本揭示內容的一些實施方式，第13A圖是穿破蝕刻停止層130之後的積體電路結構100的截面視圖，而第13B圖是如在第13A圖中所示的剖面線13B-13B中所指示的第13A圖的嵌入式記憶體區域MR的俯視圖。

穿透蝕刻停止層130’可以經由使用一或多種蝕刻製程，所述蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程、或其組合，並且可使用一或多種蝕刻劑，所述蝕刻劑以比起將金屬間介電質層132蝕刻更快的蝕刻速率來將蝕刻停止層130’蝕刻。例如，穿透蝕刻停止層130’可以經由使用乾式蝕刻製程，此乾式蝕刻製程可使用含氯的氣體(例如，Cl₂、CHCl₃、CCl₄和/或BCl₃)、其他合適的氣體、和/或電漿、和/或其組合。乾式蝕刻製程可包括例如反應性離子蝕刻、感應耦合電漿蝕刻、變壓器耦合電漿蝕刻、電子回旋共振蝕刻、類似者、或其組合。選擇蝕刻劑和蝕刻條件，以選擇性地將蝕刻停止層130’蝕刻，而基本上不將金屬間介電質層132蝕刻。因此，在蝕刻製程期間，金屬間介電質層132保持基本上不變。在一些實施方式中，可稍微地蝕刻頂部電極124”，因此將頂部電極124”的頂表面重塑形狀。例如，頂部電極124”的頂表面可經由這個蝕刻步驟而變平，因此頂部電極124”的所得的頂表面變得不太彎曲。

如在第13B圖的俯視圖所中繪示，當從上方觀察時，多個溝槽Tr1具有線性形狀，並延伸跨過多個相應的頂部電極124”。在一些實施方式中，溝槽Tr1不暴露頂部電極124”的整體。相對地，在穿破蝕刻停止層130’之後，頂部電極124”的多個部分保持被蝕刻停止層130’所覆蓋。在那種情況下，當從上方觀察時，頂部電極124”具有從溝槽Tr1的第一襯裡側表面LS1延伸到溝槽Tr1的第二襯裡側表面LS2的上曲線CU2和下曲線CL2。

在穿破蝕刻停止層130’以暴露頂部電極124”之後，在金屬間介電質層132上執行圖案化製程(例如，包括光微影製程和蝕刻製程)，以在邏輯區域LR之內的金屬間介電質層132中形成通孔開口O4，如在第14圖中所繪示。這個步驟可以互換地稱為通孔蝕刻製程。在通孔蝕刻製程之前，可進行光微影製程以形成圖案化的遮罩層(未示出)，此圖案化的遮罩層暴露溝槽Tr2的底表面的部分區域。在通孔蝕刻製程期間，在嵌入式記憶體區域MR和邏輯區域LR之內的其他多個結構被圖案化的遮罩層覆蓋並且因此受到保護。在完成了通孔蝕刻製程之後，將圖案化的遮罩層移除，經由使用例如灰化。

通孔蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程、或其組合，並且可使用一或多種蝕刻劑，所述蝕刻劑以比起蝕刻圖案化的遮罩層更快的蝕刻速率來蝕刻金屬間介電質層132。例如，通孔蝕刻製程是乾式蝕刻製程，其可使用與溝槽蝕刻製程相同的蝕刻劑，例如含氟的氣體(例如，CF₄、SF₆、CH₂F₂、CHF₃、C₄F₈、和/或C₂F₆)、其他合適的氣體、和/或電漿、和/或其組合。乾式蝕刻製程可包括例如反應性離子蝕刻、感應耦合電漿蝕刻、變壓器耦合電漿蝕刻、電子回旋共振蝕刻、類似者、或其組合。

在完成了通孔蝕刻製程之後，在溝槽Tr1、Tr2中和通孔開口O4中沉積一或多種導電性材料(例如金屬)，隨後進行化學機械研磨製程，以移除在溝槽Tr1、Tr2之外過多的金屬材料，同時在溝槽Tr1、Tr2中留下一些金屬材料作為金屬線134、136，在通孔開口O4中留下一些金屬材料作為金屬通孔138，如在第15A圖和第15B圖中所繪示。根據本揭示內容的一些實施方式，第15A圖是在完成了金屬線和通孔之後的積體電路結構100的截面視圖，第15B圖是如在第15A圖中所示的剖面線15B-15B中所指示的第15A圖的嵌入式記憶體區域MR的俯視圖。

在一些實施方式中，金屬線134、136、和金屬通孔138可包含金屬，諸如銅、鋁、鎢、其組合、或類似者。在一些實施方式中，金屬線134、136、和金屬通孔138可進一步包含一或多個阻障層/黏附層(未示出)，以保護相應的金屬間介電質層132免受金屬擴散(例如，銅擴散)和金屬毒化。一或多個阻障層/黏附層可包含鈦、鈦氮化物、鉭、鉭氮化物、或類似者，並且可使用物理氣相沉積(PVD)、化學氣相沉積、原子層沉積、或類似者而形成。

如在第15A圖中所繪示，在一些實施方式中，頂部電極124”各者具有高度H1，高度H1在從約40奈米(nm)至約50奈米的範圍內。假如高度H1小於約40奈米，用於形成金屬線134的著陸窗口可能被收緊，使得溝槽蝕刻製程(如在第12A圖和第12B圖中所繪示)和蝕刻停止層穿破製程(如在第13A圖和第13B圖中所繪示)可能損壞磁性穿隧接面堆疊116’。假如高度H1大於約50奈米，則嵌入式記憶體區域MR和邏輯區域LR可能具有增加的高度差(例如，高度間隙)，這繼而可能由於加劇的溝槽高度差異而導致對溝槽蝕刻製程的挑戰增加。在一些實施方式中，頂部電極124”各者具有寬度W1，寬度W1在從約40奈米至約60奈米的範圍內。假如頂部電極124”的寬度W1大於約60奈米，則多個頂部電極124”可能被緊密佈置，由於緊密地佈置的多個頂部電極124”所引起的陰影效應，使得磁性穿隧接面圖案化製程(如在第5A圖和第5B圖中所繪示)不會完全地穿破磁性穿隧接面層116。假如頂部電極的寬度W1小於約40奈米，用於形成金屬線134的著陸窗口可被收緊，使得溝槽蝕刻製程(如在第12A圖和第12B圖中所繪示)和蝕刻停止層穿破製程(如在第13A圖和第13B圖中所繪示)可能損壞磁性穿隧接面堆疊116’。

在每個磁阻式隨機存取記憶體單元中，如在第15A圖中所繪示，側壁間隔物128’橫向地圍繞磁性穿隧接面堆疊116’和頂部電極124”，並且側壁間隔物128’具有最外的側壁其從底部電極114’的最外的側壁114s橫向地退縮。此外，介電層108具有台階狀頂表面，此台階狀頂表面具有接觸底部電極114’的底表面的上部台階108t2、在上部台階108t2周圍的下部台階108t1、以及連接下部台階108t1和上部台階108t2的台階突起108t3。側壁間隔物128’的最外的側壁128s也從介電層108的台階突起108t3橫向地退縮，但是底部電極114’的最外的側壁114s與介電層108的台階突起108t3對準。此外，蝕刻停止層130’具有最外的邊緣130s，最外的邊緣130s與底部電極114’的最外的側壁114s(亦即，底部電極114’的邊緣)、以及介電層108的台階突起108t3對準。此外，蝕刻停止層130’具有沿著底部電極114’的頂表面延伸的下部水平部分130h1、從下部水平部分130h1沿著側壁間隔物128’的最外的側壁128s以鈍角延伸的傾斜部分130i、覆蓋側壁間隔物128’的頂端128t的上部水平部分130h2、以及與頂部電極124”的圓角124r接觸的彎曲部分130c。彎曲部分130c與金屬線134的側壁接觸。金屬線134的底表面134b比側壁間隔物128’的頂端128t高了非零距離d1。

第16圖至第18圖繪示了根據本揭示內容的一些實施方式的在積體電路結構100a的形成中的多個中間階段的多個截面視圖，積體電路結構100a具有嵌入式記憶體區域MR和邏輯區域LR。儘管在第16圖至第18圖中所示的截面視圖是參照一種方法描述的，但理解的是，在第16圖至第18圖中所示的結構不限於此方法，而是可以獨立於此方法。儘管第16圖至第18圖被描述為一系列動作，但理解的是，這些動作不是限制性的，因為在其他的實施方式中動作的順序可以改變，並且所揭示的方法也適用於其他結構。

第16圖繪示了如在第12A圖和第12B圖中所繪示的溝槽蝕刻製程的步驟之後穿破蝕刻停止層130’的一些實施方式。第16圖示出了與第13A圖基本上相同的結果，除了多個頂部電極124’的多個頂表面在穿破蝕刻停止層130’之後仍然保持凸起。這可以經由選擇性蝕刻製程來實現，此選擇性蝕刻製程以比起將頂部電極124’蝕刻更快的蝕刻速率來將蝕刻停止層130’蝕刻。以這種方式，在選擇性蝕刻製程期間，頂部電極124’可以保持基本上完整。凸起的頂部電極輪廓允許在介於頂部電極124’和隨後形成的金屬線之間的增加的接觸面積，這繼而降低了接觸電阻。

在執行選擇性蝕刻製程以穿破蝕刻停止層130’之後，執行通孔蝕刻製程，以在邏輯區域LR之內的金屬間介電質層132中形成通孔開口O4，如在第17圖中所繪示。關於通孔開口O4的形成的細節在之前參照第14圖討論過，因此為了簡潔起見，這裡不再重複。

之後，在溝槽Tr1、Tr2中形成金屬線134、136，並且在通孔開口O4中形成金屬通孔138，經由使用合適的沉積技術，隨後進行化學機械研磨製程。關於金屬線134、136、和金屬通孔138的細節在之前參照第15A圖討論過，因此為了簡潔起見，這裡不再重複。由於凸起的頂部電極輪廓，金屬線134與相應的頂部電極124’形成彎曲的界面，這允許介於金屬線134和頂部電極124’之間的增加的接觸面積，並因此降低了接觸電阻。

第19圖繪示了根據本揭示內容的一些實施方式的積體電路結構200，積體電路結構200包括在嵌入式記憶體區域MR內的多個磁阻式隨機存取記憶體單元201和在邏輯區域LR內的多個邏輯裝置。嵌入式記憶體區域MR可包括一或多個選擇電晶體204其電性連接到磁阻式隨機存取記憶體單元201。邏輯區域LR可包括電路，例如示例性電晶體234，用於處理從在嵌入式記憶體區域MR內的磁阻式隨機存取記憶體單元201所接收的信息。

積體電路結構200包含半導體本體202。半導體本體202可能例如是塊體半導體基板，例如塊體矽基板、或絕緣體上矽(SOI)基板。將一或多個選擇電晶體204佈置在嵌入式記憶體區域MR內的半導體本體202之內，並且將一或多個邏輯電晶體234佈置在邏輯區域LR內的半導體本體202之內。在一些實施方式中，一或多個選擇電晶體204設置在介於多個淺溝槽隔離區域(shallow trench isolation,STI)之間，並且一或多個邏輯電晶體234也設置在介於多個淺溝槽隔離區域之間。

在一些實施方式中，一或多個選擇電晶體204可包含MOSFET(金屬氧化物矽場效電晶體)裝置。在這樣的實施方式中，一或多個選擇電晶體204分別地包含經由通道區域207所分隔的源極區域206和汲極區域208。源極區域206包含第一摻雜類型(例如，n型摻質)，通道區域207包含不同於第一摻雜類型的第二摻雜類型(例如，p型摻質)，並且汲極區域208包含第一摻雜類型。在一些實施方式中，第一摻雜類型包含n型摻雜，而在其他實施方式中，第一摻雜類型包含p型摻雜。閘極結構210配置為控制介於源極區域206和汲極區域208之間的電荷載子的流動，閘極結構210包含經由閘極氧化物層209而與通道區域207分隔的閘極電極211，作為實施例。在一些實施方式中，閘極結構210可包含摻雜的多晶矽材料或金屬材料(例如，鎢、鈦氮化物、鋁等)。在一些實施方式中，閘極側壁間隔物212(例如，SiN間隔物)可設置在閘極電極211的相對的多個側上。

類似地，一或多個邏輯電晶體234可包含MOSFET(金屬氧化物矽場效電晶體)裝置。在這樣的實施方式中，一或多個邏輯電晶體234各別地包含經由通道區域237所分隔的源極區域236和汲極區域238。閘極結構240配置為控制介於源極區域236和汲極區域238之間的電荷載子的流動，閘極結構240包含經由閘極氧化物層239而與通道區域237分隔的閘極電極241，作為實施例。在一些實施方式中，閘極結構240可包含摻雜的多晶矽材料或金屬材料(例如，鎢、鈦氮化物、鋁等)。在一些實施方式中，閘極側壁間隔物242(例如，SiN間隔物)可設置在閘極電極241的相對的多個側上。

後段製程(BEOL)金屬堆疊設置在半導體本體202上方。後段製程金屬堆疊包含金屬接觸件V1，金屬接觸件V1配置為將源極區域206連接到充當源極線的金屬線M1。後段製程金屬堆疊還包含複數個金屬互連件(例如，水平的互連件和垂直的互連件)，金屬互連件配置為將汲極區域208連接到一或多個磁阻式隨機存取記憶體單元201。在一些實施方式中，複數個金屬互連件可包含在層間介電質(ILD)層220_0之內垂直地延伸的一或多個金屬接觸件V1，並且複數個金屬互連件配置為將汲極區域208電性耦合到在金屬間介電質層220_1之內水平地或橫向地延伸的金屬線M1。複數個金屬互連件可進一步包含在另一個金屬間介電質層220_2之內垂直地延伸的金屬通孔V2，並且複數個金屬互連件配置為將金屬線M1電性耦合到在金屬間介電質層220_2之內水平地或橫向地延伸的金屬線M2。一或多個互連件層(包括堆疊的多個金屬間介電質層、和在多個金屬間介電質層中延伸的多個金屬線和多個通孔)可設置在金屬間介電質層220_2上方。金屬通孔Vx在另一個金屬間介電質層220_x之內垂直地延伸，並且金屬通孔Vx配置為將一或多個互連件層電性耦合到在金屬間介電質層220_x之內水平地或橫向地延伸的金屬線Mx。

一或多個磁阻式隨機存取記憶體單元201設置在另一個金屬間介電質層220_x+1之內，金屬間介電質層220_x+1設置在金屬間介電質層220_x上方。一或多條金屬線Mx+1在金屬間介電質層220_x+1之內水平地或橫向地延伸，並電性耦合到一或多個磁阻式隨機存取記憶體單元201。金屬通孔Vx+1在金屬間介電質層220_x+1之內垂直地延伸並且配置為將金屬線Mx電性耦合到金屬線Mx+1。一或多條金屬線Mx+1可作為位元線，以控制相應的磁阻式隨機存取記憶體單元201。在一些實施方式中，層間介電質層220_0、和金屬間介電質層220_1、220_1至220_x經由蝕刻停止層222_1、222_2至222_x而分隔。在一些實施方式中，層間介電質層220_0、和金屬間介電質層220_1、220_2至220_x由氧化物所形成，並且蝕刻停止層222_1、222_2至222_x由矽氮化物所形成。

第20圖是根據本揭示內容的一些實施方式的繪示形成積體電路結構的方法的流程圖。儘管此方法繪示和/或描述為一系列動作或事件，但是應當理解，此方法不限於所繪示的順序或動作。因此，在一些實施方式中，動作可用不同於所繪示的順序來執行，和/或可同時執行。此外，在一些實施方式中，所繪示的動作或事件可細分為多個動作或事件，這些動作或事件可以在分開的時間執行或者與其他的動作或子動作同時執行。在一些實施方式中，可省略一些所繪示的動作或事件，並且可包括其他未繪示的動作或事件。

在框S101處，在多個底部電極通孔上方形成底部電極層、磁性穿隧接面層、和頂部電極層。第3A圖和第3B圖繪示根據框S101的一些實施方式的截面視圖和俯視圖。

在框S102處，在頂部電極層上方形成第一圖案化的遮罩層。第3A圖和第3B圖也繪示根據框S102的一些實施方式的截面視圖和俯視圖。

在框S103處，將頂部電極層圖案化為多個頂部電極，使用第一圖案化的遮罩層作為蝕刻遮罩。第4A圖和第4B圖繪示根據框S103的一些實施方式的截面視圖和俯視圖。

在框S104處，將磁性穿隧接面層圖案化為多個磁性穿隧接面堆疊，使用多個頂部電極作為蝕刻遮罩。第5A 圖和第5B圖繪示根據框S104的一些實施方式的截面視圖和俯視圖。

在框S105處，在多個頂部電極和多個磁性穿隧接面堆疊上方設置間隔物層。第6圖繪示根據框S105的一些實施方式的截面視圖。

在框S106處，在間隔物層上執行自對準的間隔物蝕刻製程，以形成與多個頂部電極的多個側壁和多個磁性穿隧接面堆疊的多個側壁自對準的多個側壁間隔物。第7A圖和第7B圖繪示了根據框S106的一些實施方式的截面視圖和俯視圖。

在框S107處，在底部電極層被圖案化之前停止自對準的間隔物蝕刻。第7A圖和第7B圖也繪示了根據框S107的一些實施方式的截面視圖和俯視圖。

在框S108處，在多個頂部電極上方形成蝕刻停止層。第8圖繪示根據框S108的一些實施方式的截面視圖。

在框S109處，在多個頂部電極上方形成第二圖案化的遮罩層。第9A圖和第9B圖繪示根據框S109的一些實施方式的截面視圖和俯視圖。

在框S110處，將底部電極層圖案化為多個底部電極，使用第二圖案化的遮罩層作為蝕刻遮罩。第10A圖和第10B圖繪示根據框S110的一些實施方式的截面視圖和俯視圖。

在框S111處，在蝕刻停止層上方形成金屬間介電質層。第11圖繪示根據框S111的一些實施方式的截面視圖。

在框S112處，在金屬間介電質層內蝕刻多個溝槽，直到將蝕刻停止層暴露。第12A圖和第12B圖繪示根據框S112的一些實施方式的截面視圖和俯視圖。

在框S113處，將蝕刻停止層蝕刻，直到將多個頂部電極暴露。第13A圖和第13B圖繪示根據框S113的一些實施方式的截面視圖和俯視圖。第16圖繪示根據框S113的一些其他的實施方式的截面視圖。

在框S114處，在多個溝槽內形成多個金屬線。第15A圖和第15B圖繪示根據框S114的一些實施方式的截面視圖和俯視圖。第18圖繪示根據框S114的一些其他的實施方式的截面視圖。

基於以上的討論，可以看出本揭示內容提供了多個優點。然而，應當理解，其他的實施方式可提供額外的優點，並非所有的優點都必須在此揭示，並且並非所有的實施方式都需要特定的優點。一個優點是頂部電極不被底部電極圖案化製程所蝕刻和消耗，這繼而減輕或防止頂部電極的高度降低，從而允許用於溝槽蝕刻製程的更放寬的著陸窗口。

在一些實施方式中，記憶體裝置包括底部電極、磁性穿隧接面(MTJ)堆疊、頂部電極、以及側壁間隔物。磁性穿隧接面堆疊在底部電極上方。頂部電極在磁性穿隧接面堆疊上方。側壁間隔物橫向地圍繞磁性穿隧接面堆疊和頂部電極。側壁間隔物具有最外的側壁，此最外的側壁從底部電極的最外的側壁橫向地退縮。在一些實施方式中，記憶體裝置還包含：金屬結構，此金屬結構接觸頂部電極的頂表面，其中金屬結構具有底表面，此底表面比側壁間隔物的頂端高出非零的距離。在一些實施方式中，其中金屬結構和頂部電極形成一界面，並且當在觀察一截面時，頂部電極具有多個圓角，這些圓角分別地從由金屬結構和頂部電極所形成的界面的多個相對的邊緣延伸。在一些實施方式中，其中金屬結構和頂部電極形成彎曲的界面。在一些實施方式中，其中從一俯視圖，側壁間隔物形成環狀圖案，並且底部電極形成基本上圓形的圖案其直徑大於由側壁間隔物所形成的環狀圖案的外側直徑。在一些實施方式中，其中從俯視圖，由底部電極所形成的基本上圓形的圖案同心圍繞由側壁間隔物所形成的環狀圖案。在一些實施方式中，記憶體裝置，還包含：金屬結構以及蝕刻停止層；金屬結構在頂部電極上方；蝕刻停止層在側壁間隔物上方，金屬結構延伸穿過蝕刻停止層，其中從一俯視圖，蝕刻停止層具有基本上圓形的圖案。在一些實施方式中，其中蝕刻停止層是含鋁的介電質。在一些實施方式中，記憶體裝置還包含：介電層，此介電層在底部電極下方，其中介電層具有台階狀頂表面，台階狀頂表面具有上部台階其接觸底部電極的底表面、下部台階其圍繞上部台階、以及台階突起其連接下部台階和上部台階，並且壁間隔物的最外的側壁也從介電層的台階突起橫向地退縮。在一些實施方式中，其中底部電極的最外的側壁對準於介電層的台階突起。在一些實施方式中，記憶體裝置還包含：蝕刻停止層，此蝕刻停止層圍繞側壁間隔物，蝕刻停止層具有一邊緣其對準於介電層的台階突起。

在一些實施方式中，記憶體裝置包括底部電極、頂部電極、磁性穿隧接面堆疊、側壁間隔物、蝕刻停止層、以及金屬結構。頂部電極高於底部電極。磁性穿隧接面堆疊設置在介於底部電極和頂部電極之間。側壁間隔物橫向地圍繞磁性穿隧接面堆疊和頂部電極。蝕刻停止層橫向地圍繞側壁間隔物。蝕刻停止層具有最外的邊緣其與底部電極的邊緣對準。金屬結構穿過蝕刻停止層延伸到頂部電極。在一些實施方式中，其中蝕刻停止層包含沿著底部電極的頂表面延伸的水平部分，以及從水平部分沿著側壁間隔物以一鈍角延伸的傾斜部分。在一些實施方式中，其中蝕刻停止層還包含彎曲部分，此彎曲部分與頂部電極接觸。在一些實施方式中，其中底部電極橫向地延伸超過側壁間隔物的相對的多個最外的側壁。

在一些實施方式中，一種方法包括在底部電極層上方形成磁性穿隧接面層和頂部電極層；將頂部電極層圖案化為多個頂部電極，並將磁性穿隧接面層圖案化為分別地位於多個頂部電極下方的多個磁性穿隧接面堆疊；在多個頂部電極上方沉積間隔物層；蝕刻間隔物層以分別地形成橫向地圍繞多個磁性穿隧接面堆疊的多個側壁間隔物；在多個頂部電極上方形成圖案化的遮罩層；以及在圖案化的遮罩層就位的情況下，執行第一蝕刻製程以將底部電極層圖案化為分別地位於多個磁性穿隧接面堆疊下方的多個底部電極。在一些實施方式中，其中當底部電極層沒有破裂時，停止蝕刻間隔物層。在一些實施方式中，其中當這些頂部電極為基本上完整時，停止蝕刻間隔物層。在一些實施方式中，其中圖案化磁性穿隧接面層導致這些頂部電極具有多個弧形頂表面，並且在蝕刻間隔物層之後，這些頂部電極的這些頂表面保持基本上完整。在一些實施方式中，製造記憶體裝置的方法還包含：在蝕刻間隔物層之後並且在形成圖案化的遮罩層之前，在這些頂部電極上方沉積蝕刻停止層，其中第一蝕刻製程也將蝕刻停止層圖案化為分別地在這些底部電極上方的多個圖案化的蝕刻停止層；在這些圖案化的蝕刻停止層上方沉積金屬間介電質層；執行第二蝕刻製程，以在金屬間介電質層內形成多個溝槽，直到將這些圖案化的蝕刻停止層暴露；執行第三蝕刻製程，以穿破暴露的這些圖案化的蝕刻停止層，直到將這些頂部電極暴露；以及在執行第三蝕刻製程之後，在這些溝槽內形成多個金屬線。

以上概述了數個實施方式的多個特徵，以便本領域技術人員可較佳地理解本揭示內容的多個態樣。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式的相同的目的，或是達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可進行各種改變、替換、和變更，而不脫離本揭示內容的精神和範圍。