[go: up one dir, main page]

TWI777581B - 光學波導裝置、半導體結構及其製作方法 - Google Patents

光學波導裝置、半導體結構及其製作方法 Download PDF

Info

Publication number
TWI777581B
TWI777581B TW110119214A TW110119214A TWI777581B TW I777581 B TWI777581 B TW I777581B TW 110119214 A TW110119214 A TW 110119214A TW 110119214 A TW110119214 A TW 110119214A TW I777581 B TWI777581 B TW I777581B
Authority
TW
Taiwan
Prior art keywords
features
feature
waveguide
silicon
layer
Prior art date
Application number
TW110119214A
Other languages
English (en)
Other versions
TW202201626A (zh
Inventor
陳建宏
卓聯洲
陳煥能
徐敏翔
郭豐維
林志昌
宋巍巍
周淳朴
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201626A publication Critical patent/TW202201626A/zh
Application granted granted Critical
Publication of TWI777581B publication Critical patent/TWI777581B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一種半導體結構包括：隱埋式氧化物層；第一介電層，設置於所述隱埋式氧化物層之上；第一波導特徵，設置於所述第一介電層中；第二介電層，設置於所述第一介電層及所述第一波導特徵之上；第三介電層，設置於所述第二介電層之上；以及第二波導特徵，設置於所述第二介電層及所述第三介電層中。所述第二波導特徵設置於所述第一波導特徵之上，且所述第二波導特徵的部分在垂直方向上與所述第一波導特徵的部分交疊。

Description

光學波導裝置、半導體結構及其製作方法
本發明的實施例是有關於一種光學波導裝置、半導體結構及其製作方法。
限制及引導電磁波的光學波導被用作提供各種光子功能的積體光學電路中的部件。積體光學波導通常為基於可見光譜或紅外線光譜中的光學波長而施加的訊號提供功能性，且在具有次微米尺寸的情況下，甚至已觀察到為基於紅外線光譜中的光學波長而施加的訊號提供功能性。然而，傳統光學波導的熱光係數(thermo-optic coefficient)使傳統光學波導對溫度變化極為敏感，此可能導致積體光學電路的故障。儘管具有較低熱光係數的新材料正在被探索用於光學波導，然而已觀察到，為達成所期望的限制及引導應用，由所述新材料製成的光學波導經常需要對所述光學波導所整合於的光學電路作出設計改變(例如，增加尺寸及/或大小)。因此，需要改善光學波導及光學波導的製作，以滿足積體電路(integrated circuit，IC)的按比例減小(scaling)需求。
在一個示例性態樣中，本揭露是有關於一種裝置。所述裝置包括：多個經摻雜矽特徵，位於基底之上；多個接觸特徵，設置於所述多個經摻雜矽特徵之上且電性耦合至所述多個經摻雜矽特徵；多個下部金屬特徵，設置於所述多個接觸特徵之上且電性耦合至所述多個接觸特徵；多個上部金屬特徵，設置於所述多個下部金屬特徵之上且電性耦合至所述多個下部金屬特徵；第一波導特徵，設置於所述多個經摻雜矽特徵中的兩個相鄰經摻雜矽特徵之間；以及第二波導特徵，設置於所述第一波導特徵之上，其中所述第二波導特徵的頂表面高於所述多個接觸特徵的頂表面，使得所述第二波導特徵設置於所述多個下部金屬特徵中的兩個相鄰下部金屬特徵之間以及所述多個上部金屬特徵中的兩個相鄰上部金屬特徵之間。
在另一示例性態樣中，本揭露是有關於一種半導體結構。所述半導體結構包括：隱埋式氧化物層；第一介電層，設置於所述隱埋式氧化物層之上；第一波導特徵，設置於所述第一介電層中；第二介電層，設置於所述第一介電層及所述第一波導特徵之上；多個接觸特徵，設置於所述第二介電層中；第三介電層，設置於所述第二介電層之上；以及第二波導特徵，設置於所述第二介電層及所述第三介電層中。所述第二波導特徵的頂表面高於所述多個接觸特徵的頂表面，且所述第二波導特徵的部分在垂直方向上與所述第一波導特徵的部分交疊。
在又一示例性態樣中，本揭露是有關於一種方法。所述 方法包括：提供工件，所述工件包括基底、位於所述基底之上的隱埋式氧化物層及位於所述隱埋式氧化物層之上的矽層；將所述矽層圖案化成第一矽特徵及第二矽特徵，所述第一矽特徵與所述第二矽特徵藉由溝渠彼此劃分開；在所述溝渠中沈積填充介電層；利用摻雜劑摻雜所述第二矽特徵；在經摻雜的所述第二矽特徵之上形成接觸特徵；在所述接觸特徵之上形成下部金屬特徵；以及形成多個氮化矽特徵，其中所述多個氮化矽特徵中的每一者設置於所述接觸特徵中的兩個相鄰接觸特徵之間以及所述下部金屬特徵中的兩個相鄰下部金屬特徵之間。
100、300、400、500:方法
102、104、106、108、110、112、114、116、118、120、122、302、304、306、308、310、402、404、406、408、410、412、414、416、418、502、504、506:操作
200:工件/裝置/半導體結構
202:基底
204:隱埋式氧化物(BOX)層
205:半導體層
205B:基礎半導體層
206:矽特徵/第一波導特徵
206B:底部部分
206NT、248NT:非錐形部分
206T:頂部部分
206TP、248TP:錐形部分
208:第一圖案化硬罩幕
210:淺溝渠
212:溝渠
214:填充介電層
215:第二植入罩幕
216:第一植入罩幕
217:第一n摻雜區
218:矽特徵/經摻雜矽特徵
219:第三植入罩幕
220:層間介電(ILD)層/第一ILD層
221:第二n摻雜區
222:第二圖案化硬罩幕
223:第四植入罩幕
224:開口
225:第三n摻雜區
226:矽化物層
227:第五植入罩幕
228:接觸特徵
228D:擬接觸特徵
229:第一p摻雜區
230:第一金屬間介電(IMD)層
231:第六植入罩幕
232:第三硬罩幕層/第三圖案化硬罩幕
233:第二p摻雜區
234、243、258:開口
235:第七植入罩幕
236、262:金屬填充層
237:第三p摻雜區
238:下部金屬特徵
238D:擬下部金屬特徵
240:第二IMD層
242:第四圖案化硬罩幕
244:波導溝渠
246:波導材料
248:第二波導特徵
250:第三IMD層
252:蝕刻終止層(ESL)
254:第四IMD層
256:第五圖案化硬罩幕
259:混合接觸開口
259L:下部部分
259U:上部部分
260:第六硬罩幕層/第六圖案化硬罩幕
263:上部金屬特徵
263D:擬上部金屬特徵
264:通孔特徵
264D:擬通孔特徵
270:第七圖案化硬罩幕
272:第八硬罩幕層/第八圖案化硬罩幕
274:第五IMD層
1000:主動元件/相位調變器
1002:替代性相位調變器
1100:第一摻雜製程
1200:第二摻雜製程
1300:第三摻雜製程
1400:第四摻雜製程
1500:第五摻雜製程
1600:第六摻雜製程
1700:第七摻雜製程
2060:脊型矽特徵/肋型矽特徵/脊型波導特徵/肋型波導特徵/脊型第一波導特徵
2061:第一矽特徵
2062:第二矽特徵
2063:第三矽特徵
2480:凹陷的第二波導特徵
2482:尖端部分
A-A’、AA-AA’、B-B’、BB-BB’、CC-CC’、D-D’、DD-DD’:截面
C-C’:截面/橫截面
X、Y、Z:方向
結合附圖閱讀以下詳細說明，會最佳地理解本揭露。應強調，根據工業中的標準慣例，各種特徵並非按比例繪製，且僅用於例示目的。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出根據本揭露的一或多個態樣，用於形成具有波導特徵的半導體元件的方法的流程圖。
圖2至圖34示出根據本揭露的一或多個態樣，工件在根據圖1所示方法的製作製程期間的局部剖視圖。
圖35示出根據本揭露的一或多個態樣，用於形成波導特徵的尖端部分的方法的流程圖。
圖36至圖43示出根據本揭露的一或多個態樣，工件在根據圖35所示方法的製作製程期間的局部剖視圖。
圖44示出根據本揭露的一或多個態樣，用於形成主動波導特徵的方法的流程圖。
圖45至圖65示出根據本揭露的一或多個態樣，工件在根據圖44所示方法的製作製程期間的局部剖視圖。
圖66示出根據本揭露的一或多個態樣，用於形成具有肋(rib)的波導特徵的方法的流程圖。
圖67至圖68示出根據本揭露的一或多個態樣，工件在圖66中的方法中的各種階段處的局部剖視圖。
圖69至圖74示出根據本揭露的一或多個態樣，包括第一波導特徵及第二波導特徵的半導體元件的俯視圖及局部剖視圖。
圖75至圖79示出根據本揭露的一或多個態樣，包括主動波導特徵的半導體元件的俯視圖及局部剖視圖。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述部件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡單及清晰的目的，且自身並不表示所論述的各種實施例及/ 或配置之間的關係。
為易於說明，本文中可能使用例如「位於……之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示一個組件或特徵與另一(其他)組件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括元件在使用或操作中的不同定向。裝置可具有其他定向(旋轉90度或處於其他定向)且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
此外，當利用「約(about)」、「近似(approximate)」等來闡述數目或數目範圍時，所述用語旨在囊括處於慮及如此項技術中具有通常知識者所理解在製造期間固有出現的變化在內的合理範圍內的數目。舉例而言，數目或數目範圍囊括包括基於與製造具有和所述數目相關聯的特性的特徵相關聯的已知製造容差而闡述的數目在內的合理範圍(例如在所闡述數目的+/-10%內)。舉例而言，具有為「約5奈米」的厚度的材料層可囊括介於4.25奈米至5.75奈米的尺寸範圍，其中此項技術中具有通常知識者已知與沈積所述材料層相關聯的製造容差為+/-15%。再者，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡單及清晰的目的，且自身並不表示所論述的各種實施例及/或配置之間的關係。
限制及引導電磁波的光學波導被用作提供各種光子功能的積體光學電路中的部件。積體光學波導通常為基於可見光譜 或紅外線光譜中的光學波長而施加的訊號提供功能性，且在具有次微米尺寸的情況下，甚至已觀察到為基於紅外線光譜中的光學波長而施加的訊號提供功能性。然而，傳統光學波導的熱光係數使傳統光學波導對溫度變化極為敏感，此可能導致積體光學電路的故障。儘管具有較低熱光係數的新材料正在被探索用於光學波導，然而已觀察到，為達成所期望的限制及引導應用，由所述新材料製成的光學波導經常需要對所述光學波導所整合於的光學電路作出設計改變(例如，增加尺寸及/或大小)，從而導致製作成本增加。因此，需要改善光學波導及光學波導的製作，以滿足IC的按比例減小需求。
舉例而言，用於資料通訊及電信應用的光子元件分別採用具有為1310奈米(O波段)及1550奈米(C波段)的波長的光。具有次微米尺寸的矽波導由於其與其可能由氧化矽形成的包覆層(cladding layer)形成強折射率對比而能夠限制紅外光(即，λ>700奈米)。矽的折射率為約3.47，而氧化矽的折射率為約1.45。使用矽作為波導材料並非沒有其挑戰。由於矽具有高的熱光係數(dn/dT>2.5×10-4K-1)，因此矽對溫度變化敏感。在一些情形中，溫度改變可能導致矽光子元件的故障。為對抗溫度敏感性問題，矽光學波導元件可能需要藉由使用熱力加熱器或迴饋控制機構進行熱力調諧(thermal tuning)。此種熱力調諧可能僅在一個方向上進行，且由於溫度僅可被增加而不可被減少，因而可能需要額外費用(overhead margin)。各種低熱光係數材料已被提議包含至溫度敏 感性光學元件中。氮化矽是一種低熱光係數材料。氮化矽具有約1.7×10-5K-1的熱光係數，此較矽的熱光係數低約一個量級。矽光子晶片與氮化矽波導之間的高效光耦合可使用光斑大小轉換器(spot size converter)(即，光學邊緣耦合器(optical edge coupler))來實施。氮化矽具有較矽低得多的折射率(介於約1.86與2.0之間)。出於此種原因，氮化矽波導的厚度需要大於約400奈米及約600奈米，以將光限制在O波段(1310奈米)及C波段(1550奈米)應用中。另外，為對矽波導與氮化矽波導進行耦合，矽波導與氮化矽波導必須以由波長決定的間距間隔開。對於O波段及C波段應用，所述間距為約200奈米。由於所需的氮化矽波導厚度及所需的波導至波導間距可能無法很好地與現有結構配合，因此在O波段或C波段應用中實施氮化矽波導可能涉及結構性改變，此可能是昂貴的及非期望的。實施氮化矽波導使得能夠改善氮化矽環形振盪器、光學耦合器(optical coupler)、光學分路器(optical splitter)及光學組合器(optical combiner)的可佈線性(routability)且使得其能夠易於製作。
現將參照各圖更詳細地闡述本揭露的各種態樣。就此而言，圖1、圖35、圖44及圖66是示出根據本揭露實施例的自工件形成半導體元件的方法100、300、400及500的流程圖。方法100、300、400及500僅為實例，且不旨在將本揭露限定於方法100、300、400及500中明確示出的內容。可在方法100、300、400及500之前、期間及之後提供附加的步驟，且對於所述方法的 附加實施例，可替換、消除或四處移動所闡述的一些步驟。為簡單起見，本文中並未對所有步驟均加以詳細闡述。以下結合圖2至圖34、圖36至圖43、圖45至圖65以及圖67至圖68闡述方法100、300、400及500，圖2至圖34、圖36至圖43、圖45至圖65以及圖67至圖68是根據方法100、300、400及500的實施例的工件200在不同製作階段處的局部剖視圖。由於工件200要在製作製程之後形成為裝置或半導體結構，因此工件200亦可被稱為裝置200或半導體結構200。另外，在本揭露通篇中，除非另外排除，否則相同的參考編號用於表示相同的特徵。
參照圖1及圖2，方法100包括方塊102，在方塊102中，提供工件200。如圖2中所示，工件200包括基底202、位於基底202上的隱埋式氧化物(buried oxide，BOX)層204及位於隱埋式氧化物層204上的半導體層205。在一個實施例中，基底202可為矽(Si)基底。在一些其他實施例中，基底202可包括例如鍺(Ge)、矽鍺(SiGe)或III-V族半導體材料等其他半導體。示例性III-V族半導體材料可包括砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、磷化鎵銦(GaInP)及砷化銦鎵(InGaAs)。BOX層204可包含氧化矽，且半導體層205可包含矽(Si)。在其中基底202及半導體層205由矽(Si)形成且BOX層204由氧化矽形成的一些實施方案中，基底202、BOX層204及半導體層205可為絕緣體上矽(silicon-on-insulator，SOI)基底 的部分。
參照圖1及圖3至圖4，方法100包括方塊104，在方塊104中，在半導體層205中形成溝渠212以界定矽特徵206。為界定矽特徵206，如圖3中所示，在半導體層205之上形成第一圖案化硬罩幕208。第一圖案化硬罩幕208可為單層或多層，且可包含氧化矽、氮化矽或其組合。在示例性製程中，在半導體層205上以毯覆形式沈積硬罩幕層，且然後使用微影及蝕刻製程對其進行圖案化以形成第一圖案化硬罩幕208。參照圖4，使用第一圖案化硬罩幕208作為蝕刻罩幕來蝕刻半導體層205，以形成界定矽特徵206的溝渠212。在一些實施例中，方塊104處的蝕刻可包括乾法蝕刻、反應離子蝕刻(reactive ion etching，RIE)及/或其他適合的製程。如圖4中所示，在BOX層204上設置矽特徵206，且藉由溝渠212將矽特徵206與BOX層204彼此分隔開。在圖68中所示的一些替代性實施例中，可形成脊型(ridge-type)或肋型(rib-type)矽特徵2060。以下將闡述形成脊型矽特徵2060的方法500。
參照圖1及圖5，方法100包括方塊106，在方塊106中，在工件200之上沈積填充介電層214。填充介電層214可包含氧化矽或含氧化矽的介電材料。在一些實施例中，填充介電層214可包含正矽酸四乙酯(tetraethylorthosilicate，TEOS)氧化物、未經摻雜的矽酸鹽玻璃、或者經摻雜氧化矽(例如硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、熔融二氧化矽玻璃(fused silica glass，FSG)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、 摻雜硼的矽玻璃(boron doped silicon glass，BSG)及/或其他適合的介電材料)，且可使用旋塗(spin-on coating)或可流動化學氣相沈積(flowable chemical vapor deposition，FCVD)來沈積填充介電層214。在一些其他實施例中，填充介電層214可包含氧化矽，且可使用化學氣相沈積(chemical vapor deposition，CVD)、電漿增強型CVD(plasma enhanced CVD，PECVD)或其他適合的製程來沈積填充介電層214。在沈積填充介電層214之後，可使工件200經歷例如化學機械研磨(chemical mechanical polishing，CMP)製程等平坦化製程。在平坦化製程之後，矽特徵206可如圖5中所示保持被填充介電層214覆蓋。
參照圖1及圖6至圖7，方法100包括方塊108，在方塊108中，形成經摻雜矽特徵218以與第一波導特徵206交錯排列。當需要主動波導時，經摻雜矽特徵218在電性訊號與光學部件之間提供電性連接。方塊108處的操作判斷矽特徵206是否可被摻雜以成為經摻雜矽特徵218或者保持為矽特徵206以充當第一波導特徵206。由於在方塊108處未經摻雜的矽特徵206將充當波導，因此自方塊108向前，未經摻雜的矽特徵206亦可被稱為第一波導特徵206。方塊108形成第一植入罩幕216(示出於圖6中)以暴露出預定的一組矽特徵206並實施第一摻雜製程1100(示出於圖7中)以根據裝置200的設計需要利用n型摻雜劑(例如磷(P)或砷(As))或P型摻雜劑(例如硼(B)或二氟化硼(BF2))選擇性地摻雜所述預定的一組矽特徵206。在一些實施例中，第一 植入罩幕216可包含矽、氧化矽、氮化矽、金屬、金屬氮化物、金屬氧化物或金屬矽化物。在一些替代性實施例中，第一植入罩幕216可為包含聚合材料的軟罩幕。如圖7中所示，第一摻雜製程1100形成與被第一植入罩幕216覆蓋的矽特徵206交錯排列的經摻雜矽特徵218。即，每一第一波導特徵206相鄰於一或兩個經摻雜矽特徵218。在一些情形中，由於第一植入罩幕216並不阻擋來自第一摻雜製程1100的所有離子，因此第一波導特徵206可在其頂表面附近被部分地摻雜。在一些實施例中，可執行退火製程來激活經摻雜矽特徵218中的摻雜劑。在第一摻雜製程1100之後，移除第一植入罩幕216。
參照圖1及圖8，方法100包括方塊110，在方塊110中，在工件200之上形成層間介電(interlayer dielectric，ILD)層220。ILD層220可包含氧化矽或含氧化矽的介電材料。在一些實施例中，ILD層220可包含正矽酸四乙酯(TEOS)氧化物、未經摻雜的矽酸鹽玻璃、或者經摻雜氧化矽(例如硼磷矽酸鹽玻璃(BPSG)、熔融二氧化矽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、摻雜硼的矽玻璃(BSG)及/或其他適合的介電材料)，且可使用旋塗或可流動化學氣相沈積(FCVD)來沈積ILD層220。在一些其他實施例中，ILD層220可包含氧化矽，且可使用CVD、電漿增強型CVD(PECVD)或其他適合的製程來沈積ILD層220。在一些情形中，ILD層220可具有介於約250奈米與約350奈米之間的厚度(沿著Z方向)。
參照圖1及圖9至圖11，方法100包括方塊112，在方塊112中，形成接觸特徵228以耦合至經摻雜矽特徵218。在示例性製程中，如圖9中所示，在ILD層220中形成開口224，以暴露出經摻雜矽特徵218。為形成開口224，在ILD層220之上形成第二圖案化硬罩幕222。由於第二圖案化硬罩幕222的形成及組成物可相似於第一圖案化硬罩幕208的形成及組成物，因此為簡潔起見，省略對第二圖案化硬罩幕222的詳細說明。仍然參照圖9，然後使用第二圖案化硬罩幕222作為蝕刻罩幕來蝕刻ILD層220，直至在開口224中暴露出經摻雜矽特徵218為止。參照圖10。隨著經摻雜矽特徵218被暴露出，在被暴露出的矽特徵218上形成矽化物層226。在示例性製程中，在工件200之上沈積金屬前驅物，且執行退火製程以在金屬前驅物與經摻雜矽特徵218之間引起矽化，以形成矽化物層226。適合的金屬前驅物可包括鈦(Ti)、鉭(Ta)、鎳(Ni)、鈷(Co)或鎢(W)。矽化物層226可包含矽化鈦(TiSi)、氮化鈦矽(TiSiN)、矽化鉭(TaSi)、矽化鎢(WSi)、矽化鈷(CoSi)或矽化鎳(NiSi)。在一些實施方案中，可選擇性地移除未轉換為矽化物層226的金屬前驅物。矽化物層226用於降低經摻雜矽特徵218的接觸電阻。在形成矽化物層226之後，可將金屬填充層沈積至矽化物層226上的開口224中。金屬填充層可包含氮化鈦(TiN)、鈦(Ti)、釕(Ru)、鎳(Ni)、鈷(Co)、銅(Cu)、鉬(Mo)、鎢(W)、鉭(Ta)或氮化鉭(TaN)。隨後可進行平坦化製程以移除位於第一ILD層220之上的過量的金屬填 充層，藉此如圖11中所示在第一ILD層220中形成接觸特徵228。在一些情形中，接觸特徵228可具有介於約350奈米與約380奈米之間的厚度(沿著Z方向)。端視設計而定，儘管一些接觸特徵228實體地設置於下伏的經摻雜矽特徵218上且電性耦合至下伏的經摻雜矽特徵218，然而一些接觸特徵228不耦合至任何經摻雜矽特徵218且是電性浮置的。此種電性浮置的接觸特徵228可被稱為擬(dummy)接觸特徵。圖11示出擬接觸特徵228D。接觸特徵228及擬接觸特徵228D位於經摻雜矽特徵218之上的第一內連線層中。擬接觸特徵228D被插入至隔離區域(其中存在較少的接觸特徵)中以減少製程負載效應(process loading effect)，或者被插入作為隔離結構。擬接觸特徵228D不執行任何電路功能且可為電性浮置的。在形成接觸特徵228及擬接觸特徵228D之後，執行例如化學機械研磨(CMP)製程等平坦化製程，以提供平坦的頂表面。在CMP製程之後，第一ILD層220、接觸特徵228及擬接觸特徵228D的頂表面共面。
參照圖1及圖12，方法100包括方塊114，在方塊114中，在工件200之上沈積第一金屬間介電(intermetal dielectric，IMD)層230。第一IMD層230可包含氧化矽或含氧化矽的介電材料。在一些實施例中，第一IMD層230可包含正矽酸四乙酯(TEOS)氧化物、未經摻雜的矽酸鹽玻璃、或者經摻雜氧化矽(例如硼磷矽酸鹽玻璃(BPSG)、熔融二氧化矽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、摻雜硼的矽玻璃(BSG)及/或其他適合的介電材 料)，且可使用旋塗或可流動化學氣相沈積(FCVD)來沈積第一IMD層230。在一些其他實施例中，第一IMD層230可包含氧化矽，且可使用CVD、電漿增強型CVD(PECVD)或其他適合的製程來沈積第一IMD層230。在一些情形中，第一IMD層230可具有介於約180奈米與約200奈米之間的厚度(沿著Z方向)。如圖11及圖12中所示，在第一ILD層220、接觸特徵228及擬接觸特徵228D上設置第一IMD層230。
參照圖1及圖13至圖17，方法100包括方塊116，在方塊116中，在接觸特徵228之上形成下部金屬特徵238。方塊116處的操作可包括：形成第三硬罩幕層232(示出於圖13中)；對第三硬罩幕層232進行圖案化並蝕刻第一IMD層230(示出於圖14中)；移除經圖案化的第三硬罩幕層232(示出於圖15中)；在工件200之上沈積金屬填充層236(示出於圖16中)；以及對工件200進行平坦化以形成下部金屬特徵238(示出於圖17中)。參照圖13及圖14，在工件200之上沈積第三硬罩幕層232並對第三硬罩幕層232進行圖案化以形成第三圖案化硬罩幕232。由於第三圖案化硬罩幕232的形成及組成物相似於第一圖案化硬罩幕208的形成及組成物，因此為簡潔起見，省略對第三圖案化硬罩幕232的詳細說明。在圖14中，應用第三圖案化硬罩幕232作為蝕刻罩幕來蝕刻第一IMD層230，以在開口234中暴露出接觸特徵228(以及擬接觸特徵228D)。然後如圖15中所示藉由對第三圖案化硬罩幕232具有選擇性的乾法蝕刻製程移除第三圖案化硬罩 幕232。參照圖16，在工件200之上(包括在開口234之上)沈積金屬填充層236。金屬填充層236可包含氮化鈦(TiN)、鈦(Ti)、釕(Ru)、鎳(Ni)、鈷(Co)、銅(Cu)、鉬(Mo)、鎢(W)、鉭(Ta)或氮化鉭(TaN)。參照圖17，然後執行平坦化製程以移除位於第一IMD層230之上的過量的金屬填充層236，以在第一IMD層230中形成下部金屬特徵238。設置於擬接觸特徵228D之上且耦合至擬接觸特徵228D的下部金屬特徵238不提供任何電路功能，且可被稱為擬下部金屬特徵238D。下部金屬特徵238及擬下部金屬特徵238D位於接觸特徵228所位於的第一內連線層之上的第二內連線層中。擬下部金屬特徵238D被插入至隔離區域(其中存在較少的下部金屬特徵)中以減少製程負載效應，或者被插入作為隔離結構。擬下部金屬特徵238D不執行任何電路功能且可為電性浮置的。
參照圖1及圖18至圖23，方法100包括方塊118，在方塊118中，在相鄰的下部金屬特徵238之間及相鄰的接觸特徵228之間形成第二波導特徵。方塊118處的操作包括：沈積第二IMD層240(示出於圖18中)；形成第四圖案化硬罩幕242(示出於圖19中)；在ILD層220、第一IMD層230及第二IMD層240中形成波導溝渠244(示出於圖20中)；移除第四圖案化硬罩幕242(示出於圖21中)；在工件200之上沈積波導材料246(示出於圖22中)；以及對工件200進行平坦化以形成第二波導特徵248(示出於圖23中)。參照圖18，在工件200之上以毯覆形式沈積 第二IMD層240。由於第二IMD層240的沈積及組成物相似於第一IMD層230的沈積及組成物，因此為簡潔起見，省略對第二IMD層240的詳細說明。如圖19中所示，在工件200之上形成第四圖案化硬罩幕242。第四圖案化硬罩幕242的形成及組成物可相似於第一圖案化硬罩幕208的形成及組成物。因此，為簡潔起見，省略對第四圖案化硬罩幕242的詳細說明。第四圖案化硬罩幕242在覆蓋下部金屬特徵238的同時包括直接位於第一波導特徵206之上的開口243。參照圖20，應用第四圖案化硬罩幕242作為蝕刻罩幕來蝕刻第二IMD層240、第一IMD層230及ILD 220，以形成波導溝渠244。在所繪示實施例中，波導溝渠244不延伸穿過ILD 220或填充介電層214。即，第一波導特徵206未在波導溝渠244中暴露出。如圖21中所示，使工件200經歷迴蝕製程(etch back process)以移除第四圖案化硬罩幕242。隨著第四圖案化硬罩幕242被移除，如圖22中所示在工件200之上(包括在波導溝渠244之上)沈積波導材料246。波導材料246包含氮化矽，且可使用CVD、FCVD、PECVD、旋塗或適合的方法來沈積波導材料246。參照圖23，可執行例如化學機械研磨(CMP)製程等平坦化製程，以移除位於第二IMD層240之上的過量的波導材料，藉此形成及界定第二波導特徵248。
參照圖1及圖24至圖26，方法100包括方塊120，在方塊120中，在工件200之上沈積第三IMD層250、蝕刻終止層(etch stop layer，ESL)252及第四IMD層254。方塊120處的操 作包括：沈積第三IMD層250(示出於圖24中)；在第三IMD層250之上沈積ESL 252(示出於圖25中)；以及在ESL 252之上沈積第四IMD層254(示出於圖26中)。參照圖24，在工件200之上(包括在第二波導特徵248及第二IMD層240之上)沈積第三IMD層250。由於第三IMD層250的沈積及組成物相似於第一IMD層230的沈積及組成物，因此為簡潔起見，省略對第三IMD層250的詳細說明。然後，如圖25中所示，在第三IMD層250之上沈積ESL 252。ESL 252可包含氮化矽、氮氧化矽及/或其他適合的介電材料，且可藉由CVD、原子層沈積(atomic layer deposition，ALD)、PECVD或其他適合的沈積技術來形成ESL 252。參照圖26，然後在ESL 252之上沈積第四IMD層254。由於第四IMD層254的沈積及組成物相似於第一IMD層230的沈積及組成物，因此為簡潔起見，省略對第四IMD層254的詳細說明。
參照圖1及圖27至圖34，方法100包括方塊122，在方塊122中，在下部金屬特徵238之上形成上部金屬特徵263及通孔特徵264。方塊122處的操作包括：形成第五圖案化硬罩幕256(示出於圖27中)；蝕刻穿過第五圖案化硬罩幕256，以暴露出下部金屬特徵238(示出於圖28中)；移除第五圖案化硬罩幕256(示出於圖29中)；沈積第六硬罩幕層260(示出於圖30中)；對第六硬罩幕層260進行圖案化以形成第六圖案化硬罩幕260(示出於圖31中)；蝕刻第四IMD層254(示出於圖32中)；沈積金屬填充層262(示出於圖33中)；以及對工件200進行平坦化以形 成上部金屬特徵263及通孔特徵264(示出於圖34中)。
參照圖27，在第四IMD層254之上沈積第五圖案化硬罩幕256。第五圖案化硬罩幕256的形成及組成物可相似於第一圖案化硬罩幕208的形成及組成物。因此，為簡潔起見，省略對第五圖案化硬罩幕256的詳細說明。第五圖案化硬罩幕256覆蓋位於第二波導特徵248之上的區域，但暴露出位於下部金屬特徵238之上的區域。如圖28中所示，利用第五圖案化硬罩幕256充當蝕刻罩幕，使用乾法蝕刻製程來蝕刻第四IMD層254、ESL 252以及第三IMD層250及第二IMD層240以在開口258中暴露出下部金屬特徵238。參照圖29，藉由乾法蝕刻製程來移除第五圖案化硬罩幕256，所述乾法蝕刻製程以較其蝕刻第五圖案化硬罩幕256慢的速率蝕刻下部金屬特徵238。然後參照圖30，圖30示出在工件200之上(包括在開口258之上)共形地沈積第六硬罩幕層260。然後，如圖31中所示，對第六硬罩幕層260進行圖案化以形成第六圖案化硬罩幕260。第六圖案化硬罩幕260的形成及組成物可相似於第一圖案化硬罩幕208的形成及組成物。因此，為簡潔起見，省略對第六圖案化硬罩幕260的詳細說明。如圖31中所示，第六圖案化硬罩幕260包括位於第四IMD層254的頂表面上的上部部分及位於下部金屬特徵238上的下部部分。上部部分的寬度小於第四IMD層254的頂表面的寬度。即，上部部分不與第四IMD層254的頂表面相接，且第四IMD層254的邊緣部分不被第六圖案化硬罩幕260覆蓋。
參照圖32，利用第六圖案化硬罩幕260充當蝕刻罩幕，蝕刻第四IMD層254以修整邊緣部分，直至暴露出ESL 252為止。因此，沿著X方向，第四IMD層254的寬度小於ESL 252的寬度。如圖32中所示，此時，穿過第四IMD層254、ESL 252、第三IMD層250及第二IMD層240形成混合接觸開口259。混合接觸開口259中的每一者包括下部部分259L及位於下部部分259L之上的上部部分259U。由於第四IMD層254的邊緣部分的移除，因此上部部分259U沿著X方向寬於下部部分259L。參照圖33。在工件200之上(包括在混合接觸開口259之上)沈積金屬填充層262。金屬填充層262可包含氮化鈦(TiN)、鈦(Ti)、釕(Ru)、鎳(Ni)、鈷(Co)、銅(Cu)、鉬(Mo)、鎢(W)、鉭(Ta)或氮化鉭(TaN)，且可使用物理氣相沈積(physical vapor deposition，PVD)來沈積金屬填充層262。參照圖34，然後執行平坦化製程以移除位於第四IMD層254之上的過量的金屬填充層262，以在下部部分259L中形成上部金屬特徵263且在上部部分259U中形成通孔特徵264。
設置於擬下部金屬特徵238D之上且耦合至擬下部金屬特徵238D的上部金屬特徵263不提供任何電路功能，且可被稱為擬上部金屬特徵263D。相似地，設置於擬上部金屬特徵263D之上且耦合至擬上部金屬特徵263D的通孔特徵264不提供任何電路功能，且可被稱為擬通孔特徵264D。上部金屬特徵263及擬上部金屬特徵263D位於下部金屬特徵238所位於的第二內連線層 之上的第三內連線層中。通孔特徵264及擬通孔特徵264D位於上部金屬特徵263所位於的第三內連線層之上的第四內連線層中。擬通孔特徵264D被插入至隔離區域(其中存在較少的通孔特徵)中以減少製程負載效應，或者被插入作為隔離結構。擬通孔特徵264D不執行任何電路功能且可為電性浮置的。
在一些實施例中，可使用圖35中的方法300來對第二波導特徵248進行圖案化，以形成尖端部分。此種尖端部分使得第二波導特徵248能夠高效地耦合至堅固的波導特徵。以下結合圖37至圖44闡述方法300的實施例。
參照圖35及圖36，方法300包括方塊302，在方塊302中，接納藉由遵循方法100的方塊102至118製備的工件200。在方塊302處，方法300可自已經歷方塊102至118中的操作的工件200開始。如圖36中所示，在方塊302處接納的工件200包括基底202、BOX層204、設置於BOX層204上的經摻雜矽特徵218及位於BOX層204上的第一波導特徵206。工件200包括藉由矽化物層226耦合至經摻雜矽特徵218的接觸特徵228。在接觸特徵228上形成設置於第一IMD層230及第二IMD層240中的下部金屬特徵238。兩個相鄰的接觸特徵228之間以及兩個相鄰的下部金屬特徵238之間設置有第二波導特徵248。第二波導特徵248中的每一者藉由ILD層220與相鄰的接觸特徵228間隔開，且藉由第一IMD層230與相鄰的下部金屬特徵238間隔開。
參照圖35及圖36，方法300包括方塊304，在方塊304 中，形成第七圖案化硬罩幕270以暴露出第二波導特徵248。如第一圖案化硬罩幕208一樣，第七圖案化硬罩幕270可為單層或多層，且可包含氧化矽、氮化矽或其組合。在示例性製程中，在第二IMD層240及第二波導特徵248上以毯覆形式沈積硬罩幕層，且然後使用微影及蝕刻製程對其進行圖案化以形成第七圖案化硬罩幕270。如圖36中所示，第七圖案化硬罩幕270暴露出第二波導特徵248中的至少一者，且覆蓋工件200的其餘部分。
參照圖35、圖37及圖38，方法300包括方塊306，在方塊306中，使被暴露出的第二波導特徵248凹陷。如圖37中所示，利用第七圖案化硬罩幕270充當蝕刻罩幕，使在第七圖案化硬罩幕270中暴露出的第二波導特徵248中的所述至少一者凹陷。在其中第二波導特徵248由氮化矽形成的實施例中，方塊306處的凹陷可對氮化矽具有選擇性。方塊306處的凹陷可將第二波導特徵248的厚度減小至介於約100奈米與約300奈米之間，藉此形成凹陷的第二波導特徵2480。如圖38中所示，在形成凹陷的第二波導特徵2480之後，藉由蝕刻移除第七圖案化硬罩幕270。
參照圖35及圖39至圖42，方法300包括方塊308，在方塊308中，對凹陷的第二波導特徵2480進行圖案化以形成尖端部分2482。方塊308處的操作包括：形成第八圖案化硬罩幕272(示出於圖39及圖40中)；蝕刻凹陷的第二波導特徵2480以形成尖端部分(示出於圖41及圖42中)。參照圖39，在工件200之上(包括在第二IMD層240及凹陷的第二波導特徵2480之上) 共形地沈積第八硬罩幕層272。然後如圖40中所示對第八硬罩幕層272進行圖案化以形成第八圖案化硬罩幕272。第八圖案化硬罩幕272的形成及組成物可相似於第七圖案化硬罩幕270的形成及組成物。因此，為簡潔起見，省略對第八圖案化硬罩幕272的詳細說明。如圖41中所示，使用第八圖案化硬罩幕272作為蝕刻罩幕，對凹陷的第二波導特徵2480進行修整以形成尖端部分2482。儘管尖端部分2482保持設置於下伏的第一波導特徵206之上，然而尖端部分2482窄於凹陷的第二波導特徵2480，且更遠離相鄰的接觸特徵228。在圖42中，藉由蝕刻移除第八圖案化硬罩幕272。
參照圖35及圖43，方法300包括方塊310，在方塊310中，在工件200之上沈積第五IMD層274。如圖43中所示，在工件200之上沈積第五IMD層274以覆蓋尖端部分2482。第五IMD層274可包含氧化矽或含氧化矽的介電材料。在一些實施例中，第五IMD層274可包含正矽酸四乙酯(TEOS)氧化物、未經摻雜的矽酸鹽玻璃、或者經摻雜氧化矽(例如硼磷矽酸鹽玻璃(BPSG)、熔融二氧化矽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、摻雜硼的矽玻璃(BSG)及/或其他適合的介電材料)，且可使用旋塗或可流動化學氣相沈積(FCVD)來沈積第五IMD層274。在一些其他實施例中，第五IMD層274可包含氧化矽，且可使用CVD、電漿增強型CVD(PECVD)或其他適合的製程來沈積第五IMD層274。
在一些實施例中，可使用圖44中的方法400將第一波導特徵206耦合至主動元件。以下結合圖45至圖65闡述方法400 的實施例。
參照圖44及圖45，方法100包括方塊402，在方塊402中，提供工件200。相似於圖2中所示者，圖45中的工件200包括基底202、位於基底202上的隱埋式氧化物(BOX)層204及位於隱埋式氧化物層204上的半導體層205。在一個實施例中，基底202可為矽(Si)基底。在一些其他實施例中，基底202可包含例如鍺(Ge)、矽鍺(SiGe)或III-V族半導體材料等其他半導體。示例性III-V族半導體材料可包括砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、磷化鎵銦(GaInP)及砷化銦鎵(InGaAs)。BOX層204可包含氧化矽，且半導體層205可包含矽(Si)。在其中基底202及半導體層205由矽(Si)形成且BOX層204由氧化矽形成的一些實施方案中，基底202、BOX層204及半導體層205可為絕緣體上矽(SOI)基底的部分。
參照圖44及圖45至圖46，方法400包括方塊404，在方塊404中，形成第一矽特徵2061、第二矽特徵2062及第三矽特徵2063。方塊404處的操作包括形成不延伸穿過半導體層205的淺溝渠210(示出於圖45中)以及形成第一矽特徵2061、第二矽特徵2062及第三矽特徵2063(示出於圖46中)。在圖45中表示的一些實施例中，所述形成淺溝渠210包括藉由以上針對方法100闡述的第一圖案化硬罩幕208來蝕刻半導體層205。儘管在方塊404處執行相似的蝕刻製程來蝕刻半導體層205，然而所述蝕刻製 程持續更短的時間週期，使得淺溝渠210不延伸穿過半導體層205而暴露出BOX層204。儘管圖中未明確示出，然而可形成另一圖案化硬罩幕來用於進一步對半導體層205進行圖案化，以形成藉由剩餘的基礎半導體層205B連接的第一矽特徵2061、第二矽特徵2062及第三矽特徵2063。在所繪示實施例中，方塊404處的圖案化亦可形成一或多個矽特徵206。方塊404處的蝕刻製程可包括乾法蝕刻、反應離子蝕刻(RIE)及/或其他適合的製程。如圖46中所示，在形成第一矽特徵2061、第二矽特徵2062及第三矽特徵2063之後，在工件200之上沈積填充介電層214以形成淺溝渠210及溝渠212(未示出於圖45中，但示出於圖4中)。可對填充介電層214進行平坦化以提供平坦的頂表面。
參照圖44及圖47至圖49，方法400包括方塊406，在方塊406中，選擇性地對第二矽特徵2062及第三矽特徵2063的部分執行第二摻雜製程1200。在方塊406處，如圖47中所示，在填充介電層214之上形成第二植入罩幕215，以暴露出第二矽特徵2062及第三矽特徵2063的部分，同時第二矽特徵2062及第一矽特徵2061的另一部分保持由第二植入罩幕215保護。此後，如圖48中所示，在第二植入罩幕215置位的情況下，對工件200執行第二摻雜製程1200，以選擇性地對第二矽特徵2062的被暴露出的部分及被暴露出的第三矽特徵2063進行植入。在一些實施例中，第二摻雜製程1200以第一劑量植入例如磷(P)或砷(As)等n型摻雜劑。第二植入罩幕215在形成及組成物方面可相似於第一植 入罩幕216。在第二摻雜製程1200之後，移除第二植入罩幕215。如圖49中所示，第二摻雜製程1200形成第一n摻雜區217。
參照圖44及圖50至圖52，方法400包括方塊408，在方塊408中，選擇性地對第三矽特徵2063執行第三摻雜製程1300。在方塊408處，在填充介電層214之上形成第三植入罩幕219，以暴露出第三矽特徵2063以及填充介電層214的位於第二矽特徵2062與第三矽特徵2063之間的部分。如圖50中所示，第二矽特徵2062及第一矽特徵2061保持由第三植入罩幕219保護。此後，如圖51中所示，在第三植入罩幕219置位的情況下，對工件200執行第三摻雜製程1300，以選擇性地對被暴露出的第三矽特徵2063進行植入。在一些實施例中，第三摻雜製程1300以大於第一劑量的第二劑量植入例如磷(P)或砷(As)等n型摻雜劑。第三植入罩幕219在形成及組成物方面可相似於第一植入罩幕216。在第三摻雜製程1300之後，如圖52中所示，移除第三植入罩幕219。如圖52中所示，第三摻雜製程1300將第一n摻雜區217的部分轉變成第二n摻雜區221。第二n摻雜區221中的n型摻雜劑濃度大於第一n摻雜區217中的n型摻雜劑濃度。
參照圖44及圖53至圖55，方法400包括方塊410，在方塊410中，選擇性地對第三矽特徵2063執行第四摻雜製程1400。在方塊410處，在填充介電層214之上形成第四植入罩幕223，以單獨地暴露出第三矽特徵2063。如圖53中所示，第二矽特徵2062、第一矽特徵2061及填充介電層214保持由第四植入罩幕223保 護。此後，如圖54中所示，在第四植入罩幕223置位的情況下，對工件200執行第四摻雜製程1400，以選擇性地對被暴露出的第三矽特徵2063進行植入。在一些實施例中，第四摻雜製程1400以大於第二劑量的第三劑量植入例如磷(P)或砷(As)等n型摻雜劑。第四植入罩幕223在形成及組成物方面可相似於第一植入罩幕216。在第四摻雜製程1400之後，如圖55中所示，移除第四植入罩幕223。如圖55中所示，第四摻雜製程1400將第二n摻雜區221的部分轉變成第三n摻雜區225。第三n摻雜區225中的n型摻雜劑濃度大於第二n摻雜區221中的n型摻雜劑濃度。
參照圖44及圖56至圖58，方法400包括方塊412，在方塊412中，選擇性地對第二矽特徵2062及第一矽特徵2061的部分執行第五摻雜製程1500。在方塊412處，在填充介電層214之上形成第五植入罩幕227，以暴露出第一矽特徵2061以及第二矽特徵2062的另一部分。如圖56中所示，第二矽特徵2062及第三矽特徵2063的經摻雜部分保持由第五植入罩幕227保護。此後，如圖57中所示，在第五植入罩幕227置位的情況下，對工件200執行第五摻雜製程1500，以選擇性地對被暴露出的第一矽特徵2061及第二矽特徵2062的被暴露出的部分進行植入。在一些實施例中，第五摻雜製程1500以第四劑量植入例如硼(B)或二氟化硼(BF2)等p型摻雜劑。第五植入罩幕227在形成及組成物方面可相似於第一植入罩幕216。在第五摻雜製程1500之後，如圖58中所示，移除第五植入罩幕227。如圖58中所示，第五摻雜製程 1500形成第一p摻雜區229。
參照圖44及圖59至圖61，方法400包括方塊414，在方塊414中，選擇性地對第一矽特徵2061執行第六摻雜製程1600。在方塊414處，在填充介電層214之上形成第六植入罩幕231，以暴露出第一矽特徵2061以及填充介電層214的位於第一矽特徵2061與第二矽特徵2062之間的部分。如圖59中所示，第二矽特徵2062及第三矽特徵2063保持由第六植入罩幕231保護。此後，如圖60中所示，在第六植入罩幕231置位的情況下，對工件200執行第六摻雜製程1600，以選擇性地對被暴露出的第一矽特徵2061進行植入。在一些實施例中，第六摻雜製程1600以大於第四劑量的第五劑量植入例如硼(B)或二氟化硼(BF2)等p型摻雜劑。第六植入罩幕231在形成及組成物方面可相似於第一植入罩幕216。在第六摻雜製程1600之後，如圖61中所示，移除第六植入罩幕231。如圖61中所示，第六摻雜製程1600將第一p摻雜區229的部分轉變成第二p摻雜區233。第二p摻雜區233中的p型摻雜劑濃度大於第一p摻雜區229中的p型摻雜劑濃度。
參照圖44及圖62至圖64，方法400包括方塊416，在方塊416中，選擇性地對第一矽特徵2061執行第七摻雜製程1700。在方塊416處，在填充介電層214之上形成第七植入罩幕235，以單獨地暴露出第一矽特徵2061。如圖62中所示，第二矽特徵2062及第三矽特徵2063保持由第七植入罩幕235保護。此後，如圖63中所示，在第七植入罩幕235置位的情況下，對工件200執行第 七摻雜製程1700，以選擇性地對被暴露出的第一矽特徵2061進行植入。在一些實施例中，第七摻雜製程1700以大於第五劑量的第六劑量植入例如硼(B)或二氟化硼(BF2)等p型摻雜劑。第七植入罩幕235在形成及組成物方面可相似於第一植入罩幕216。在第七摻雜製程1700之後，如圖64中所示，移除第七植入罩幕235。如圖64中所示，第七摻雜製程1700將第二p摻雜區233的部分轉變成第三p摻雜區237。第三p摻雜區237中的p型摻雜劑濃度大於第二p摻雜區233中的p型摻雜劑濃度。
在方塊416處的操作結束時，形成主動元件1000。主動元件1000包括第一n摻雜區217、第一p摻雜區229、第二n摻雜區221、第二p摻雜區233、第三n摻雜區225及第三p摻雜區237。主動元件1000充當相位調變器，以控制施加於耦合至主動元件1000的第一波導特徵206兩端的偏壓。就此而言，主動元件1000亦可被稱為相位調變器1000。第三n摻雜區225及第三p摻雜區237被重摻雜以用作相位調變器1000的低電阻接觸件。當被激活時，相位調變器1000可對與其耦合的第一波導特徵206的折射率進行調變。圖75及圖76中示出替代性相位調變器1002。相較於相位調變器1000，替代性相位調變器1002更包括設置於第一n摻雜區217與第一p摻雜區229之間的實質上未經摻雜的區(第二矽特徵2062的部分)。相位調變器1000包括P-N接面，且被配置用於其中耗盡電荷載子的耗盡模式操作。替代性相位調變器1002包括P-I-N(I代表本徵)接面，且被配置用於其中電荷載子 彙集於未經摻雜的區中的累積模式操作。由於電荷載子密度可能影響波導的折射率，因此相位調變器1000或替代性相位調變器1002可對本揭露的波導的折射率進行調變。
參照圖44及圖65，方法400包括方塊418，在方塊418中，沈積ILD層220。ILD層220可包含氧化矽或含氧化矽的介電材料。在一些實施例中，ILD層220可包含正矽酸四乙酯(TEOS)氧化物、未經摻雜的矽酸鹽玻璃、或者經摻雜氧化矽(例如硼磷矽酸鹽玻璃(BPSG)、熔融二氧化矽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、摻雜硼的矽玻璃(BSG)及/或其他適合的介電材料)，且可使用旋塗或可流動化學氣相沈積(FCVD)來沈積ILD層220。在一些其他實施例中，ILD層220可包含氧化矽，且可使用CVD、電漿增強型CVD(PECVD)或其他適合的製程來沈積ILD層220。在一些情形中，ILD層220可具有介於約250奈米與約350奈米之間的厚度(沿著Z方向)。
在一些實施例中，可執行圖66中的方法500，以形成圖68中所示包括較寬的底部部分206B及窄的頂部部分206T的脊型或肋型波導特徵2060。以下結合圖67至圖68闡述方法500的實施例。
參照圖66及圖67，方法500包括方塊502，在方塊502中，提供工件200。在方塊502處，方法500可自工件200開始。相似於圖2中所示者，圖67中的工件200包括基底202、位於基底202上的隱埋式氧化物(BOX)層204及位於隱埋式氧化物層 204上的半導體層205。在一個實施例中，基底202可為矽(Si)基底。在一些其他實施例中，基底202可包含例如鍺(Ge)、矽鍺(SiGe)或III-V族半導體材料等其他半導體。示例性III-V族半導體材料可包括砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、磷化鎵銦(GaInP)及砷化銦鎵(InGaAs)。BOX層204可包含氧化矽，且半導體層205可包含矽(Si)。在其中基底202及半導體層205由矽(Si)形成且BOX層204由氧化矽形成的一些實施方案中，基底202、BOX層204及半導體層205可為絕緣體上矽(SOI)基底的部分。
參照圖66及圖67，方法500包括方塊504，在方塊504中，在半導體層205中形成淺溝渠210，以在半導體層205的基礎部分上界定頂部部分206T。方塊504處的操作包括形成不延伸穿過半導體層205的淺溝渠210。在圖67中表示的一些實施例中，所述形成淺溝渠210包括藉由以上針對方法100闡述的第一圖案化硬罩幕208來蝕刻半導體層205。儘管在方塊504處執行相似的蝕刻製程來蝕刻半導體層205，然而所述蝕刻製程持續更短的時間週期，使得淺溝渠210不延伸穿過半導體層205而暴露出BOX層204。淺溝渠210的形成會界定頂部部分206T，頂部部分206T設置於半導體層205的基礎部分上，而非設置於BOX層204上。
參照圖66及圖68，方法500包括方塊506，在方塊506中，對半導體層205的基礎部分進行圖案化以形成脊型矽特徵 2060。儘管圖中未明確示出，然而可形成另一圖案化硬罩幕來用於進一步對半導體層205的基礎部分進行圖案化，以形成脊型矽特徵2060。脊型矽特徵2060可由於其形狀而被稱為脊型波導特徵2060，或者由於其與第二波導特徵248的相對位置而被稱為脊型第一波導特徵2060。如圖68中所示，脊型波導特徵2060包括底部部分206B及設置於底部部分206B上的頂部部分206T。沿著X方向，底部部分206B寬於頂部部分。此種輪廓使脊型矽特徵2060得名。在形成脊型矽特徵2060之後，在工件200之上沈積填充介電層214。如圖68中所示，可對填充介電層214進行平坦化以提供平坦的頂表面。
可對同一工件200執行方法100、300、400及500，以形成各種波導結構。舉例而言，圖69至圖74包括第一示例性結構，且圖75至圖79示出第二示例性結構。
首先參照圖69，圖69示出半導體結構200的俯視圖，半導體結構200包括沿著Y方向對準且部分地交疊的第一波導特徵206與第二波導特徵248。為易於例示，圖69被簡化以移除環繞第一波導特徵206及第二波導特徵248的所有結構。沿著Y方向，第一波導特徵206可被劃分成非錐形部分206NT及錐形部分206TP，且第二波導特徵248可被劃分成非錐形部分248NT、錐形部分248TP及尖端部分2482。尖端部分2482與錐形部分206TP部分地交疊，以形成光斑大小轉換器或光學邊緣耦合器，以對第一波導特徵206與第二波導特徵248進行光學耦合。沿著X方向， 隨著錐形部分206TP遠離非錐形部分206NT而錐化，錐形部分206TP的寬度相對於非錐形部分206NT的寬度減小。沿著X方向，非錐形部分248NT的寬度大於尖端部分2482的寬度。錐形部分248TP充當非錐形部分248NT與尖端部分2482之間的過渡。在上述一些實施例中，第一波導特徵206可由矽形成，且第二波導特徵248可由氮化矽形成。可使用圖35中的方法300或其變型來形成尖端部分2482或者錐形部分206TP及248TP。
提供沿著圖69中的截面A-A’、B-B’、C-C’及D-D’的局部剖視圖來例示環繞第一波導特徵206及第二波導特徵248的結構。圖70及圖71示出在兩個示例性實施例中沿著截面A-A’的局部剖視圖。在圖70中，第一波導特徵206不是脊型的，而圖71示出其中採用脊型第一波導特徵2060的實施例。在圖70與圖71二者中，第一波導特徵206(或脊型第一波導特徵2060)設置於兩個經摻雜矽特徵218之間。藉由矽化物層226，所述兩個經摻雜矽特徵218耦合至接觸特徵228，接觸特徵228轉而耦合至下部金屬特徵238、上部金屬特徵263及通孔特徵264。沿著截面A-A’，在第一波導特徵206(或脊型第一波導特徵2060)之上不存在第二波導特徵248。第一波導特徵206可使用方法100來製作，而脊型第一波導特徵2060可使用方法500來製作。
圖72示出沿著截面B-B’的局部剖視圖。在截面B-B’處，尖端部分2482在垂直方向上與錐形部分206TP交疊。在所繪示實施例中，錐形部分206TP不設置於兩個經摻雜矽特徵218之間， 而是設置於單一的經摻雜矽特徵218旁邊。第一波導特徵206嵌置於填充介電層214中。由於擬接觸特徵228D不耦合至下面的任何經摻雜矽特徵，因此擬接觸特徵228D設置於填充介電層214之上。尖端部分2482設置於接觸特徵228與擬接觸特徵228D之間。為簡潔起見，將不再重複結合圖70及圖71所闡述的特徵。圖73示出沿著截面C-C’的局部剖視圖。在截面C-C’處，尖端部分2482設置於擬接觸特徵228D與接觸特徵228之間。然而，應注意，圖73中的擬接觸特徵228D並非圖72中的相同擬接觸特徵228D。另外，在橫截面C-C’處，尖端部分2482不設置於第一波導特徵206的任何部分之上。為簡潔起見，將不再重複對相似特徵的說明。
圖74示出沿著截面D-D’的局部剖視圖。在圖74中，第二波導特徵248的非錐形部分248NT設置於兩個接觸特徵228之間、兩個下部金屬特徵238之間以及兩個上部金屬特徵263之間。非錐形部分248NT藉由ILD層220與相鄰的接觸特徵228間隔開。非錐形部分248NT藉由第一IMD層230與相鄰的下部金屬特徵238間隔開。非錐形部分248NT藉由第二IMD層240與相鄰的上部金屬特徵263間隔開。非錐形部分248NT不設置於第一波導特徵206的任何部分之上，且可具有介於約400奈米與約600奈米之間的厚度。第二波導特徵248的非錐形部分248NT可使用圖1中的方法100來製作。
現在參照圖75，圖75示出包括主動波導構造的半導體結構200的俯視圖。相似於圖69中的半導體結構200，圖75中的 半導體結構亦包括沿著Y方向對準且部分地交疊的第一波導特徵206與第二波導特徵248。第一波導特徵206可被劃分成非錐形部分206NT及錐形部分206TP，且第二波導特徵248可被劃分成非錐形部分248NT、錐形部分248TP及尖端部分2482。尖端部分2482及錐形部分206TP是光斑大小轉換器。尖端部分2482與錐形部分206TP部分地交疊以用作光學邊緣耦合器，以對第一波導特徵206與第二波導特徵248進行光學耦合。不同於圖69中的半導體結構200，圖75中的非錐形部分206NT耦合至包括第三n摻雜區225、第二n摻雜區221及第一n摻雜區217、第三p摻雜區237、第二p摻雜區233及第一p摻雜區229的主動區。主動區可使用圖44中的方法400來形成。在一些實施例中，第一波導特徵206的部分(例如第二矽特徵2062的部分，亦參見圖47)可保持實質上未經摻雜，且夾置於第一n摻雜區217與第一p摻雜區229之間。
提供沿著圖75中的截面AA-AA’、BB-BB’、CC-CC’及DD-DD’的局部剖視圖來例示環繞第一波導特徵206及第二波導特徵248的結構。圖76示出沿著圖75中的截面AA-AA’的局部剖視圖。第三n摻雜區225及第三p摻雜區237中的每一者藉由矽化物層226耦合至上覆的接觸特徵228。圖76中的接觸特徵228轉而耦合至下部金屬特徵238、上部金屬特徵263及通孔特徵264。圖76中的虛線區域示出非錐形部分206NT耦合至主動區的位置。圖77示出沿著圖75中的截面BB-BB’的局部剖視圖，其可相似於 圖72中所示的局部剖視圖。圖78示出沿著圖75中的截面CC-CC’的局部剖視圖，其可相似於圖73中所示的局部剖視圖。圖79示出沿著圖75中的截面DD-DD’的局部剖視圖，其可相似於圖74中所示的局部剖視圖。因此，為簡潔起見，省略對圖77至圖79的詳細說明。
本揭露的實施例提供優點。本揭露提供包括設置於經摻雜矽特徵之間的第一波導特徵及設置於耦合至所述經摻雜矽特徵的接觸特徵之間的第二波導特徵的裝置或半導體結構。第二波導特徵亦設置於在接觸特徵之上設置的下部金屬特徵之間以及在下部金屬特徵之上設置的上部金屬特徵之間。在一些實施例中，第一波導特徵由矽形成，且第二波導特徵由氮化矽形成。由於第二波導特徵被容許在多於一個內連線層中的特徵之間在垂直方向上延伸，因此第二波導特徵可具有足夠的厚度用於O波段或C波段應用，而不增加接觸特徵的厚度。
在一個示例性態樣中，本揭露是有關於一種裝置。所述裝置包括：多個經摻雜矽特徵，位於基底之上；多個接觸特徵，設置於所述多個經摻雜矽特徵之上且電性耦合至所述多個經摻雜矽特徵；多個下部金屬特徵，設置於所述多個接觸特徵之上且電性耦合至所述多個接觸特徵；多個上部金屬特徵，設置於所述多個下部金屬特徵之上且電性耦合至所述多個下部金屬特徵；第一波導特徵，設置於所述多個經摻雜矽特徵中的兩個相鄰經摻雜矽特徵之間；以及第二波導特徵，設置於所述第一波導特徵之上，其中所述 第二波導特徵的頂表面高於所述多個接觸特徵的頂表面，使得所述第二波導特徵設置於所述多個下部金屬特徵中的兩個相鄰下部金屬特徵之間以及所述多個上部金屬特徵中的兩個相鄰上部金屬特徵之間。
在一些實施例中，所述第一波導特徵具有第一折射率，且所述第二波導特徵具有不同於所述第一折射率的第二折射率。在一些實施方案中，所述第一波導特徵包含矽，且所述第二波導特徵包含氮化矽。在一些情形中，所述第一波導特徵包括第一非錐形部分及自所述第一非錐形部分延伸的第一錐形部分，所述第二波導特徵包括第二非錐形部分、自所述第二非錐形部分延伸的第二錐形部分及自所述第二錐形部分延伸的尖端部分，且所述尖端部分與所述第一波導特徵的所述第一錐形部分交疊。在一些實施例中，所述裝置更包括多個通孔特徵，所述多個通孔特徵設置於所述多個上部金屬特徵之上且電性耦合至所述多個上部金屬特徵。所述第一波導特徵沿著第一方向縱向延伸且，沿著垂直於所述第一方向的第二方向，所述多個通孔特徵中的每一者的寬度大於所述多個上部金屬特徵中的每一者的寬度。在一些實施例中，所述裝置更包括矽化物層，所述矽化物層設置於所述多個經摻雜矽特徵與所述多個接觸特徵之間。在一些情形中，所述第一波導特徵及所述第二波導特徵被配置成利用具有為約1310奈米、為約1550奈米或為所述二者的波長的紅外線進行操作。在一些實施方案中，所述多個接觸特徵包括介於約350奈米與約380奈米之間的厚度。在 一些實施例中，所述第二波導特徵設置於多於一個介電層中，且所述多於一個介電層包含氧化矽。
在另一示例性態樣中，本揭露是有關於一種半導體結構。所述半導體結構包括：隱埋式氧化物層；第一介電層，設置於所述隱埋式氧化物層之上；第一波導特徵，設置於所述第一介電層中；第二介電層，設置於所述第一介電層及所述第一波導特徵之上；多個接觸特徵，設置於所述第二介電層中；第三介電層，設置於所述第二介電層之上；以及第二波導特徵，設置於所述第二介電層及所述第三介電層中。所述第二波導特徵的頂表面高於所述多個接觸特徵的頂表面，且所述第二波導特徵的部分在垂直方向上與所述第一波導特徵的部分交疊。
在一些實施例中，所述半導體結構更包括：第一金屬內連線層，設置於所述第二介電層中，所述第一金屬內連線層包括第一接觸特徵及第二接觸特徵；以及第二金屬內連線層，設置於所述第三介電層中，所述第二金屬內連線層包括第一金屬特徵及第二金屬特徵。所述第二波導特徵設置於所述第一接觸特徵與所述第二接觸特徵之間以及所述第一金屬特徵與所述第二金屬特徵之間。在一些實施例中，所述第一波導特徵包括第一折射率，且所述第二波導特徵包括不同於所述第一折射率的第二折射率。在一些情形中，所述第一波導特徵包含矽，且所述第二波導特徵包含氮化矽。在一些實施方案中，所述半導體結構更包括位於所述第一介電層中的第一經摻雜矽特徵及第二經摻雜矽特徵。所述第一波導特徵 設置於所述第一經摻雜矽特徵與所述第二經摻雜矽特徵之間。在一些情形中，所述第一波導特徵包括位於所述隱埋式氧化物層上的底部部分及設置於所述底部部分上的頂部部分，且所述底部部分的寬度大於所述頂部部分的寬度。在一些實施例中，所述第二波導特徵的厚度大於所述第一波導特徵的厚度。
在又一示例性態樣中，本揭露是有關於一種方法。所述方法包括：提供工件，所述工件包括基底、位於所述基底之上的隱埋式氧化物層及位於所述隱埋式氧化物層之上的矽層；將所述矽層圖案化成第一矽特徵及第二矽特徵，所述第一矽特徵與所述第二矽特徵藉由溝渠彼此劃分開；在所述溝渠中沈積填充介電層；利用摻雜劑摻雜所述第二矽特徵；在經摻雜的所述第二矽特徵之上形成接觸特徵；在所述接觸特徵之上形成下部金屬特徵；以及形成多個氮化矽特徵，其中所述多個氮化矽特徵中的每一者設置於所述接觸特徵中的兩個相鄰接觸特徵之間以及所述下部金屬特徵中的兩個相鄰下部金屬特徵之間。
在一些實施例中，所述方法更包括：在所述形成所述接觸特徵之前，在經摻雜的所述第二矽特徵上形成矽化物層。在一些實施方案中，所述形成所述接觸特徵包括在所述填充介電層、所述第一矽特徵及所述第二矽特徵之上沈積第一介電層。在一些情形中，所述方法更包括：在所述形成所述多個氮化矽特徵之後，在所述下部金屬特徵之上形成上部金屬特徵。
前述內容概述了若干實施例的特徵，以使此項技術中具 有通常知識者可更佳地理解本揭露的各態樣。此項技術中具有通常知識者應知，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。此項技術中具有通常知識者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替、及變更。
100:方法
102、104、106、108、110、112、114、116、118、120、122:操作

Claims (10)

  1. 一種光學波導裝置，包括：多個經摻雜矽特徵，位於基底之上；多個接觸特徵，設置於所述多個經摻雜矽特徵之上且電性耦合至所述多個經摻雜矽特徵；多個下部金屬特徵，設置於所述多個接觸特徵之上且電性耦合至所述多個接觸特徵；多個上部金屬特徵，設置於所述多個下部金屬特徵之上且電性耦合至所述多個下部金屬特徵；第一波導特徵，設置於所述多個經摻雜矽特徵中的兩個相鄰經摻雜矽特徵之間；以及第二波導特徵，設置於所述第一波導特徵之上，其中所述第二波導特徵的頂表面高於所述多個接觸特徵的頂表面，使得所述第二波導特徵設置於以下之間：所述多個下部金屬特徵中的兩個相鄰下部金屬特徵，以及所述多個上部金屬特徵中的兩個相鄰上部金屬特徵。
  2. 如請求項1所述的光學波導裝置，其中所述第一波導特徵具有第一折射率，其中所述第二波導特徵具有不同於所述第一折射率的第二折射率。
  3. 如請求項1所述的光學波導裝置，其中所述第一波導特徵包括第一非錐形部分及自所述第一非 錐形部分延伸的第一錐形部分，其中所述第二波導特徵包括第二非錐形部分、自所述第二非錐形部分延伸的第二錐形部分及自所述第二錐形部分延伸的尖端部分，且其中所述尖端部分與所述第一波導特徵的所述第一錐形部分交疊。
  4. 如請求項1所述的光學波導裝置，更包括：多個通孔特徵，設置於所述多個上部金屬特徵之上且電性耦合至所述多個上部金屬特徵，其中所述第一波導特徵沿著第一方向縱向延伸，其中，沿著垂直於所述第一方向的第二方向，所述多個通孔特徵中的每一者的寬度大於所述多個上部金屬特徵中的每一者的寬度。
  5. 一種半導體結構，包括：隱埋式氧化物層；第一介電層，設置於所述隱埋式氧化物層之上；第一波導特徵，設置於所述第一介電層中；第二介電層，設置於所述第一介電層及所述第一波導特徵之上；多個接觸特徵，設置於所述第二介電層中；第三介電層，設置於所述第二介電層之上；以及第二波導特徵，設置於所述第二介電層及所述第三介電層中， 其中所述第二波導特徵的頂表面高於所述多個接觸特徵的頂表面，其中所述第二波導特徵的部分在垂直方向上與所述第一波導特徵的部分交疊。
  6. 如請求項5所述的半導體結構，更包括：第一金屬內連線層，設置於所述第二介電層中，所述第一金屬內連線層包括第一接觸特徵及第二接觸特徵；以及第二金屬內連線層，設置於所述第三介電層中，所述第二金屬內連線層包括第一金屬特徵及第二金屬特徵，其中所述第二波導特徵設置於所述第一接觸特徵與所述第二接觸特徵之間以及所述第一金屬特徵與所述第二金屬特徵之間。
  7. 如請求項5所述的半導體結構，其中所述第一波導特徵包括位於所述隱埋式氧化物層上的底部部分及設置於所述底部部分上的頂部部分，其中所述底部部分的寬度大於所述頂部部分的寬度。
  8. 一種半導體結構的製作方法，包括：提供工件，所述工件包括基底、位於所述基底之上的隱埋式氧化物層及位於所述隱埋式氧化物層之上的矽層；將所述矽層圖案化成第一矽特徵及第二矽特徵，所述第一矽特徵與所述第二矽特徵藉由溝渠彼此劃分開；在所述溝渠中沈積填充介電層；利用摻雜劑摻雜所述第二矽特徵； 在經摻雜的所述第二矽特徵之上形成接觸特徵；在所述接觸特徵之上形成下部金屬特徵；以及形成多個氮化矽特徵，其中所述多個氮化矽特徵中的每一者設置於所述接觸特徵中的兩個相鄰接觸特徵之間以及所述下部金屬特徵中的兩個相鄰下部金屬特徵之間。
  9. 如請求項8所述的方法，更包括：在所述形成所述接觸特徵之前，在經摻雜的所述第二矽特徵上形成矽化物層。
  10. 如請求項8所述的方法，更包括：在所述形成所述多個氮化矽特徵之後，在所述下部金屬特徵之上形成上部金屬特徵。
TW110119214A 2020-06-19 2021-05-27 光學波導裝置、半導體結構及其製作方法 TWI777581B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063041149P 2020-06-19 2020-06-19
US63/041,149 2020-06-19
US17/212,934 US11531159B2 (en) 2020-06-19 2021-03-25 Optical waveguide apparatus and method of fabrication thereof
US17/212,934 2021-03-25

Publications (2)

Publication Number Publication Date
TW202201626A TW202201626A (zh) 2022-01-01
TWI777581B true TWI777581B (zh) 2022-09-11

Family

ID=77935648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119214A TWI777581B (zh) 2020-06-19 2021-05-27 光學波導裝置、半導體結構及其製作方法

Country Status (3)

Country Link
US (3) US11531159B2 (zh)
CN (1) CN113484948B (zh)
TW (1) TWI777581B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11835764B2 (en) * 2022-01-31 2023-12-05 Globalfoundries U.S. Inc. Multiple-core heterogeneous waveguide structures including multiple slots
DE102022103611A1 (de) * 2022-02-16 2023-08-17 Carl Zeiss Smt Gmbh Vorrichtungen, testkarten und verfahren zum testen von photonischen integrierten schaltungen sowie photonische integrierte schaltungen
US12276831B2 (en) * 2022-11-28 2025-04-15 Globalfoundries U.S. Inc. Enlarged multilayer nitride waveguide for photonic integrated circuit
TWI846531B (zh) * 2023-07-03 2024-06-21 國立清華大學 波導與主動元件的整合結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201111819A (en) * 2009-07-15 2011-04-01 Integrated Designs L P System and method for determining pump pressure based on motor current
US20150125111A1 (en) * 2013-10-22 2015-05-07 Massachusetts Institute Of Technology Waveguide formation using cmos fabrication techniques
CN107408589A (zh) * 2015-01-05 2017-11-28 纽约州立大学研究基金会 包括波导材料的集成光子器件
US20190310417A1 (en) * 2018-04-05 2019-10-10 The Research Foundation For The State University Of New York Fabricating photonics structure light signal transmission regions
US20200166720A1 (en) * 2018-11-21 2020-05-28 The Research Foundation For The State University Of New York Photonics optoelectrical system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064245A (zh) * 2006-04-25 2007-10-31 力晶半导体股份有限公司 硬掩模层与半导体元件的制造方法
CN101641622B (zh) * 2007-03-20 2011-09-14 日本电气株式会社 光波导和使用该光波导的光斑尺寸转换器
KR101691851B1 (ko) * 2013-03-11 2017-01-02 인텔 코포레이션 실리콘 기반 광 집적 회로를 위한 오목 미러를 갖는 저전압 아발란치 광 다이오드
JP2017011209A (ja) * 2015-06-25 2017-01-12 株式会社東芝 グラフェン受光素子、およびグラフェン光変調器
JP6697858B2 (ja) * 2015-09-04 2020-05-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9933566B2 (en) * 2015-11-13 2018-04-03 Cisco Technology, Inc. Photonic chip with an evanescent coupling interface
US10222552B2 (en) * 2016-01-12 2019-03-05 Oracle International Corporation Wafer-scale fabrication of vertical optical couplers
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
JP7037287B2 (ja) * 2017-06-01 2022-03-16 株式会社フジクラ 光導波路素子
US10340661B2 (en) * 2017-11-01 2019-07-02 International Business Machines Corporation Electro-optical device with lateral current injection regions
US10541214B2 (en) * 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material
US10429582B1 (en) * 2018-05-02 2019-10-01 Globalfoundries Inc. Waveguide-to-waveguide couplers with multiple tapers
US10746923B2 (en) 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US10262984B1 (en) * 2018-07-05 2019-04-16 Stmicroelectronics S.R.L. Optical integrated circuit systems, devices, and methods of fabrication
US10746921B2 (en) * 2018-07-20 2020-08-18 Globalfoundries Inc. Stacked waveguide arrangements providing field confinement
US10816725B2 (en) * 2018-09-18 2020-10-27 Globalfoundries Inc. Waveguide intersections incorporating a waveguide crossing
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
US11860417B2 (en) * 2019-09-09 2024-01-02 Cisco Technology, Inc. Precision spacing control for optical waveguides
US12353003B2 (en) * 2020-02-11 2025-07-08 Rockley Photonics Limited Photonic module and method of manufacture
US11092740B1 (en) * 2020-04-16 2021-08-17 Globalfoundries U.S. Inc. Polarizers with multiple stacked layers
KR102899214B1 (ko) * 2020-05-20 2025-12-10 삼성전자주식회사 광집적회로용 플랫폼 및 이를 이용한 광학 위상 어레이 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201111819A (en) * 2009-07-15 2011-04-01 Integrated Designs L P System and method for determining pump pressure based on motor current
US20150125111A1 (en) * 2013-10-22 2015-05-07 Massachusetts Institute Of Technology Waveguide formation using cmos fabrication techniques
CN107408589A (zh) * 2015-01-05 2017-11-28 纽约州立大学研究基金会 包括波导材料的集成光子器件
US20190310417A1 (en) * 2018-04-05 2019-10-10 The Research Foundation For The State University Of New York Fabricating photonics structure light signal transmission regions
US20200166720A1 (en) * 2018-11-21 2020-05-28 The Research Foundation For The State University Of New York Photonics optoelectrical system

Also Published As

Publication number Publication date
CN113484948A (zh) 2021-10-08
CN113484948B (zh) 2023-05-05
US20210396930A1 (en) 2021-12-23
US11531159B2 (en) 2022-12-20
US20230111170A1 (en) 2023-04-13
US20260029575A1 (en) 2026-01-29
US12276836B2 (en) 2025-04-15
TW202201626A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
TWI777581B (zh) 光學波導裝置、半導體結構及其製作方法
TWI683342B (zh) 用於製造具有電晶體在相同基板上的光偵測器之單片整合技術
US5953612A (en) Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US8111724B2 (en) Temperature control device for optoelectronic devices
US6380087B1 (en) CMP process utilizing dummy plugs in damascene process
KR101742407B1 (ko) 광 구조물을 형성하는 방법
CN114730045B (zh) 制造光电子部件的方法
TWI775393B (zh) 半導體構造及製作方法
TWI901276B (zh) 半導體光子裝置及其形成方法
US7098515B1 (en) Semiconductor chip with borderless contact that avoids well leakage
US20250231340A1 (en) Semiconductor structure, semiconductor device and manufacturing method thereof
US12541054B2 (en) Photonic device and method of fabricating same
TWI912950B (zh) 光子裝置結構、光子半導體裝置及其製造方法
US20250110271A1 (en) Photonic device and method of fabricating same
US20260029669A1 (en) Semiconductor photonics devices and methods of formation
TWI899864B (zh) 半導體光子裝置及其形成方法
US12259605B2 (en) Semiconductor device and method for manufacturing the same
US20250389891A1 (en) Semiconductor photonics devices and methods of formation
US20250199253A1 (en) Bidirectional wafer-level light coupling
US11651992B2 (en) Gap fill void and connection structures
TW202310435A (zh) 耦合系統
US10103097B2 (en) CD control
CN120993631A (zh) 半导体光子器件及其形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent