[go: up one dir, main page]

TWI776230B - 兩步l形選擇性磊晶生長 - Google Patents

兩步l形選擇性磊晶生長 Download PDF

Info

Publication number
TWI776230B
TWI776230B TW109130920A TW109130920A TWI776230B TW I776230 B TWI776230 B TW I776230B TW 109130920 A TW109130920 A TW 109130920A TW 109130920 A TW109130920 A TW 109130920A TW I776230 B TWI776230 B TW I776230B
Authority
TW
Taiwan
Prior art keywords
layer
source connection
channel
substrate
channel structure
Prior art date
Application number
TW109130920A
Other languages
English (en)
Other versions
TW202205380A (zh
Inventor
耿萬波
磊 薛
薛家倩
劉小欣
高庭庭
黃波
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202205380A publication Critical patent/TW202205380A/zh
Application granted granted Critical
Publication of TWI776230B publication Critical patent/TWI776230B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

提供了一種處理半導體元件的方法，所述半導體元件具有形成在基底上方的源極犧牲層之上的堆疊層、垂直延伸穿過堆疊層和源極犧牲層的通道結構、垂直延伸穿過堆疊層的閘極線切口溝槽、以及覆蓋堆疊層的未覆蓋的頂表面和側表面的間隔層。所述方法可以包括：透過去除源極犧牲層來曝露通道結構的下側壁；在所有未覆蓋的表面上形成保護層；透過去除保護層的第一部分和通道結構的絕緣層來曝露通道結構的通道層；在曝露的通道層之上形成初始源極連接層；透過去除保護層的第二部分來曝露基底；以及在初始源極連接層和曝露的基底之上形成源極連接層。

Description

兩步L形選擇性磊晶生長
本發明係有關於半導體技術領域。
立體（3D）NAND快閃記憶體儲存技術已經全面性發展，以實現更高的資料儲存密度，而無需更小的儲存單元。3D NAND記憶體元件通常包括交替的字元線層和絕緣層的堆疊層，所述堆疊層用於形成垂直堆疊的儲存單元。3D NAND記憶體元件還可以包括在堆疊層下方的源極連接層，以將垂直儲存單元電性連接到源極區。
各種製作技術也正在發展且研究，例如，側壁選擇性磊晶生長（SEG），可用於製作垂直記憶體元件。側壁SEG技術也被稱為SWS技術。在半導體元件的製作期間，SWS技術用磊晶層替換在可以用於形成垂直儲存單元串的層堆疊下方的源極犧牲層，該磊晶層形成用於垂直儲存單元串的源極連接。這種磊晶層可以形成在單個磊晶製程中，但是該技術可能對層厚度和均勻性具有較差的控制，並且甚至可能使閘極線輪廓變形。
本發明提供了具有透過選擇性磊晶生長（SEG）製程形成的源極連接層的半導體元件及其形成方法。
根據第一方面，公開了具有透過兩個選擇性磊晶生長（SEG）製程形成的L形源極連接層的半導體元件。L形源極連接層可以具有沿著元件的基底平行延伸的第一部分和從基底垂直延伸的第二部分。兩個選擇性磊晶生長（SEG）製程可以包括沉積L形源極連接層的初始部分的第一選擇性磊晶生長（SEG）製程，以及完成L形源極連接層的初始部分並且沉積L形源極連接層的另一部分的第二選擇性磊晶生長（SEG）製程。
元件還可以包括通道結構，該通道結構具有延伸穿過堆疊層的第一部分以及延伸穿過L形源極連接層的初始部分並且與L形源極連接層的初始部分接觸的第二部分。通道結構還可以具有通道層。通道結構的第一部分可以具有通道層的第一部分和包圍通道層的第一部分的絕緣層。通道結構的第二部分可以具有通道層的第二部分，該通道層的第二部分延伸穿過L形源極連接層的第二部分並且與L形源極連接層的第二部分直接接觸。在一些實施例中，L形源極連接層可以作為公共源極線，或者將通道層電性連接到半導體元件的源極區。
元件還可以包括在堆疊層中的閘極線縫隙結構、在堆疊層中的階梯區以及在階梯區中的接觸結構。接觸結構可以與字元線層電耦合，以向通道結構提供控制信號。
本發明的第二方面提供了處理半導體元件的方法，該半導體元件包括形成在基底上方的源極犧牲層之上的堆疊層、垂直延伸穿過堆疊層和源極犧牲層的通道結構、垂直延伸穿過堆疊層的閘極線切口溝槽、以及覆蓋堆疊層的未覆蓋的頂表面和側表面的間隔層。堆疊層可以由交替的絕緣層和犧牲字元線層形成。該方法可以包括透過去除源極犧牲層來曝露通道結構的下側壁。在一些實施例中，曝露下側壁還可以包括去除基底上的氧化物層和通道結構的下部氧化物層。
該方法還可以包括形成保護層，該保護層具有覆蓋通道結構的下側壁的第一部分、覆蓋基底的第二部分和覆蓋間隔層的第三部分。例如，保護層可以是氧化物層。在一些實施例中，保護層的第一部分可以比保護層的第二部分更薄，並且保護層的第二部分可以比保護層的第三部分更薄。
該方法還可以包括透過去除保護層的第一部分和通道結構的絕緣層來曝露通道結構的通道層。在一些實施例中，可以經由閘極線切口溝槽來執行第一蝕刻製程以去除保護層的第一部分並且部分地去除保護層的第二部分和第三部分，並且可以經由閘極線切口溝槽來執行第二蝕刻製程以去除通道結構的絕緣層。隨後，可以在通道結構的曝露的通道層之上形成初始源極連接層。例如，可以執行第一選擇性沉積製程以僅在曝露的通道層上沉積初始源極連接層。然後，該方法可以包括透過去除保護層的第二部分來曝露基底。在一些實施例中，可以經由閘極線切口溝槽來執行第三蝕刻製程，以去除保護層的第二部分並且部分地去除保護層的第三部分。
該方法還可以包括在初始源極連接層和曝露的基底之上形成源極連接層。在一些實施例中，可以執行第二選擇性沉積製程以僅在初始源極連接層和曝露的基底上沉積源極連接材料。此外，源極連接層可以作為公共源極線，或者將通道層電性連接到半導體元件的源極區。
在一些實施例中，該方法還可以包括去除保護層的第三部分、去除間隔層、以及用字元線層替換犧牲字元線層。另外，可以在包括接觸結構的堆疊層中形成階梯區。接觸結構可以與字元線層電耦合，以向通道結構提供控制信號。
以下公開提供了用於實施所提供的主題的不同特徵的許多不同的實施例或示例。下面描述了部件和佈置的特定示例以簡化本發明。當然，這些僅僅是示例，且並非旨在是限制性的。例如，在下列描述中，第一特徵形成在第二特徵之上或上可以包括第一特徵和第二特徵可以直接接觸的實施例，並且還可以包括可以在第一特徵與第二特徵之間形成附加特徵使得第一特徵和第二特徵可以不直接接觸的實施例。此外，本發明可能在各種示例中重複附圖標記和/或字母。這種重複是為了簡單和清楚的目的，並且本身不表示所討論的各種實施例和/或構造之間的關係。
儘管對具體配置和佈置進行了討論，但應當理解，這只是出於例示性目的而進行的。相關領域中的技術人員將認識到，可以使用其它配置和佈置而不脫離本發明的精神和範圍。對相關領域的技術人員顯而易見的是，本發明還可以用於多種其它應用中。
要指出的是，在說明書中提到“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等指示所述的實施例可以包括特定特徵、結構或特性，但未必各個實施例都包括該特定特徵、結構或特性。此外，這種短語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例（無論是否明確描述）實現這種特徵、結構或特性應在相關領域技術人員的知識範圍中。
通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分取決於上下文，本文中使用的術語“一個或多個”可以用於描述單數意義的任何特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，例如“一”或“所述”的術語同樣可以被理解為傳達單數使用或傳達複數使用。此外，可以將術語“基於”理解為未必旨在傳達排他性的一組因素，並且相反可以允許存在未必明確描述的附加因素，其同樣至少部分地取決於上下文。
應當容易理解，本發明中的“在…上”、“在…上方”和“在…之上”的含義應當以最寬方式被解讀，以使得“在…上”不僅表示“直接在”某物“上”而且還包括在某物“上”且其間有居間特徵或層的含義，並且“在…上方”或“在…之上”不僅表示“在”某物“上方”或“之上”，而且還可以包括其“在”某物“上方”或“之上”且其間沒有居間特徵或層（即，直接在某物上）的含義。
此外，例如“在…下”、“在…下方”、“下部”、“在…上方”、“上部”等空間相對術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的如圖中所示的關係。空間相對術語旨在涵蓋除了在附圖中所描繪的取向之外的在設備使用或操作步驟步驟中的不同取向。設備可以以另外的方式被定向（旋轉90度或在其它取向），並且本文中使用的空間相對描述詞可以類似地被相應解釋。
如本文所使用的，術語“基底”是指向其上增加後續材料層的材料。基底自身可以被圖案化。增加在基底頂部的材料可以被圖案化或者可以保持不被圖案化。此外，基底可以包括寬範圍的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由例如玻璃、塑膠或藍寶石晶片的非導電材料製成。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水平、垂直和/或沿傾斜表面延伸。基底可以是層，在其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體層和接觸層（其中形成互連線和/或過孔接觸）和一個或多個介電層。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設置的用於部件或製程步驟的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製造製程或容限中的輕微變化導致的。如本文使用的，術語“大約”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值，其例如在值的10%-30%（例如，值的±10%、±20%或±30%）中變化。
如本文所使用的，術語“立體（3D）NAND儲存串”是指在橫向取向的基底上的垂直取向的串聯連接的儲存單元電晶體串，以使得儲存串在相對於基底的垂直方向上延伸。如文中使用的，術語“垂直/垂直地”是指在標稱上垂直於基底的橫向表面。
下文的公開內容提供了用於實施所提供的主題的不同特徵的很多不同實施例或示例。下文描述了部件和佈置的具體示例以簡化本發明。當然，這些只是示例，並非意在構成限制。例如，下文的描述當中出現的在第二特徵上或之上形成第一特徵可以包括所述第一特徵和第二特徵是所形成的可以直接接觸的特徵的實施例，並且還可以包括可以在所述第一特徵和第二特徵之間形成額外的特徵進而使得所述第一特徵和第二特徵可以不直接接觸的實施例。此外，本發明可以在各個示例中重複使用作為附圖標記的數位和/或字母。這種重複的目的是為了簡化和清楚的目的，並且本身不指示所討論的在各種實施例和/或配置之間的關係。
此外，文中為了便於說明可以採用空間相對術語，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一個元件或特徵與其他元件或特徵的如圖所示的關係。空間相對術語意在包含除了附圖所示的取向之外的處於使用或操作步驟中的元件的不同取向。所述裝置可以具有其他取向（旋轉90度或者處於其他取向上），並照樣相應地解釋文中採用的空間相對描述詞。
此外，為了便於描述，在本文中可以使用例如“之下”、“下方”、“下部”、“上方”、“上部”等空間相對術語，以描述一個元件或特徵與另一個（一個或多個）元件或（一個或多個）特徵的如圖中所示的關係。除了在圖中描述的取向之外，空間相對術語還旨在涵蓋元件在使用或操作步驟中的不同取向。裝置可以以其他方式定向（旋轉100度或以其他取向），並且在本文使用的空間相對描述語可以以類似方式被相應地解釋。
本發明提供了用於SWS技術的兩步選擇性磊晶生長（SEG）方法。該方法可以包括形成保護層、去除保護層的第一部分、執行第一選擇性磊晶生長（SEG）製程、去除保護層的第二部分以及執行第二選擇性磊晶生長（SEG）製程。因此，可以形成L形源極連接層，以將垂直儲存單元串連接到源極區。與在單一個步驟中形成源極連接層的相關實例相比，兩步SEG方式可以提供對側壁厚度和底部厚度兩者的控制，改善層均勻性，保護閘極線輪廓，並且增大晶圓合格率。
圖1A是根據本發明的示例性實施例的半導體元件100的截面圖。如圖所示，半導體元件100可以包括基底101和佈置在基底101之上的堆疊層120。半導體元件100還可以包括佈置在基底101與堆疊層120之間的L形源極連接層171。
堆疊層120可以由在Z方向上在基底101上方交替堆疊的絕緣層106和犧牲字元線層107來形成。堆疊層120還可以包括在Z方向上延伸穿過堆疊層120的一個或多個閘極線切口溝槽109。另外，可以形成間隔層108以覆蓋堆疊層120的頂表面120’和側表面120’’，並且可以形成保護層151以覆蓋間隔層108。
如圖1A中所示，堆疊層120還可以包括在Z方向上垂直延伸穿過堆疊層120和源極連接層171的多個通道結構110。通道結構110可以由不同種類材料形成，並且在X-Y平面中具有圓形截面形狀。通道結構110可以包括絕緣層111（例如，氧化矽和/或氣隙）、包圍絕緣層111的通道層112（例如，多晶矽或單晶矽）、包圍通道層112的穿隧層114（例如，氧化矽）、包圍穿隧層114的電荷捕獲層115（例如，氮化矽）、以及包圍電荷捕獲層115並與犧牲字元線層107直接接觸的阻隔層116（例如，氧化矽）。
如下面詳細描述的，在製造期間，可以透過使用兩個選擇性磊晶生長（SEG）製程形成源極連接層171，以形成L形源極連接層171。此外，源極連接層171可以由導電金屬或任何合適的半導體材料（例如，多晶矽或單晶矽）製成，並且半導體材料可以是未摻雜的或可以包括p型或n型摻雜劑。在一些實施例中，源極連接層171可以是用於多個垂直儲存單元串的公共源極線，並且因此可以被稱為公共源極層。
另外，在該示例中，基底101可以為矽。基底101還可以是任何其它合適的基底，例如鍺（Ge）基底、矽鍺（SiGe）基底和/或絕緣體上矽（SOI）基底。基底101可以包括半導體材料，例如，IV族半導體、III-V族化合物半導體或II-VI族氧化物半導體。IV族半導體可以包括Si、Ge或SiGe。基底101可以是體晶圓或磊晶層。
在示例性實施例中，阻隔層116可以由與絕緣層106相同的材料製成，並且與絕緣層106一體形成。此外，在一些實施例中，可以在阻隔層116與犧牲字元線層107之間沉積例如HfO2 或Al2 O3 的高介電常數（k）層（未示出）。此外，雖然通道結構110在圖1的示例中被示出為延伸到基底101中，但是在其它實施例中，通道結構110可以在基底101上或上方。
圖1B是圖1A中的矩形Rect1的放大圖。具體地，圖1B示出了L形源極連接層171的放大圖。如圖所示，源極連接層的第一部分171a可以從基底101垂直延伸，並且源極連接層的第二部分171b可以沿著基底101平行延伸。結果，源極連接層的第一部分171a和源極連接層的第二部分171b一起形成L形源極連接層171。此外，源極連接層171可以與通道層112直接接觸，並且將堆疊層120的通道層112電性連接到半導體元件100中的一個或多個源極區（未示出）。
圖2-圖9是根據本發明的示例性實施例的在製造的各個中間步驟處的半導體元件（例如，半導體元件100等）的截面圖。半導體元件100可以指任何合適的元件，例如，儲存電路、具有形成在半導體晶片上的儲存電路的半導體晶片（或裸晶（die））、具有形成在半導體晶圓上的多個半導體裸晶（die）的半導體晶圓、半導體晶片的堆疊層、包括組裝在封裝基底上的一個或多個半導體晶片的半導體封裝。
圖2示出了最終將成為半導體元件100的半導體元件200的截面圖。由於圖2中的半導體元件200的示例性實施例類似於圖1中的半導體元件100的示例性實施例，因此將重點解釋不同點。如圖所示，半導體元件200可以包括基底201（例如，矽）、在基底201之上的氧化物層202（例如，氧化矽）以及在氧化物層202之上的源極犧牲層203（例如，多晶矽）。
在一些實施例中，源極犧牲層203可由多個合適的犧牲層形成。例如，源極犧牲層203可以由下至上包括氧化矽層、氮化矽層、多晶矽層、氮化矽層和氧化矽層，其中多晶矽層夾在兩個氮化矽層之間，並且然後夾在兩個氧化矽層之間。在一些實施例中，源極犧牲層203可以與基底201直接接觸，其中在中間沒有氧化物層（未示出）。此外，在一些示例中，半導體元件200可以包括在源極犧牲層203上的蝕刻停止層（未示出）。
半導體元件200還可以包括與圖1中的堆疊層120相對應的堆疊層220。堆疊層220可以由交替的絕緣層206和犧牲字元線層207形成。堆疊層還可以包括延伸穿過堆疊層220的一個或多個閘極線切口溝槽209。可以設置間隔層208以覆蓋堆疊層220的頂表面220’和側表面220’’。堆疊層還可以包括延伸穿過堆疊層220和源極犧牲層203的多個通道結構210。類似於圖1中的通道結構110，通道結構210可以包括絕緣層211、通道層212、穿隧層214、電荷捕獲層215和阻隔層216。
圖3示出了在去除源極犧牲層203以曝露通道結構210的下部側壁210”之後的圖2中的半導體元件200。源極犧牲層203的去除可以透過經由閘極線切口溝槽209的任何蝕刻製程來實現。例如，可以選擇蝕刻劑，使得蝕刻劑僅蝕刻源極犧牲層203，而不蝕刻間隔層208或氧化物層202。例如，蝕刻劑可以是含有四甲基氫氧化銨（TMAH）的溶液，可以僅蝕刻多晶矽但不蝕刻氮化矽或氧化矽。
圖4示出了在去除氧化物層202之後的圖3中的半導體元件200，這可以透過任何技術來實現，所述任何技術例如是經由閘極線切口溝槽209的濕式蝕刻製程。可以選擇蝕刻劑，使得蝕刻劑僅蝕刻氧化物層202，但不蝕刻間隔層208或基底201。例如，蝕刻劑可以是蝕刻氧化矽但不蝕刻氮化矽或矽的含有氫氟酸（HF）的溶液。注意，由於阻隔層216可以是氧化矽，所以在該製程中也可以去除阻隔層216的下部部分。在一些實施例中，絕緣層206也可以為氧化矽，因此可以部分地去除底部絕緣層206（未示出）。
在圖5A中，保護層251可以形成在所有未被覆蓋的表面上。具體地，保護層的第一部分251a可以形成在通道結構210的曝露的下部側壁210’’上。保護層的第二部分251b可以形成在基底201上，並且保護層的第三部分251c可以形成在間隔層208上。如圖所示，保護層的第一部分251a可以比保護層的第二部分251b更薄，並且保護層的第二部分251b可以比保護層的第三部分251c更薄。例如，保護層的第一部分251a、第二部分251b和第三部分251c可以分別具有2-3 奈米、15-25奈米和20-40奈米的範圍內的厚度。此外，保護層251可以是透過濕式熱氧化製程形成的氧化矽。
圖5B是圖5A中的矩形Rect5的放大圖，還示出了閘極線切口溝槽209和通道結構210的底部。如可以更詳細看到的，保護層251可以形成在所有未覆蓋的表面上。特別地，保護層的第一部分251a、第二部分251b和第三部分251c可以分別覆蓋通道結構210的曝露的下部側壁210’’、基底201和間隔層208。值得注意的是，保護層的第一部分251a可以比保護層的第二部分251b更薄，並且保護層的第二部分251b可以比保護層的第三部分251c更薄。
圖6A示出了在曝露通道結構210的通道層212的下部側壁212’’之後的圖5A中的半導體元件200。首先，可以去除保護層的第一部分251a。類似於圖3，保護層的第一部分251a的去除可以透過使用氫氟酸等經由閘極線切口溝槽209的濕式蝕刻製程來實現。如上文在圖4A中所提及的，保護層的第二部分251b和保護層的第三部分251c可以比保護層的第一部分251a更厚。因此，保護層的第二部分251b和保護層的第三部分251c可以被部分地去除。
接著，可以去除穿隧層214的下部部分和電荷捕獲層215的下部部分。因此，通道層212的下側壁212’’可以被曝露。去除穿隧層214和電荷捕獲層215可以透過兩個單獨的蝕刻製程來實現。在一些實施例中，穿隧層214和電荷捕獲層215可以以雙環製程形成，使得它們的化學組分足夠接近以在單個蝕刻製程中被去除。
圖6B是圖6A中的矩形Rect6的放大圖。如圖所示，圖5A和圖5B中的保護層的第一部分251a已經被去除，而保護層的第二部分251b可以被部分地去除並保留在基底201上。因此，通道層212的下側壁212”可以被曝露。雖然未示出，但是應當理解，保護層的第三部分251c也可以被部分去除並且保留在間隔層208上。
在圖7A中，源極連接層的第一部分271a可以最初形成在通道層212的曝露的下側壁212”上。源極連接層的第一部分271a的形成可以透過第一選擇性磊晶生長（SEG）製程來實現，該第一選擇性磊晶生長（SEG）製程僅在通道層212的曝露的下側壁212’’上沉積源極連接材料。如圖所示，源極連接層的第一部分271a可以沿著通道層212的下側壁212”垂直於基底201延伸。源極連接層的第一部分271a可以是導電金屬或任何半導體材料，例如多晶矽或單晶矽，並且半導體材料可以是未摻雜半導體材料、或可以包括p型或n型摻雜劑的半導體材料。
圖7B是圖7A中的矩形Rect7的放大圖。如圖所示，可以形成源極連接層的第一部分271a以覆蓋通道層212的下側壁212”。第一選擇性磊晶生長（SEG）製程的狀況可以被控制，使得源極連接層的第一部分271a可以生長到預定的初始厚度。
圖8示出了在去除保護層的第二部分251b之後的圖7A中的半導體元件200。因此，基底201可以被曝露。類似於圖3和圖5A，保護層的第二部分251b的去除可以透過使用氫氟酸等經由閘極線切口溝槽209的濕式蝕刻製程來實現。如上文在圖4A中所提及的，保護層的第三部分251c可以比保護層的第二部分251b更厚。結果，保護層的第三部分251c可以被部分地去除。
在圖9A和圖9B中，源極連接層的第二部分271b可形成在源極連接層的第一部分271a上，並沿曝露的基底201延伸。類似於圖6A，源極連接層的第二部分271b的形成可以是第二選擇性磊晶生長（SEG）製程，該第二選擇性磊晶生長（SEG）製程僅在初始源極連接層的第一部分271a和曝露的基底201上沉積源極連接材料。因此，源極連接層271可以具有L形狀。此外，源極連接層271可以將通道層212電性連接到半導體元件200中的一個或多個源極區（未示出）。在一些實施例中，源極連接層271可以是用於多個垂直儲存單元串的公共源極線，並且因此可以被稱為公共源極層。
圖9B是圖9A中的矩形Rect9的放大圖。如圖所示，L形源極連接層的第二部分271b可形成在基底201上，並與L形源極連接層的第一部分271a合併。第二選擇性磊晶生長（SEG）製程的狀況可以被控制，使得源極連接層的第一部分271a和源極連接層的第二部分271b均可以達到預定厚度。
圖10是根據本發明的實施例的用於製造示例性半導體元件（例如，圖1A中的元件100、圖9A中的半導體元件200等）的示例性製程1000的流程圖。製程1000可以開始於半導體元件，該半導體元件具有形成在基底上方的源極犧牲層之上的堆疊層、垂直延伸穿過堆疊層和源極犧牲層的通道結構、垂直延伸穿過堆疊層的閘極線切口溝槽、以及覆蓋堆疊層的未覆蓋的頂表面和側表面的間隔層。該堆疊層可以包括用於形成電晶體（例如，虛設底部選擇電晶體、底部選擇電晶體、儲存單元電晶體、頂部選擇電晶體等）的交替的絕緣層和犧牲字元線層。通道結構可以包括被一個或多個絕緣層（例如穿隧層、電荷捕獲層和阻隔層）順次包圍的通道層。在一些實施例中，氧化物層可以夾在源極犧牲層與基底之間，並且阻隔層也可以是氧化物層。
在步驟S1001處，透過去除源極犧牲層來曝露通道結構的下側壁。這可以透過經由閘極線切口溝槽的蝕刻製程來實現。在氧化物層夾在源極犧牲層與基底之間並且阻隔層也是氧化物層的示例中，曝露通道結構的下側壁還可以包括透過經由閘極線切口溝槽的另一個蝕刻製程來去除氧化物層和阻隔層的下部部分。
在步驟S1002處，可以形成保護層，使得保護層的第一部分覆蓋通道結構的下側壁，保護層的第二部分覆蓋基底，並且保護層的第三部分覆蓋間隔層。特別地，保護層的第一部分可以比保護層的第二部分更薄，並且保護層的第二部分可以比保護層的第三部分更薄。
在步驟S1003處，可以透過去除保護層的第一部分和包圍通道層的一個或多個絕緣層來曝露通道層的下側壁。可以經由閘極線切口溝槽來實施第一蝕刻製程，以去除保護層的第一部分。同時，保護層的第二部分和第三部分可以被部分地去除。接著，可以經由閘極線切口溝槽來實施第二蝕刻製程，以去除包圍通道層的絕緣層。在一些實施例中，可以在步驟S1002處去除阻隔層，並且可以在步驟S1003處去除穿隧層和電荷捕獲層。
在步驟S1004處，源極連接層的第一部分可以初始地形成在通道層的曝露的下側壁之上。可以執行第一側壁選擇性磊晶生長（SEG）製程，以僅在通道層的曝露的下側壁上生長源極連接材料的磊晶層，例如，摻雜的矽、摻雜的多晶矽、摻雜的非晶矽等。因此，源極連接材料可以與用於形成儲存單元和選擇電晶體的通道的通道層直接接觸。
在步驟S1005處，透過去除保護層的第二部分可以曝露基底。類似於第一蝕刻製程，可以經由閘極線切口溝槽來實施第三蝕刻製程以去除保護層的第二部分。同時，保護層的第三部分可以被部分地去除。
在步驟S1006處，可以在源極連接層的第一部分和基底上形成L形源極連接層。類似於第一選擇性磊晶生長（SEG）製程，可以執行第二選擇性磊晶生長（SEG）製程以僅在源極連接層的第一部分和基底上生長源極連接材料的磊晶層。因此，源極連接層的第二部分可以形成為與基底直接接觸、並且沿著基底平行延伸。源極連接層的第二部分可以與源極連接層的第一部分合併以形成L形源極連接層。L形源極連接層的第一部分和第二部分的厚度可以透過兩個選擇性磊晶生長（SEG）製程來控制。在一些實施例中，一個或多個源極區可以設置在基底中。因此，L形源極連接層可以將（一個或多個）通道層電性連接到半導體元件的一個或多個源極區。在一些實施例中，L形源極連接層可以充當用於多個垂直儲存單元串的公共源極線，並且因此可以形成陣列公共源極。
應當注意，可以在製程1000之前、期間和之後提供附加步驟，並且對於製程1000的附加實施例，可以替換、消除或以不同循序執行所描述的步驟中的一些。例如，在步驟S1006之後，可以依序去除保護層的第三部分和間隔層。然後，可以用字元線層替換犧牲字元線層。此外，階梯區可以形成在堆疊層中，並且接觸結構可以形成在階梯區中。接觸結構可以與字元線層電耦合，以向通道結構提供控制信號。
本文所述的各種實施例提供了若干優點。例如，L形源極犧牲層的側壁厚度和底部厚度可以透過兩個選擇性磊晶生長（SEG）製程單獨地調整。因此，可以改善L形源極犧牲層的均勻性，並且因此可以增加晶圓合格率。此外，合併L形源極犧牲層的水平部分和垂直部分的處理視窗（window）可以擴展為允許不同元件中的更多變化。與間隔物為NON（氮化物-氧化物-氮化物）的相關示例相比，這裡的新間隔物可以是厚度減小的單個氮化物層，這有助於經由閘極線切口溝槽的蝕刻並保護閘極線輪廓。
根據本發明的一個方面，提供一種處理半導體元件的方法，所述半導體元件具有形成在一基底上方的一源極犧牲層之上的一堆疊層、垂直延伸穿過所述堆疊層和所述源極犧牲層的一通道結構、垂直延伸穿過所述堆疊層的一閘極線切口溝槽、以及覆蓋所述堆疊層的一未覆蓋的頂表面和一未覆蓋的側表面的一間隔層，所述方法包括：透過去除所述源極犧牲層來曝露所述通道結構的一下側壁，形成一保護層，所述保護層具有覆蓋所述通道結構的所述下側壁的一第一部分、覆蓋所述基底的一第二部分、以及覆蓋所述間隔層的一第三部分，透過去除所述保護層的所述第一部分和所述通道結構的一絕緣層來曝露所述通道結構的一通道層，在所述通道結構的曝露的所述通道層之上形成一初始源極連接層，透過去除所述保護層的所述第二部分來曝露所述基底，以及在所述初始源極連接層和曝露的所述基底之上形成一源極連接層。
在本發明的其中一些實施例中，所述保護層的所述第一部分比所述保護層的所述第二部分更薄，並且所述保護層的所述第二部分比所述保護層的所述第三部分更薄。
在本發明的其中一些實施例中，去除所述保護層的所述第一部分和所述通道結構的所述絕緣層包括：執行經由所述閘極線切口溝槽的一第一蝕刻製程，所述第一蝕刻製程用於去除所述保護層的所述第一部分，並且部分地去除所述保護層的所述第二部分和所述第三部分，以及執行經由所述閘極線切口溝槽的一第二蝕刻製程，所述第二蝕刻製程用於去除所述通道結構的所述絕緣層。
在本發明的其中一些實施例中，去除所述保護層的所述第二部分包括：執行經由所述閘極線切口溝槽的第三蝕刻製程，以去除所述保護層的所述第二部分並且部分地去除所述保護層的所述第三部分。
在本發明的其中一些實施例中，透過一第一選擇性沉積製程，來執行在所述通道結構的所述曝露的通道層之上形成所述初始源極連接層，所述第一選擇性沉積製程僅在所述曝露的通道層上沉積所述初始源極連接層。
在本發明的其中一些實施例中，透過一第二選擇性沉積製程來執行在所述初始源極連接層和所述曝露的基底之上形成所述源極連接層，所述第二選擇性沉積製程僅在所述初始源極連接層和所述曝露的基底上沉積所述源極連接材料。
在本發明的其中一些實施例中，所述源極連接層當作一公共源極線，或者將所述通道層電性連接到所述半導體元件的一源極區。
在本發明的其中一些實施例中，曝露所述通道結構的所述下側壁還包括：去除在所述基底上的一氧化物層和所述通道結構的一下氧化物層。
在本發明的其中一些實施例中，所述保護層是一氧化物層。
在本發明的其中一些實施例中，所述堆疊層包括交替的多個絕緣層和多個犧牲字元線層。
在本發明的其中一些實施例中，還包括：去除所述保護層的所述第三部分，去除所述間隔層，以及用一字元線層替換所述多個犧牲字元線層。
在本發明的其中一些實施例中，還包括：在所述堆疊層中形成一階梯區，以及在所述階梯區中形成一接觸結構，所述接觸結構與所述字元線層電耦合以向所述通道結構提供控制信號。
根據本發明的一個方面，提供一種半導體元件，包括一基底，一堆疊層，所述堆疊層具有在所述基底之上垂直堆疊的交替的多個字元線層和多個絕緣層，所述基底之上的一L形源極連接層，所述L形源極連接層具有沿著所述基底平行延伸的一第一部分、和從所述基底垂直延伸的一第二部分，以及一通道結構，所述通道結構具有延伸穿過所述堆疊層的一第一部分和延伸穿過所述L形源極連接層的所述第二部分、並且與所述L形源極連接層的所述第二部分接觸的一第二部分，其中，透過兩步選擇性磊晶生長製程來形成所述L形源極連接層。
在本發明的其中一些實施例中，所述通道結構包括一通道層，所述通道結構的所述第一部分包括所述通道層的第一部分、和包圍所述通道層的所述第一部分的一絕緣層，以及所述通道結構的所述第二部分包括所述通道層的第二部分。
在本發明的其中一些實施例中，所述通道層的所述第二部分延伸穿過所述L形源極連接層的所述第二部分，並且與所述L形源極連接層的所述第二部分直接接觸。
在本發明的其中一些實施例中，所述L形源極連接層當作一公共源極線，或者將所述通道層電性連接到所述半導體元件的一源極區。
在本發明的其中一些實施例中，所述兩步選擇性磊晶生長製程包括：一第一選擇性磊晶生長製程，所述第一選擇性磊晶生長製程用於沉積所述L形源極連接層的一初始第二部分，以及一第二選擇性磊晶生長製程，所述第二選擇性磊晶生長製程用於完成所述L形源極連接層的所述第二部分，並且沉積所述L形源極連接層的所述第一部分。
在本發明的其中一些實施例中，還包括：所述堆疊層中的一閘極線縫隙結構，所述堆疊層中的一階梯區，以及所述階梯區中的一接觸結構，所述接觸結構與多個字元線層電耦合以向所述通道結構提供控制信號。
以上概述了數個實施例的特徵，使得本領域中的技術人員可以更好地理解本發明的各方面。本領域中的技術人員應當理解，他們可以容易地使用本發明作為基礎以用於設計或修改用於實施與本文所介紹的實施例的相同的目的和/或實現相同優點的其它製程和結構。本領域中的技術人員還應當認識到，這種等效構造並不脫離本發明的精神和範圍，並且在不脫離本發明的精神和範圍的情況下，他們可以在本文中進行各種改變、替代和變更。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體元件 101:基底 106:絕緣層 107:犧牲字元線層 108:間隔層 109:閘極線切口溝槽 110:通道結構 111:絕緣層 112:通道層 114:穿隧層 115:電荷捕獲層 116:阻隔層 120:堆疊層 120’:頂表面 120”:頂表面 151:保護層 171: L形源極連接層 171a:第一部分 171b:第二部分 200:半導體元件 201:基底 202:氧化物層 203:源極犧牲層 206:絕緣層 207:犧牲字元線層 208:間隔層 209:閘極線切口溝槽 210:通道結構 210”:下部側壁 211:絕緣層 212:通道層 212”:下部側壁 214:穿隧層 215:電荷捕獲層 216:阻隔層 220:堆疊層 220’:頂表面 220”:頂表面 251:保護層 251a:第一部分 251b:第二部分 251c:第三部分 271:源極連接層 271a:第一部分 271b:第二部分 1000:製程 S1001:步驟 S1002:步驟 S1003:步驟 S1004:步驟 S1005:步驟 S1006:步驟 Rect1:矩形 Rect5:矩形 Rect6:矩形 Rect7:矩形 Rect9:矩形
當與附圖一起閱讀時，從以下具體實施方式可以最好地理解本發明的方面。注意，根據工業中的標準實踐，各種特徵沒有按比例繪製。實際上，為了討論的清楚，各種特徵的尺寸可以增大或減小。 圖1A和圖1B是根據本發明的示例性實施例的半導體元件的截面圖。 圖2-9是根據本發明的示例性實施例的在製造的各個中間步驟處的半導體元件的截面圖。 圖10是根據本發明的實施例的用於製造示例性半導體元件的示例性製程的流程圖。
100:半導體元件
101:基底
106:絕緣層
107:犧牲字元線層
108:間隔層
109:閘極線切口溝槽
110:通道結構
111:絕緣層
112:通道層
114:穿隧層
115:電荷捕獲層
116:阻隔層
120:堆疊層
120’:頂表面
120”:頂表面
151:保護層
171:L形源極連接層
Rect1:矩形

Claims (18)

  1. 一種處理半導體元件的方法，所述半導體元件具有形成在一基底上方的一源極犧牲層之上的一堆疊層、垂直延伸穿過所述堆疊層和所述源極犧牲層的一通道結構、垂直延伸穿過所述堆疊層的一閘極線切口溝槽、以及覆蓋所述堆疊層的一未覆蓋的頂表面和一未覆蓋的側表面的一間隔層，所述方法包括： 透過去除所述源極犧牲層來曝露所述通道結構的一下側壁； 形成一保護層，所述保護層具有覆蓋所述通道結構的所述下側壁的一第一部分、覆蓋所述基底的一第二部分、以及覆蓋所述間隔層的一第三部分； 透過去除所述保護層的所述第一部分和所述通道結構的一絕緣層來曝露所述通道結構的一通道層； 在所述通道結構的曝露的所述通道層之上形成一初始源極連接層； 透過去除所述保護層的所述第二部分來曝露所述基底；以及 在所述初始源極連接層和曝露的所述基底之上形成一源極連接層。
  2. 根據請求項1所述的方法，其中： 所述保護層的所述第一部分比所述保護層的所述第二部分更薄；並且 所述保護層的所述第二部分比所述保護層的所述第三部分更薄。
  3. 根據請求項1所述的方法，其中，去除所述保護層的所述第一部分和所述通道結構的所述絕緣層包括： 執行經由所述閘極線切口溝槽的一第一蝕刻製程，所述第一蝕刻製程用於去除所述保護層的所述第一部分，並且部分地去除所述保護層的所述第二部分和所述第三部分；以及 執行經由所述閘極線切口溝槽的一第二蝕刻製程，所述第二蝕刻製程用於去除所述通道結構的所述絕緣層。
  4. 根據請求項3所述的方法，其中，去除所述保護層的所述第二部分包括： 執行經由所述閘極線切口溝槽的第三蝕刻製程，以去除所述保護層的所述第二部分並且部分地去除所述保護層的所述第三部分。
  5. 根據請求項1所述的方法，其中，透過一第一選擇性沉積製程，來執行在所述通道結構的所述曝露的通道層之上形成所述初始源極連接層，所述第一選擇性沉積製程僅在所述曝露的通道層上沉積所述初始源極連接層。
  6. 根據請求項5所述的方法，其中，透過一第二選擇性沉積製程來執行在所述初始源極連接層和所述曝露的基底之上形成所述源極連接層，所述第二選擇性沉積製程僅在所述初始源極連接層和所述曝露的基底上沉積所述源極連接材料。
  7. 根據請求項1所述的方法，其中，所述源極連接層當作一公共源極線，或者將所述通道層電性連接到所述半導體元件的一源極區。
  8. 根據請求項1所述的方法，其中，曝露所述通道結構的所述下側壁還包括： 去除在所述基底上的一氧化物層和所述通道結構的一下氧化物層。
  9. 根據請求項1所述的方法，其中，所述保護層是一氧化物層。
  10. 根據請求項1所述的方法，其中，所述堆疊層包括交替的多個絕緣層和多個犧牲字元線層。
  11. 根據請求項10所述的方法，還包括： 去除所述保護層的所述第三部分； 去除所述間隔層；以及 用一字元線層替換所述多個犧牲字元線層。
  12. 根據請求項11所述的方法，還包括： 在所述堆疊層中形成一階梯區；以及 在所述階梯區中形成一接觸結構，所述接觸結構與所述字元線層電耦合以向所述通道結構提供控制信號。
  13. 一種半導體元件，包括： 一基底； 一堆疊層，所述堆疊層具有在所述基底之上垂直堆疊的交替的多個字元線層和多個絕緣層； 所述基底之上的一L形源極連接層，所述L形源極連接層具有沿著所述基底平行延伸的一第一部分、和從所述基底垂直延伸的一第二部分；以及 一通道結構，所述通道結構具有延伸穿過所述堆疊層的一第一部分和延伸穿過所述L形源極連接層的所述第二部分、並且與所述L形源極連接層的所述第二部分接觸的一第二部分， 其中，透過兩步選擇性磊晶生長製程來形成所述L形源極連接層。
  14. 根據請求項13所述的半導體元件，其中： 所述通道結構包括一通道層； 所述通道結構的所述第一部分包括所述通道層的第一部分、和包圍所述通道層的所述第一部分的一絕緣層；以及 所述通道結構的所述第二部分包括所述通道層的第二部分。
  15. 根據請求項14所述的半導體元件，其中，所述通道層的所述第二部分延伸穿過所述L形源極連接層的所述第二部分，並且與所述L形源極連接層的所述第二部分直接接觸。
  16. 根據請求項15所述的半導體元件，其中，所述L形源極連接層當作一公共源極線，或者將所述通道層電性連接到所述半導體元件的一源極區。
  17. 根據請求項13所述的半導體元件，其中，所述兩步選擇性磊晶生長製程包括： 一第一選擇性磊晶生長製程，所述第一選擇性磊晶生長製程用於沉積所述L形源極連接層的一初始第二部分；以及 一第二選擇性磊晶生長製程，所述第二選擇性磊晶生長製程用於完成所述L形源極連接層的所述第二部分，並且沉積所述L形源極連接層的所述第一部分。
  18. 根據請求項13所述的半導體元件，還包括： 所述堆疊層中的一閘極線縫隙結構； 所述堆疊層中的一階梯區；以及 所述階梯區中的一接觸結構，所述接觸結構與多個字元線層電耦合以向所述通道結構提供控制信號。
TW109130920A 2020-07-24 2020-09-09 兩步l形選擇性磊晶生長 TWI776230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/103963 WO2022016479A1 (en) 2020-07-24 2020-07-24 Two-step l-shaped selective epitaxial growth
WOPCT/CN2020/103963 2020-07-24

Publications (2)

Publication Number Publication Date
TW202205380A TW202205380A (zh) 2022-02-01
TWI776230B true TWI776230B (zh) 2022-09-01

Family

ID=73572869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130920A TWI776230B (zh) 2020-07-24 2020-09-09 兩步l形選擇性磊晶生長

Country Status (4)

Country Link
US (1) US12052866B2 (zh)
CN (2) CN112041987B (zh)
TW (1) TWI776230B (zh)
WO (1) WO2022016479A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11873485B2 (en) 2021-01-26 2024-01-16 California Institute Of Technology Allosteric conditional guide RNAs for cell-selective regulation of CRISPR/Cas
CN113206106B (zh) * 2021-05-06 2023-08-18 长江存储科技有限责任公司 三维存储器及其制备方法
CN115000078A (zh) * 2021-05-06 2022-09-02 长江存储科技有限责任公司 三维存储器及其制备方法
CN114388526A (zh) * 2022-01-10 2022-04-22 长江存储科技有限责任公司 一种半导体器件的制备方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552683B (en) * 2001-09-07 2003-09-11 Infineon Technologies Ag Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor
TWI295484B (en) * 2004-02-13 2008-04-01 Sandisk Corp Shield plate for limiting cross coupling between floating gates
US7745265B2 (en) * 2007-03-27 2010-06-29 Sandisk 3D, Llc Method of making three dimensional NAND memory
US9443865B2 (en) * 2014-12-18 2016-09-13 Sandisk Technologies Llc Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel
TWI692841B (zh) * 2017-08-31 2020-05-01 大陸商長江存儲科技有限責任公司 三維記憶裝置的陣列共通源極結構以及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR20130102893A (ko) * 2012-03-08 2013-09-23 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20160020210A (ko) * 2014-08-13 2016-02-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN105097822B (zh) * 2015-09-12 2018-09-18 中国科学院微电子研究所 半导体器件及其制造方法
US9911748B2 (en) * 2015-09-28 2018-03-06 Sandisk Technologies Llc Epitaxial source region for uniform threshold voltage of vertical transistors in 3D memory devices
US9799670B2 (en) * 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US10916556B1 (en) * 2017-12-12 2021-02-09 Sandisk Technologies Llc Three-dimensional memory device using a buried source line with a thin semiconductor oxide tunneling layer
KR102579108B1 (ko) * 2018-03-13 2023-09-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN111295756B (zh) * 2020-01-28 2022-06-21 长江存储科技有限责任公司 垂直存储器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552683B (en) * 2001-09-07 2003-09-11 Infineon Technologies Ag Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor
TWI295484B (en) * 2004-02-13 2008-04-01 Sandisk Corp Shield plate for limiting cross coupling between floating gates
US7745265B2 (en) * 2007-03-27 2010-06-29 Sandisk 3D, Llc Method of making three dimensional NAND memory
US9443865B2 (en) * 2014-12-18 2016-09-13 Sandisk Technologies Llc Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel
TWI692841B (zh) * 2017-08-31 2020-05-01 大陸商長江存儲科技有限責任公司 三維記憶裝置的陣列共通源極結構以及其形成方法

Also Published As

Publication number Publication date
CN117596885A (zh) 2024-02-23
TW202205380A (zh) 2022-02-01
US12052866B2 (en) 2024-07-30
CN112041987B (zh) 2023-11-03
US20220028883A1 (en) 2022-01-27
WO2022016479A1 (en) 2022-01-27
CN112041987A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
TWI776230B (zh) 兩步l形選擇性磊晶生長
TWI699877B (zh) 形成三維記憶體元件的閘極結構的方法
TWI720452B (zh) 三維記憶體裝置及其形成方法
TW202145524A (zh) 半導體元件及其製作方法
KR102674861B1 (ko) 3차원 메모리 장치 및 이를 형성하는 방법
TWI773082B (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法
CN109643716B (zh) 三维存储设备及其制造方法
WO2022116785A1 (zh) 三维存储器及其制造方法
TWI749500B (zh) 在三維記憶體元件中具有抗蝕刻層的半導體插塞
WO2023028845A1 (zh) 三维存储器的制备方法
TW202139431A (zh) 三維存放裝置及其形成方法
US12089406B2 (en) Three-dimensional memory device comprising contact pads exposed by an opening passing through layer stack and fabrication method thereof
TW202221908A (zh) 用於形成立體（３ｄ）記憶體元件的方法
US12471278B2 (en) Three-dimensional memory device with charge trap layer including carbon region and fabrication method thereof
TWI857833B (zh) 半導體裝置和其製造方法
TWI827462B (zh) 記憶體件及其製造方法及包括記憶體件的電子設備
CN115241203A (zh) 半导体装置、记忆体装置和制造记忆体装置的方法
TW202145528A (zh) 3d記憶體裝置
TW202145529A (zh) 用於形成三維（3d）記憶體裝置的方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent