[go: up one dir, main page]

TWI776180B - 電子系統 - Google Patents

電子系統 Download PDF

Info

Publication number
TWI776180B
TWI776180B TW109122530A TW109122530A TWI776180B TW I776180 B TWI776180 B TW I776180B TW 109122530 A TW109122530 A TW 109122530A TW 109122530 A TW109122530 A TW 109122530A TW I776180 B TWI776180 B TW I776180B
Authority
TW
Taiwan
Prior art keywords
peripheral element
time interval
peripheral
electronic system
signal line
Prior art date
Application number
TW109122530A
Other languages
English (en)
Other versions
TW202203040A (zh
Inventor
林志鴻
黃健軒
Original Assignee
聯陽半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯陽半導體股份有限公司 filed Critical 聯陽半導體股份有限公司
Priority to TW109122530A priority Critical patent/TWI776180B/zh
Priority to CN202011008159.XA priority patent/CN113886298B/zh
Priority to US17/035,696 priority patent/US11386035B2/en
Publication of TW202203040A publication Critical patent/TW202203040A/zh
Application granted granted Critical
Publication of TWI776180B publication Critical patent/TWI776180B/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Control Of Throttle Valves Provided In The Intake System Or In The Exhaust System (AREA)
  • Noodles (AREA)

Abstract

本發明提供一種電子系統,其包括平台控制器及多個周邊元件。平台控制器具有第一匯流排。周邊元件分別透過第一匯流排耦接至平台控制器。周邊元件包括主周邊元件及從屬周邊元件。主周邊元件與從屬周邊元件連接於通訊訊號線。主周邊元件透過第一匯流排與平台控制器進行通訊。其中當主周邊元件透過通訊訊號線接收來自從屬周邊元件的通訊要求時,主周邊元件提供對應通訊要求的通訊訊號至第一匯流排,使從屬周邊元件透過第一匯流排與平台控制器進行通訊。

Description

電子系統
本發明是有關於一種系統,且特別是有關於一種電子系統。
在現有技術中的電子系統,平台控制器透過單一個加強型序列周邊介面(Enhanced Serial Peripheral Interface,eSPI)的匯流排僅能連結於單一個周邊元件,如此一來,若要控制或讀取多個周邊元件時,則必須透過多個匯流排連接至多個周邊元件,才能實現與多個周邊元件的控制或讀取操作。因此,傳統電子系統中,平台控制器與周邊元件的通訊與連接不但會造成電子系統製造成本的提升,同時,電子系統連接周邊元件的數量亦被實體匯流排的數量所限制,導致電子系統的相容性不佳。
本發明提供一種電子系統,使電子系統中的平台控制器可以單一個匯流排同時連接多個周邊元件。
本發明的電子系統包括平台控制器及多個周邊元件。平台控制器具有第一匯流排。周邊元件分別透過第一匯流排耦接至平台控制器。周邊元件包括主周邊元件及從屬周邊元件。主周邊元件與從屬周邊元件連接於通訊訊號線。主周邊元件透過第一匯流排與平台控制器進行通訊。其中當主周邊元件透過通訊訊號線接收來自從屬周邊元件的通訊要求時,主周邊元件提供對應通訊要求的通訊訊號至第一匯流排,使從屬周邊元件透過第一匯流排與平台控制器進行通訊。
本發明的電子系統包括平台控制器及多個周邊元件。平台控制器具有第一匯流排。周邊元件分別透過第一匯流排耦接至平台控制器。周邊元件包括主周邊元件及從屬周邊元件。主周邊元件與從屬周邊元件連接於中斷訊號線。主周邊元件透過第一匯流排與平台控制器進行通訊。其中當主周邊元件透過中斷訊號線接收由從屬周邊元件提供的中斷要求時,主周邊元件透過第一匯流排提供一中斷訊號至平台控制器,平台控制器依據中斷訊號以透過第一匯流排與從屬周邊元件進行通訊。
基於上述,電子系統中的平台控制器可以單一個匯流排同時連接多個周邊元件,且多個周邊元件在匯流排上不會產生訊號衝突。
圖1A為本發明實施例一電子系統1的示意圖。電子系統1包含平台控制器(Platform Controller Hub,PCH)10、以及多個周邊元件11~14。平台控制器10透過匯流排CS連接於周邊元件11~14,平台控制器10可透過單一的匯流排CS與周邊元件11~14進行通訊。在一實施例中,平台控制器10例如為平台控制集線器(Platform Controller Hub,PCH),並且匯流排CS可為相容於加強型序列周邊介面(Enhanced Serial Peripheral Interface,eSPI)的匯流排,以連接平台控制器10與周邊元件11~14。以下雖然是以圖1所繪示的示例性實施例來進行說明,也就是電子系統1中的平台控制器10連接於四個周邊元件11~14的連接關係,但本領域具通常知識者當然可以調整電子系統1中平台控制器10所連接的周邊元件數量,使電子系統1適應性地符合不同的設計需求及使用概念。
由於周邊元件11~14僅透過單一的匯流排CS與平台控制器10進行通訊,為了避免周邊元件11~14中的多者同時在匯流排CS上進行通訊而產生訊號衝突,周邊元件11~14中的其中之一的周邊元件11可預先被設定為主周邊元件,且其他的周邊元件12~14可被設定為從屬周邊元件。如此一來,周邊元件11~14可透過主周邊元件來負責匯流排CS上大部分的通訊。而其他的從屬周邊元件可監控(Monitor)匯流排上的通訊內容,以於需要進行通訊或是被要求進行通訊時,從屬周邊元件可通知主周邊元件,該主周邊元件進而與平台控制器10進行通訊。
在一實施例中,周邊元件11~14可分別具有設定接腳,周邊元件11~14可依據設定接腳所接收的電壓而被設定為主周邊元件或從屬周邊元件。舉例而言,如圖1所示,周邊元件11依據設定接腳接收到操作電壓VCC而被設定為主周邊元件,其他的周邊元件12~14依據設定接腳接收到接地電壓GND而被設定為從屬周邊元件12~14。
進一步,周邊元件11~14之間具有互相連接的通訊訊號線L1以互相溝通,當從屬周邊元件12~14的其中一者或多者欲進行通訊時,從屬周邊元件12~14可提供通訊要求至通訊訊號線L1。當主周邊元件11透過通訊訊號線L1接收到通訊要求時,即可得知從屬周邊元件12~14的其中一者或多者欲與平台控制器10進行通訊,主周邊元件11可透過匯流排CS提供通訊訊號至平台控制器10,故控制器10可依據通訊訊號與從屬周邊元件12~14的其中一者或多者來進行通訊。
請共同參考圖1A及圖2,圖2為本發明實施例一電子系統1的訊號波型圖。平台控制器10與周邊元件11~14之間可透過匯流排CS依據時脈訊號S_CK進行通訊,而產生匯流排訊號S_CS。更精確而言,時脈訊號S_CK是針對當平台控制器10欲與從屬周邊元件12~14的其中之一進行通訊時,平台控制器10與周邊元件11~14進行通訊的訊號。因此,時脈訊號S_CK可例如為輸入輸出讀取命令訊號或記憶體讀取命令訊號,指示與從屬周邊元件12~14的其中之一進行通訊。
匯流排訊號S_CS包含命令時間區間CMD、時間區間D1、循環冗餘校驗區間CRC1、時間區間D2、D3、狀態區間STS及循環冗餘校驗區間CRC2。進一步,在命令時間區間CMD、時間區間D1及循環冗餘校驗區間CRC1中,匯流排訊號S_CS的訊號可由平台控制器10提供至匯流排CS上,使周邊元件11~14進行讀取。接著,經過了轉向(Turn Around,TAR)之後,在時間區間D2、D3、狀態區間STS及循環冗餘校驗區間CRC2中,回應於平台控制器10的命令訊號,匯流排訊號S_CS的訊號可由主周邊元件11及從屬周邊元件12~14的其中之一提供至匯流排CS上,以提供平台控制器10欲讀取的資料。故平台控制器10依據匯流排訊號S_CS可提供讀取命令訊號並指示周邊元件11~14提供欲讀取的資料。
在命令時間區間CMD中,平台控制器10可提供命令代碼至匯流排CS,使周邊元件11~14可依據命令代碼判斷平台控制器10欲進行的操作內容。平台控制器10所提供的命令代碼可例如為輸入輸出讀取命令(例如為PUT_IORD_SHORT)或記憶體讀取命令(例如為PUT_MEMRD32_SHORT)的命令代碼,故周邊元件11~14依據命令時間區間CMD中所接收的命令代碼可得知平台控制器10所欲進行的操作內容。
在時間區間D1中,平台控制器10可提供位址資訊至匯流排CS。從屬元件11~14可讀取位址資訊並判斷平台控制器10的讀取對象。進一步而言,位址資訊儲存有平台控制器10欲讀取的實體位址資訊(例如為32位元組的應體位址資訊),每個從屬元件11~14可於讀取位址資訊後分別判斷是否為平台控制器10讀取的對象,且當從屬元件11~14依據位址資訊其對應於平台控制器10讀取的對象,則相對應的從屬元件11~14會在後續的時間區間中透過匯流排CS回應平台控制器10的讀取命令或記憶體讀取命令。
在循環冗餘校驗(Cyclic Redundancy Check)區間CRC1中,平台控制器10可依據命令時間區間CMD及時間區間D1中所傳遞的資料內容提供相對應的驗證代碼至匯流排CS,使從屬元件11~14依據驗證代碼以判斷在命令時間區間CMD及時間區間D1中所接收到的資料是否正確。
在時間區間D2中,主周邊元件11可針對通訊訊號線L1進行感測以判斷從屬周邊元件12~14是否需要傳遞資料。當主周邊元件11由通訊訊號線L1接收到通訊要求時,主周邊元件11可透過匯流排CS提供通訊訊號至平台控制器10,使從屬周邊元件12~14的其中一者或多者可透過匯流排CS與平台控制器10進行通訊。
當平台控制器10在時間區間D1中所提供的位址資訊對應於從屬周邊元件12時,代表平台控制器10欲針對從屬周邊元件12進行讀取操作。而主周邊元件11可感測通訊訊號線L1的電壓準位來判斷是否接收到通訊要求。舉例而言,通訊訊號線L1可由電子系統1內的驅動電路(未繪示於圖1A)對通訊訊號線L1進行驅動,以將通訊訊號線L1的電壓準位設定在第一電壓準位(例如為高電壓準位)。當從屬周邊元件12將通訊訊號線L1的電壓準位由第一電壓準位(例如為高電壓準位)改變為第二電壓準位(例如為低電壓準位)時,主周邊元件11感測到通訊訊號線L1的上述電壓準位變化時,即可判斷接收到從屬周邊元件12~14的其中之一所提供的通訊要求。因此,主周邊元件11可提供通訊訊號的等待訊號(例如為WAIT_STATE)至匯流排CS。接著,當從屬周邊元件12讀取到或取得平台控制器10所欲讀取的資料內容時,從屬周邊元件12可將通訊訊號線L1的電壓準位由第二電壓準位(例如為低電壓準位)改變為第一電壓準位(例如為高電壓準位)。據此,主周邊元件11可提供通訊訊號的接受訊號(例如為ACCEPT)至匯流排CS。因此,平台控制器10在時間區間D2中可接收包含有等待訊號及接受訊號的通訊訊號,以較佳地判斷讀取命令是否正確地傳遞至從屬周邊元件11~14且周邊元件11~14是否已在可讀取狀態。
在時間區間D3中,主周邊元件11不會提供訊號至匯流排CS上,而是由提供通訊要求的從屬周邊元件12來提供資料至匯流排CS上,以避免匯流排CS上的資料衝突。而平台控制器10依據時間區間D3的資料可取得欲讀取的資料。
在狀態區間STS中,主周邊元件11與平台控制器10可透過匯流排CS提供關於傳輸資料的狀態,舉例而言,周邊元件11~14是否仍有資料要傳輸,或是欲傳輸的資料是否已準備好進行傳輸等訊息。
在循環冗餘校驗區間CRC2,主周邊元件11可依據時間區間D2、D3及狀態區間STS中所傳遞的資料內容提供相對應的驗證代碼至匯流排CS,使平台控制器10依據驗證代碼以判斷在時間區間D2、D3及狀態區間STS中所接收到的資料是否正確。
因此,電子系統1中的平台控制器10可透過單一的匯流排CS連接至多個周邊元件11~14。周邊元件11~14透過設置主周邊元件與從屬周邊元件,使主周邊元件11可藉由通訊訊號線L1有效地整合與管理周邊元件11~14在匯流排CS與平台控制器10的通訊,故電子系統1可在匯流排CS上不產生訊號衝突的情況下同時連接於多個周邊元件11~14,進而達成降低電子系統1的製造成本,且同時提升電子系統1的擴充性。
接著,請參考圖1B,圖1B為本發明實施例一電子系統2的示意圖。圖1B繪示的電子系統2相似於圖1A繪示的電子系統1,故相同元件沿用相同的符號標示。圖1A與圖1B的差別在於,圖1A中的周邊元件11~14在圖1B中分別被周邊元件21~24所取代,且圖1A中的通訊訊號線L1在圖1B中被中斷訊號線L2所取代。在電子系統2中,周邊元件21被設定為主周邊元件21且周邊元件22~24被設定為從屬周邊元件22~24。所有的周邊元件21~24之間透過中斷訊號線L2互相連接。
在電子系統2中,為了避免訊號衝突,主周邊元件21可負責大部分在匯流排CS上的通訊以與平台控制器10進行通訊。當從屬周邊元件22~24的其中之一需要發出中斷要求,且需要與平台控制器10進行通訊時,從屬周邊元件22~24可透過中斷訊號線L2提供中斷要求以通知主周邊元件21,使主周邊元件21發出中斷請求(Interrupt Request,IRQ)至平台控制器10。
接著請共同參考圖1B、圖3A及圖3B。圖3A及圖3B為本發明實施例一中斷訊號線L2的訊號波型圖。詳細而言,當從屬周邊元件22~24其中的一者或多者透過中斷訊號線L2向主周邊元件21中斷要求時,主周邊元件21則可透過監控中斷訊號線L2上的訊號來判斷是否向平台控制器發出中斷請求(Interrupt Request,IRQ)。
圖3A所繪示的中斷要求訊號S_IRQ1為中斷訊號線L2上的訊號波型圖。中斷要求訊號S_IRQ1的訊號波型圖具有細線、粗線及虛線。細線代表由電子系統2內的驅動電路(未繪示於圖1B)對中斷訊號線L2進行驅動,以將中斷訊號線L2的電壓準位設定在第一電壓準位(例如為高電壓準位)。粗線代表中斷訊號線L2上的中斷要求訊號S_IRQ1是被主周邊元件22驅動而改變電壓準位。虛線代表中斷訊號線L2上的中斷要求訊號S_IRQ1是被從屬周邊元件22~24的其中一者或多者驅動而改變電壓準位。
如圖3A所示,在中斷要求訊號S_IRQ1中,中斷要求訊號S_IRQ1具有重置時間區間T0及多個子時間區間T1~T15。子時間區間T1~T15可共同構成中斷要求訊號S_IRQ1中的中斷要求時間區間,而重置時間區間T0可先於中斷要求時間區間。雖然圖3A中繪示的子時間區間的數量為15個,但子時間區間的數量可依據不同的設計需求進行調整,本發明不以此限。
在重置時間區間T0中,主周邊元件21可將中斷訊號線L2的電壓準位由第一準位(例如為高電壓準位)改變為第二電壓準位(例如為低電壓準位),以提供重置訊號至中斷訊號線L2上,使從屬周邊元件22~24可依據重置訊號來進行重置程序。舉例而言,重置訊號可為持續16個時間週期的第二電壓準位訊號(例如為低電壓準位)。
在重置時間區間T0之後的子時間區間T1~T15中,子時間區間T1~T15可分別具有同步時間區間以及判斷時間區間。主周邊元件21在同步時間區間中可提供同步訊號,以同步每個從屬周邊元件22~24的操作,並讓每個從屬周邊元件22~24可區別出每個子時間區間。接著,在同步時間區間之後的判斷時間區間中,從屬周邊元件22~24的其中一者或多者可提供中斷要求至中斷訊號線L2上,主周邊元件21可感測中斷訊號線L2來判斷是否接收到中斷要求。
以子時間區間T1為例,在同步時間區間T11中,主周邊元件11可提供同步訊號至中斷訊號線L2上,以同步從屬周邊元件12~14的操作,且從屬周邊元件12~14依據同步訊號可辨識子時間區間T1。舉例而言,同步訊號可為持續2個時間週期的第二電壓準位訊號(例如為低電壓準位)。
在同步時間區間T11之後的訊號判斷時間區間T12中,從屬周邊元件22~24的其中一者或多者可提供中斷要求至中斷訊號線L2上。詳細而言,子時間區間T1~T15可對應於不同的中斷要求類型,主周邊元件21可依據接收到中斷要求的子時間區間來判斷從屬周邊元件22~24所欲提出的中斷要求類型。舉例而言,從屬周邊元件22~24的其中一者或多者可將中斷訊號線L2上的電壓準位由第一電壓準位(例如為高電壓準位)改變至第二電壓準位(例如為低電壓準位),並持續2個時間週期,以提供中斷要求至中斷訊號線L2上。而中斷訊號線L2上的電壓準位在從屬周邊元件22~24的其中一者或多者提供中斷要求之後,可被電子系統2內的驅動電路(未繪示於圖1B)改變回第一電壓準位(例如為高電壓準位)。
在此實施例中,主周邊元件21會進行重置時間區間T0及子時間區間T1~T15,以依據從屬周邊元件22~24所發出的中斷要求判斷是否需要向平台控制器10發出中斷請求。待重置時間區間T0及子時間區間T1~T15結束之後,主周邊元件21會週期性地重複重置時間區間T0及子時間區間T1~T15,以持續感測從屬周邊元件22~24是否欲提出中斷請求。
如圖3B所示,在中斷要求訊號S_IRQ2中,中斷要求訊號S_IRQ2具有致能時間區間T00、重置時間區間T0及多個子時間區間T1~T15。關於重置時間區間T0及多個子時間區間T1~T15的操作細節請參考上述關於圖3A的相關內容,於此不贅述。中斷要求訊號S_IRQ1與中斷要求訊號S_IRQ2的差別在於,中斷要求訊號S_IRQ1是週期性訊號。而中斷要求訊號S_IRQ2是由從屬周邊元件22~24的其中一者觸發後所產生的一次性訊號,而中斷訊號線L2上的電壓準位可被電子系統2內的驅動電路(未繪示於圖1B)驅動,使中斷訊號線L2上的電壓準位可被設定至第一電壓準位(例如為高電壓準位)。
在中斷要求訊號S_IRQ2中的致能時間區間T00中,從屬周邊元件22~24的其中之一可提供致能訊號至中斷訊號線L2,以將中斷訊號線L2上的電壓準位由第一電壓準位(例如為高電壓準位)改變為第二電壓準位(例如為低電壓準位)。舉例而言,致能訊號可為持續3個時間週期的第二電壓準位訊號(例如為低電壓準位)。主周邊元件21在接收到致能訊號後,即可得知從屬周邊元件22~24的其中一者需要發出中斷要求,故主周邊元件21可接在致能時間區間T00之後進行一次性的重置時間區間T0及子時間區間T1~T15,以判斷所欲提出的中斷要求的類型。在重置時間區間T0及中斷要求時間區間(子時間區間T1~T15)結束後,中斷訊號線L2上的電壓準位可被電子系統2的驅動電路驅動至第一電壓準位(例如為高電壓準位)。主周邊元件21可等待下次接收到致能訊號的觸發時,主周邊元件21才會再次進行重複重置時間區間T0及中斷要求時間區間(子時間區間T1~T15)。
因此,在電子系統2中,平台控制器10可透過單一的匯流排CS連接至多個周邊元件21~24。周邊元件21~24透過中斷訊號線L2可有效地整合周邊元件21~24之間是否需要發出中斷請求,故電子系統2可在匯流排CS上不產生訊號衝突的情況下同時連接於多個周邊元件21~24,進而達成降低電子系統2的製造成本,且同時提升電子系統1的擴充性。
請參考圖1C,圖1C為本發明實施例一電子系統3的示意圖。圖1C繪示的電子系統3相似於圖1A繪示的電子系統1及圖1B繪示的電子系統2,故相同元件沿用相同的符號標示。圖1A與圖1B及圖1C的差別在於,圖1C中的周邊元件31~34同時具有通訊訊號線L1及中斷訊號線L2。因此,在電子系統3中,周邊元件31~34可同時透過通訊訊號線L1及中斷訊號線L2來互相溝通。使從屬周邊元件32~34可通知主周邊元件31,進而在匯流排CS上與平台控制器10進行通訊,以及使主周邊元件31判斷從屬周邊元件32~34是否需要發出中斷請求。
綜上所述,電子系統中的平台控制器可透過單一的匯流排同時連接多個周邊元件。透過將周邊元件的其中一者設定為主周邊元件且其他的周邊元件設定為從屬周邊元件,主周邊元件可透過周邊元件之間互相連接的通訊訊號線及/或中斷訊號線整合從屬周邊元件與平台控制器之間的通訊,或判斷從屬周邊元件是否需要發出中斷請求,如此一來,在電子系統中的平台控制器以單一的匯流排同時連接多個周邊元件的情況下亦可有效地避免訊號衝突的情況。因此,在電子系統的製造成本可有效降低的情況下,電子系統的擴充性亦同時被提升。
1、2、3:電子系統 10:平台控制器 11、21、31:主周邊元件/周邊元件 12~14、22~24、32~34:從屬周邊元件/周邊元件 CMD:命令時間區間 CRC1、CRC2:循環冗餘校驗區間 CS:匯流排 D1、D2、D3:時間區間 GND:接地電壓 L1:通訊訊號線 L2:中斷訊號線 S_CK:時脈訊號 S_CS:匯流排訊號 S_IRQ1、S_IRQ2:中斷要求訊號 T0:重置時間區間 T00:致能時間區間 T1~T15:子時間區間 T11:同步時間區間 T12:訊號判斷時間區間 STS:狀態區間 VCC:操作電壓
圖1A為本發明實施例一電子系統的示意圖。 圖1B為本發明實施例一電子系統的示意圖。 圖1C為本發明實施例一電子系統的示意圖。 圖2為本發明實施例一電子系統的訊號波型圖。 圖3A及圖3B為本發明實施例一中斷訊號線的訊號波型圖。
1:電子系統
10:平台控制器
11:主周邊元件/周邊元件
12~14:從屬周邊元件/周邊元件
CS:匯流排
L1:通訊訊號線
GND:接地電壓
VCC:操作電壓

Claims (18)

  1. 一種電子系統,包括:一平台控制器,具有一第一匯流排;多個周邊元件,分別透過該第一匯流排耦接至該平台控制器,該些周邊元件包括:一主周邊元件及一從屬周邊元件,該主周邊元件與該從屬周邊元件連接於一通訊訊號線,該主周邊元件透過該第一匯流排與該平台控制器進行通訊,其中該通訊訊號線與該第一匯流排不相同,其中當該主周邊元件透過該通訊訊號線接收來自該從屬周邊元件的一通訊要求時,該主周邊元件提供對應該通訊要求的一通訊訊號至該第一匯流排,使該從屬周邊元件透過該第一匯流排與該平台控制器進行通訊。
  2. 如請求項1所述的電子系統,其中當該從屬周邊元件在一第一資料時間區間中由該第一匯流排接收到對應該從屬周邊元件的一位址資訊時,該從屬周邊元件透過該通訊訊號線提供該通訊要求至該主周邊元件。
  3. 如請求項2所述的電子系統,其中該從屬周邊元件將該通訊訊號線由一第一電壓準位改變為一第二電壓準位,以提供該通訊要求至該主周邊元件。
  4. 如請求項3所述的電子系統,其中當該主周邊元件感測到該通訊訊號線從該第一電壓準位改變為該第二電壓準位時, 該主周邊元件在該第一資料時間區間後的一第二資料時間區間中提供該通訊訊號的一等待訊號至該第一匯流排,其中當該主周邊元件感測到該通訊訊號線從該第二電壓準位改變為該第一電壓準位時,該主周邊元件在該第二資料時間區間中提供該通訊訊號的一接受訊號至該第一匯流排。
  5. 如請求項4所述的電子系統,其中該第一電壓準位大於該第二電壓準位。
  6. 如請求項4所述的電子系統,其中該從屬周邊元件在該第二資料時間區間後的一第三資料時間區間提供一讀取資料至該第一匯流排,以與該平台控制器進行通訊。
  7. 如請求項1所述的電子系統,其中該主周邊元件還與該從屬周邊元件連接於一中斷訊號線,其中當該主周邊元件透過該中斷訊號線接收由該從屬周邊元件提供的一中斷要求時,該主周邊元件透過該第一匯流排提供一中斷訊號至該平台控制器,該平台控制器依據該中斷訊號以透過該第一匯流排與該從屬周邊元件進行通訊。
  8. 如請求項7所述的電子系統,其中在一中斷要求時間區間中,該主周邊元件將該中斷要求時間區間區分為多個子時間區間,該主周邊元件依據接收到該中斷要求所對應的各該子時間區間,以提供相對應的該中斷訊號至該平台控制器。
  9. 如請求項8所述的電子系統,其中該主周邊元件在該中斷要求時間區間前的一重置時間區間提供一重置訊號至該中斷 訊號線,其中各該子時間區間具有一同步時間區間及一訊號判斷時間區間,該主周邊元件於各該子時間區間的該訊號判斷時間區間中判斷是否接收到該中斷要求。
  10. 如請求項9所述的電子系統,其中該主周邊元件於各該子時間區間的該同步時間區間中提供多個同步訊號,該從屬周邊元件依據該些同步訊號辨識各該子時間區間。
  11. 如請求項9所述的電子系統,其中該主周邊元件週期性地提供該重置訊號及該些同步訊號至該中斷訊號線。
  12. 如請求項9所述的電子系統,其中該主周邊元件接收到由該從屬周邊元件提供至該中斷訊號線的一致能訊號之後,該主周邊元件提供該重置訊號至該中斷訊號線。
  13. 一種電子系統,包括:一平台控制器,具有一第一匯流排;多個周邊元件,分別透過該第一匯流排耦接至該平台控制器,該些周邊元件包括:一主周邊元件及一從屬周邊元件,該主周邊元件與該從屬周邊元件連接於一中斷訊號線,該主周邊元件透過該第一匯流排與該平台控制器進行通訊,其中該通訊訊號線與該第一匯流排不相同,其中當該主周邊元件透過該中斷訊號線接收由該從屬周邊元件提供的一中斷要求時,該主周邊元件透過該第一匯流排提供一中斷訊號至該平台控制器,該平台控制器依據該中斷訊號以透過 該第一匯流排與該從屬周邊元件進行通訊。
  14. 如請求項13所述的電子系統,其中在一中斷要求時間區間中,該主周邊元件將該中斷要求時間區間區分為多個子時間區間,該主周邊元件依據接收到該中斷要求所對應的各該子時間區間,以提供相對應的該中斷訊號至該平台控制器。
  15. 如請求項14所述的電子系統,其中該主周邊元件在該中斷要求時間區間前的一重置時間區間提供一重置訊號至該中斷訊號線,其中各該子時間區間具有一同步時間區間及一訊號判斷時間區間,該主周邊元件於各該子時間區間的該訊號判斷時間區間中判斷是否接收到該中斷要求。
  16. 如請求項14所述的電子系統,其中該主周邊元件於各該子時間區間的該同步時間區間中提供多個同步訊號,該從屬周邊元件依據該些同步訊號辨識各該子時間區間。
  17. 如請求項14所述的電子系統,其中該主周邊元件週期性地提供該重置訊號及該些同步訊號至該中斷訊號線。
  18. 如請求項14所述的電子系統,其中該主周邊元件接收到由該從屬周邊元件提供至該中斷訊號線的一致能訊號之後,該主周邊元件提供該重置訊號至該中斷訊號線。
TW109122530A 2020-07-03 2020-07-03 電子系統 TWI776180B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109122530A TWI776180B (zh) 2020-07-03 2020-07-03 電子系統
CN202011008159.XA CN113886298B (zh) 2020-07-03 2020-09-23 电子系统
US17/035,696 US11386035B2 (en) 2020-07-03 2020-09-29 Electronic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109122530A TWI776180B (zh) 2020-07-03 2020-07-03 電子系統

Publications (2)

Publication Number Publication Date
TW202203040A TW202203040A (zh) 2022-01-16
TWI776180B true TWI776180B (zh) 2022-09-01

Family

ID=79013396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122530A TWI776180B (zh) 2020-07-03 2020-07-03 電子系統

Country Status (3)

Country Link
US (1) US11386035B2 (zh)
CN (1) CN113886298B (zh)
TW (1) TWI776180B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541257A (zh) * 2014-04-23 2015-11-01 Lin Xin Hui 串列匯流排通訊架構
TW201633162A (zh) * 2015-01-06 2016-09-16 惠普發展公司有限責任合夥企業 用以序連多個連接器之轉接器
TW201737104A (zh) * 2016-02-26 2017-10-16 基礎產品股份有限公司 用於在通用序列匯流排訊號的多個來源間智慧切換的系統和技術
TW201820163A (zh) * 2016-11-22 2018-06-01 美商高通公司 支援通用序列匯流排(usb) type-c配接器上的顯示交替模式功能性的usb系統

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI352296B (en) * 2007-08-10 2011-11-11 Chip system and signal transmission method thereof
JP2009140093A (ja) * 2007-12-04 2009-06-25 Canon Inc 制御システム及び割り込み方法
US9529583B2 (en) * 2013-01-15 2016-12-27 Intel Corporation Single microcontroller based management of multiple compute nodes
US11086812B2 (en) * 2015-12-26 2021-08-10 Intel Corporation Platform environment control interface tunneling via enhanced serial peripheral interface
US10970243B2 (en) * 2016-01-29 2021-04-06 Qorvo Us, Inc. Front end serial bus automatic bus park tri-state activation
TWI604304B (zh) * 2016-03-28 2017-11-01 緯創資通股份有限公司 電子裝置及其檢測方法
US10719469B2 (en) * 2017-02-28 2020-07-21 Intel Corporation Inband messaging method for integrated type-C universal serial bus detection using enhanced serial peripheral interconnect
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
US11188492B2 (en) * 2018-12-27 2021-11-30 Intel Corporation Enhanced serial peripheral interface (eSPI) port expander
US11163659B2 (en) * 2019-04-25 2021-11-02 Intel Corporation Enhanced serial peripheral interface (eSPI) signaling for crash event notification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541257A (zh) * 2014-04-23 2015-11-01 Lin Xin Hui 串列匯流排通訊架構
TW201633162A (zh) * 2015-01-06 2016-09-16 惠普發展公司有限責任合夥企業 用以序連多個連接器之轉接器
TW201737104A (zh) * 2016-02-26 2017-10-16 基礎產品股份有限公司 用於在通用序列匯流排訊號的多個來源間智慧切換的系統和技術
TW201820163A (zh) * 2016-11-22 2018-06-01 美商高通公司 支援通用序列匯流排(usb) type-c配接器上的顯示交替模式功能性的usb系統

Also Published As

Publication number Publication date
TW202203040A (zh) 2022-01-16
US11386035B2 (en) 2022-07-12
US20220004518A1 (en) 2022-01-06
CN113886298A (zh) 2022-01-04
CN113886298B (zh) 2025-01-28

Similar Documents

Publication Publication Date Title
US4730251A (en) Automatic I/O address assignment
US10936524B2 (en) Bus system with slave devices
JPH1083375A (ja) Scsiシステム
JP7146650B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP2006244416A (ja) マスターノード及びスレーブノードを有する電子装置システム
US7391788B2 (en) Method and system for a three conductor transceiver bus
US11321258B2 (en) Integrated circuit, bus system and scheduling method
US20030149824A1 (en) Method and apparatus for addressing multiple devices simultaneously over a data bus
TWI776180B (zh) 電子系統
CN103530215A (zh) 一种内部集成电路主机的自检方法、装置及主机
JP2000293485A (ja) 通信インターフェース
KR101082110B1 (ko) 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치
US6912607B2 (en) Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus
TWI467433B (zh) 適用於矩陣掃描裝置的驅動系統
TWI813104B (zh) 匯流排系統
JP6762546B1 (ja) シリアル通信方法及びシリアル通信システム
TWI725786B (zh) 受控裝置、主控裝置及資料傳輸方法
US20210297283A1 (en) Master slave communication system capable of reducing manufacturing cost, electronic device, control method for master slave communication system, and control method for electronic device
JP2017091048A (ja) 中継装置、中継方法および中継制御プログラム
TWI842273B (zh) I2c通訊系統的從屬裝置及其定址方法
CN114880270B (zh) Spi设备及其数据传输方法
JP3606593B2 (ja) 複数データ一括転送制御方式
US20020103956A1 (en) Universal controller expansion module system, method & apparatus
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
TW202424767A (zh) I2c通訊系統的目標從屬裝置及其位址更新方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent