[go: up one dir, main page]

TWI775505B - 可避免突發事件干擾的微控制器、保護電路及保護方法 - Google Patents

可避免突發事件干擾的微控制器、保護電路及保護方法 Download PDF

Info

Publication number
TWI775505B
TWI775505B TW110123306A TW110123306A TWI775505B TW I775505 B TWI775505 B TW I775505B TW 110123306 A TW110123306 A TW 110123306A TW 110123306 A TW110123306 A TW 110123306A TW I775505 B TWI775505 B TW I775505B
Authority
TW
Taiwan
Prior art keywords
signal
protection
digital
controller
event
Prior art date
Application number
TW110123306A
Other languages
English (en)
Other versions
TW202301120A (zh
Inventor
賴昀楷
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110123306A priority Critical patent/TWI775505B/zh
Priority to CN202210332107.0A priority patent/CN115525588B/zh
Priority to US17/828,812 priority patent/US12229325B2/en
Application granted granted Critical
Publication of TWI775505B publication Critical patent/TWI775505B/zh
Publication of TW202301120A publication Critical patent/TW202301120A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)
  • Placing Or Removing Of Piles Or Sheet Piles, Or Accessories Thereof (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種微控制器包括事件偵測電路、保護控制電路、數位類比轉換器、數位類比轉換介面控制器、觸發事件控制器，及中央處理單元。事件偵測電路偵測一突發事件，依據突發事件，對應地輸出中斷通知及保護致能信號。保護控制電路接收保護致能信號，對應輸出保護執行信號。數位類比轉換介面控制器接收保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號。觸發事件控制器依據確認信號，決定是否對數位類比轉換介面控制器進行轉換參數的設置。中央處理單元決定並輸出轉換參數至觸發事件控制器，及接收中斷通知用以對突發事件進行排除。

Description

可避免突發事件干擾的微控制器、保護電路及保護方法
本發明係有關於電子裝置，特別是有關於可避免突發事件干擾的微控制器、保護電路，及保護方法。
在現有的技術中，當一微控制器的使用環境出現突發事件時，將可能使得微控制器內部的數位類比轉換器(DAC)意外終止導致輸出的電壓異常，對於需要利用數位類比轉換器的輸出電壓作為工作電壓參考或利用數位類比轉換器輸出波形做控制的應用會有不預期的輸出斷點。當此不預期的數位類比轉換器的輸出電壓輸往後端負載，對於系統應用上會有安全上的考量或風險。
依據本發明實施例之微控制器，包括：一事件偵測電路、一保護控制電路、一數位類比轉換器、一數位類比轉換介面控制器、一觸發事件控制器，以及一中央處理單元。事件偵測電路用以偵測一突發事件，並且依據突發事件對應地輸出一中斷通知及一保護致能信號。保護控制電路接收保護致能信號，對應地輸出一保護執行信號。數位類比轉換介面控制器接收保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得數位類比轉換器暫停信號轉換動作。觸發事件控制器依據確認信號，決定是否對數位類比轉換介面控制器進行轉換參數的設置。中央處理單元決定轉換參數，將轉換參數輸出至觸發事件控制器，以及接收中斷通知用以對突發事件進行排除。
如上述之微控制器，更包括：一記憶體，以及一直接記憶體存取控制器。直接記憶體存取控制器從記憶體中讀取所需的輸入資料，並且將所需的輸入資料輸出給數位類比轉換介面控制器。當保護控制電路接收保護致能信號時，保護控制電路輸出一控制信號予直接記憶體存取控制器，使得直接記憶體存取控制器暫停從記憶體搬運所需的輸入資料至數位類比轉換介面控制器。
如上述之微控制器，其中，中央處理單元對突發事件進行排除，包括：中央處理單元解決突發事件，並且將中斷通知清除；或者，中央處理單元經過一預設時間後直接認定突發事件已經排除。
如上述之微控制器，其中，當事件偵測電路偵測到突發事件已解除，事件偵測電路對應地輸出一保護禁能信號予保護控制電路。
如上述之微控制器，其中，當保護控制電路接收保護禁能信號，並且中央處理單元已對突發事件進行排除，保護控制電路對應地輸出一保護停止信號予數位類比轉換介面控制器，並且對應地輸出一反相控制信號予直接記憶體存取控制器，使得數位類比轉換介面控制器及直接記憶體存取控制器恢復正常運作。
如上述之微控制器，其中，當中央處理單元接收來自保護控制電路的保護執行信號，並且中央處理單元對應於轉換參數的一自動切換功能有開啟時，則中央處理單元將轉換參數輸出至觸發事件控制器。
如上述之微控制器，其中，轉換參數包括：週邊電路的觸發事件的觸發週期。
如上述之微控制器，其中，數位類比轉換介面控制器停止更新所接收的輸入資料，包括：數位類比轉換介面控制器將接收到保護執行信號之前的最後一筆輸入資料儲存起來；數位類比轉換介面控制器將接收到保護執行信號之前的介面信號記錄下來：以及觸發事件控制器未收到確認信號，使得觸發事件控制器不對數位類比轉換介面控制器輸出一觸發信號。
依據本發明實施例之保護電路，用以保護一數位類比轉換器免於一突發事件的干擾，包括：一保護控制電路、一數位類比轉換介面控制器、一觸發事件控制器，以及一中央處理單元。保護控制電路接收關聯於突發事件的一保護致能信號，並且對應地輸出一保護執行信號。數位類比轉換介面控制器接收保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得數位類比轉換器暫停信號轉換動作。觸發事件控制器依據確認信號，決定是否對數位類比轉換介面控制器進行轉換參數的設置。中央處理單元決定轉換參數，將轉換參數輸出至觸發事件控制器，以及對突發事件進行排除。
如上述之保護電路，其中，當保護控制電路接收保護致能信號時，保護控制電路輸出一控制信號予一直接記憶體存取控制器，使得直接記憶體存取控制器暫停從一記憶體搬運所需的輸入資料至數位類比轉換介面控制器。
如上述之保護電路，其中，中央處理單元對突發事件進行排除，包括：中央處理單元解決突發事件，並且將關聯於突發事件的一中斷通知清除；或者，中央處理單元經過一預設時間後直接認定突發事件已經排除。
如上述之保護電路，其中，當保護控制電路接收關聯於突發事件已解除的一保護禁能信號，並且中央處理單元已對突發事件進行排除，保護控制電路對應地輸出一保護停止信號予數位類比轉換介面控制器，並且對應地輸出一反相控制信號予直接記憶體存取控制器，使得數位類比轉換介面控制器及直接記憶體存取控制器恢復正常運作。
如上述之保護電路，其中，當中央處理單元接收來自保護控制電路的保護執行信號，並且中央處理單元對應於轉換參數的一自動切換功能有開啟時，則中央處理單元將轉換參數輸出至觸發事件控制器。
如上述之保護電路，其中，轉換參數包括：週邊電路的觸發事件的觸發週期。
如上述之保護電路，其中，數位類比轉換介面控制器停止更新所接收的輸入資料，包括：數位類比轉換介面控制器將接收到保護執行信號之前的最後一筆輸入資料儲存起來；數位類比轉換介面控制器將接收到保護執行信號之前的介面信號記錄下來；以及觸發事件控制器未收到確認信號，使得觸發事件控制器不對數位類比轉換介面控制器輸出一觸發信號。
依據本發明實施例之數位類比轉換器的保護方法，適用於具有一事件偵測電路、一保護控制電路、一數位類比轉換介面控制器、一數位類比轉換器、一觸發事件控制器，以及一中央處理單元的一微控制器，包括：偵測一突發事件，並且依據突發事件，對應地輸出一中斷通知及一保護致能信號；接收保護致能信號，並且對應地輸出一保護執行信號；接收保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得數位類比轉換器暫停信號轉換動作；決定並輸出數位類比轉換器的轉換參數，以及接收中斷通知用以對突發事件進行排除；依據確認信號，決定是否進行轉換參數的設置。
如上述之保護方法，其中，當接收保護致能信號時，暫停從一記憶體搬運所需的輸入資料至數位類比轉換介面控制器。
如上述之保護方法，其中，對突發事件進行排除，包括：解決突發事件，並且將關聯於該突發事件的中斷通知清除；或者，經過一預設時間後直接認定突發事件已經排除。
如上述之保護方法，其中，當接收到保護執行信號，並且中央處理單元對應於該轉換參數的一自動切換功能有開啟時，則將轉換參數輸出至觸發事件控制器。
如上述之保護方法，其中，停止更新所接收的輸入資料，包括：將接收到保護執行信號之前的最後一筆輸入資料儲存起來；將接收到保護執行信號之前的介面信號記錄下來；以及未收到確認信號，進而不對數位類比轉換介面控制器輸出一觸發信號。
本發明係參照所附圖式進行描述，其中遍及圖式上的相同參考數字標示了相似或相同的元件。上述圖式並沒有依照實際比例大小描繪，其僅僅提供對本發明的說明。一些發明的型態描述於下方作為圖解示範應用的參考。這意味著許多特殊的細節，關係及方法被闡述來對這個發明提供完整的了解。無論如何，擁有相關領域通常知識的人將認識到若沒有一個或更多的特殊細節或用其他方法，此發明仍然可以被實現。
以其他例子來說，眾所皆知的結構或操作並沒有詳細列出以避免對這發明的混淆。本發明並沒有被闡述的行為或事件順序所侷限，如有些行為可能發生在不同的順序亦或同時發生在其他行為或事件之下。此外，並非所有闡述的行為或事件都需要被執行在與現有發明相同的方法之中。
第1圖為本發明實施例之微控制器100的示意圖。如第1圖所示，微控制器100包括一事件偵測電路102、一保護控制電路104、一數位類比轉換介面控制器106、一觸發事件控制器108、一中央處理單元110、一數位類比轉換器112、一直接記憶體存取控制器114、一記憶體116、一多工器180、一多工器182、一多工器184、一雜訊濾波器186、一及閘188、一及閘190，以及一事件計數器189。
在一些實施例中，事件偵測電路102可偵測一突發事件134，並且依據突發事件134，對應地輸出一中斷通知140予中央處理單元110，及對應地輸出一保護致能信號142予保護控制電路104。在一些實施例中，突發事件134可為一外部事件130或一內部事件132。舉例來說，外部事件130可例如為微控制器100遭受外部物理性攻擊時的一突發事件。內部事件132可例如為時脈飄移超過可容許範圍的事件、記憶體(例如記憶體116)的奇偶校驗錯誤的事件、電壓太低所造成系統重置的事件，或是由週邊電路例如比較器、計時器，及脈寬調製器所產生的事件。
多工器180依據一選擇信號EVENSEL，用以接收外部事件130或內部事件132。舉例來說，當選擇信號EVENSEL為邏輯低準位(例如為“0”)時，則多工器180讓外部事件130通過，使得外部事件130經過雜訊濾波器186而變為突發事件134。相反地，當選擇信號EVENSEL為邏輯高準位(例如為“1”)時，則多工器180讓內部事件132通過，使得內部事件132經過雜訊濾波器186而變為突發事件134。
在一些實施例中，雜訊濾波器186可例如為三個正反器串聯而成的數位濾波器，由時脈信號CLK所驅動，但本發明不限於此。換句話說，雜訊濾波器186可濾除資料長度小於三個時脈週期的突發事件，並且只讓資料長度大於等於三個時脈週期的突發事件通過。
在一些實施例中，事件偵測電路102可透過偵測信號的上升沿或下降沿來偵測突發事件134，但本發明不限於此。保護控制電路104接收來自事件偵測電路102的保護致能信號142，並且對應地輸出一保護執行信號150予數位類比轉換介面控制器106，以及對應地輸出保護執行信號150至及閘190。數位類比轉換介面控制器106接收保護執行信號150，停止更新所接收的輸入資料，並且停止輸出一確認信號ACK予觸發事件控制器108，使得數位類比轉換器112暫停信號轉換動作。
一般來說，只有當觸發事件控制器108接收到確認信號ACK時，觸發事件控制器108才會對數位類比轉換介面控制器106進行轉換參數的設置或更新。因此，當數位類比轉換介面控制器106接收保護執行信號150而停止輸出確認信號ACK予觸發事件控制器108時，觸發事件控制器108不對數位類比轉換介面控制器106輸出一觸發信號168。亦即，觸發事件控制器108依據確認信號ACK，決定是否對數位類比轉換介面控制器106進行轉換參數的設置。
在一些實施例中，當數位類比轉換介面控制器106接收保護執行信號150而停止更新所接收的輸入資料時，數位類比轉換介面控制器106更將接收到保護執行信號150之前的最後一筆輸入資料儲存起來，並且將接收到保護執行信號150之前的介面信號記錄下來，使得數位類比轉換所需的輸入介面信號維持原先的準位，避免有漏電流的發生。接著，數位類比轉換介面控制器106自動關掉數位電路所需的時脈。
在一些實施例中，直接記憶體存取控制器114從記憶體116中讀取所需的輸入資料，並且將所需的輸入資料輸出給數位類比轉換介面控制器106。記憶體116可例如為靜態隨機存取記憶體(SRAM)，但本發明不限於此。當保護控制電路104接收保護致能信號142時，保護控制電路104輸出一控制信號154予直接記憶體存取控制器114，使得直接記憶體存取控制器114暫停從記憶體116搬運所需的輸入資料至數位類比轉換介面控制器106。
詳細來說，當直接記憶體存取控制器114接收控制信號154時，直接記憶體存取控制器114係將對應於DMA觸發源的時脈信號關閉，而阻擋直接記憶體存取控制器114的觸發需求，因此可暫停搬運輸入資料至數位類比轉換介面控制器106。在一些實施例中，如果輸入資料搬運到一半而直接記憶體存取控制器114接收控制信號154(即突發事件發生)時，當下該筆資料不會完成數位類比轉換，而需等待突發事件解除後，再由直接記憶體存取控制器114搬運一次。
中央處理單元110接收來自事件偵測電路102的中斷通知140後，產生對應於突發事件134的中斷事件191，並且由中央處理單元110解決關聯於突發事件134的中斷事件191，以及將中斷事件191清除(即第1圖中的方塊192)。此時，中央處理單元110會對應地輸出一指示信號160至多工器182。
當中央處理單元110的資源有優先權高低的考量，而不便直接處理關聯於突發事件134的中斷事件191時，中央處理單元110可依據其初始設定193中的重裝時間(re-load time)194的設定(例如設定為一預設時間)，在經過一預設時間後直接認定突發事件134已經排除。在預設時間後，中央處理單元110對應地輸出一指示信號162至多工器182。
多工器182依據一選擇信號LOADEN，用以接收指示信號160或指示信號162。舉例來說，當選擇信號LOADEN為邏輯低準位(例如為“0”)時，則多工器182讓指示信號160通過，使得指示信號160被輸出至及閘188。當選擇信號LOADEN為邏輯高準位(例如為“1”)時，則多工器182讓指示信號162通過，使得指示信號162被輸出至及閘188。
在一些實施例中，當保護控制電路104接收來自事件偵測電路102的保護致能信號142，護控制電路104對應地輸出保護執行信號150至及閘190。當中央處理單元110中對應於轉換參數的一自動切換功能有開啟，亦即致能信號AUTOEN為邏輯高準位(例如為“1”)，並且保護執行信號150同樣為邏輯高準位(例如為“1”)時，中央處理單元110將轉換參數輸出至觸發事件控制器108。
詳細來說，當致能信號AUTOEN為邏輯高準位(例如為“1”)，並且保護執行信號150同樣為邏輯高準位(例如為“1”)時，及閘190係輸出同樣為邏輯高準位的選擇信號170。事件計數器189係對選擇信號170進行計數。在中央處理單元110的初始設定193中，計時器(timer)/脈寬調製器(PWM)轉換參數設定組195記錄了對應於不同計數值的轉換參數。一般來說，計時器(timer)/脈寬調製器(PWM)轉換參數設定組係儲存於一緩衝器中，但本發明不限於此。
舉例來說，當事件計數器189的計數值為1(對應於事件偵測電路102偵測到1筆突發事件134)，則中央處理單元110依據選擇信號172，在計時器/脈寬調製器轉換參數設定組195中選擇第一組轉換參數。當事件計數器的計數值為2(對應於事件偵測電路102偵測到2筆突發事件134)，則中央處理單元110依據選擇信號172，在計時器/脈寬調製器轉換參數設定組195中選擇第二組轉換參數，並且以此類推。此時，中央處理單元110對應地輸出關聯於所選擇轉換參數的資料信號164予多工器184。
在一些實施例中，轉換參數可例如包括週邊電路的觸發事件的觸發週期。週邊電路可例如為計時器、脈寬調製器，以及比較器，但本發明不限於此。在一些實施例中，中央處理單元110可設定計時器/脈寬調製器初始轉換參數196，並且對應地輸出關聯於初始轉換參數的資料信號166予多工器184。
多工器184依據一選擇信號170，用以接收資料信號164或資料信號166。舉例來說，當選擇信號170為邏輯高準位，則多工器184讓資料信號164通過，使得多工器184輸出載有所選定轉換參數(來自計時器/脈寬調製器轉換參數設定組195)的資訊的觸發信號168至觸發事件控制器108。當選擇信號170為邏輯低準位，則多工器184讓資料信號166通過，使得多工器184輸出載有初始轉換參數(來自計時器/脈寬調製器初始轉換參數196)的資訊的觸發信號168至觸發事件控制器108。
在一些實施例中，事件偵測電路102除了可偵測雜訊濾波器186的輸出信號的上升沿或下降沿來判斷是否有突發事件134的發生，也可判斷突發事件134是否已解除。當事件偵測電路102偵測到突發事件134已解除，事件偵測電路102會對應地輸出一保護禁能信號144予保護控制電路104。在第1圖的實施例中，事件偵測電路102係將保護禁能信號144輸出至及閘188。
因此，當保護控制電路104接收保護禁能信號144(亦即，保護禁能信號144為邏輯高準位“1”)，並且中央處理單元110已對突發事件進行排除(亦即，指示信號160或指示信號162也為邏輯高準位“1”)，亦即指示信號146也為邏輯高準位，保護控制電路104對應地輸出一保護停止信號152予數位類比轉換介面控制器106，並且對應地輸出一反相控制信號156予直接記憶體存取控制器114，使得數位類比轉換介面控制器106及直接記憶體存取控制器114恢復正常運作。
數位類比轉換介面控制器106收到來自保護控制電路104的保護停止信號152後，數位類比轉換介面控制器106開始更新所接收的輸入資料，並且開始輸出確認信號ACK。觸發事件控制器108因此得以輸出觸發信號168至數位類比轉換介面控制器106，用以更新所接收的輸入資料。之後，數位類比轉換介面控制器106將更新後的輸入資料輸出予數位類比轉換器112，用以執行數位類比的轉換。直接記憶體存取控制器114收到來自保護控制電路104的反相控制信號156後，直接記憶體存取控制器114開始從記憶體116搬運所需的輸入資料至數位類比轉換介面控制器106。
在一些實施例中，當保護控制電路104接收保護禁能信號144，並且中央處理單元110已對突發事件進行排除，亦即指示信號146也為邏輯高準位，保護控制電路104對應地輸出保護停止信號152予及閘190。在此情況下，由於保護停止信號152為邏輯低準位，不管致能信號AUTOEN為邏輯高準位或邏輯低準位，選擇信號170將為邏輯低準位，因此中央處理單元110將載有初始轉換參數(來自計時器/脈寬調製器初始轉換參數196)的資訊的觸發信號168輸出至觸發事件控制器108。接者，觸發事件控制器108在收到確認信號ACK後，將載有初始轉換參數的觸發信號168輸出至數位類比轉換介面控制器106，而將轉換參數初始化。
第2圖為本發明實施例之保護電路200的示意圖。如第2圖所示，保護電路200包括一保護控制電路204、一數位類比轉換介面控制器206、一觸發事件控制器208、一中央處理單元210、一多工器282、一多工器284、一及閘288、一及閘290，以及一事件計數器289。保護控制電路204接收關聯於一突發事件(例如，第1圖的突發事件134)的一保護致能信號142，並且對應地輸出一保護執行信號150予數位類比轉換介面控制器206及及閘290。在一些實施例中，保護致能信號142可例如是由第1圖的事件偵測電路102偵測到突發事件134之後所輸出，但本發明不限於此。
數位類比轉換介面控制器206接收保護執行信號150，停止更新所接收的輸入資料，並且停止輸出一確認信號ACK予觸發事件控制器208，使得電性連接在數位類比轉換介面控制器206之後的一數位類比轉換器212暫停信號轉換動作。一般來說，只有當觸發事件控制器208接收到確認信號ACK時，觸發事件控制器208才會對數位類比轉換介面控制器206進行轉換參數的設置或更新。
因此，當數位類比轉換介面控制器206接收保護執行信號150而停止輸出確認信號ACK予觸發事件控制器208時，觸發事件控制器208不對數位類比轉換介面控制器206輸出一觸發信號168。亦即，觸發事件控制器208依據確認信號ACK，決定是否對數位類比轉換介面控制器206進行轉換參數的設置。
在一些實施例中，當數位類比轉換介面控制器206接收保護執行信號150而停止更新所接收的輸入資料時，數位類比轉換介面控制器206更將接收到保護執行信號150之前的最後一筆輸入資料儲存起來，並且將接收到保護執行信號150之前的介面信號記錄下來，使得數位類比轉換所需的輸入介面信號維持原先的準位，避免有漏電流的發生。接著，數位類比轉換介面控制器206自動關掉數位電路所需的時脈。
在一些實施例中，一直接記憶體存取控制器214與數位類比轉換介面控制器206及保護控制電路204相電性連接。直接記憶體存取控制器214從一記憶體216中讀取所需的輸入資料，並且將所需的輸入資料輸出給數位類比轉換介面控制器206。記憶體216可例如為靜態隨機存取記憶體(SRAM)，但本發明不限於此。當保護控制電路204接收保護致能信號142時，保護控制電路204輸出一控制信號154予直接記憶體存取控制器214，使得直接記憶體存取控制器214暫停從記憶體216搬運所需的輸入資料至數位類比轉換介面控制器206。
詳細來說，當直接記憶體存取控制器214接收控制信號154時，直接記憶體存取控制器214係將對應於DMA觸發源的時脈信號關閉，而阻擋直接記憶體存取控制器214的觸發需求，因此可暫停搬運輸入資料至數位類比轉換介面控制器206。在一些實施例中，如果輸入資料搬運到一半而直接記憶體存取控制器214接收控制信號154(即突發事件發生)時，當下該筆資料不會完成數位類比轉換，而需等待突發事件解除後，再由直接記憶體存取控制器214搬運一次。
第2圖的中央處理單元210可例如接收來自第1圖的事件偵測電路102所輸出的中斷通知140，產生對應於突發事件134的中斷事件191，並且由中央處理單元210解決關聯於突發事件134的中斷事件191，以及將中斷事件191清除(即第2圖中的方塊192)。此時，中央處理單元210會對應地輸出一指示信號160至多工器282。
當中央處理單元210的資源有優先權高低的考量，而不便直接處理關聯於突發事件134的中斷事件191時，中央處理單元210可依據其初始設定193中的重裝時間(re-load time)194的設定(例如設定為一預設時間)，在經過一預設時間後直接認定突發事件134已經排除。在預設時間後，中央處理單元210對應地輸出一指示信號162至多工器282。
多工器282依據一選擇信號LOADEN，用以接收指示信號160或指示信號162。舉例來說，當選擇信號LOADEN為邏輯低準位(例如為“0”)時，則多工器282讓指示信號160通過，使得指示信號160被輸出至及閘288。當選擇信號LOADEN為邏輯高準位(例如為“1”)時，則多工器282讓指示信號162通過，使得指示信號162被輸出至及閘288。
在一些實施例中，當保護控制電路204接收來自第1圖的事件偵測電路102的保護致能信號142，護控制電路204對應地輸出保護執行信號150至及閘290。當中央處理單元210中對應於轉換參數的一自動切換功能有開啟，亦即致能信號AUTOEN為邏輯高準位(例如為“1”)，並且保護執行信號150同樣為邏輯高準位(例如為“1”)時，中央處理單元210將轉換參數輸出至觸發事件控制器208。
詳細來說，當致能信號AUTOEN為邏輯高準位(例如為“1”)，並且保護執行信號150同樣為邏輯高準位(例如為“1”)時，及閘290係輸出同樣為邏輯高準位的選擇信號170。事件計數器289係對選擇信號170進行計數。在中央處理單元210的初始設定193中，計時器(timer)/脈寬調製器(PWM)轉換參數設定組195記錄了對應於不同計數值的轉換參數。一般來說，計時器(timer)/脈寬調製器(PWM)轉換參數設定組係儲存於一緩衝器中，但本發明不限於此。
舉例來說，當事件計數器289的計數值為1(可對應於第1圖的事件偵測電路102偵測到1筆突發事件134)，則中央處理單元210依據選擇信號172，在計時器/脈寬調製器轉換參數設定組195中選擇第三組轉換參數。當事件計數器的計數值為2(可對應於事件偵測電路102偵測到2筆突發事件134)，則中央處理單元210依據選擇信號172，在計時器/脈寬調製器轉換參數設定組195中選擇第四組轉換參數，並且以此類推。此時，中央處理單元210對應地輸出關聯於所選擇轉換參數的資料信號164予多工器284。
在一些實施例中，同理，第2圖的轉換參數可例如包括週邊電路的觸發事件的觸發週期。週邊電路可例如為計時器、脈寬調製器，以及比較器，但本發明不限於此。在一些實施例中，中央處理單元210可設定計時器/脈寬調製器初始轉換參數196，並且對應地輸出關聯於初始轉換參數的資料信號166予多工器284。
多工器284依據一選擇信號170，用以接收資料信號164或資料信號166。舉例來說，當選擇信號170為邏輯高準位，則多工器284讓資料信號164通過，使得多工器284輸出載有所選定轉換參數(來自計時器/脈寬調製器轉換參數設定組195)的資訊的觸發信號168至觸發事件控制器208。當選擇信號170為邏輯低準位，則多工器284讓資料信號166通過，使得多工器284輸出載有初始轉換參數(來自計時器/脈寬調製器初始轉換參數196)的資訊的觸發信號168至觸發事件控制器208。
在第2圖的實施例中，當第1圖的事件偵測電路102偵測到突發事件134已解除，第1圖的事件偵測電路102會對應地輸出一保護禁能信號144予保護控制電路204。在第2圖的實施例中，及閘288接收來自第1圖的事件偵測電路102所輸出的保護禁能信號144。因此，當保護控制電路204接收保護禁能信號144(亦即，保護禁能信號144為邏輯高準位“1”)，並且中央處理單元210已對突發事件進行排除(亦即，指示信號160或指示信號162也為邏輯高準位“1”)，亦即指示信號146也為邏輯高準位，保護控制電路204對應地輸出一保護停止信號152予數位類比轉換介面控制器206，並且對應地輸出一反相控制信號156予直接記憶體存取控制器214，使得數位類比轉換介面控制器206及直接記憶體存取控制器214恢復正常運作。
數位類比轉換介面控制器206收到來自保護控制電路204的保護停止信號152後，數位類比轉換介面控制器206開始更新所接收的輸入資料，並且開始輸出確認信號ACK。觸發事件控制器208因此得以輸出觸發信號168至數位類比轉換介面控制器206，用以更新所接收的輸入資料。之後，數位類比轉換介面控制器206將更新後的輸入資料輸出予數位類比轉換器212，用以執行數位類比的轉換。直接記憶體存取控制器214收到來自保護控制電路204的反相控制信號156後，直接記憶體存取控制器214開始從記憶體216搬運所需的輸入資料至數位類比轉換介面控制器206。
在一些實施例中，當保護控制電路204接收保護禁能信號144，並且中央處理單元210已對突發事件進行排除，亦即指示信號146也為邏輯高準位，保護控制電路104對應地輸出保護停止信號152予及閘290。在此情況下，由於保護停止信號152為邏輯低準位，不管致能信號AUTOEN為邏輯高準位或邏輯低準位，選擇信號170將為邏輯低準位，因此中央處理單元210將載有初始轉換參數(來自計時器/脈寬調製器初始轉換參數196)的資訊的觸發信號168輸出至觸發事件控制器208。接者，觸發事件控制器208在收到確認信號ACK後，將載有初始轉換參數的觸發信號168輸出至數位類比轉換介面控制器206，而將轉換參數初始化。
第3圖為本發明實施例之數位類比轉換器的保護方法的流程圖。第3圖的保護方法係適用於具有一事件偵測電路、一保護控制電路、一數位類比轉換介面控制器、一數位類比轉換器、一觸發事件控制器，以及一中央處理單元的一微控制器(例如第1圖的微控制器100)。本發明的保護方法包括：偵測一突發事件，並且依據突發事件，對應地輸出一中斷通知及一保護致能信號(步驟S300)；接收保護致能信號，並且對應地輸出一保護執行信號(步驟S302)；接收保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得數位類比轉換器暫停信號轉換動作(步驟S304)；決定並輸出數位類比轉換器的轉換參數，以及接收中斷通知用以對突發事件進行排除(步驟S306)；以及依據確認信號，決定是否進行轉換參數的設置(步驟S308)。
在一些實施例中，步驟S300是由第1圖的事件偵測電路102所執行。步驟S302是由第1圖的保護控制電路104及第2圖的保護控制電路204所執行。步驟S304是由第1圖的數位類比轉換介面控制器106及第2圖的數位類比轉換介面控制器206所執行。步驟S306是由第1圖的中央處理單元110及第2圖的中央處理單元210所執行。步驟S308是由第1圖的觸發事件控制器108及第2圖的觸發事件控制器208所執行。
在一些實施例中，本發明的保護方法更包括當第1圖的保護控制電路104及接收到保護致能信號時，第1圖的直接記憶體存取控制器114暫停從一記憶體116搬運所需的輸入資料至數位類比轉換介面控制器106。在本發明的保護方法的步驟S306中，對突發事件進行排除，包括解決突發事件，並且將關聯於突發事件的該中斷通知清除；或者，經過一預設時間後直接認定突發事件已經排除。
在本發明的保護方法的步驟S306中，當接收到保護執行信號，並且中央處理單元110對應該轉換參數的一自動切換功能有開啟時，則將轉換參數輸出至觸發事件控制器108。在本發明的保護方法的步驟S304中，停止更新所接收的輸入資料包括：將接收到保護執行信號之前的最後一筆輸入資料儲存起來；將接收到保護執行信號之前的介面信號記錄下來；以及未收到確認信號，進而不對數位類比轉換介面控制器106輸出一觸發信號168。
本發明的微控制器100、保護電路200，以及保護方法藉由硬體的偵測，決定控制數位類比轉換器介面的工作或暫停，並且自動還原為工作模式，自動切斷或復原各區塊的供電，以達到節電效用。除了作為承受突發事件的硬體對應措施防範外，也可故意設計出硬體觸發的控制事件，讓硬體對應措施發生時，可以暫停數位類比轉換器輸出。在後端負載用於馬達控制應用上，可以暫時停止馬達運轉，維持系統安全。
在本發明的微控制器100、保護電路200，以及保護方法中，外部/內部突發事件偵測後會通知中央處理單元處理與否，若有中央處理單元資源優先權高低的考量，也可以選擇交由硬體去處理此突發事件，便不會佔用到中央處理單元的資源。本發明的微控制器100、保護電路200，以及保護方法更可利用數位類比轉換器停止更新輸出的區間，讓硬體自動更新數位類比轉換的觸發事件頻率，待硬體觸發事件解決後，數位類比轉換便能以更新後的觸發頻率運作。
對於一個輸入介面信號沒有改變，便能閂鎖住輸出電壓的數位類比轉換器來說，本發明特徵的自動偵測與保護機制可以暫時將數位類比轉換器的輸出停留在某個準位，並且自動切換為正常工作模式。本發明的特徵讓需要參考數位類比轉換器的後端應用不至於因外部物理性攻擊晶片或是晶片週邊電路觸發的突發事件，產生立即性的風險。
雖然本發明的實施例如上述所描述，我們應該明白上述所呈現的只是範例，而不是限制。依據本實施例上述示範實施例的許多改變是可以在沒有違反發明精神及範圍下被執行。因此，本發明的廣度及範圍不該被上述所描述的實施例所限制。更確切地說，本發明的範圍應該要以以下的申請專利範圍及其相等物來定義。
儘管上述發明已被一或多個相關的執行來圖例說明及描繪，等效的變更及修改將被依據上述規格及附圖且熟悉這領域的其他人所想到。此外，儘管本發明實施例的一特別特徵已被相關的多個執行之一所示範，上述特徵可能由一或多個其他特徵所結合，以致於可能有需求及有助於任何已知或特別的應用。
除非有不同的定義，所有本文所使用的用詞(包含技術或科學用詞)是可以被屬於上述發明的技術中擁有一般技術的人士做一般地了解。我們應該更加了解到上述用詞，如被定義在眾所使用的字典內的用詞，在相關技術的上下文中應該被解釋為相同的意思。除非有明確地在本文中定義，上述用詞並不會被解釋成理想化或過度正式的意思。
100:微控制器 102:事件偵測電路 104:保護控制電路 106:數位類比轉換介面控制器 108:觸發事件控制器 110:中央處理單元 112:數位類比轉換器 114:直接記憶體存取控制器 116:記憶體 130:外部事件 132:內部事件 134:突發事件 140:中斷通知 142:保護致能信號 144:保護禁能信號 146:指示信號 150:保護執行信號 152:保護停止信號 154:控制信號 156:反相控制信號 160,162:指示信號 164,166:資料信號 168:觸發信號 170,172:選擇信號 180,182,184:多工器 186:雜訊濾波器 188,190:及閘 189:事件計數器 191:中斷事件 192:方塊 193:初始設定 194:重裝時間 195:計時器/脈寬調製器轉換參數設定組 196:計時器/脈寬調製器初始轉換參數 200:保護電路 204:保護控制電路 206:數位類比轉換介面控制器 208:觸發事件控制器 210:中央處理單元 212:數位類比轉換器 214:直接記憶體存取控制器 216:記憶體 280,282,284:多工器 288,290:及閘 289:事件計數器 S300,S302,S304,S306,S308:步驟
第1圖為本發明實施例之微控制器100的示意圖。 第2圖為本發明實施例之保護電路200的示意圖。 第3圖為本發明實施例之數位類比轉換器的保護方法的流程圖。
100:微控制器
102:事件偵測電路
104:保護控制電路
106:數位類比轉換介面控制器
108:觸發事件控制器
110:中央處理單元
112:數位類比轉換器
114:直接記憶體存取控制器
116:記憶體
130:外部事件
132:內部事件
134:突發事件
140:中斷通知
142:保護致能信號
144:保護禁能信號
146:指示信號
150:保護執行信號
152:保護停止信號
154:控制信號
156:反相控制信號
160,162:指示信號
164,166:資料信號
168:觸發信號
170,172:選擇信號
180,182,184:多工器
186:雜訊濾波器
188,190:及閘
189:事件計數器
191:中斷事件
192:方塊
193:初始設定
194:重裝時間
195:計時器/脈寬調製器轉換參數設定組
196:計時器/脈寬調製器初始轉換參數

Claims (10)

  1. 一種微控制器，包括： 一事件偵測電路，用以偵測一突發事件，並且依據該突發事件，對應地輸出一中斷通知及一保護致能信號； 一保護控制電路，接收該保護致能信號，對應地輸出一保護執行信號； 一數位類比轉換器； 一數位類比轉換介面控制器，接收該保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得該數位類比轉換器暫停信號轉換動作； 一觸發事件控制器，依據該確認信號，決定是否對該數位類比轉換介面控制器進行轉換參數的設置；以及 一中央處理單元，決定該轉換參數，將該轉換參數輸出至該觸發事件控制器，以及接收該中斷通知用以對該突發事件進行排除。
  2. 如請求項1之微控制器，更包括： 一記憶體；以及 一直接記憶體存取控制器，從該記憶體中讀取所需的輸入資料，並且將所需的輸入資料輸出給該數位類比轉換介面控制器； 當該保護控制電路接收該保護致能信號時，該保護控制電路輸出一控制信號予該直接記憶體存取控制器，使得該直接記憶體存取控制器暫停從該記憶體搬運所需的輸入資料至該數位類比轉換介面控制器。
  3. 如請求項2之微控制器，其中，該中央處理單元對該突發事件進行排除，包括： 該中央處理單元解決該突發事件，並且將該中斷通知清除；或者 該中央處理單元經過一預設時間後直接認定該突發事件已經排除。
  4. 如請求項3之微控制器，其中，當該事件偵測電路偵測到該突發事件已解除，該事件偵測電路對應地輸出一保護禁能信號予該保護控制電路。
  5. 如請求項4之微控制器，其中，當該保護控制電路接收該保護禁能信號，並且該中央處理單元已對該突發事件進行排除，該保護控制電路對應地輸出一保護停止信號予該數位類比轉換介面控制器，並且對應地輸出一反相控制信號予該直接記憶體存取控制器，使得該數位類比轉換介面控制器及該直接記憶體存取控制器恢復正常運作。
  6. 一種保護電路，用以保護一數位類比轉換器免於一突發事件的干擾，包括： 一保護控制電路，接收關聯於該突發事件的一保護致能信號，並且對應地輸出一保護執行信號； 一數位類比轉換介面控制器，接收該保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得該數位類比轉換器暫停信號轉換動作； 一觸發事件控制器，依據該確認信號，決定是否對該數位類比轉換介面控制器進行轉換參數的設置；以及一中央處理單元，決定該轉換參數，將該轉換參數輸出至該觸發事件控制器，以及對該突發事件進行排除。
  7. 如請求項6之保護電路，其中，當該中央處理單元接收來自該保護控制電路的該保護執行信號，並且該中央處理單元對應於該轉換參數的一自動切換功能有開啟時，則該中央處理單元將該轉換參數輸出至該觸發事件控制器。
  8. 如請求項6之保護電路，其中，該數位類比轉換介面控制器停止更新所接收的輸入資料，包括：該數位類比轉換介面控制器將接收到該保護執行信號之前的最後一筆輸入資料儲存起來；該數位類比轉換介面控制器將接收到該保護執行信號之前的介面信號記錄下來；以及該觸發事件控制器未收到該確認信號，使得該觸發事件控制器不對該數位類比轉換介面控制器輸出一觸發信號。
  9. 一種數位類比轉換器的保護方法，適用於具有一事件偵測電路、一保護控制電路、一數位類比轉換介面控制器、一數位類比轉換器、一觸發事件控制器，以及一中央處理單元的一微控制器，包括：偵測一突發事件，並且依據該突發事件，對應地輸出一中斷通知及一保護致能信號；接收該保護致能信號，並且對應地輸出一保護執行信號；接收該保護執行信號，停止更新所接收的輸入資料，並且停止輸出一確認信號，使得該數位類比轉換器暫停信號轉換動作；決定並輸出該數位類比轉換器的轉換參數，以及接收該中斷通知用以對該突發事件進行排除； 依據該確認信號，決定是否進行轉換參數的設置。
  10. 如請求項9之保護方法，其中，停止更新所接收的輸入資料，包括： 將接收到該保護執行信號之前的最後一筆輸入資料儲存起來； 將接收到該保護執行信號之前的介面信號記錄下來；以及 未收到該確認信號，進而不對該數位類比轉換介面控制器輸出一觸發信號。
TW110123306A 2021-06-25 2021-06-25 可避免突發事件干擾的微控制器、保護電路及保護方法 TWI775505B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110123306A TWI775505B (zh) 2021-06-25 2021-06-25 可避免突發事件干擾的微控制器、保護電路及保護方法
CN202210332107.0A CN115525588B (zh) 2021-06-25 2022-03-31 可避免突发事件干扰的微控制器、保护电路及保护方法
US17/828,812 US12229325B2 (en) 2021-06-25 2022-05-31 Microcontroller, protection circuit, and protection method capable of avoiding interference from sudden events

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110123306A TWI775505B (zh) 2021-06-25 2021-06-25 可避免突發事件干擾的微控制器、保護電路及保護方法

Publications (2)

Publication Number Publication Date
TWI775505B true TWI775505B (zh) 2022-08-21
TW202301120A TW202301120A (zh) 2023-01-01

Family

ID=83807237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123306A TWI775505B (zh) 2021-06-25 2021-06-25 可避免突發事件干擾的微控制器、保護電路及保護方法

Country Status (3)

Country Link
US (1) US12229325B2 (zh)
CN (1) CN115525588B (zh)
TW (1) TWI775505B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822899B1 (en) * 2002-12-23 2004-11-23 Cypress Semiconductor Corporation Method of protecting flash memory from data corruption during fast power down events
TW201123207A (en) * 2009-12-28 2011-07-01 A Data Technology Co Ltd Storage device with abnormal power protection and operation method thereof
US20190072610A1 (en) * 2016-03-15 2019-03-07 Westerngeco Llc System and Method for Electric Current Leakage Detection in A Land Seismic System
TW202010205A (zh) * 2018-08-20 2020-03-01 緯創資通股份有限公司 過電流保護電路以及其方法
TW202119723A (zh) * 2019-11-06 2021-05-16 大陸商光寶電子（廣州）有限公司 路燈裝置及其突波保護裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404627A (en) * 1979-05-11 1983-09-13 Rca Corporation Interrupt signal generating means for data processor
DE3318666C1 (de) * 1983-05-21 1984-10-11 WERSI-electronic GmbH & Co KG, 5401 Halsenbach Elektronisches Tastenmusikinstrument
WO2002097551A2 (en) * 2001-05-30 2002-12-05 Endress+Hauser Wetzer Gmbh+Co. Kg Paperless recorder for tamper-proof recording of product process information
US20070200712A1 (en) * 2006-02-28 2007-08-30 Symbol Technologies, Inc. Smart RFID reader antennas
US8149967B2 (en) * 2008-06-06 2012-04-03 Maxim Integrated Products, Inc. Combined dual feed-forward and feedback analog and digital automatic gain control for broadband communication
CN103259245B (zh) * 2012-02-17 2015-10-28 台达电子工业股份有限公司 电子装置的保护电路及保护方法
JP6332080B2 (ja) * 2015-02-27 2018-05-30 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及び信号発生方法
JP7122969B2 (ja) * 2016-02-29 2022-08-22 ルネサス エレクトロニクス アメリカ インコーポレイテッド マイクロコントローラのデータ転送をプログラミングするシステムおよび方法
TWI638533B (zh) * 2017-07-10 2018-10-11 瑞昱半導體股份有限公司 無線通訊裝置
EP3718039B1 (en) * 2018-12-03 2021-08-18 Hewlett-Packard Development Company, L.P. Logic circuitry
US10740267B1 (en) * 2019-07-03 2020-08-11 Stmicroelectronics International N.V. Digital interface circuit for analog-to-digital converter
WO2021080619A1 (en) * 2019-10-25 2021-04-29 Hewlett-Packard Development Company, L.P. Replaceable print apparatus component comprising a logic circuitry package
CN110798213B (zh) * 2019-10-29 2022-06-10 珠海一微半导体股份有限公司 异常检测方法、异常保护方法、数据检测器及dac系统
US12537614B2 (en) * 2020-09-16 2026-01-27 Lg Electronics Inc. Method for transmitting and receiving data in wireless communication system supporting full duplex communication, and apparatus therefor
US11949426B2 (en) * 2020-12-16 2024-04-02 Qualcomm Incorporated Configurable analog-to-digital conversion parameters
WO2022188137A1 (en) * 2021-03-12 2022-09-15 Qualcomm Incorporated Nominal and subband preamble usage for extended range
US11418447B1 (en) * 2021-04-29 2022-08-16 Yokogawa Electric Corporation Leveraging out-of-band communication channels between process automation nodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822899B1 (en) * 2002-12-23 2004-11-23 Cypress Semiconductor Corporation Method of protecting flash memory from data corruption during fast power down events
TW201123207A (en) * 2009-12-28 2011-07-01 A Data Technology Co Ltd Storage device with abnormal power protection and operation method thereof
US20190072610A1 (en) * 2016-03-15 2019-03-07 Westerngeco Llc System and Method for Electric Current Leakage Detection in A Land Seismic System
TW202010205A (zh) * 2018-08-20 2020-03-01 緯創資通股份有限公司 過電流保護電路以及其方法
TW202119723A (zh) * 2019-11-06 2021-05-16 大陸商光寶電子（廣州）有限公司 路燈裝置及其突波保護裝置

Also Published As

Publication number Publication date
US12229325B2 (en) 2025-02-18
US20220414269A1 (en) 2022-12-29
TW202301120A (zh) 2023-01-01
CN115525588B (zh) 2025-09-02
CN115525588A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
TWI775505B (zh) 可避免突發事件干擾的微控制器、保護電路及保護方法
JP2019101515A (ja) 半導体装置及びその電源監視方法
KR970004098B1 (ko) 비교기를 갖는 타이머 회로
JP2010141499A (ja) トリガー信号検出装置
JP2016066139A (ja) 車両制御装置
CN104487950B (zh) 微处理器的控制
WO2012043317A1 (ja) 制御装置および原子力発電プラント制御システム
US12154631B2 (en) Memory-control circuit and method for controlling erasing operation of flash memory
US20250377970A1 (en) Protection in asynchronous finite state machine
CN107230490B (zh) 记忆装置及其重置方法
JP7708848B2 (ja) デジタル出力装置およびデジタル出力の生成方法
JP2018032230A (ja) Ｃｐｕの異常検出回路
TWI789190B (zh) 控制裝置及其操作方法
JP2024134199A (ja) 半導体集積回路装置
JPH044436A (ja) デジタル演算処理装置
WO2023235569A1 (en) Programmable fault violation filter
SU1569835A1 (ru) Устройство дл контрол управл ющей вычислительной машины
KR101363505B1 (ko) 위험상태 회피를 위한 단자대 장치 및 그 방법
JPS6349855A (ja) Ｃｐｕの割込み周期異常検出装置
JPS61283939A (ja) メモリ保護回路
JP2000132463A (ja) メモリバックアップ方式
JPH04182967A (ja) 磁気ディスク装置の保護回路
JPH1069398A (ja) ソフトウェアディバグ用マイクロコンピュータ
JPS6133552A (ja) 情報処理装置
JP2017228106A (ja) アナログ出力装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent