[go: up one dir, main page]

TWI775139B - 雙向崩潰矽控整流器 - Google Patents

雙向崩潰矽控整流器 Download PDF

Info

Publication number
TWI775139B
TWI775139B TW109130254A TW109130254A TWI775139B TW I775139 B TWI775139 B TW I775139B TW 109130254 A TW109130254 A TW 109130254A TW 109130254 A TW109130254 A TW 109130254A TW I775139 B TWI775139 B TW I775139B
Authority
TW
Taiwan
Prior art keywords
wells
well
diffusion regions
region
adjacent
Prior art date
Application number
TW109130254A
Other languages
English (en)
Other versions
TW202129908A (zh
Inventor
蘇維克 麥崔
艾倫Ｆ 路易瑟
羅伯特Ｊ 高塞爾
李由
蔡宗哲
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202129908A publication Critical patent/TW202129908A/zh
Application granted granted Critical
Publication of TWI775139B publication Critical patent/TWI775139B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H10D18/021—Manufacture or treatment of bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明是有關於一種半導體結構，且更特別是有關於一種雙向矽控整流器與製造方法。此結構包含複數個擴散區域；與該等擴散區域相鄰的複數個p型(P+)井，其中該等P+井直接連接；以及與該等P+井相鄰的複數個n型(N+)井。

Description

雙向崩潰矽控整流器
本發明是有關於一種半導體結構，且更特別是有關於一種雙向崩潰矽控整流器與製造方法。
隨著半導體元件持續地按比例縮小(例如收縮)，特徵之間的期望間隔(即間距)也變得更小。為此，在較小的技術節點中，裝置更容易受到外部應力的影響。以這種方式，由於關鍵尺寸(CD)的縮放和製程能力以及用於製造這類結構的材料，製造具有某些特徵的裝置以確保有穩固的晶片變得越來越困難。
第五代(5G)網路技術實現了在網路內用於在正和負(+/-)電壓之間切換的開關。外部應力源(例如靜電放電(ESD))可能會導致開關出現問題。因此，這些開關需要防止靜電放電，以使其正常工作。為了解決ESD問題，傳統的解決方案將多個單向控矽整流器(SCR)與二極體串聯使用。此傳統解決方案的問題是消耗相對大的面積，而這可能是不可行的。此外，這些傳統裝置不為(+/-)電壓窗口提供對稱保護。這是因為傳統裝置的p型(P+)井彼此隔離，導致了由於隔離的P+井處於不同電位而造成的不一致的觸發電壓。
在本發明一態樣中，一種結構包含：複數個擴散區域；與該等擴散區域相鄰的複數個p型(P+)井，其中該等P+井直接連接；以及與該等P+井相鄰的複數個n型(N+)井。
在本發明一態樣中，一種結構包含：一第一P+井，其直接連接至一第二P+井；複數個擴散區域，其與該第一P+井和該第二P+井相鄰；以及一第一N+井，其直接連接至一第二N+井並與該複數個擴散區域相鄰，該第一N+井與該第一P+井相鄰，且該第二N+井與該第二P+井相鄰。
在本發明一態樣中，一種結構，包含：彼此直接相連的複數個P+井；與該等P+井相鄰的複數個矽化物塊；藉由該等矽化物塊連接到該等P+井的複數個擴散區域；藉由該等矽化物塊連接到該等擴散區域的複數個N+井；以及一STI結構，其將該等N+井彼此隔離。
本發明關於半導體結構，且更具體地，關於雙向崩潰矽控整流器(SCR)及其製造方法。在具體實施例中，本發明開提供了雙向崩潰SCR，以在第五代(5G)網路以及其他網路和電路中實施。有利地，本文所述的結構和製程改善了對在5G網路內實施的開關的靜電放電(ESD)保護，同時將實施所需的面積最小化。通過這種方式，雙向崩潰SCR可以最小的所需面積來提供正負(+/-)電壓窗口的對稱保護，節省多達40%的面積。
本發明的結構包含多個p型(P+)和n型(N+)區域以及複數個P+井和N+井，以形成雙向崩潰SCR。在具體實施例中，複數個P+井彼此連接，而複數個N+井可連接在一起。連接P+井可實現均勻的觸發電壓，從而為+/-電壓窗口提供對稱保護。特別地，舉例來說，這允許在5G網路內維持崩潰電壓的持久性。另外，本文描述的結構和製程允許利用任何數量的SCR進行縮放。以此方式，本發明提供了一種新穎的方式來產生多指雙向崩潰SCR，以對各種開關的+/-電壓窗口進行ESD保護，而無面積損失。
在具體實施例中，可使用矽化物塊連接複數個P+區域、N+區域、P+井、和N+井，以形成雙向崩潰SCR。在另外的具體實施例中，可使用矽化物塊和閘極來連接複數個P+區域、N+區域、P+井、和N+井。在另外的具體實施例中，可使用矽化物塊和高電阻層(例如，BFMOAT)或相對淺的植入物來連接複數個P+區域、N+區域、P+井、和N+井。無論如何，在該具體實施例中，複數個P+井將彼此連接以提供均勻的觸發電壓，以對+/-電壓窗口進行對稱保護。
本發明的該堆疊閘極電晶體可用許多不同工具以許多方式來製造。一般來說，該等方法與工具用來形成尺寸為毫米與奈米等級的結構。用來製造本發明中該堆疊閘極電晶體的該等方法，即技術，採用積體電路（IC，integrated circuit）技術，例如：這些結構建立在晶圓上，並且通過在晶圓頂部上以光微影蝕刻製程來製作圖案的材料膜來實現。尤其是，該堆疊閘極電晶體的製造使用三種基本構件：(i)將材料薄膜沉積在一基材上，(ii)利用光微影蝕刻成像將一製圖光罩應用於該等薄膜頂端上，以及(iii)選擇地將該等薄膜蝕刻至該光罩。
圖1A和圖1B顯示了根據本發明各態樣的進入結構100和相應的製造程序，其中圖1B顯示沿圖1A的X-X軸的剖視圖。結構100代表多指雙向崩潰SCR。在具體實施例中，結構100包含共同的P+井110、第一P+井110a、和第二P+井110b。舉例來說，P+井110、110a、110b由摻雜p型物質(例如硼)的基板所構成。基板可由任何合適的材料組成，其包含但不限於Si、SiGe、SiGeC、SiC、GaAs、InAs、InP等。
結構100更包含第一N+井120和第二N+井120a。以這種方式，結構100包含與複數個N+井120、120a相鄰的一共同P+井110。具體地，舉例來說，N+井120、120a由摻雜有n型物質(例如磷)的基板材料所構成。在具體實施例中，第一P+井110a、第二P+井110b、第一N+井120、和第二N+井120a可為U形的，如圖1B所示。然而，應注意，本文也可考慮其他形狀。
結構100還包含與P+井110、110a、110b相鄰的擴散區域N+區域130和P+區域140。以這種方式，擴散區域130、140包含P+區域140和N+區域130。在具體實施例中，擴散區域N+區域130和P+區域140位於P+井110、110a、110b上，從而使P+井110、110a、110b成為擴散源。
N+區域130摻雜有n型物質(例如磷)，而P+區域140摻雜有p型物質(例如硼)。因此，結構100包含複數個擴散區域130、140、以及與擴散區域130、140相鄰的複數個p型(P+)井110a、110b，其中P+井110a、110b直接連接。如圖1B所示，P+井110a、110b在擴散區域130、140下方連接。結構100還包含與P+井110a、110b相鄰的複數個n型(N+)井120、120a。複數個N+井120、120a直接連接。
擴散區域N+區域130和P+區域140通過金屬化特徵160連接，金屬化特徵160將焊墊170連接到接地170a。在具體實施例中，金屬化特徵160代表擴散連接，即源極和汲極金屬化特徵。舉例來說，金屬化特徵160可由金屬材料(例如鈷(Co)、鎢(W)、或釕(Ru))組成。
結構100是雙向崩潰SCR，因為它提供了多條路徑。舉例來說，路徑180發生在正(+)電壓窗口期間，其中電子從焊墊170行進到P+區域140。由於淺溝槽隔離(STI)結構150，電子將從P+區域140流過共同P+井110、第一N+井120、和第一P+井110a，其進一步有助於提供均勻的觸發電壓，從而提供進一步的ESD保護。以這種方式，結構100包含與複數個P+井110a、110b和複數個N+井120、120a相鄰的淺溝槽隔離(STI)結構150。本文中還預期在P+井110、110a、110b與N+井120、120a之間不需要STI結構150。在具體實施例中，P+井110、110a、110b和N+井120、120a可彼此直接接觸。
繼續路徑180，電子行進到N+區域130。電子將從N+區域130流過P+區域140並穿過第一P+井110a回到接地170a。相比之下，路徑180a出現在負(-)電壓窗口期間，其中電子從焊墊170行進到N+區域130並穿過共同P+井110、第一N+井120、和第一P+井110a。電子從該處行進到P+區域140，然後流過第一P+井110a到達接地170a。因此，結構100為雙向崩潰SCR，因為其允許用於(+)電壓窗口和(-)電壓窗口兩者的路徑。
通過提供雙向路徑，可在(+)電壓窗口和(-)電壓窗口期間實現對稱的ESD保護。此外，路徑180允許結構100為PNP SCR，因為路徑開始於P+區域140並行進通過N+區域130。或者，路徑180a允許結構100為NPN SCR，因為路徑開始於N+區域130並穿過P+區域140。
在本文中還考慮到路徑180、180a可鏡像到結構100的另一側。舉例來說，路徑180可使電子從P+區域140行進並穿過共同P+井110，到達第二N+井120a和第二P+井110b，與第一N+井120和第一P+井110a相反，如圖1A所示。此外，路徑180、180a允許電子垂直及/或橫向地行進，從而提供進一步改善的ESD保護。
繼續參照圖1A和圖1B，第一P+井110a和第二P+井110b彼此直接連接，以提供均勻的觸發電壓。相比之下，傳統元件的p型井彼此隔離，由於隔離的p型井處於不同電位，因此導致不均勻的觸發電壓。因此，藉由使第一P+井110a和第二P+井110b彼此連接，本文所描述的結構和製程允許第一P+井110a和第二P+井110b之間的電位均勻。第一P+井110a和第二P+井110b之間的均勻電位產生了均勻的觸發電壓。均勻的觸發電壓在(+/-)電壓窗口期間提供了對稱的ESD保護。
在具體實施例中，第一N+井120和第二N+井120a也可彼此直接連接，如圖1B所示。以這種方式，本文所述的結構和製程提供了第一P+井110a直接連接到第二P+井110b，並有與第一P+井110a和第二P+井110b相鄰的複數個擴散區域130、140。另外，結構100包含直接連接到第二N+井120a並與複數個擴散區域130、140相鄰的第一N+井120，其中第一N+井120與第一P+井110a相鄰且第二N+井120a與第二P+井110b相鄰。
圖2A和圖2B顯示了圖1A和圖1B的多指雙向崩潰SCR的類似特徵及其他特徵。具體而言，圖2B為沿圖2A的X-X軸的剖視圖。在具體實施例中，結構200包含在閘極結構195之間的矽化物塊190。具體地，結構200包含將P+井110a、110b連接到擴散區域130的矽化物塊190。此外，結構200包含將N+井120、120a連接到擴散區域130的矽化物塊190。以這種方式，結構200包含彼此直接連接的複數個P+井110a、110b，以及與P+井110a、110b相鄰的複數個矽化物塊190。此外，結構200包含通過矽化物塊190連接到P+井110a、110b的複數個擴散區域130、140，以及通過矽化物塊190連接到擴散區域130、140的複數個N+井120、120a。結構200包含STI結構150，其將N+井120、120a彼此隔離。
由於P+井110a、110b與矽化物塊190之間的介面以及N+井120、120a與矽化物塊190之間的介面，在P+井110a、110b和N+井120、120a上放置矽化物塊會造成洩漏。為了解決此洩漏，將包含多晶矽材料的閘極結構195放置在結構200的各個接面處，以控制及/或減少洩漏。具體地，閘極結構195放置在N+區域130與P+井110a、110b之間的接面處。此外，閘極結構195也位於共同P+井110和P+區域140之間的接面處。以此方式，結構200在共同P+井110和P+區域140之間的接面處、以及在擴散區域130、140與複數個P+井110a、110b之間的接面處包含複數個閘極結構195。
結構200在閘極結構195之間包含矽化物塊190。在具體實施例中，矽化物塊190在共同P+井110和N+井120、120a之上。因此，可藉由閘極結構195的多晶矽來控制及/或減少洩漏，從而進一步增加ESD保護。本文中也考慮到閘極結構195可放置在所有接面處，亦即P+井110、110a、110b和N+井120、120a之間的接面。
圖3A和圖3B顯示了圖1A和圖1B的多指雙向崩潰SCR的類似特徵以及其他特徵。具體而言，圖3B為沿圖3A的X-X軸的剖視圖。在具體實施例中，結構300包含STI結構150，其將第一N+井120與第二N+井120a隔離。以此方式，藉由STI結構150將複數個N+井120、120a彼此隔離。與結構100相比，這允許結構300省下額外的面積。因此，相較於傳統裝置，結構300進一步提高了面積的縮減，即節省超過40%的面積。
如圖3A和圖3B所示，第一P+井110a和第二P+井110b保持彼此連接，而不管N+井120、120a的隔離。具體地，由於N+區域130和P+區域140位於P+井110、110a、110b上，需要P+井110a、110b之間的連接，因為它們為主要的擴散區域。以此方式，連接的P+井110a，110b保持在相同的電位，這產生均勻的觸發電壓。
圖4A和圖4B顯示了圖2A與圖2B的多指雙向崩潰SCR的類似特徵以及其他特徵。具體而言，圖4B為沿圖4A的X-X軸的剖視圖。類似於圖2A和2B的結構200，結構400在閘極結構195之間包含矽化物塊190。藉由在N+區域130與P+井110a、110b之間的接面處以及在共同P+井110與P+區域140之間的接面處放置由多晶矽所構成的閘極結構195，可控制及/或減少洩漏。因此，藉由控制及/或減少洩漏，可進一步提高ESD保護。
圖5顯示了根據本發明的多指雙向崩潰SCR。圖5的結構500類似於圖1A和1B的多指雙向崩潰SCR的特徵，並具有用以進一步減小雙向崩潰SCR所消耗面積的附加特徵。具體地，在P+井110、110a、110b和N+井120、120a的頂部上實現矽化物塊190a，以產生環繞結構，其中矽化物塊190a環繞結構500。
在圖5中，P+井110a、110b之間的連接發生在擴散區域N+區域130和P+區域140上方。相較之下，圖1A-圖4B的P+井110a、110b之間的連接出現在擴散區域N+區域130和P+區域140的外部。另外，矽化物塊190a允許在擴散區域N+區域130和P+區域140與P+井110、110a、110b之間產生接面。
除了由矽化物塊190a產生的接面之外，在擴散區域N+區域130及P+區域140下方的P+井110a、110b之間的連接允許共同P+井110的面積減少。具體地，與圖1A-圖4B所示的共同P+井110相比，結構500的共同P+井110的面積大幅地減小。以此方式，結構500為更緊湊的雙向崩潰SCR。
路徑180c發生在(+)電壓窗口期間，並允許電子從P+區域140穿過矽化物塊190a到達共同P+井110，再經過矽化物塊190a到達第一N+井120。接著，路徑180c經過矽化物塊190a行進到第一P+井110a。路徑從該處行進經過矽化物塊190a到達擴散區域N+區域130和P+區域140。路徑180c從該處行進經過矽化物塊190a返回到第一N+井120並接地170a。替代地，對於(-)電壓窗口，路徑將從N+區域130開始。
圖6顯示了圖5的多指雙向崩潰SCR的類似特徵以及額外的特徵。具體地，結構600包含較大的STI結構150，以將第一N+井120和第二N+井120a彼此隔離。與結構500相比，這允許節省更多的面積，從而比傳統裝置進一步提高了面積的縮減，即節省了超過40%的面積。
圖7顯示了根據本發明的多指雙向崩潰SCR。具體而言，結構700實施一高電阻層185，以將N+井120、120a彼此隔離。在具體實施例中，高電阻層185(表示為虛線框)在P+井110、110a、110b、N+井120、120a、以及N+區域130和P+區域140上方。在具體實施例中，高電阻層185可例如為BF2 + 的溝槽區域(BFMOAT)或相對較淺的植入物。其餘特徵類似於圖1A和圖1B的結構100。
上述該(等)方法用於積體電路晶片製造。結果積體電路晶片可由製造廠以原始晶圓形式（也就是具有多個未封裝晶片的單一晶圓）、當成裸晶粒或已封裝形式來散佈。在後者案例中，晶片固定在單晶片封裝內（像是塑膠載體，具有導線黏貼至主機板或其他更高層載體）或固定在多晶片封裝內（像是一或兩表面都具有表面互連或內嵌互連的陶瓷載體）。然後在任何案例中，晶片與其他晶片、離散電路元件以及/或其他信號處理裝置整合成為(a)中間產品，像是主機板，或(b)末端產品。末端產品可為包括積體電路晶片的任何產品，範圍從玩具與其他低階應用到具有顯示器、鍵盤或其它輸入裝置以及中央處理器的進階電腦產品。
許多本發明具體實施例的描述已經為了說明而呈現，但非要將本發明受限在所公布形式中。在不脫離所描述具體實施例之範疇與精神的前提下，所屬技術領域中具有通常知識者將瞭解許多修正例以及變化例。本文內使用的術語係為了能最佳解釋具體實施例的原理、市場上所發現技術的實際應用或技術改進，或可讓所屬技術領域中具有通常知識者能理解本文所揭示的具體實施例。
100:結構 110:P+井 110a:P+井 110b:P+井 120:N+井 120a:N+井 130:N+區域 140:P+區域 150:淺溝槽隔離結構 160:金屬化特徵 170:焊墊 170a:接地 180:路徑 180a:路徑 180c:路徑 185:高電阻層 190:矽化物塊 190a:矽化物塊 195:閘極結構 200:結構 300:結構 400:結構 500:結構 600:結構 700:結構
利用本發明示範具體實施例的非限制範例，參考提及的許多圖式，從下列詳細描述當中描述本發明。
圖1A和圖1B顯示了根據本發明各態樣的一種雙向崩潰矽控整流器(SCR)和相應的製造程序。
圖2A和圖2B顯示了根據本發明各態樣的一種雙向崩潰SCR實施矽化物塊與閘極結構和相應的製造程序。
圖3A和圖3B顯示了根據本發明各態樣的一種具有隔離n型(N+)井的雙向崩潰SCR和相應的製造程序。
圖4A和圖4B顯示了根據本發明各態樣的一種雙向崩潰SCR實施矽化物塊與閘極結構和相應的製造程序。
圖5顯示了根據本發明各態樣的選擇性的一種雙向崩潰SCR和相應的製造程序。
圖6顯示了根據本發明各態樣的一種具有隔離N+井的雙向崩潰SCR和相應的製造程序。
圖7顯示了根據本發明各態樣的一種具有隔離N+井與高電阻層的雙向崩潰SCR和相應的製造程序。
100:結構
110:P+井
110a:P+井
110b:P+井
120:N+井
120a:N+井
130:N+區域
140:P+區域
150:淺溝槽隔離結構
160:金屬化特徵
170:焊墊
170a:接地
180:路徑
180a:路徑

Claims (18)

  1. 一種半導體結構，包含複數個擴散區域；與該等擴散區域相鄰的複數個p型(P+)井，其中該等P+井直接連接；與該等P+井相鄰的複數個n型(N+)井；以及連接該等P+井與該等擴散區域的多個矽化物塊。
  2. 如請求項1之結構，其中該等N+井直接連接。
  3. 如請求項1之結構，更包含與該複數個P+井和該複數個N+井相鄰的一淺溝槽隔離(STI)結構。
  4. 如請求項3之結構，其中該複數個N+井藉由該STI結構彼此隔離。
  5. 如請求項1之結構，更包含在該等擴散區域和該複數個P+井之間的多個接面處的複數個閘極結構。
  6. 如請求項5之結構，其中該等矽化物塊在該等閘極結構之間。
  7. 如請求項1之結構，更包含與該複數個N+井相鄰的一共同P+井。
  8. 如請求項7之結構，其中該等擴散區域包含一P+區域和一N+區域。
  9. 如請求項8之結構，更包含在該共同P+井和該P+區域之間的多個接面處的多個閘極結構。
  10. 如請求項9之結構，其中該等矽化物塊在該等閘極結構之間。
  11. 如請求項10之結構，其中該等矽化物塊在該共同P+井與該等N+井之上。
  12. 如請求項1之結構，其中該等矽化物塊連接該等N+井與該等擴散區域。
  13. 如請求項1之結構，其中該等P+井連接在該等擴散區域之下。
  14. 如請求項1之結構，其中該等P+井連接在該等擴散區域之上。
  15. 一種半導體結構，包含：一第一P+井，其直接連接至一第二P+井；複數個擴散區域，其與該第一P+井和該第二P+井相鄰；一第一N+井，其直接連接至一第二N+井並與該複數個擴散區域相鄰，該第一N+井與該第一P+井相鄰，且該第二N+井與該第二P+井相鄰；以及連接該第一N+井與該第二N+井的複數個矽化物塊。
  16. 如請求項15之結構，其中該複數個矽化物塊連接該第一P+井與該第二P+井。
  17. 如請求項15之結構，其中該複數個矽化物塊連接該等擴散區域至該第一N+井與該第二N+井。
  18. 一種半導體結構，包含：彼此直接相連的複數個P+井；與該等P+井相鄰的複數個矽化物塊；藉由該等矽化物塊連接到該等P+井的複數個擴散區域；藉由該等矽化物塊連接到該等擴散區域的複數個N+井；以及一STI結構，其將該等N+井彼此隔離。
TW109130254A 2019-10-03 2020-09-03 雙向崩潰矽控整流器 TWI775139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/592,013 US11171132B2 (en) 2019-10-03 2019-10-03 Bi-directional breakdown silicon controlled rectifiers
US16/592,013 2019-10-03

Publications (2)

Publication Number Publication Date
TW202129908A TW202129908A (zh) 2021-08-01
TWI775139B true TWI775139B (zh) 2022-08-21

Family

ID=75224901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130254A TWI775139B (zh) 2019-10-03 2020-09-03 雙向崩潰矽控整流器

Country Status (4)

Country Link
US (1) US11171132B2 (zh)
CN (1) CN112614832B (zh)
DE (1) DE102020123456A1 (zh)
TW (1) TWI775139B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12328927B2 (en) * 2020-09-25 2025-06-10 Intel Coporation Low resistance and reduced reactivity approaches for fabricating contacts and the resulting structures
US11848278B2 (en) * 2021-10-14 2023-12-19 Nanya Technology Corporation Package device comprising electrostatic discharge protection element
CN118380462B (zh) * 2024-06-27 2024-09-06 杭州积海半导体有限公司 硅控整流器结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506137B (en) * 2001-10-12 2002-10-11 Taiwan Semiconductor Mfg Structure of silicon control rectifier (SCR) and method for making the same
US20140256710A1 (en) * 2013-03-11 2014-09-11 Abbvie Inc. Bromodomain inhibitors
US20150022921A1 (en) * 2013-07-17 2015-01-22 Intersil Americas LLC Semiconductor structure for enhanced esd protection
US20150266899A1 (en) * 2012-10-02 2015-09-24 Intermune, Inc. Anti-fibrotic pyridinones
US20160213653A1 (en) * 2015-01-23 2016-07-28 Confluence Life Sciences, Inc. Heterocyclic itk inhibitors for treating inflammation and cancer
US20170340604A1 (en) * 2014-11-10 2017-11-30 Genentech, Inc. Therapeutic compounds and uses thereof
US20170342067A1 (en) * 2014-11-10 2017-11-30 Genentech, Inc. Therapeutic compounds and uses thereof
TWI609475B (zh) * 2016-08-30 2017-12-21 格羅方德半導體公司 用於半導體結構之ｅｓｄ裝置
US20180009805A1 (en) * 2015-01-29 2018-01-11 Genentech, Inc. Therapeutic compounds and uses thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838707B2 (en) 2002-05-06 2005-01-04 Industrial Technology Research Institute Bi-directional silicon controlled rectifier for electrostatic discharge protection
US7002218B2 (en) * 2004-02-26 2006-02-21 Microchip Technology Incorporated Low capacitance ESD-protection structure under a bond pad
US8665571B2 (en) * 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8906751B2 (en) * 2011-01-06 2014-12-09 International Business Machines Corporation Silicon controlled rectifiers (SCR), methods of manufacture and design structures
US8692290B2 (en) 2011-09-07 2014-04-08 International Business Machines Corporation Silicon controlled rectifier structure with improved junction breakdown and leakage control
US8796729B2 (en) * 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US8946766B2 (en) 2013-02-27 2015-02-03 International Business Machines Corporation Bi-directional silicon controlled rectifier structure
US9754929B2 (en) 2014-06-20 2017-09-05 Texas Instruments Incorporated Positive strike SCR, negative strike SCR, and a bidirectional ESD structure that utilizes the positive strike SCR and the negative strike SCR
US9673187B2 (en) * 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US10825805B2 (en) * 2018-10-26 2020-11-03 Alpha & Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode
KR102781988B1 (ko) * 2018-12-17 2025-03-18 에스케이하이닉스 주식회사 Esd 보호 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506137B (en) * 2001-10-12 2002-10-11 Taiwan Semiconductor Mfg Structure of silicon control rectifier (SCR) and method for making the same
US20150266899A1 (en) * 2012-10-02 2015-09-24 Intermune, Inc. Anti-fibrotic pyridinones
US20140256710A1 (en) * 2013-03-11 2014-09-11 Abbvie Inc. Bromodomain inhibitors
US20150022921A1 (en) * 2013-07-17 2015-01-22 Intersil Americas LLC Semiconductor structure for enhanced esd protection
US20170340604A1 (en) * 2014-11-10 2017-11-30 Genentech, Inc. Therapeutic compounds and uses thereof
US20170342067A1 (en) * 2014-11-10 2017-11-30 Genentech, Inc. Therapeutic compounds and uses thereof
US20160213653A1 (en) * 2015-01-23 2016-07-28 Confluence Life Sciences, Inc. Heterocyclic itk inhibitors for treating inflammation and cancer
US20180009805A1 (en) * 2015-01-29 2018-01-11 Genentech, Inc. Therapeutic compounds and uses thereof
TWI609475B (zh) * 2016-08-30 2017-12-21 格羅方德半導體公司 用於半導體結構之ｅｓｄ裝置

Also Published As

Publication number Publication date
CN112614832B (zh) 2024-08-02
DE102020123456A1 (de) 2021-04-22
US11171132B2 (en) 2021-11-09
TW202129908A (zh) 2021-08-01
US20210104512A1 (en) 2021-04-08
CN112614832A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
TWI658565B (zh) 低電容靜電放電元件
TWI775139B (zh) 雙向崩潰矽控整流器
US11430881B2 (en) Diode triggered compact silicon controlled rectifier
TW201904070A (zh) 具有深溝槽空乏和隔離結構的開關
US11973342B2 (en) ESD protection for integrated circuit devices
CN104637937B (zh) 用于具有多个半导体器件层的半导体结构的系统和方法
US11769767B2 (en) Diode triggered silicon controlled rectifier
TW201923970A (zh) 深溝槽隔離結構
TW202322342A (zh) 高壓靜電裝置
JP2002100761A (ja) シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
US8217457B1 (en) Electrostatic discharge (ESD) protection device for use with multiple I/O standards
TWI645505B (zh) 至本體接觸之多晶閘極延伸源極
US12027587B2 (en) Electrostatic discharge (ESD) device with improved turn-on voltage
US8735994B2 (en) Electrical-free dummy gate
KR20240037838A (ko) 트리거 실리콘 제어 정류기
US20240145469A1 (en) One time programmable device
CN108346652B (zh) 一种静电放电防护器件
US20240178219A1 (en) Device with plasma induced damage (pid) protection
TWI760762B (zh) 堆疊閘極電晶體
KR20110070001A (ko) 반도체 장치용 정전기 방전 보호 장치 및 그의 레이아웃 방법
CN108321153A (zh) 静电放电保护结构及其形成方法
TW202408152A (zh) 共同閘極放大器電路
CN111009522A (zh) 半导体器件的制造方法、半导体器件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent