[go: up one dir, main page]

TWI774831B - 製造半導體裝置的方法以及半導體裝置 - Google Patents

製造半導體裝置的方法以及半導體裝置 Download PDF

Info

Publication number
TWI774831B
TWI774831B TW107129559A TW107129559A TWI774831B TW I774831 B TWI774831 B TW I774831B TW 107129559 A TW107129559 A TW 107129559A TW 107129559 A TW107129559 A TW 107129559A TW I774831 B TWI774831 B TW I774831B
Authority
TW
Taiwan
Prior art keywords
fins
active
pattern
semiconductor device
hard mask
Prior art date
Application number
TW107129559A
Other languages
English (en)
Other versions
TW201933430A (zh
Inventor
金成玟
金洞院
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201933430A publication Critical patent/TW201933430A/zh
Application granted granted Critical
Publication of TWI774831B publication Critical patent/TWI774831B/zh

Links

Images

Classifications

    • H10P76/4085—
    • H10P50/695—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/00—
    • H10P76/2041—
    • H10W20/074—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Die Bonding (AREA)

Abstract

本發明提供一種製造半導體裝置的方法以及半導體裝置。所述方法包括：在基板上形成硬罩幕圖案；形成圍繞硬罩幕圖案的蝕刻停止圖案；形成覆蓋蝕刻停止圖案之側壁的間隔物圖案；移除蝕刻停止圖案；蝕刻基板以形成主動鰭片及虛設鰭片；形成圍繞主動鰭片及虛設鰭片的阻擋罩幕圖案層且在阻擋罩幕圖案層之頂表面上形成罩幕蝕刻圖案；蝕刻阻擋罩幕圖案層以形成圍繞主動鰭片的阻擋罩幕圖案；蝕刻虛設鰭片；移除圍繞主動鰭片的阻擋罩幕圖案；以及將元件隔離膜沉積在基板上，使得元件隔離膜不與主動鰭片的上部部分接觸，其中主動鰭片與虛設鰭片之間的間隔距離大於主動鰭片之間的主動鰭片間隔距離。

Description

製造半導體裝置的方法以及半導體裝置
實施例是有關一種製造半導體裝置的方法以及一種使用所述方法製造的半導體裝置。
相關申請之交叉參考
2018年1月17日在韓國智慧財產局(Korean Intellectual Property Office；KIPO)申請的且標題為「製造半導體裝置的方法以及利用所述方法的半導體裝置(Method of Manufacturing Semiconductor Device and Semiconductor Device by the Same)」的韓國專利申請案第10-2018-0005838號以全文引用的方式併入本文中。
隨著不斷地需要增加半導體裝置的積集度(integration density)，組件的設計規則正減少。
可藉由提供一種製造半導體裝置的方法來實現實施例， 所述方法包含：在基板上形成硬罩幕圖案，使得形成硬罩幕圖案包含形成多個硬罩幕單元，每一硬罩幕單元具有彼此間隔開圖案間隔距離的至少兩個硬罩幕圖案，且硬罩幕單元彼此分隔開大於圖案間隔距離的間隔距離；形成圍繞硬罩幕單元之硬罩幕圖案的蝕刻停止圖案；形成覆蓋蝕刻停止圖案之側壁的間隔物圖案；移除蝕刻停止圖案；使用硬罩幕圖案及間隔物圖案作為蝕刻罩幕來蝕刻基板，以形成包含至少兩個主動鰭片的主動鰭片單元且形成設置在主動鰭片單元之兩側上的虛設鰭片；形成圍繞主動鰭片及虛設鰭片的阻擋罩幕圖案層，且在包含阻擋罩幕圖案層之頂表面上的主動鰭片的上部部分的區域中形成罩幕蝕刻圖案；使用罩幕蝕刻圖案蝕刻阻擋罩幕圖案層以形成圍繞主動鰭片的阻擋罩幕圖案；使用阻擋罩幕圖案蝕刻虛設鰭片；移除圍繞主動鰭片的阻擋罩幕圖案；以及將元件隔離膜沉積於基板上，使得所述元件隔離膜不與主動鰭片的上部部分接觸，其中一個主動鰭片與相鄰虛設鰭片之間的間隔距離大於相鄰主動鰭片之間的主動鰭片間隔距離。
可藉由提供一種半導體裝置來實現實施例，所述半導體裝置包含：基板；多個主動鰭片單元，設置為在基板的頂表面上具有預定高度且包含彼此間隔開主動鰭片間隔距離的至少兩個主動鰭片；虛設鰭片，設置在基板之頂表面上的主動鰭片單元的兩側上以具有比主動鰭片更小的高度，且與設置於主動鰭片單元之最外側處的主動鰭片之外側壁間隔開大於主動鰭片間隔距離的間隔距離；以及元件隔離膜，設置在基板上以具有使主動鰭片的上部部分 不與其接觸但整個虛設鰭片與其接觸的高度。
可藉由提供一種製造半導體裝置的方法來實現實施例，所述方法包含：在基板上形成多個硬罩幕單元，使得硬罩幕單元中的每一者包含彼此間隔開圖案間隔距離的至少兩個硬罩幕圖案；在基板上形成多個間隔物圖案，使得間隔物圖案在硬罩幕單元外；以及使用硬罩幕圖案及間隔物圖案作為蝕刻罩幕來蝕刻基板以形成主動鰭片及虛設鰭片。
10:基板
20:硬罩幕圖案
20a:硬罩幕單元
21:第一硬罩幕單元
22:第二硬罩幕單元
23:第三硬罩幕單元
30:蝕刻停止圖案
31:第一蝕刻停止圖案
32:第二蝕刻停止圖案
33:第三蝕刻停止圖案
40、40a:間隔物圖案
50:主動鰭片
50a:主動鰭片單元
60、60a:虛設鰭片
70:阻擋罩幕圖案
70a:阻擋罩幕圖案層
80:罩幕蝕刻圖案
90:元件隔離膜
100:半導體裝置
110:閘極電極
120:閘極絕緣膜
130:閘極間隔物
140:源極及汲極區
150:層間絕緣層
A-A、B-B:線
D20:圖案間隔距離
D50:主動鰭片間隔距離
D60:間隔距離
S10:形成硬罩幕圖案
S20:形成蝕刻停止圖案
S30:形成間隔物圖案
S40:移除蝕刻停止圖案
S50:形成鰭片
S60:形成罩幕蝕刻圖案
S70:形成阻擋罩幕圖案
S80:蝕刻虛設鰭片
S90:移除阻擋罩幕圖案
S100:形成元件隔離膜
W30:停止圖案寬度
W30a:停止圖案外部寬度
藉由參看隨附圖式詳細地描述例示性實施例，特徵將對於本領域的技術人員變得顯而易見，在圖式中：
圖1示出根據例示性實施例的製造半導體裝置的方法的過程流程圖。
圖2A至圖2J示出根據例示性實施例的製造半導體裝置的方法中的階段的截面圖。
圖3示出根據例示性實施例的半導體裝置的平面圖。
圖4示出沿著圖3的線A-A及線B-B截取的截面圖。
首先，將描述根據例示性實施例的製造半導體裝置的方法。
圖1示出根據例示性實施例的製造半導體裝置的方法的 過程流程圖。圖2A至圖2J示出根據例示性實施例的製造半導體裝置的方法中的階段的截面圖。
參看圖1及圖2A至圖2J，根據例示性實施例的製造半導體裝置的方法可包含：形成硬罩幕圖案(S10)；形成蝕刻停止圖案(S20)；形成間隔物圖案(S30)；移除蝕刻停止圖案(S40)；形成鰭片(S50)；形成罩幕蝕刻圖案(S60)；形成阻擋罩幕圖案(S70)；蝕刻虛設鰭片(S80)；移除阻擋罩幕圖案(S90)；以及形成元件隔離膜(S100)。
製造半導體裝置的方法可包含在基板10上形成多個硬罩幕單元(或硬罩幕組)20a以及間隔物圖案40。多個硬罩幕單元20a可各自包含至少兩個硬罩幕圖案20，所述至少兩個硬罩幕圖案20彼此間隔開圖案間隔距離D20。間隔物圖案40可設置在硬罩幕單元20a外。可使用硬罩幕圖案20及間隔物圖案40作為蝕刻罩幕來蝕刻基板10以形成主動鰭片50及虛設鰭片60。主動鰭片50與虛設鰭片60之間的間隔距離可大於主動鰭片50之間的間隔距離。在製造半導體裝置的方法中，主動鰭片50可形成為與虛設鰭片60分隔開或間隔開一間隔距離，所述間隔距離大於主動鰭片50之間的間隔距離，使得在蝕刻虛設鰭片60的過程期間可精確地蝕刻虛設鰭片60而不蝕刻主動鰭片50。
在製造半導體裝置的方法中，間隔物圖案40可形成為具有大於硬罩幕圖案20之寬度的寬度，使得虛設鰭片60的寬度可大於主動鰭片50的寬度。在製造半導體裝置的方法中，虛設鰭 片60可在虛設鰭片60及主動鰭片50的形成期間傾斜(lean)，使得主動鰭片50的傾斜可減少。
參看圖1及圖2A，形成硬罩幕圖案(S10)可包含在基板10之表面上形成多個硬罩幕單元20a。每一硬罩幕單元20a可包含彼此間隔開圖案間隔距離D20之至少兩個硬罩幕圖案20。形成硬罩幕圖案(S10)可包含將硬罩幕層沉積在基板10的表面上且非等向性地蝕刻硬罩幕層以形成硬罩幕圖案20。可使用額外蝕刻罩幕來非等向性地蝕刻硬罩幕層。基板10可以是單晶矽基板或絕緣層上矽(silicon-on-insulator；SOI)基板。
半導體裝置可包含主動鰭片單元(或主動鰭片組)50a，其包含至少兩個主動鰭片50。一個主動鰭片單元50a的主動鰭片50可設置為彼此分隔開主動鰭片間隔距離D50。多個主動鰭片單元50a可形成為彼此分隔開或間隔開一間隔距離，所述間隔距離大於主動鰭片間隔距離D50。硬罩幕圖案20可作為蝕刻罩幕以供形成主動鰭片50。硬罩幕單元20a的數目及位置可形成為與主動鰭片單元50a的數目及位置對應。硬罩幕圖案20的數目及位置可形成為與主動鰭片50的數目及位置對應。在一實施方案中，主動鰭片間隔距離D50可與圖案間隔距離D20對應。
在一實施方案中，硬罩幕單元20a中的一些可包含不同數目之硬罩幕圖案20。半導體裝置可形成為使得主動鰭片50的數目及位置根據半導體裝置之用途及大小而變化。每一硬罩幕單元20a可根據主動鰭片50的數目及位置而包含不同數目之硬罩幕圖 案20。
多個硬罩幕單元20a可形成為彼此分隔開或間隔開一間隔距離，所述間隔距離大於圖案間隔距離D20。在一實施方案中，硬罩幕單元20a可形成為彼此分隔開不同的間隔距離。舉例而言，在硬罩幕單元20a包含第一硬罩幕單元21、第二硬罩幕單元22以及第三硬罩幕單元23時，第一硬罩幕單元21、第二硬罩幕單元22以及第三硬罩幕單元23可彼此分隔開不同的間隔距離。
硬罩幕圖案20可由例如氧化矽、氮氧化矽、氮化矽、包含正矽酸四乙酯(tetraethyl orthosilicate；TEOS)或多晶矽(poly-Si)的含矽材料或金屬形成。
可藉由使用額外蝕刻罩幕通過蝕刻製程圖案化硬罩幕層來形成硬罩幕圖案20。可使用原子層沉積(atomic layer deposition；ALD)製程、化學氣相沉積(chemical vapor deposition；CVD)製程或旋轉塗佈製程來形成硬罩幕層。
參看圖1及圖2B，形成蝕刻停止圖案(S20)可包含形成圍繞基板10之頂表面上的硬罩幕單元20a的蝕刻停止圖案30。可形成與硬罩幕單元20a之數目一致的蝕刻停止圖案30之數目(例如硬罩幕單元20a中的每一者可具有形成於其上的對應蝕刻停止圖案30)。蝕刻停止圖案30中的每一者可形成為完全圍繞構成硬罩幕單元20a中的每一者的硬罩幕圖案20。舉例而言，蝕刻停止圖案30可包含第一蝕刻停止圖案31、第二蝕刻停止圖案32以及第三蝕刻停止圖案33。第一蝕刻停止圖案31可形成為圍繞第一 硬罩幕單元21，第二蝕刻停止圖案32可形成為圍繞第二硬罩幕單元22，以及第三蝕刻停止圖案33可形成為圍繞第三硬罩幕單元23。
蝕刻停止圖案30中的每一者可形成為具有停止圖案寬度W30，其與硬罩幕圖案20、圖案間隔距離D20以及停止圖案外部寬度W30a的寬度總和對應。本文中，停止圖案外部寬度W30a可指自蝕刻停止圖案30的外側壁至設置於硬罩幕單元20a之最外側處的硬罩幕圖案20之外側壁的寬度。停止圖案外部寬度W30a可大於圖案間隔距離D20。停止圖案外部寬度W30a可以是圖案間隔距離D20的1.1倍至3倍。停止圖案外部寬度W30a可與主動鰭片50與虛設鰭片60之間的間隔距離對應。蝕刻停止圖案30可形成為與鄰近蝕刻停止圖案30分隔開一距離，所述距離至少與間隔物圖案40之寬度對應。相應地，至少一個間隔物圖案40可設置於蝕刻停止圖案30之間。
蝕刻停止圖案30的形成可包含在基板10之頂表面上形成蝕刻停止圖案層且圖案化所述蝕刻停止圖案層。蝕刻停止圖案30可由硬罩幕上旋塗(spin-on-hardmask；SOH)或非晶碳層(amorphous carbon layer；ACL)形成。
參看圖1及圖2C，形成間隔物圖案(S30)可包含形成間隔物圖案40以覆蓋蝕刻停止圖案30的側壁。間隔物圖案40的形成可包含形成間隔物圖案層以覆蓋基板10的暴露頂表面以及蝕刻停止圖案30的側壁及頂表面，且非等向性地蝕刻間隔物圖案層。
間隔物圖案層可由相對於基板10及蝕刻停止圖案30具有蝕刻選擇性之材料形成。舉例而言，在蝕刻停止圖案30由SOH或ACL形成時，間隔物圖案層可由氧化矽或氮化矽形成。可使用ALD製程來形成間隔物圖案層。可非等向性地蝕刻間隔物圖案層以暴露蝕刻停止圖案30的頂表面。間隔物圖案40中的每一者的一個側壁可與蝕刻停止圖案30的側壁接觸，且間隔物圖案40中的每一者的另一側壁可暴露。
間隔物圖案40可作為蝕刻罩幕以供形成虛設鰭片60。相應地，形成在基板10之頂表面上的間隔物圖案40的數目及位置可與虛設鰭片60的數目及位置對應。間隔物圖案40中的每一者可以與虛設鰭片60中的每一者的形狀對應的平面形狀形成。間隔物圖案40可形成為具有與虛設鰭片60中的每一者之寬度對應的寬度。
間隔物圖案40中的每一者可形成為具有大於硬罩幕圖案20中的每一者之寬度的寬度。間隔物圖案40中的每一者可設置於相鄰蝕刻停止圖案30的側壁之間。在一實施方案中，可藉由在橫向方向上重疊設置於蝕刻停止圖案30之間的間隔物圖案40中的每一者的至少一部分來形成一個間隔物圖案40a。舉例而言，在蝕刻停止圖案30之間的間隔距離小於兩個間隔物圖案40的寬度總和時，可藉由在橫向方向上重疊兩個間隔物圖案40來形成較寬間隔物圖案40a。在此情況下，較寬間隔物圖案40a的寬度可大於設置於不同位置處之間隔物圖案40中的每一者的寬度。
參看圖1及圖2D，移除蝕刻停止圖案(S40)可包含選擇性地移除蝕刻停止圖案30。蝕刻停止圖案30可相對於間隔物圖案40、間隔物圖案40a以及硬罩幕圖案20具有蝕刻選擇性。相應地，在蝕刻停止圖案30的移除期間可不蝕刻間隔物圖案40、間隔物圖案40a以及硬罩幕圖案20。可使用氧藉由灰化製程移除蝕刻停止圖案30。藉由移除蝕刻停止圖案30，硬罩幕圖案20可與間隔物圖案40、間隔物圖案40a一起暴露在基板10之頂表面上。
參看圖1及圖2E，形成鰭片(S50)可包含使用硬罩幕圖案20以及間隔物圖案40、間隔物圖案40a作為蝕刻罩幕來蝕刻基板10以形成主動鰭片50及虛設鰭片60。主動鰭片50中的每一者可以與硬罩幕圖案20中的每一者的平面形狀對應的平面形狀形成。主動鰭片50可形成在硬罩幕圖案20所形成的位置處(例如下伏(underlying))。主動鰭片50可經配置以形成多個主動鰭片單元50a。每一主動鰭片單元50a可包含至少兩個主動鰭片50。在一實施方案中，主動鰭片單元50a中的一些可包含不同數目之主動鰭片50。一個主動鰭片單元50a的主動鰭片50可設置為彼此分隔開主動鰭片間隔距離D50。主動鰭片間隔距離D50可與圖案間隔距離D20對應。主動鰭片單元50a可設置為彼此分隔開大於主動鰭片間隔距離D50的間隔距離。虛設鰭片60中的每一者可以與間隔物圖案40中的每一者的平面形狀對應的平面形狀形成。虛設鰭片60可形成在間隔物圖案40、40a所形成的位置處(例如下伏於間隔物圖案40、40a)。虛設鰭片60中的每一者可形成為具有大 於主動鰭片50中的每一者之寬度的寬度。間隔物圖案40、40a可形成為具有比硬罩幕圖案20更大的寬度，且虛設鰭片60可形成為具有比主動鰭片50更大的寬度。
虛設鰭片60可設置在主動鰭片單元50a的兩側上。一個虛設鰭片60可形成在主動鰭片單元50a的兩側中的每一者上。至少兩個虛設鰭片60可形成在主動鰭片單元50a的兩側中的每一者上。虛設鰭片60可與設置於主動鰭片單元50a之最外側處的主動鰭片50間隔開恆定間隔距離。虛設鰭片60可與設置於主動鰭片單元50a之最外側處的主動鰭片50間隔開間隔距離D60，其大於主動鰭片間隔距離D50。在虛設鰭片60與設置於最外側處的主動鰭片50之外側壁之間的間隔距離D60可以是主動鰭片間隔距離D50的1.1倍至3倍。
若省去虛設鰭片60，則設置於主動鰭片單元50a之外側處的主動鰭片50可根據鄰近主動鰭片單元50a之間的間隔距離而置放於不同環境中。舉例而言，主動鰭片50可與鄰近主動鰭片50間隔開不同間隔距離。歸因於蝕刻環境中的差異，彼此間隔開較大間隔距離之主動鰭片50可能不合需要地形成為具有更傾斜側壁。藉由形成虛設鰭片60，設置於主動鰭片單元50a之最外側處的主動鰭片50可具有與設置於主動鰭片單元50a之內側處的主動鰭片50相同的蝕刻環境或相似的蝕刻環境。相應地，設置於主動鰭片單元50a之外側處的主動鰭片50可蝕刻為與在主動鰭片單元50a之內側處的主動鰭片50相同的形狀或類似的形狀。
參看圖1及圖2F，形成罩幕蝕刻圖案(S60)可包含形成阻擋罩幕圖案層70a以圍繞主動鰭片50及虛設鰭片60，以及在包含或上覆於主動鰭片50的上部部分之阻擋罩幕圖案層70a的頂表面的區域中形成罩幕蝕刻圖案80。
阻擋罩幕圖案層70a可形成在基板10之頂表面上以圍繞主動鰭片50及虛設鰭片60的頂表面及側表面。阻擋罩幕圖案層70a可形成於包含主動鰭片50與虛設鰭片60的頂表面、主動鰭片50之間的溝槽以及主動鰭片50與虛設鰭片60之間的間隔區域的區域中。在一實施方案中，阻擋罩幕圖案層70a可包含含有非晶碳以及有機平坦化層之層。由氮氧化矽層、氧化矽層或氮化矽層形成之罩幕層可更形成在阻擋罩幕圖案層70a的頂表面上。
罩幕蝕刻圖案80可形成於包含或上覆於阻擋罩幕圖案層70a之頂表面上的主動鰭片50的上部部分的區域中或所述區域上。在一實施方案中，罩幕蝕刻圖案80可形成於包含或上覆於主動鰭片50的上部區域與主動鰭片50之間的區域以及主動鰭片50與虛設鰭片60之間的區域的部分的區域的區域中或區域上。罩幕蝕刻圖案80的形成可包含形成罩幕蝕刻圖案層以及使用額外蝕刻罩幕來蝕刻罩幕蝕刻圖案層。可使用光阻層來形成罩幕蝕刻圖案80。
參看圖1及圖2G，形成阻擋罩幕圖案(S70)可包含蝕刻阻擋罩幕圖案層70a以形成圍繞主動鰭片50的阻擋罩幕圖案70。
可使用罩幕蝕刻圖案80(形成在阻擋罩幕圖案層70a的頂表面上)作為蝕刻罩幕來蝕刻阻擋罩幕圖案層70a。可使用選擇性蝕刻製程來蝕刻阻擋罩幕圖案層70a。阻擋罩幕圖案70可實施為覆蓋設置於虛設鰭片60之間的主動鰭片50的圖案。阻擋罩幕圖案70可實施為與主動鰭片單元50a對應的圖案以圍繞構成主動鰭片單元50a的全部主動鰭片50。阻擋罩幕圖案70可形成為圍繞主動鰭片50的全部頂表面及側表面。阻擋罩幕圖案70的側壁可設置於主動鰭片50與虛設鰭片60之間。
參看圖1及圖2H，蝕刻虛設鰭片(S80)可包含使用阻擋罩幕圖案70作為蝕刻罩幕來蝕刻虛設鰭片60。阻擋罩幕圖案70可形成為圍繞主動鰭片50且暴露虛設鰭片60。阻擋罩幕圖案70可不與虛設鰭片60的頂表面及兩個側表面接觸(例如可不接觸虛設鰭片60的任何表面)。相應地，蝕刻虛設鰭片(S80)可包含蝕刻暴露的虛設鰭片60而不蝕刻主動鰭片50。虛設鰭片60可經蝕刻及維持自基板10之頂表面具有一預定高度。相應地，具有與虛設鰭片60的高度對應之深度的溝槽可形成在基板10之頂表面中的主動鰭片50與虛設鰭片60之間。虛設鰭片60與主動鰭片50之間的間隔距離D60可大於主動鰭片間隔距離D50。
參看圖1及圖21，移除阻擋罩幕圖案(S90)可包含移除圍繞主動鰭片50的阻擋罩幕圖案70。可使用選擇性蝕刻製程來移除阻擋罩幕圖案70。在移除阻擋罩幕圖案70之後，主動鰭片50可完全暴露在基板10之頂表面上。在一實施方案中，在阻擋罩幕 圖案的移除期間亦可移除主動鰭片50上的硬罩幕圖案20的任何其餘部分。
參看圖1及圖2J，形成元件隔離膜(S100)可包含使元件隔離膜90形成為在基板10上具有預定高度以暴露主動鰭片50的上部部分。元件隔離膜90可形成為具有比主動鰭片50更小的高度。元件隔離膜90可形成為具有比虛設鰭片60更大的高度。元件隔離膜90可暴露主動鰭片50且可不暴露虛設鰭片60(例如虛設鰭片60的任何其餘部分)。元件隔離膜90可不與主動鰭片50的頂表面以及全部兩個側表面接觸，但可與虛設鰭片60的頂表面以及兩個側表面(例如虛設鰭片60的任何其餘部分)接觸。元件隔離膜90可填充在主動鰭片50之間的區域中。元件隔離膜90可使主動鰭片50彼此電絕緣。可使用高密度電漿(high-density plasma；HDP)氧化膜、旋塗式玻璃(spin-on glass；SOG)膜或CVD氧化膜來形成元件隔離膜90。
隨後，將描述使用根據例示性實施例的製造半導體裝置的方法來製造的半導體裝置。
圖3示出根據例示性實施例的半導體裝置的平面圖。圖4示出沿著圖3的線A-A及線B-B截取的截面圖。
參看圖3及圖4，根據一實施例的半導體裝置100可包含基板10、主動鰭片50、虛設鰭片60以及元件隔離膜90。半導體裝置100可更包含閘極電極110、閘極絕緣膜120、閘極間隔物130以及源極及汲極區140。半導體裝置可更包含層間絕緣層150。 圖4中示出層間絕緣層150。
基板10可以是例如矽晶圓之適合半導體基板。基板10可以是SOI基板。
主動鰭片50可形成為在基板10的頂表面上具有預定高度，且可包含彼此間隔開主動鰭片間隔距離D50的至少兩個主動鰭片50。可形成多個主動鰭片單元50a(參看第圖2I)，且主動鰭片單元50a中的每一者可包含至少兩個主動鰭片50。在一實施方案中，考慮到半導體裝置的用途、大小以及閾值電壓(threshold voltage)，構成主動鰭片單元50a中的每一者的主動鰭片50之數目可確定為不同的。在一實施方案中，主動鰭片單元50a可根據半導體裝置的結構而包含不同數目之主動鰭片50。舉例而言，一個主動鰭片單元50a可包含兩個主動鰭片50，另一主動鰭片單元50a可包含三個主動鰭片50，且又一主動鰭片單元50a可包含四個主動鰭片50。主動鰭片單元50a可設置為彼此分隔不同距離。舉例而言，主動鰭片單元50a可與設置在其一側上之主動鰭片單元50a以及設置在另一側上之主動鰭片單元50a間隔開不同距離。
一個主動鰭片單元50a的主動鰭片50可設置為彼此分隔開主動鰭片間隔距離D50。主動鰭片間隔距離D50可指分隔開一個主動鰭片單元50a中的鄰近主動鰭片50之距離。主動鰭片間隔距離D50可以是與上文所描述之圖案間隔距離D20對應的距離，所述圖案間隔距離D20是硬罩幕圖案20之間的距離。主動鰭片間隔距離D50在一個主動鰭片單元50a中可相同或不同。主動鰭片間隔 距離D50在主動鰭片單元50a中的每一者中可以是不同的。在一實施方案中，設置於鄰近主動鰭片單元50a之最外側處的主動鰭片50之間的間隔距離可根據主動鰭片單元50a之間的間隔距離而變化。
虛設鰭片60可形成為在基板10之頂表面上具有預定高度，且具有比主動鰭片50更小的高度。虛設鰭片60可設置在主動鰭片單元50a的兩側上且與設置於主動鰭片單元50a之最外側處的主動鰭片50之外側壁間隔開間隔距離D60，所述間隔距離D60大於主動鰭片間隔距離D50。本文中，間隔距離可以是在自基板10之頂表面相同的高度處量測的間隔距離。至少一個虛設鰭片60可形成在主動鰭片單元50a的兩側中的每一者上。虛設鰭片60可在形成主動鰭片50之過程期間減少主動鰭片50的負載(loading)或傾斜(leaning)的發生率。
虛設鰭片60與主動鰭片50之間的間隔距離D60可以是主動鰭片間隔距離D50的例如1.1倍至3倍。將虛設鰭片60與主動鰭片50之間的間隔距離維持在主動鰭片間隔距離D50的1.1倍或更高可有助於確保在蝕刻虛設鰭片60的過程期間充分保護主動鰭片50且不蝕刻主動鰭片50。將虛設鰭片60與主動鰭片50之間的間隔距離維持在主動鰭片間隔距離D50的3倍或更低可有助於確保半導體裝置的積集度不減小。
虛設鰭片60可形成為具有比主動鰭片50更大的寬度。本文中，虛設鰭片60之寬度以及主動鰭片50之寬度可以是在自 基板10之頂表面相同的高度處量測的寬度。虛設鰭片60中的至少一者可形成為具有與其餘虛設鰭片不同的寬度。在主動鰭片單元50a之間的距離較小時，虛設鰭片60可形成在鄰近主動鰭片單元50a之間，且虛設鰭片60可形成為彼此接觸或彼此重疊。在此情況下，虛設鰭片60a可形成為具有比其他虛設鰭片60更大的寬度。
可將元件隔離膜90沉積為在基板10之頂表面上具有預定高度。元件隔離膜90可形成為具有比虛設鰭片60更大的高度以及比主動鰭片50更小的高度。元件隔離膜90可形成為具有一高度使得主動鰭片50的上部部分暴露且虛設鰭片60不暴露。元件隔離膜90可形成在基板10上以具有一高度，使得主動鰭片50的上部(例如暴露)部分不與其接觸但整個虛設鰭片60與其接觸。元件隔離膜90可形成為填充主動鰭片50之間的間隔、圍繞主動鰭片50的側壁以及暴露主動鰭片50的上部部分。元件隔離膜90可形成為圍繞虛設鰭片60的側壁及頂表面。相應地，主動鰭片50可自元件隔離膜90的頂表面突出以具有預定高度，而虛設鰭片60可不自元件隔離膜90的頂表面突出。元件隔離膜90可由HDP氧化膜、SOG膜或CVD氧化膜形成。
閘極電極110可形成為圍繞自元件隔離膜90向上突出之主動鰭片50且延伸跨越主動鰭片50。閘極電極110可形成為圍繞主動鰭片50的頂表面及兩個側表面。閘極電極110可形成為圍繞主動鰭片50中的每一者的三個表面。閘極電極110可在與主動 鰭片50延伸的方向垂直的方向上延伸，且可與主動鰭片50相交。在一實施方案中，閘極電極110可由例如金屬形成，所述金屬例如鋁(Al)、鎢(W)或鉬(Mo)。在一實施方案中，閘極電極110可由例如導電金屬氮化物形成，所述導電金屬氮化物例如氮化鈦(TiN)或氮化鉭(TaN)。可使用ALD製程或CVD製程來形成閘極電極110。
閘極絕緣膜120可形成在閘極電極110與主動鰭片50之間。閘極絕緣膜120可使閘極電極110與主動鰭片50電絕緣。閘極絕緣膜120亦可形成在閘極電極110與元件隔離膜90之間。閘極絕緣膜120亦可形成在閘極電極110的側壁上。閘極絕緣膜120可由高k介電膜形成，所述高k介電膜具有比氧化矽膜更高的介電常數。在一實施方案中，閘極絕緣膜120可由例如氧化鉭膜、氧化鈦膜、氧化鉿膜、氧化鋯膜、氧化鋁膜或氧化釔膜形成。可使用ALD製程或CVD製程來形成閘極絕緣膜120。
閘極間隔物130可形成為圍繞閘極電極110的兩個側壁。在閘極絕緣膜120形成在閘極電極110的兩個側壁上時，閘極間隔物130可形成為圍繞閘極絕緣膜120的兩個側壁。在一實施方案中，閘極間隔物130可由例如下述材料形成：例如氧化矽、氮化矽、氮氧化矽以及氮碳化矽。
源極及汲極區140的形成可包含在主動鰭片50與閘極電極110相交的區域中將雜質離子植入至暴露於閘極電極110的兩側上的主動鰭片50中。在一實施方案中，源極及汲極區140可 連接至源極及汲極觸點。
同時，層間絕緣層150可形成為填充主動鰭片50之頂表面、元件隔離膜90的頂表面以及閘極間隔物130的側壁之間的間隔。可使用物理氣相沉積(physical vapor deposition；PVD)製程、CVD製程、ALD製程或旋轉塗佈製程來形成層間絕緣層150。在一實施方案中，層間絕緣層150可由例如下述材料形成：例如氮化矽、氧化矽或氮氧化矽。
在根據一實施例的半導體裝置中，形成為彼此分隔開不同間隔距離之主動鰭片單元50a的主動鰭片50中之全部可以一致形狀形成，且其例如閾值電壓之特性可一致。在根據一實施例的半導體裝置中，在蝕刻製程期間可減少對設置於主動鰭片單元50a之最外側處的主動鰭片50的損害，且設置於主動鰭片單元50a之最外側處的主動鰭片50以及設置於主動鰭片單元50a之內側處的主動鰭片50可具有恆定特性。
根據例示性實施例，主動鰭片可與虛設鰭片間隔開一距離，所述距離大於主動鰭片之間的距離，以便於蝕刻虛設鰭片且減少對主動鰭片的損害。因此，可改良半導體裝置之可靠度。
根據例示性實施例，具有比主動鰭片更大的厚度的虛設鰭片可形成在主動鰭片的兩側上。因此，在蝕刻主動鰭片的製程期間可減少負載及傾斜現象，由此改良半導體裝置的可靠度。
藉助於總結及綜述，歸因於半導體裝置的積集度增加，可實現具有小於微影製程之解析度極限之線寬的精密圖案。隨著 積集度增加，半導體裝置可以精密圖案形成且改良可靠度。此等半導體裝置可能需要能夠獲得可靠產品特性之製程技術。
實施例可提供一種能夠改良半導體裝置可靠度的製造半導體裝置的方法，以及使用所述方法製造的半導體裝置。
本文中已揭露實例實施例，且儘管利用特定術語，但此等術語是僅在一般以及描述性意義上而非出於限制目的使用且應僅在一般以及描述性意義上而非出於限制目的解釋。在一些情況下，如於本領域具有通常知識者截至本申請案申請時所顯而易知，除非另外具體說明，否則關於特定實施例所述之特徵、特性及/或要素可單獨使用或與關於其他實施例所述之特徵、特性及/或要素組合使用。因此，在本領域具有知識者應理解，在不脫離如在隨附申請專利範圍中所闡述的本發明的精神及範疇的情況下，可進行各種形式與細節改變。
S10‧‧‧形成硬罩幕圖案
S20‧‧‧形成蝕刻停止圖案
S30‧‧‧形成間隔物圖案
S40‧‧‧移除蝕刻停止圖案
S50‧‧‧形成鰭片
S60‧‧‧形成罩幕蝕刻圖案
S70‧‧‧形成阻擋罩幕圖案
S80‧‧‧蝕刻虛設鰭片
S90‧‧‧移除阻擋罩幕圖案
S100‧‧‧形成元件隔離膜

Claims (19)

  1. 一種製造半導體裝置的方法，所述方法包括：在基板上形成硬罩幕圖案，使得形成所述硬罩幕圖案包含形成多個硬罩幕單元，每一硬罩幕單元具有彼此間隔開圖案間隔距離的至少兩個硬罩幕圖案，且所述硬罩幕單元彼此分隔開大於所述圖案間隔距離的間隔距離；形成圍繞所述硬罩幕單元之所述硬罩幕圖案的蝕刻停止圖案；形成覆蓋所述蝕刻停止圖案之側壁的間隔物圖案；移除所述蝕刻停止圖案；使用所述硬罩幕圖案及所述間隔物圖案作為蝕刻罩幕來蝕刻所述基板，以形成包含至少兩個主動鰭片的至少一個主動鰭片單元且形成設置在所述至少一個主動鰭片單元之兩側上的虛設鰭片；形成圍繞所述主動鰭片及所述虛設鰭片的阻擋罩幕圖案層，且在包含所述阻擋罩幕圖案層之頂表面上的所述主動鰭片的上部部分的區域中形成罩幕蝕刻圖案；使用所述罩幕蝕刻圖案蝕刻所述阻擋罩幕圖案層，以形成圍繞所述主動鰭片的阻擋罩幕圖案；使用所述阻擋罩幕圖案蝕刻所述虛設鰭片；移除圍繞所述主動鰭片的所述阻擋罩幕圖案；以及將元件隔離膜沉積於所述基板上，使得所述元件隔離膜不與 所述主動鰭片的所述上部部分接觸，其中一個主動鰭片與相鄰虛設鰭片之間的間隔距離大於相鄰主動鰭片之間的主動鰭片間隔距離。
  2. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中自所述蝕刻停止圖案中的每一者的側壁至設置於所述硬罩幕單元之最外側處的所述硬罩幕圖案之外側壁的寬度大於所述圖案間隔距離。
  3. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述主動鰭片與所述虛設鰭片之間的所述間隔距離是所述主動鰭片間隔距離的1.1倍至3倍。
  4. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中每一蝕刻停止圖案與鄰近蝕刻停止圖案分隔開的距離至少與所述間隔物圖案之寬度對應。
  5. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述間隔物圖案藉由重疊鄰近間隔物圖案的至少一部分而形成。
  6. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述間隔物圖案的寬度大於所述硬罩幕圖案的寬度。
  7. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述虛設鰭片的寬度大於所述主動鰭片的寬度。
  8. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述虛設鰭片經蝕刻及維持以具有比所述元件隔離膜的頂表 面更小的高度。
  9. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中：所述至少一個主動鰭片單元包含多個主動鰭片單元，且所述主動鰭片單元中之一者包含與另一主動鰭片單元不同數目之主動鰭片。
  10. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述元件隔離膜形成為不與所述主動鰭片的頂表面及兩個側表面的上部部分接觸。
  11. 一種製造半導體裝置的方法，所述方法包括：在基板上形成多個硬罩幕單元，使得所述硬罩幕單元中的每一者包含在基板的上部部分上彼此間隔開圖案間隔距離的至少兩個硬罩幕圖案；在所述基板上形成多個間隔物圖案，使得所述間隔物圖案在所述硬罩幕單元外；以及藉由使用所述硬罩幕圖案及所述間隔物圖案作為蝕刻罩幕蝕刻所述基板來形成主動鰭片及虛設鰭片，其中：一個主動鰭片與相鄰的虛設鰭片之間的間隔距離大於相鄰主動鰭片之間的間隔距離，且每一虛設鰭片的寬度大於每一主動鰭片的寬度。
  12. 如申請專利範圍第11項所述的製造半導體裝置的方 法，其中所述間隔物圖案的寬度大於所述硬罩幕圖案的寬度。
  13. 如申請專利範圍第11項所述的製造半導體裝置的方法，其中所述間隔物圖案藉由重疊鄰近間隔物圖案的至少一部分而形成。
  14. 一種半導體裝置，根據如申請專利範圍第1項所述的方法製備。
  15. 如申請專利範圍第14項所述的半導體裝置，其中所述主動鰭片與所述虛設鰭片之間的所述間隔距離是所述主動鰭片間隔距離的1.1倍至3倍。
  16. 如申請專利範圍第14項所述的半導體裝置，其中所述虛設鰭片的寬度大於所述主動鰭片的寬度。
  17. 如申請專利範圍第14項所述的半導體裝置，其中所述虛設鰭片中的至少一者具有與其餘虛設鰭片不同的寬度。
  18. 如申請專利範圍第14項所述的半導體裝置，其中所述元件隔離膜不與所述主動鰭片的頂表面接觸。
  19. 如申請專利範圍第14項所述的半導體裝置，更包括：閘極電極，圍繞自所述元件隔離膜向上突出之所述主動鰭片的頂表面及兩個側表面的部分，且所述閘極電極跨越所述主動鰭片；閘極絕緣膜，在所述閘極電極與所述主動鰭片之間；以及源極及汲極區，在所述主動鰭片與所述閘極電極相交的區域中暴露於所述閘極電極的兩側上的所述主動鰭片中。
TW107129559A 2018-01-17 2018-08-24 製造半導體裝置的方法以及半導體裝置 TWI774831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180005838A KR102484393B1 (ko) 2018-01-17 2018-01-17 반도체 소자 제조 방법 및 이에 의한 반도체 소자
KR10-2018-0005838 2018-01-17

Publications (2)

Publication Number Publication Date
TW201933430A TW201933430A (zh) 2019-08-16
TWI774831B true TWI774831B (zh) 2022-08-21

Family

ID=67214218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129559A TWI774831B (zh) 2018-01-17 2018-08-24 製造半導體裝置的方法以及半導體裝置

Country Status (4)

Country Link
US (1) US10522364B2 (zh)
KR (1) KR102484393B1 (zh)
CN (1) CN110047803B (zh)
TW (1) TWI774831B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750316B (zh) * 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
KR102755169B1 (ko) 2018-11-02 2025-01-17 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN111834222B (zh) * 2019-04-15 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102813770B1 (ko) * 2019-08-23 2025-05-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11217586B2 (en) * 2020-01-31 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having dummy fin physically separating the first and second gate stacks
US11233139B2 (en) * 2020-06-26 2022-01-25 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same
KR102859599B1 (ko) 2020-09-28 2025-09-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN112259505B (zh) * 2020-10-19 2023-08-15 上海华力集成电路制造有限公司 半导体器件鳍体的形成方法
CN114695117B (zh) * 2020-12-29 2025-11-11 深圳市鹏芯微集成电路制造有限公司 一种FinFET器件及其形成方法和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147874A1 (en) * 2013-11-25 2015-05-28 United Microelectronics Corp. Method for forming a semiconductor structure
US20160020109A1 (en) * 2014-07-16 2016-01-21 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US20170148643A1 (en) * 2015-11-19 2017-05-25 Samsung Electronics Co., Ltd. Method of forming pattern of semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673328B2 (en) 2010-05-28 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
KR101908980B1 (ko) * 2012-04-23 2018-10-17 삼성전자주식회사 전계 효과 트랜지스터
US9209178B2 (en) 2013-11-25 2015-12-08 International Business Machines Corporation finFET isolation by selective cyclic etch
US9437713B2 (en) 2014-02-17 2016-09-06 Globalfoundries Inc. Devices and methods of forming higher tunability FinFET varactor
US9257439B2 (en) 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9455198B1 (en) 2014-12-08 2016-09-27 Globalfoundries Inc. Methods of removing fins so as to form isolation structures on products that include FinFET semiconductor devices
KR102343859B1 (ko) 2015-01-29 2021-12-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102341458B1 (ko) 2015-04-15 2021-12-20 삼성전자주식회사 반도체 장치 제조 방법
KR102170701B1 (ko) * 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
TWI647764B (zh) 2015-07-01 2019-01-11 聯華電子股份有限公司 半導體元件及其製作方法
US9607985B1 (en) 2015-09-25 2017-03-28 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9653295B1 (en) * 2016-01-07 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a static random access memory
US9704751B1 (en) 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
KR102413610B1 (ko) * 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
US10073342B2 (en) 2016-03-04 2018-09-11 Micron Technology, Inc. Method of forming patterns
US9679994B1 (en) 2016-08-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited High fin cut fabrication process
CN109599336B (zh) 2017-09-30 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147874A1 (en) * 2013-11-25 2015-05-28 United Microelectronics Corp. Method for forming a semiconductor structure
US20160020109A1 (en) * 2014-07-16 2016-01-21 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US20170148643A1 (en) * 2015-11-19 2017-05-25 Samsung Electronics Co., Ltd. Method of forming pattern of semiconductor device

Also Published As

Publication number Publication date
US20190221439A1 (en) 2019-07-18
US10522364B2 (en) 2019-12-31
TW201933430A (zh) 2019-08-16
KR20190087718A (ko) 2019-07-25
CN110047803B (zh) 2023-06-20
KR102484393B1 (ko) 2023-01-03
CN110047803A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
TWI774831B (zh) 製造半導體裝置的方法以及半導體裝置
US11846871B2 (en) Device with a recessed gate electrode that has high thickness uniformity
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
KR20190122821A (ko) 3차원 메모리 소자를 위한 트렌치 구조
US20120292716A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
CN111415861B (zh) 形成图案的方法和使用该方法制造半导体装置的方法
KR20130027823A (ko) 수직형 메모리 장치의 제조 방법
JP7524192B2 (ja) 三次元メモリデバイスおよびその製作方法
KR20180069186A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20120057818A (ko) 반도체 장치 제조 방법
CN111403397A (zh) 一种3d nand存储器及其制造方法
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
TWI854190B (zh) 具有虛設閘極結構的半導體裝置
TWI826908B (zh) 積體晶片及其形成方法
KR102248436B1 (ko) 반도체 소자의 제조방법
TWI846333B (zh) 半導體裝置
US10312150B1 (en) Protected trench isolation for fin-type field-effect transistors
KR20210024390A (ko) 반도체 소자 및 이의 제조 방법
JP2024061654A (ja) キャパシタ構造物、及び当該キャパシタ構造物を含む半導体装置
KR20240057914A (ko) 반도체 소자 및 그 제조 방법
WO2023165000A1 (zh) 半导体结构及半导体结构的制作方法
US10930671B2 (en) Vertical memory devices
CN111354630B (zh) 半导体结构及其制造方法
US20080121954A1 (en) Ferroelectric storage device and method of fabricating the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent