TWI774681B - 在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法 - Google Patents
在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法 Download PDFInfo
- Publication number
- TWI774681B TWI774681B TW106121704A TW106121704A TWI774681B TW I774681 B TWI774681 B TW I774681B TW 106121704 A TW106121704 A TW 106121704A TW 106121704 A TW106121704 A TW 106121704A TW I774681 B TWI774681 B TW I774681B
- Authority
- TW
- Taiwan
- Prior art keywords
- trim
- mask
- information
- features
- portions
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/72—Repair or correction of mask defects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H10P76/00—
-
- H10W20/0633—
-
- H10W20/067—
-
- H10W20/40—
-
- H10W20/43—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
- G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
- G16Z99/00—Subject matter not provided for in other main groups of this subclass
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
- G21K5/00—Irradiation devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本發明揭示一種用於修改與一自對準多重圖案化(SAMP)程序相關聯之一佈局資料檔案之金屬部分之方法。該方法包括接收包含與一積體電路相關聯之一或多個活性金屬部分及佈局資訊之該佈局資料檔案。該方法亦包括轉換該佈局資料檔案,以進一步包含具有與該佈局資料檔案之一或多個冗餘金屬部分及一或多個活性金屬部分相關聯之至少一第一組修整特徵的遮罩資訊。該方法亦包括判定待穿孔之該一或多個冗餘金屬部分。該方法進一步包括修改該遮罩資訊,以進一步包含用於穿孔該一或多個冗餘金屬部分之一第二組修整特徵。該第一組修整特徵及該第二組修整特徵係與該SAMP程序之一修整遮罩相關聯。
Description
(若干)本技術係關於一種用於穿孔與一自對準多重圖案化(SAMP)程序相關聯之冗餘金屬之系統及方法。
期望製造愈來愈小的積體電路(IC)已帶來不同微影方法之發展及使用以依奈米級準確地產生IC組件。用於半導體製造之一特定方法稱為自對準多重圖案化(SAMP)。 雖然SAMP使用奈米波長微影術(例如,193 nm),但其係用於產生與小(例如,10 nm、7 nm及以下)半導體製造藍圖相關聯之金屬線/互連層之一主要微影術候選。用於印刷/產生金屬佈線層之SAMP之一特定實施方案係稱為「側壁係介電質(sidewall-is-dielectric)」(SID)實施方案之一實施方案。 SAMP之此實施方案涉及利用所謂的「心軸」遮罩來印刷一組線。依在奈米微影術(例如,深紫外線(DUV)微影術)中將可靠地印刷且產生之一鬆弛節距微影地印刷該組線。接著,使材料生長至該等線之側壁上且接著移除原始鬆弛節距「心軸」線,而僅留下側壁線。與原始圖案相比,此實際上使線數目加倍,且通常稱為「自對準雙重圖案化」(SADP)。 SAMP之實施方案亦可利用一「修整」遮罩,其用以判定應在與SAMP相關聯之一金屬填充程序(例如,一金屬填充步驟及/或化學機械拋光/平坦化[CMP])期間用金屬填充之金屬圖案。例如,修整遮罩可用於產生金屬圖案之線端(即,未鋪設金屬之區域,指示金屬線之端)。 修整遮罩之不同方法在SAMP中可用。一個方法稱為一「線交錯」SAMP方法,其中修整遮罩具有對應於不應填充有金屬(例如,一技術程序之一金屬層)之一蝕刻層間介電質(ILD)的區域之一修整圖案。用於線交錯方法之修整遮罩的修整圖案可為複雜的,此係因為修整圖案可具有大的形狀或許多形狀及/或可包含圖案內之多個「轉彎」或隅角。修整遮罩之此複雜性可促成「捨入」誤差或對準誤差,此可導致修整遮罩之良率問題且可轉化為經修整金屬線/填充之良率問題。 一較佳方法稱為一「線切割」SAMP方法,其中修整遮罩具有對應於填充有金屬(其係「活性」金屬或「冗餘」金屬(即,「虛設」金屬))之一蝕刻ILD的區域之一修整圖案。用於線切割方法之修整遮罩的修整圖案可較不複雜,此係因為修整圖案可具有較簡單形狀而避免修整圖案內之「轉彎」或隅角。此降低的複雜性可導致線切割方法之較高良率修整遮罩,此可轉化為製造中及對於最終消費者而言降低的成本。 與線切割SAMP方法相關聯之此降低的複雜性之一已知折衷係一所得寄生電容損失。例如,與線切割SAMP方法相關聯之呈冗餘金屬形式之額外金屬線可導致活性金屬線與相鄰冗餘金屬線之間的增大的寄生電容。此增大的寄生電容可使一電路設計之最大達成頻率顯著降低。另外,增大的寄生電容在一些情況中可導致電路設計之多達10%至15%之效能損失。 此外,線切割SAMP方法亦可易受與其他SAMP技術相關聯之微影術限制之影響。線切割SAMP方法可遭遇諸如與一修整遮罩相關聯之合併效應(例如,其中修整遮罩之形狀合併以形成一錯誤修整圖案)或各種對準誤差之限制。與SAMP實施方案相關聯之上述問題可導致小(例如,10 nm、7 nm及以下)程序技術中之IC設計之降低的遮罩良率、增大的成本及減弱的效能。需要減少或消除與SAMP實施方案相關聯之上述問題。
在參考附圖論述實施例之前,提供對各種實施例之一簡要描述。 在一項實施例中,本文中描述一種用於修改與一自對準多重圖案化(SAMP)程序相關聯之一佈局資料檔案的金屬部分之方法。該方法包含接收包含與一程序技術的一積體電路(IC)相關聯之一或多個活性金屬部分及佈局資訊之該佈局資料檔案。該方法亦包含轉換該佈局資料檔案以進一步包含具有與該佈局資料檔案的一或多個冗餘金屬部分及該一或多個活性金屬部分相關聯之至少一第一組修整特徵之遮罩資訊。該方法亦包含判定待穿孔之該一或多個冗餘金屬部分。該方法進一步包含修改該遮罩資訊以進一步包含用於穿孔該一或多個冗餘金屬部分之一第二組修整特徵。該第一組修整特徵及該第二組修整特徵與該SAMP程序之一修整遮罩相關聯。 在另一實施例中,提供一種如本文中描述之用於修改與一自對準多重圖案化(SAMP)程序相關聯之一佈局資料檔案的金屬部分之系統。該系統包含用於接收包含與一程序技術的一積體電路(IC)相關聯之一或多個活性金屬部分及佈局資訊之該佈局資料檔案之構件。該系統亦包含用於轉換該佈局資料檔案以進一步包含具有與該佈局資料檔案的一或多個冗餘金屬部分及該一或多個活性金屬部分相關聯之至少一第一組修整特徵之遮罩資訊之構件。該系統亦包含用於判定待穿孔之該一或多個冗餘金屬部分之構件。該系統進一步包含用於修改該遮罩資訊以進一步包含用於穿孔該一或多個冗餘金屬部分之一第二組修整特徵之構件。該第一組修整特徵及該第二組修整特徵與該SAMP程序之一修整遮罩相關聯。 在另一實施例中,提供一種在一非暫時性儲存媒體上之電腦程式產品,其用於控制一電腦以執行如本文中描述之修改與一SAMP程序相關聯之一佈局資料檔案的金屬部分之一方法。 在另一實施例中,提供一種製造一積體電路之方法。該製造方法包含採用本文中描述之(若干)方法來修改與一自對準多重圖案化(SAMP)程序相關聯之金屬部分。該製造方法亦包含產生併有與該經修改金屬部分相關聯之經修改遮罩資訊之一佈局資料檔案。該製造方法進一步包含自該佈局資料檔案製造該積體電路。 本文中描述之各種實施方案係關於修改與一SAMP程序相關聯之一佈局資料檔案之金屬部分,以解決與用於製造一IC佈局設計之一線切割SAMP方法相關聯之遮罩良率及效能限制(例如,最小化寄生耦合電容、減小對準誤差及合併誤差)。此等實施方案可為自動的以使能夠有效率地修改遮罩資訊、對應金屬部分及一IC設計之相關聯佈局資料檔案(例如,個別組件電路、較大裝置電路及/或整個系統單晶片(SoC)之佈局資料)。 各種實施方案可為獨立程序,使得其可應用於各種程序技術。例如,此等實施方案可應用於具有小程序幾何形狀之程序技術,其中尺寸或節距可採用多重圖案化技術以產生最終晶圓幾何形狀。此等實施方案亦可應用於製造各種裝置(諸如平面裝置、多閘極裝置(例如,FinFET裝置)或當前正探索之其他更奇特裝置(例如,奈米線裝置或III-V裝置)或其等之任何組合)之程序技術。 線切割SAMP方法利用具有由不同修整「特徵」(例如,亦稱為一修整遮罩之遮罩「修整」)構成之一修整圖案之一修整遮罩。修整特徵判定將在一實體層(諸如一層間介電質(ILD)層)上製造之金屬線之線端。修整特徵亦部分界定由活性金屬及冗餘金屬兩者構成之金屬線之形成。活性金屬可為實體連接或電連接至電路設計之金屬線(例如,形成或標記為一電路設計接線對照表中之一「網」或「節點」,或連接至一電源,諸如接地、VSS或VDD)。冗餘金屬(即,虛設金屬)可為未實體連接或電連接至電路設計之金屬線(例如,「浮動」金屬線)。在一特定實施例中,冗餘金屬亦可包含實體電連接至電路設計(即,具有「活性」金屬特性)但對於電路設計而言多餘之金屬線。在此一情況中,本文中描述之方法可利用冗餘金屬來形成線延伸部以用於修整特徵最佳化目的。 使用線切割SAMP方法來進行金屬互連圖案化且產生與小程序幾何形狀相關聯之金屬線/互連層可具有限制。例如,在其中冗餘金屬「浮動」之情況中,此所得冗餘金屬(儘管未連接)使能夠形成耦合於活性金屬與相鄰冗餘金屬之間的寄生電容。對於小程序幾何形狀,此等寄生電容可對IC設計的通過活性金屬線之信號之時序及/或信號可達成之對應最大頻率範圍具有一顯著有害影響。 本文中描述之用於修改與一SAMP程序相關聯之一佈局資料檔案的金屬部分之方法(其包含修改與金屬部分相關聯之遮罩資訊)可實現與冗餘金屬線及活性金屬線相關聯之較小的且較為分散的電容。例如,可藉由修改佈局資料檔案之遮罩資訊而修改金屬部分(例如,冗餘金屬線之一或多個部分及/或活性金屬線之一或多個部分)。經修改遮罩資訊可包含修整特徵(例如,表示修整「形狀」、遮罩「修整」之資訊),諸如一第一組修整特徵及一第二組修整特徵。第二組修整特徵可對應於及/或可用以產生一或多個冗餘金屬部分之穿孔(例如,穿孔冗餘金屬線之部分),其中冗餘金屬部分係由第一組修整特徵部分界定。第二組修整特徵及其等所得穿孔可使能夠形成沿相鄰活性金屬線分佈之冗餘金屬子部分。冗餘金屬子部分可具有小於一或多個冗餘金屬部分之一對應冗餘金屬部分的一大小之一大小。以此方式,金屬部分(例如,冗餘金屬部分)可經修改(例如,經穿孔)以具有與相鄰活性金屬部分之對應較小耦合電容。此等修改使能夠減小與用一線切割SAMP方法形成之金屬線相關聯之寄生電容且使能夠對應地改良IC設計之信號時序及可達成最大頻率。 線切割SAMP方法亦可易受與多重圖案化技術相關聯之其他微影術限制之影響。例如,當遮罩資訊之修整特徵定位成過於靠近時,所得修整遮罩可具有已合併在一起之修整特徵。此等合併效應導致一對應修整圖案之部分及所得金屬線(例如,活性金屬線或冗餘金屬線)錯誤。作為另一實例,一修整遮罩之修整特徵可易受微影變異性(例如,劑量及散焦變動)、邊緣放置誤差(EPE)之影響,且亦可相對於(若干)相關聯金屬線遮罩未對準。此變異性、對準誤差及EPE可導致非預期金屬形狀(舉例而言,諸如稱為「馬刺(spur)」之形狀),其具有可使金屬線短路或進一步增添與金屬線相關聯之電容之過量金屬。 本文中描述之用於修改與相關聯於一SAMP程序之一佈局資料檔案的金屬部分相關聯之遮罩資訊之方法可提供經修改遮罩資訊,其具有與初始修整特徵(例如,一第一組修整特徵)對準或與初始或現有金屬線端(例如,一金屬線的端之橫側邊緣)對準之一第二組修整特徵(例如,穿孔特徵)。此等修改可減小修整遮罩的相關聯修整特徵之變異性及EPE,且減小與(若干)相關金屬線遮罩未對準之可能性,而導致SAMP程序之修整遮罩之改良的遮罩良率。在一特定實施例中,方法亦可包含基於比較歸因於使用一組提出的修整特徵所致之可能修整遮罩良率對歸因於使用該組提出的修整特徵而達成之寄生耦合電容之可能減小而選取一組修整特徵進行修改。另外,在其中一所要修整圖案可導致合併特徵(例如,所要圖案具有定位成彼此過於接近之特徵)之情況中,使用一第二組修整特徵可提供其等位置避免合併之特徵,同時提供所要修整圖案之結果。 在一非限制性實例中,本文中描述之用於修改與一SAMP程序相關聯之一佈局資料檔案的金屬部分之方法可提供具有一第三組修整特徵之經修改遮罩資訊,該第三組修整特徵定向成正交於包含於經修改遮罩資訊中之一第一組修整特徵及/或一第二組修整特徵。第一組修整特徵及一第二組修整特徵可與一第一修整遮罩相關聯,且第三組修整特徵可與一第二修整遮罩相關聯。利用包含第一修整特徵、第二修整特徵及第三修整特徵之一經修改佈局資料之線切割SAMP程序可提供除穿孔其他冗餘金屬部分之外亦防止產生冗餘金屬部分的整個片段之第一修整遮罩及第二修整遮罩。以此方式,用一線切割SAMP方法形成之金屬線(例如,活性金屬及冗餘金屬)可達成寄生耦合電容之進一步減小。 在另一實施例中,由本文中描述之方法提供之經修改遮罩資訊可與各種蝕刻程序相關聯,諸如但不限於一「選擇性蝕刻」程序。例如,經修改遮罩資訊可包含與一第一修整遮罩相關聯之一第一組修整特徵,其等對一第一組金屬線圖案可為選擇性的,且對其他組金屬線圖案係非選擇性的。類似地,與其他修整遮罩相關聯之其他組修整特徵對其他組金屬線圖案可為選擇性的/非選擇性的。以此方式,可利用經修改遮罩資訊來選擇特定金屬線圖案以用於蝕刻目的。「選擇性蝕刻」程序可基於選擇與不同組金屬線圖案及/或不同組修整特徵相關聯之特定材料。在又一實施例中,與本文中描述之方法一起使用「選擇性蝕刻」程序可使能夠將跨未選定組之相鄰修整特徵合併為一或多個冗餘金屬部分之穿孔之部分。上述且在本文中進一步描述之方法可併有一「選擇性蝕刻」程序以使能夠進一步有效率地穿孔冗餘金屬部分及/或增強對準修整特徵以改良遮罩良率。 藉由上述且在本文中進一步描述之方法,將瞭解,在一項實施例中,修改與一SAMP程序相關聯之佈局資料檔案的資訊(例如,金屬部分、佈局資訊、遮罩資訊等)係關於線切割SAMP方法/程序。上述且在本文中進一步描述之方法亦可針對其他SAMP方法/程序。此外,上述且在本文中進一步描述之方法亦可針對各種類型之奈米微影術,諸如但不限於深紫外線(DUV)微影術、極紫外線(EUV)微影術、定向自組裝微影術、電子束(E束)微影術或奈米壓印微影術。另外,如本文中進一步描述,將瞭解,用於修改與一SAMP程序相關聯之一佈局的金屬部分之一自動機構可使能夠有效率地減小與用一線切割SAMP方法形成之金屬線相關聯之寄生電容且使能夠對應地改良IC設計之信號時序及可達成最大頻率。此外,本文中描述之技術可減小與修整遮罩的修整特徵相關聯之變異性、EPE及未對準可能性,或改良SAMP程序的修整遮罩之遮罩良率。因此,本文中描述之方法之反覆且自動應用可改良生產率且減少對遮罩資訊、對應金屬部分及一IC設計之相關聯佈局資料檔案進行修改所需之時間。此繼而可容許依較低成本額外地反覆以改良設計之總體品質。 現參考圖1A,展示與根據一項實施例之一方法相關聯之例示性修整遮罩資訊且將其整體標示為101。遮罩資訊101可包含於與一SAMP程序(例如,一線切割SAMP方法)相關聯之一佈局資料檔案中。佈局資料檔案可包含與一程序技術之一積體電路設計相關聯之佈局資訊。佈局資訊可進一步包含電路資訊、多邊形資訊、佈局規則資訊、程序層資訊、程序規則資訊、遮罩規則資訊,及其他電路製作資訊。在一特定實施例中,佈局資訊可進一步包含其他遮罩資訊、對應於一或多個活性金屬部分之資訊或兩者之一組合。在一項實施例中,遮罩資訊101可為基於佈局資料檔案之一分離資料檔案之部分。 遮罩資訊101可包含共同形成一修整圖案之一或多個修整特徵101a至101e (例如,以垂直條紋繪示之多邊形)。修整特徵101a至101e亦可共同表示與基於遮罩資訊101產生之一修整遮罩(例如,一第一修整遮罩)相關聯之一第一組修整特徵。修整特徵101a至101e之各者之區域可對應於在一金屬填充程序之後缺乏金屬之一層間介電質(ILD)層之區域。例如,修整特徵101a至101e (作為遮罩資訊101之部分)可用以形成具有實質上類似於修整特徵101a至101e之形狀之一對應修整遮罩。對應修整遮罩(作為一線切割SAMP程序及/或製作程序之部分)可用以判定應在一金屬填充程序期間用金屬填充之金屬圖案。因此,修整特徵101a至101e可部分界定金屬線(例如,活性金屬及冗餘金屬)及其等相關聯線「端」。 參考圖1B,展示一例示性程序層且將其整體標示為102,其中金屬線之部分使用與根據一項實施例之一方法相關聯之一SAMP程序而產生於層中。程序層102可基於圖1A之遮罩資訊101及其相關聯佈局資料檔案。例如,可利用具有遮罩資訊101 (以及其他資訊)之佈局資料檔案作為SAMP程序(例如,一線切割SAMP方法)之部分以在程序層102內產生金屬線部分,諸如活性金屬部分及冗餘金屬部分。因此,程序層102之金屬線部分(及其等相關聯特性:尺寸、電參數、電容、層及/或電路資訊等)可具有對應資料表示,該等資料表示係佈局資訊及/或圖1A之遮罩資訊101之部分。 程序層102可為一程序技術之一層間介電質(ILD) 112。程序層102可包含可在ILD 112內之金屬線之各個部分。例如,程序層102可包含一或多個活性金屬部分(例如,如由暗的壓縮斜紋圖案所指示),如由(但不限於)活性金屬部分116所例示。程序層102亦可包含一或多個冗餘金屬部分(例如,如由亮的未壓縮斜紋圖案所指示),如由(但不限於)冗餘金屬部分104、106、110、118及120所例示。活性金屬部分可實體連接或電連接至電路設計(例如,形成或標記為一電路設計接線對照表中之一「網」或「節點」,或連接至一電源,諸如接地、VSS或VDD)。冗餘金屬(即,虛設金屬)可為未實體連接或電連接至電路設計之金屬線(例如,「浮動」金屬線)。在一特定實施例中,冗餘金屬部分亦可為連接至活性金屬部分且對於電路設計而言可為多餘之金屬延伸部(例如,冗餘金屬延伸部122)。 活性金屬部分及冗餘金屬部分可基於圖1A之遮罩資訊101及其相關聯佈局資料檔案。例如,程序層102上不具有金屬部分之特定區域(例如,如由點線輪廓區域所描繪)可對應於圖1A之遮罩資訊101之修整特徵101a至101e。為繪示,點線輪廓區域114可對應於圖1A之修整特徵101a。圖1A之遮罩資訊101之修整特徵101b至101e可類似地對應圖1B中描繪之其他點線輪廓區域。應瞭解,圖1B之點線輪廓區域指示未金屬化區域,其等係遮罩資訊101之修整特徵之結果。 以此方式,金屬部分及其等相關聯線端之圖案化係由佈局資料檔案之資訊(例如,修整特徵、遮罩資訊、佈局資訊等)部分界定。此圖案化可導致相鄰金屬部分之間的耦合電容。在一非限制實例中,一耦合電容104c可出現在一活性金屬部分116與一相鄰冗餘金屬部分104之間。耦合電容104c可為實質的(如由活性金屬部分116與冗餘金屬部分104之間的粗線大電容器狀結構所繪示)且可為一寄生耦合電容。其他大寄生耦合電容可出現在其他對之相鄰活性金屬部分與冗餘金屬部分之間,諸如(但不限於)大寄生耦合電容106c、108c及110c。 此等寄生耦合電容可對IC設計之信號時序、邏輯路徑之最大頻率範圍及可達成之總體效能具有一顯著有害影響。本文中描述之方法可利用修改佈局資料檔案及相關聯遮罩資訊(例如,圖1A之遮罩資訊101)來修改佈局資料檔案之金屬部分(例如,冗餘金屬部分)及一程序層(例如,程序層102)之所得對應金屬部分,以減小寄生耦合電容及其等對信號時序、信號頻率範圍及設計效能的有害影響。應瞭解,在本文中呈現圖1B、程序層102及其組件,以容許描述經產生程序層102本身,且亦容許描述對應於經產生程序層102之資料表示。此等資料表示可為佈局資訊及/或圖1A之遮罩資訊101之部分。 參考圖2A,展示與根據一項實施例之一方法相關聯之例示性經修改遮罩資訊,且將其整體標示為201。經修改遮罩資訊201可被包含於具有佈局資訊且與一SAMP程序(例如,一線切割SAMP方法)相關聯的佈局資料檔案中,如就圖1A及圖1B描述。佈局資料檔案可包含與一程序技術之一積體電路設計相關聯之佈局資訊。在一特定實施例中,佈局資訊可進一步包含其他遮罩資訊、對應於一或多個活性金屬部分之資訊,或兩者之一組合。在另一實施例中,經修改遮罩資訊201可為基於佈局資料檔案之一分離資料檔案的部分。 經修改遮罩資訊201可包含共同表示一第一組修整特徵之一或多個修整特徵。例如,經修改遮罩資訊201可包含圖1A之修整特徵101a至101e,其等係第一組修整特徵(例如,以垂直條紋繪示之虛線輪廓多邊形)之部分。經修改遮罩資訊201亦可包含共同表示一第二組修整特徵之一或多個其他修整特徵。例如,經修改遮罩資訊201可包含修整特徵201a至201g,其等係第二組修整特徵(例如,以垂直條紋繪示之不具有虛線輪廓之多邊形)之部分。任何數目個修整特徵可為第一組修整特徵或第二組修整特徵之部分。修整特徵201g可係由修整特徵201g_1、201g_2及101e構成。第一組修整特徵(例如,修整特徵101a至101e)及第二組修整特徵(例如,修整特徵201a至201g)可共同形成經修改遮罩資訊201之一修整圖案。 第一組修整特徵及第二組修整特徵可係與基於經修改遮罩資訊201產生之一修整遮罩(例如,一第一修整遮罩)相關聯。修整特徵101a至101e之各者的區域可對應於在一金屬填充程序之後缺乏金屬之一層間介電質(ILD)層的區域。例如,修整特徵101a至101e (作為遮罩資訊101之部分)可用以形成具有實質上類似於修整特徵101a至101e及201a至201g之形狀之一對應修整遮罩。對應修整遮罩(作為一線切割SAMP程序及/或製作程序之部分)可被用以判定應在與SAMP相關聯之一金屬填充程序(例如,金屬填充步驟及/或CMP)期間用金屬填充的金屬圖案。因此,修整特徵101a至101e及201a至201g可部分界定在金屬填充/CMP程序之後被形成於一ILD中之金屬線(例如,活性金屬及冗餘金屬)及其等相關聯線「端」。 經修改遮罩資訊201之第二組修整特徵(例如,一或多個其他修整特徵,諸如201a至201g)可與佈局資料檔案之一或多個冗餘金屬部分之穿孔相關聯。例如,佈局資料檔案可具有可由第一組修整特徵(例如,修整特徵101a至101e)部分界定之冗餘金屬部分(例如,圖1B之部分104、106及110)之資料表示。第二組修整特徵(例如,修整特徵201a至201g)可使能夠穿孔一或多個冗餘金屬部分(諸如圖1A之部分104、106及110),以使能夠形成可各自具有小於一或多個冗餘金屬部分之一對應冗餘金屬部分的一大小之一大小之冗餘金屬子部分。冗餘金屬子部分可由第二組修整特徵(例如,201a至201g)部分界定,該第二組修整特徵係佈局資料檔案之經修改遮罩資訊201之部分。以此方式,穿孔一或多個冗餘金屬部分且對應地形成冗餘金屬子部分可使與冗餘金屬部分(例如,圖1B之冗餘金屬部分104)相關聯之大寄生耦合電容(例如,圖1B之耦合電容104c)減小為較小寄生耦合電容。因而,本文中描述之用於修改佈局資料檔案的金屬部分及遮罩資訊之方法可減小與冗餘金屬部分相關聯之寄生耦合電容及其等對信號時序、信號頻率及設計效能之有害影響。 在一特定實施例中,穿孔冗餘金屬部分可實質上消除與一或多個活性金屬部分及冗餘金屬部分相關聯之一或多個寄生耦合電容。例如,第二組修整特徵可包含其等之定向及修整特徵之間的間距經最小化以使能夠將修整特徵配置成更靠在一起同時不違反與SAMP程序、程序技術相關聯之最小間距規則或其他設計規則之修整特徵。第一組修整特徵及第二組修整特徵之修整特徵之定向及間距可為包含於經修改遮罩資訊201中之配置資訊之部分。改變修整特徵之間的間距以導致經修改遮罩資訊201之緊密間隔的修整特徵可使能夠穿孔冗餘金屬部分。此穿孔可使能夠對應地形成具有小於與一微影程序的一或多個金屬填充步驟相關聯之一最小金屬填充大小之一大小之一或多個冗餘金屬子部分。在此情況中,所得冗餘金屬子部分可具有過小而無法由一金屬填充程序進行金屬填充之一大小。因此,此等所得冗餘金屬子部分可不含有金屬且可實質上無相關聯寄生耦合電容。以此方式,與本文中描述之方法相關聯之用於穿孔冗餘金屬部分之修整特徵的間距及配置可實質上消除與一或多個活性金屬部分及冗餘金屬部分相關聯之一或多個寄生耦合電容。寄生耦合電容之此實質消除可使能夠對應地改良IC設計之信號時序、信號頻率範圍及設計效能。 在另一實施例中,用於穿孔冗餘金屬部分之修整特徵的間距及配置可減少對多個遮罩之使用以達成一所要修整圖案。例如,一所要修整圖案可包含過於靠近之用於穿孔之修整特徵(例如,易受一「合併」效應影響之修整特徵),使得該等特徵可未適當形成(例如,「印刷」)為一單一修整遮罩,此接著可有必要使用多個遮罩(例如,一修整遮罩之子遮罩)。改變與本文中描述之方法相關聯之修整特徵之間的配置及間距可使較接近之修整特徵能夠成為一單一遮罩之形成及印刷之部分,同時實質上達成與使用多個遮罩相關聯之所要修整圖案。另外,在與穿孔相關聯之鄰近修整特徵可合併在一起之事件中,此合併可因鄰近修整特徵之間的金屬僅為冗餘金屬而造成較少有害效應。以此方式,此合併可有益地導致在穿孔期間移除更多冗餘金屬。 在一特定實施例中,具有第一組修整特徵及第二組修整特徵(分別為101a至101e及201a至201g)之經修改遮罩資訊201可使能夠改良與作為線切割SAMP程序之部分而形成之對應修整遮罩相關聯之遮罩良率。在一非限制性實例中,第二組修整特徵之修整特徵(例如,201g_1及201g_2)之一或多者可與第一組修整特徵之修整特徵(例如,101e)之一或多者選擇性地對準。可在與第一組修整特徵及第二組修整特徵相關聯之配置資訊中表示此等對準。配置資訊可包含於經修改遮罩資訊201中。 為繪示,第二組修整特徵之修整特徵201g_1及201g_2之一者或兩者可與第一組修整特徵之修整特徵101e選擇性地對準。修整特徵201g_1及201g_2可與修整特徵101e之邊緣(如由箭頭203所指示)對準。修整特徵201g_1、201g_2與修整特徵101e對準可形成修整特徵201g,其具有使能夠更佳形成(例如,「印刷」)於一對應修整遮罩內且對應地改良與對應修整遮罩相關聯之遮罩良率之一形狀及大小。以此方式,第一組修整特徵之一或多個修整特徵與第二組(或其他組)修整特徵之一或多個修整特徵選擇性地對準可使能夠增大與作為線切割SAMP程序之部分而形成之對應修整遮罩相關聯之遮罩良率。在一非限制性實施例中,由經修改遮罩資訊提供之修整特徵之選擇性對準及本文中描述之方法可與利用本文中描述之各種修整特徵之一「選擇性蝕刻」程序相關聯。例如,併有「選擇性蝕刻」程序可使能夠合併跨未選定組(例如,材料組、金屬線組等)之相鄰修整特徵以導致具有改良的對準之較大的及/或較不複雜的修整特徵以改良遮罩良率。在一特定實施例中,修整特徵之選擇性對準可基於比較可能修整遮罩良率對與佈局資料檔案的金屬部分相關聯之寄生耦合電容之一可能減小,如本文中參考圖3進一步描述。 參考圖2B,展示一例示性程序層且將其整體標示為202,其中金屬線之部分使用與根據一項實施例之一方法相關聯之一SAMP程序而產生於層中。程序層202可基於圖2A之經修改遮罩資訊201及其相關聯佈局資料檔案。例如,可利用具有經修改遮罩資訊201 (以及其他資訊)之佈局資料檔案作為SAMP程序(例如,一線切割SAMP方法)之部分以在程序層202內產生金屬線部分(及其等子部分),諸如活性金屬部分及冗餘金屬部分。因此,程序層202之金屬線部分(及其等相關聯特性:尺寸、電參數、電容、層及/或電路資訊)可具有對應資料表示,該等資料表示係佈局資訊及/或圖2A之經修改遮罩資訊201之部分。 程序層202可為一程序技術之一層間介電質(ILD) 212。程序層202可包含可在ILD 212內之金屬線之各個部分(及子部分)。例如,程序層202可包含一或多個活性金屬部分(例如,如由暗的壓縮斜紋圖案所指示),如由(但不限於)活性金屬部分116所例示。程序層202亦可包含一或多個冗餘金屬部分及一或多個冗餘金屬子部分(例如,如由亮的未壓縮斜紋圖案所指示),如由(但不限於)冗餘金屬部分118及冗餘金屬子部分204a至204d、206a至206d及210a至210c所例示。活性金屬部分、冗餘金屬部分及子部分之實體特性、電特性及延伸特性可類似於關於圖1B描述之實體特性、電特性及延伸特性。 活性金屬部分、冗餘金屬部分及冗餘金屬子部分可基於圖2A之經修改遮罩資訊201及其相關聯佈局資料檔案。例如,程序層202上不具有金屬部分之特定區域(例如,如由點線輪廓區域所描繪)可對應於圖2A之經修改遮罩資訊201之修整特徵101a至101e及201a至201g。為繪示,點線輪廓區域214可對應於圖2A之修整特徵101a,且點線輪廓區域216可對應於圖2A之修整特徵201a。圖2A之經修改遮罩資訊201之修整特徵101b至101e及201b至201g可類似地對應於圖2B中描繪之其他點線輪廓區域。應瞭解,圖2B之點線輪廓區域指示未金屬化區域,其等係遮罩資訊201之修整特徵之結果。以此方式,金屬部分及其相關聯線端之圖案化係由佈局資料檔案之資訊(例如,修整特徵、遮罩資訊、佈局資訊等)部分界定。 冗餘金屬子部分204a至204d、206a至206d及210a至210c可為穿孔對應冗餘金屬部分(例如,由第一組修整特徵101a至101e部分界定之圖1B之部分104、106及110)之結果。可藉由一第二組修整特徵(例如,圖2A之修整特徵101a至101e及201a至201g) (其等係一佈局資料檔案之遮罩資訊(例如,圖2A之遮罩資訊201)之部分)而實現穿孔冗餘金屬部分。此等穿孔可使冗餘金屬子部分能夠各自具有小於一對應冗餘金屬部分的一大小之一大小。例如,圖1B之冗餘金屬部分104可具有對應於圖1B之一相關聯大寄生耦合電容104c之一大小。圖2A之修整特徵201a至201c可使能夠穿孔圖1B之冗餘金屬部分104且使能夠在程序層202內形成對應冗餘金屬子部分204a至204d。冗餘金屬子部分204a至204d之各者可具有小於對應冗餘金屬部分104的大小之一大小。 以一類似方式,圖2A之修整特徵201d至201g可使能夠穿孔圖1B之冗餘金屬部分106及110,且使能夠在程序層202內形成對應冗餘金屬子部分206a至206d及210a至210c。冗餘金屬子部分206a至206d之各者可具有小於圖1B之對應冗餘金屬部分106的大小之一大小。另外,冗餘金屬子部分210a至210c之各者可具有小於圖1B之對應冗餘金屬部分110的大小之一大小。 因此,分別與冗餘金屬子部分204b至204d相關聯之寄生耦合電容204bc至204dc可各自具有小於與圖1B之冗餘金屬部分104相關聯之圖1B之大寄生耦合電容104c之一電容(如由活性金屬部分116與冗餘金屬子部分204b至204d之間的粗線小電容器狀結構所描繪)。以一類似方式,與冗餘金屬子部分206a至206d相關聯之寄生耦合電容206ac至206dc及208c1至208c2,以及與冗餘金屬子部分210a至210c相關聯之寄生耦合電容210ac至210cc可各自具有分別小於與圖1B之冗餘金屬部分106及110相關聯之圖1B之對應大寄生耦合電容106c、108c及110c之一電容。以此方式,穿孔一或多個冗餘金屬部分且對應地在程序層202內形成冗餘金屬子部分可減小與冗餘金屬部分相關聯之寄生耦合電容。 冗餘金屬部分之此穿孔及寄生耦合電容之所得減小可顯著減小對IC設計之信號時序的時序、最大頻率範圍及邏輯路徑可達成之總體效能之有害影響。本文中描述之方法可利用對佈局資料檔案及相關聯遮罩資訊(例如,圖2A之經修改遮罩資訊201)之修改來穿孔佈局資料檔案之金屬部分(例如,冗餘金屬部分)及由SAMP及金屬填充程序形成之程序層(例如,程序層202)之對應金屬部分。 在一特定實施例中,程序層202可包含冗餘金屬子部分,其等係基於已與一第一組修整特徵之修整特徵選擇性地對準之一第二組修整特徵之修整特徵。在另一實施例中,程序層202可包含冗餘金屬子部分,其等係基於已與金屬部分之線端選擇性地對準之一第二組修整特徵之修整特徵。例如,冗餘金屬子部分206b、206c、210b及210c可基於已與相鄰活性金屬部分之線端(如由箭頭218所指示)選擇性地對準之修整特徵(例如,圖2A之201g_1及201g_2)。可在可包含於經修改遮罩資訊201中之配置資訊中表示此等對準。在另一實施例中,此等對準可與利用本文中描述之各種修整特徵之一「選擇性蝕刻」程序相關聯。 應瞭解,在本文中呈現圖2B、程序層202及其組件以容許描述經產生程序層202本身且亦容許描述對應於經產生程序層202之資料表示。此等資料表示可為佈局資訊及/或圖2A之遮罩資訊201之部分。 參考圖3,展示修改與一自對準多重圖案化(SAMP)程序相關聯之一佈局資料檔案的金屬部分之一方法之一特定實施例且將其整體標示為300。方法300可包含在302產生與一SAMP程序(例如,一線切割SAMP方法)相關聯之一輸入佈局資料檔案。例如,IC設計資訊(例如,關於示意圖、佈局、放置+佈線(place + route)、功能定義、設計規則、程序規則等之資訊)可用以形成一輸入佈局資料檔案(及/或可為其之一部分)。佈局資料檔案可包含與一程序技術的IC相關聯之一或多個活性金屬部分及其他佈局資訊。在一特定實施例中,可藉由與如本文中描述之方法300相關聯之一系統之一或多個模組來產生輸入佈局資料檔案。 在一特定實施例中,可藉由包含初始遮罩資訊(例如,遮罩最佳化規則、驗證資訊、修整遮罩參數等)及/或將金屬部分延伸部(例如,冗餘金屬延伸部)添加至佈局資料檔案之金屬線部分而以微影方式知曉佈局資料檔案。例如,佈局資料檔案可經修改以包含與一或多個活性金屬部分相關聯之一或多個冗餘金屬延伸部。添加一或多個冗餘金屬延伸部可提供一或多個修整特徵之改良的對準以使能夠降低修整特徵形狀之複雜性。例如,經添加延伸部可導致移除修整特徵形狀內之「凹凸部」,或可導致具有一特定形狀(例如,矩形)或一特定大小(例如,較長或較寬矩形)之更多修整特徵。此等結果可進一步降低修整特徵複雜性且使能夠改良修整遮罩良率。 金屬部分延伸部之添加可對應於一修整遮罩之一或多個修整特徵之邊界。添加金屬部分延伸部可為用於改良與SAMP程序相關聯之修整遮罩良率之一修整特徵最佳化程序之部分。可基於一或多個修整遮罩參數、一或多個修整遮罩最佳化規則或兩者而將延伸部添加至佈局資料檔案。一或多個修整遮罩參數及一或多個修整遮罩最佳化規則可與一修整遮罩相關聯且可為佈局資料檔案之初始遮罩資訊之部分。修整遮罩參數可包含使能夠降低修整特徵複雜性以改良修整遮罩良率之參數。例如,修整遮罩參數可包含但不限於一修整特徵最小大小、一修整特徵最小寬度、兩個修整特徵之間的一間距,或其等之任何組合。在另一實施例中,修整遮罩參數可包含基於微影術模擬(諸如為一程序變動(PV)帶輪廓最佳化程序之部分之模擬)之一參數。在一特定實施例中,修整遮罩參數可包含基於一遮罩複雜性最佳化程序之一參數。例如,作為遮罩複雜性最佳化程序之部分,可執行一或多個子程序或其等組合。此等子程序可包含光學近接校正(OPC)、子解析度輔助特徵(SRAF)產生及其他遮罩產生子程序。可執行對所執行子程序之一評估,且可基於該評估而判定一修整遮罩參數。評估可包含對多邊形計數、頂點計數、總線邊緣(TLE)計數或其等之任何組合之一判定。 添加一或多個冗餘金屬延伸部表示可如何修改輸入佈局資料檔案以適應及知曉與SAMP程序及/或程序技術相關聯之微影約束之一特定實例。在另一實施例中,佈局資料檔案可不知曉某些微影約束。在此一情況中,方法300可包含其他步驟,其中可進一步處理佈局資料檔案以最佳化且驗證佈局資訊、初始遮罩資訊(例如,心軸形狀、子心軸形狀、修整特徵等)或兩者。 方法300亦包含在304接收包含與程序技術的IC相關聯之一或多個活性金屬部分及佈局資訊之佈局資料檔案。例如,作為修改與SMP程序相關聯之金屬部分之部分,可接收包含佈局資訊、設計資訊及初始遮罩資訊之經產生輸入佈局資料檔案。 方法300亦包含在306轉換佈局資料檔案以進一步包含具有與佈局資料檔案的一或多個冗餘金屬部分及一或多個活性金屬部分相關聯之至少一第一組修整特徵之額外遮罩資訊。例如,可以一方式處理具有佈局資訊、設計資訊及初始遮罩資訊之經接收輸入佈局資料檔案以實現亦可包含初始遮罩資訊之額外遮罩資訊。遮罩資訊(例如,初始遮罩資訊及額外遮罩資訊)可包含至少一第一組修整特徵(例如,圖1A或圖2A之修整特徵101a至101e)。第一組修整特徵可與佈局資料檔案之一或多個冗餘金屬部分(例如,圖1B、圖2B或圖4B之冗餘金屬部分,諸如冗餘金屬部分104、106、110及118)相關聯,且亦可與佈局資料檔案之一或多個活性金屬部分(例如,圖1B、圖2B或圖4B之活性金屬部分,諸如活性金屬部分116)相關聯,或與兩者相關聯。 為繪示一特定實施例,轉換經接收輸入佈局資料檔案可包含與SAMP程序相關聯之一或多個分解步驟。一或多個分解步驟可包含將設計「網」及/或連接性資訊(例如,連接性節點)轉換為與SAMP程序之遮罩(例如,心軸遮罩、子心軸遮罩及/或修整遮罩)相關聯之形狀資訊。在一項實施例中,額外遮罩資訊可為佈局資料檔案之轉換之部分(例如,一或多個分解步驟之部分)。在另一實施例中,額外遮罩資訊可在佈局資料檔案之轉換之前出現。 轉換程序可使能夠形成包含佈局資訊、設計資訊、遮罩資訊(例如,初始及額外遮罩資訊)、轉換資訊(例如,分解資訊)、一或多個活性金屬部分、金屬部分延伸部、一或多個冗餘金屬部分及與IC設計相關聯之其他佈局資訊之一佈局資料。可利用方法300之步驟來進一步處理此一佈局資料檔案。 方法300亦包含在308識別佈局資料檔案之一或多個冗餘金屬部分。例如,可處理佈局資料檔案之資料以識別一或多個冗餘金屬部分(例如,圖1B、圖2B或圖4B之冗餘金屬部分,諸如冗餘金屬部分104、106、110及118)。識別一或多個冗餘金屬部分可基於與一或多個冗餘金屬部分相關聯之資訊(例如,冗餘金屬資訊)。此冗餘金屬資訊可包含識別符資訊、層資訊、連接資訊或其等之任何組合。冗餘金屬資訊可源自佈局資料檔案、其他設計資料檔案、程序技術資料檔案或其等之任何組合。在一特定實施例中,識別一或多個冗餘金屬部分可包含:將一或多個邏輯運算應用於識別符資訊、層資訊、連接資訊或其等之任何組合。例如,可對佈局資料檔案之資料執行一或多個布林(Boolean)型運算/命令以促進識別一或多個冗餘金屬部分。可使用一或多個冗餘金屬部分之識別來促進判定待穿孔之冗餘金屬部分。在另一實施例中,識別一或多個冗餘金屬部分可藉由利用放置與佈線資訊以及其他邏輯資訊(例如,暫存器傳送級[RTL]或設計之其他功能定義)而發生。以此方式,可判定「網」連接性且可進一步識別相關聯冗餘金屬部分。 方法300亦包含在310判定待穿孔之一或多個冗餘金屬部分。例如,可處理已識別之一或多個冗餘金屬部分(例如,圖1B、圖2B或圖4B之冗餘金屬部分104、106、110及118)之各者,以判定是否應藉由使用包含於佈局資料檔案之遮罩資訊(例如,圖2A之經修改遮罩資訊201)中的修整特徵(例如,圖2B之第二組修整特徵201a至201g)來穿孔各冗餘金屬部分。在一特定實施例中,判定步驟310可包含識別佈局資料檔案之一或多個冗餘金屬部分,如就步驟308所描述。判定可係基於遮罩資訊之一或多個參數。在一非限制性實例中,判定可係基於一或多個冗餘金屬部分之各者之一大小是否大於與一SAMP程序相關聯之一遮罩參數值。可基於一修整特徵最小寬度(即,一修整遮罩參數)、一修整特徵最小空間或兩者之一組合來判定遮罩參數值。在一特定實施例中,判定可係基於一或多個冗餘金屬部分之各者之一大小是否大於或等於一修整特徵最小寬度之一值加兩個最小修整特徵間距之一值。具有大於遮罩參數值之一大小之該等經識別冗餘金屬部分可經選擇,以經歷穿孔。在一特定實施例中,與一選定冗餘金屬部分相關聯之穿孔數目可係基於選定冗餘金屬部分之大小。例如,基於選定部分之大小,可在不違反一或多個設計規則、程序技術規則(例如,遮罩規則、佈局規則、微影術規則)或兩者之情況下,製成儘可能多的穿孔。 在另一實施例中,判定可係基於比較可能修整遮罩良率對寄生耦合電容之一可能減小。例如,可根據由對一或多個經識別冗餘金屬部分進行之穿孔所提供之減小之耦合電容的量/程度對可能修整遮罩良率的量/程度,對由使用一組提出之修整特徵所致的穿孔進行評估。在所得減小的耦合電容與所得修整遮罩良率之間進行一比較可將成本參數、設計參數及/或設計規範納入考慮,以作為判定待穿孔之經識別冗餘金屬部分及其等穿孔程度的部分。 方法300亦包含在312修改佈局資料檔案之遮罩資訊,以進一步包含用於穿孔一或多個冗餘金屬部分之一第二組修整特徵,其中第一組修整特徵及第二組修整特徵係與SAMP程序之一修整遮罩相關聯。穿孔一或多個冗餘金屬部分可減小與一或多個活性金屬部分及一或多個冗餘金屬部分相關聯的一或多個耦合電容。佈局資料檔案(例如,步驟302至310之佈局資料檔案)可具有遮罩資訊(例如,圖1A之遮罩資訊101),其係由一第二組修整特徵(例如,圖2A之修整特徵201a至201g)修改以形成經修改遮罩資訊(例如,分別為圖2A或圖4A之經修改遮罩資訊201或401)。遮罩資訊之修改可基於判定待穿孔之冗餘金屬部分。遮罩資訊可具有一第一組修整特徵(例如,圖1A或圖2A之修整特徵101a至101e)。第二組修整特徵使能夠穿孔一或多個冗餘金屬部分(諸如圖1A之部分104、106及110),且產生一或多個冗餘金屬子部分(例如,圖2B之冗餘金屬子部分204a至204d、206a至206d及210a至210c)。第一組修整特徵及第二組修整特徵可係與SAMP程序之一修整遮罩相關聯。 所得一或多個冗餘金屬子部分可各自具有小於一或多個冗餘金屬部分之對應冗餘金屬部分之一大小之一大小。所得一或多個冗餘金屬子部分之各者可係與一對應寄生耦合電容(例如,圖2B之電容206ac至206dc、208c1至208c2及210ac至210cc)相關聯,其小於與一或多個冗餘金屬部分相關聯之對應大的寄生耦合電容(例如,圖1B之電容106c、108c及110c)。以此方式,修改佈局資料檔案之遮罩資訊可減小或實質上消除與冗餘金屬部分相關聯之寄生耦合電容及其等對信號時序、信號頻率範圍及設計效能的有害影響。 在一特定實施例中,改變第二組修整特徵之修整特徵之間的間距可提供經修改遮罩資訊(例如,圖2A之遮罩資訊201)之緊密間隔的修整特徵及冗餘金屬部分之對應緊密間隔的穿孔。此等緊密間隔的穿孔可使能夠對應地形成具有小於與一製造程序的一或多個金屬填充步驟相關聯之一最小金屬填充大小之一大小之一或多個冗餘金屬子部分。在此一情況中,冗餘金屬子部分可具有過小而無法進行金屬填充之一大小,且可實質上無相關聯寄生耦合電容。因此,可基於一或多個冗餘金屬子部分之一大小而實質上消除與一或多個冗餘金屬子部分及一或多個活性金屬部分相關聯之一或多個耦合電容。 在一特定實施例中,修改佈局資料檔案之遮罩資訊亦可使能夠選擇性地對準第一組修整特徵之一或多個修整特徵與第二組(或其他組)修整特徵之一或多個修整特徵,此可使能夠增大與作為線切割SAMP程序之部分而形成之對應修整遮罩相關聯之遮罩良率。例如,遮罩資訊可包含與第一組修整特徵及第二組修整特徵相關聯之配置資訊。此配置資訊可使能夠指示第二組修整特徵之一或多個修整特徵與第一組修整特徵之一或多個修整特徵對準。修整特徵當中的此選擇性對準可依類似於關於圖2A及/或圖2B描述之對準之一方式。 在另一實施例中,修改步驟312可進一步包含用與減小一或多個冗餘金屬部分的大小相關聯之一第三組修整特徵(例如,圖4A之修整特徵401a至401c)修改佈局資料檔案之遮罩資訊(例如,圖1A之遮罩資訊101)。在一特定實施例中,第三組修整特徵可具有正交於第一組修整特徵或第二組修整特徵或兩者的定向之一定向。第三組修整特徵可使能夠減少或消除由一第一組修整特徵(例如,圖1A或圖2A之修整特徵101a至101e)及對應第一修整遮罩部分界定之一或多個冗餘金屬部分。 方法300可進一步包含在314基於佈局資料檔案之經修改遮罩資訊而產生一或多個修整遮罩。例如,佈局資料檔案(例如,步驟312之佈局資料檔案)可具有可用以產生與SAMP程序相關聯之一或多個修整遮罩之經修改遮罩資訊(例如,圖2A之經修改遮罩資訊201或圖4A之401)。 在一特定實施例中,可在添加其他處理步驟或不具有本文中描述某些步驟之情況下執行方法300。例如,可在無步驟314之情況下執行方法300。為繪示,方法300之步驟302至312可與步驟314分開執行,使得利用佈局資料檔案之經修改遮罩資訊來產生修整遮罩可在一稍後時間發生,及/或藉由未與方法300直接相關聯之一(若干)模組而發生。雖然方法300之步驟302至314係展示為循序執行,但將明白,此等步驟之兩者或更多者可依一不同順序執行或並行執行。 方法300可解決與一線切割SAMP程序的金屬部分相關聯之遮罩良率及效能限制。例如,方法300可提供實現與使用一線切割SAMP程序形成之金屬部分相關聯之減小的寄生電容,且可提供減小EPE之量值及與修整遮罩之修整特徵相關聯之未對準可能性。方法300之此等供應可使能夠對應地改良IC設計之信號時序及可達成最大頻率,以及對應地改良SAMP程序之修整遮罩之遮罩良率。 參考圖4A,展示與根據一項實施例之一方法相關聯之另一例示性經修改遮罩資訊且將其整體標示為401。經修改遮罩資訊401可包含於具有佈局資訊且與一SAMP程序(例如,一線切割SAMP方法)相關聯之佈局資料檔案中,如關於圖1A及圖1B描述。佈局資料檔案可包含與一程序技術的一IC設計相關聯之佈局資訊。在一特定實施例中,佈局資訊可進一步包含其他遮罩資訊、對應於一或多個活性金屬部分之資訊或兩者之一組合。在另一實施例中,經修改遮罩資訊401可為基於佈局資料檔案之一分離資料檔案之部分。 經修改遮罩資訊401可包含共同表示一第一組修整特徵之一或多個修整特徵。例如,經修改遮罩資訊401可包含圖1A之修整特徵101a至101e,其等係第一組修整特徵(例如,以垂直條紋繪示之多邊形)之部分。經修改遮罩資訊401亦可包含共同表示一第三組修整特徵之一或多個其他修整特徵。例如,經修改遮罩資訊401可包含修整特徵401a至401c,其等係第三組修整特徵(例如,以水平條紋繪示之多邊形)之部分。在一特定實施例中,第三組修整特徵可具有正交於第一組修整特徵的一定向之一定向。任何數目個修整特徵可為第一組修整特徵或第三組修整特徵之部分。第一組修整特徵(例如,修整特徵101a至101e)及第三組修整特徵(例如,修整特徵401a至401c)可具有重疊之區域(如由以一網格圖案繪示之區域所指示)。第一組修整特徵及第三組修整特徵可共同形成經修改遮罩資訊401之一修整圖案。在另一實施例中,第三組修整特徵可與一修整遮罩相關聯,該修整遮罩與相關聯於其他組修整特徵(例如,第一組修整特徵及/或第二組修整特徵)之一或多個其他修整遮罩分離。與第三組修整特徵相關聯之分離修整遮罩可與其他修整遮罩(例如,與第一組修整特徵及/或第二組修整特徵相關聯之該等遮罩)分開經微影最佳化,以實現改良的修整遮罩良率與額外成本之間的一折衷。分離修整遮罩及其他修整遮罩將在一起組成用於相關聯金屬層之整個修整遮罩,但可單獨最佳化各修整遮罩。 第一組修整特徵可與基於經修改遮罩資訊401產生之一第一修整遮罩相關聯。第三組修整特徵可與基於經修改遮罩資訊401產生之一第二修整遮罩相關聯。修整特徵101a至101e及401a至401c之各者之區域可對應於在一金屬填充程序之後缺乏金屬之一層間介電質(ILD)層之區域。例如,修整特徵101a至401e及401a至401c (作為遮罩資訊401之部分)可用以形成具有實質上類似於修整特徵101a至101e及401a至401c之形狀之對應第一修整遮罩及第二修整遮罩。對應第一修整遮罩及第二修整遮罩(作為一線切割SAMP程序及/或製作程序之部分)可用以判定應在與SAMP相關聯之一金屬填充程序期間用金屬填充之金屬圖案。在一特定實施例中,第一組修整特徵及第二組修整特徵(舉例而言,諸如圖2A之第二組修整特徵)可與基於經修改遮罩資訊401產生之第一修整遮罩相關聯。在此情況中,第三組修整特徵可具有正交於第一組修整特徵及第二組修整特徵兩者的定向之一定向。 作為遮罩資訊401之部分,第一組修整特徵101a至101e可部分界定金屬部分(例如,活性金屬及冗餘金屬)及其等在金屬填充/CMP之後形成於一ILD內之相關聯線端。所得第一修整遮罩可使能夠在一程序層(例如,ILD層)內形成活性金屬部分及冗餘金屬部分。作為遮罩資訊401之部分,第三組修整特徵401a至401c可藉由減少或消除由第一組修整特徵及對應第一修整遮罩部分界定之一或多個冗餘金屬部分而進一步部分界定金屬部分及其等相關聯線端。所得第二修整遮罩可使能夠形成活性金屬部分且可減少或消除在程序層(例如,ILD層)內形成冗餘金屬部分。第一修整遮罩及第二修整遮罩可各自與作為經修改遮罩資訊401的部分之一色彩表示相關聯。色彩表示可指示遮罩識別碼、修整特徵定向(例如,正交、垂直等)或兩者。 在一特定實施例中,第一修整遮罩可包含第一組修整特徵101a至101e且亦可包含一第二組修整特徵(例如,一或多個其他修整特徵,諸如圖2A之修整特徵201a至201g)。第二組修整特徵亦可為經修改遮罩資訊401之一部分,且可使能夠以類似於關於圖2A及圖2B描述的方式之一方式穿孔佈局資料檔案之一或多個冗餘金屬部分。可以類似於關於圖2A及圖2B描述的方式之一方式使用第二組修整特徵作為經修改遮罩資訊401的第一修整遮罩之部分而達成寄生耦合電容之對應減小或消除、修整特徵之對準及配置,以及遮罩良率之改良。在另一實施例中,其他組修整特徵可為使能夠形成第一修整遮罩或第二修整遮罩之經修改遮罩資訊401之一部分。 參考圖4B,展示另一例示性程序層且將其整體標示為402,其中金屬線之部分使用與根據一項實施例之一方法相關聯之一SAMP程序而產生於層中。程序層402可基於圖4A之經修改遮罩資訊401及其相關聯佈局資料檔案。例如,可利用具有經修改遮罩資訊401 (以及其他資訊)之佈局資料檔案作為SAMP程序(例如,一線切割SAMP方法)之部分以在程序層402內產生金屬線部分(及其等子部分),諸如活性金屬部分及冗餘金屬部分。因此,程序層402之金屬線部分(及其等相關聯特性:尺寸、電參數、電容、層及/或電路資訊)可具有對應資料表示,該等資料表示係佈局資訊及/或圖4A之經修改遮罩資訊401之部分。 程序層402可為一程序技術的一層間介電質(ILD) 412。程序層402可包含可在ILD 412內之金屬線之各個部分(及子部分)。例如,程序層402可包含一或多個活性金屬部分(例如,如由暗的壓縮斜紋圖案所指示),如由活性金屬部分116所例示。程序層402亦可包含一或多個冗餘金屬部分(例如,如由亮的未壓縮斜紋圖案所指示),如由冗餘金屬部分120所例示。在一特定實施例中,程序層402可進一步包含一或多個冗餘金屬子部分(未展示)。活性金屬部分、冗餘金屬部分及冗餘金屬子部分之實體特性、電特性及延伸特性可類似於關於圖1B描述之實體特性、電特性及延伸特性。 活性金屬部分、冗餘金屬部分及冗餘金屬子部分可基於圖4A之經修改遮罩資訊401及其相關聯佈局資料檔案。例如,程序層402上不具有金屬部分之特定區域可對應於圖4A之經修改遮罩資訊401之修整特徵101a至101e或修整特徵401a至401c。為繪示,點線輪廓區域可對應於圖4A之修整特徵101a至101e,且虛線輪廓區域(例如,虛線區域414、416及418)可對應於圖4A之修整特徵401a至401c。應瞭解,圖4B之點線輪廓區域及虛線輪廓區域指示未金屬化區域,其等係遮罩資訊401之修整特徵之結果。以此方式,金屬部分及其相關聯線端之圖案化係由佈局資料檔案之資訊(例如,修整特徵、遮罩資訊、佈局資訊等)部分界定。 圖4A之第一組修整特徵101a至101e可使能夠形成程序層402之金屬部分,其等類似於圖1B之程序層102之金屬部分(例如,活性金屬及冗餘金屬)。與圖1B之程序層102相比,圖4A之第三組修整特徵401a至401c可使能夠減少或消除形成於程序層402內之冗餘金屬部分。例如,具有第一組修整特徵之一第一修整遮罩可使能夠形成活性金屬部分及冗餘金屬部分,而具有正交於第一組修整特徵之第三組修整特徵之一第二修整遮罩可使能夠減少或消除由第一組修整特徵部分界定之冗餘金屬部分。為繪示,與圖1B之程序層102相比,在由虛線區域414、416及418描畫輪廓之區域中之冗餘金屬部分(未展示,但類似於圖1B之冗餘金屬部分104、106及110)已因圖4A之經修改遮罩資訊401之第三組修整特徵而消除。 可使用第三組修整特徵作為經修改遮罩資訊401之第二修整遮罩之部分而達成寄生耦合電容之對應減小或消除。以此方式,可減小及/或實質上消除對IC設計之信號時序、最大頻率範圍及可達成總體效能之有害電容影響。對經修改遮罩資訊401之其他修改可使能夠以類似於關於圖2A及圖2B描述的方式之一方式對準/配置修整特徵且對應地改良遮罩良率。應瞭解,在本文中呈現圖4B、程序層402及其組件以容許描述經產生程序層402本身且亦容許描述對應於經產生程序層402之資料表示。此等資料表示可為佈局資訊及/或圖4A之遮罩資訊401之部分。 參考圖5,展示示意性地繪示根據本文中描述之方法及技術之一系統之一方塊圖且將其整體標示為500。系統500可包含一或多個模組/組件以使能夠修改遮罩資訊及對應佈局資料檔案,以至少使能夠穿孔與一SAMP程序(例如,一線切割SAMP方法)相關聯之冗餘金屬部分。系統500可執行圖3之方法300以及與本文中描述之方法及SAMP程序相關聯之操作或技術。系統500可包含一模組,諸如一初始佈局產生器處理器502,其可使能夠形成包含活性金屬部分的表示之一輸入佈局資料。 系統500亦可包含其他模組/組件,諸如一佈局接收器504、一佈局轉換器506、一冗餘金屬識別器508、一穿孔判定器510、一佈局修改器512及一遮罩產生器514。在一特定實施例中,系統500可在缺乏一或多個模組之情況下操作及/或使模組依不同於本文中所描述之一順序操作。例如,系統500可在無遮罩產生器514之情況下操作,且在此一情況中,可將具有經修改遮罩資訊之一佈局資料檔案提供至與一分離遮罩工具相關聯之一分離遮罩產生器。系統500之模組/組件可呈硬體模組、軟體模組或兩者之一組合之形式。系統500及其模組/組件可(個別地或組合地)為用於修改與一SAMP程序相關聯之金屬部分(例如,冗餘金屬)之一獨立設備之部分。在另一實施例中,系統500及其模組/組件可(個別地或組合地)與IC設計的一設計程序之一或多個電子設計自動化(EDA)工具相關聯。 初始佈局產生器502可使能夠形成包含活性金屬部分的表示、初始遮罩資訊、設計資訊及其他佈局資訊之一輸入佈局資料。例如,初始佈局產生器502可執行圖3之方法300的步驟302。在一特定實施例中,初始佈局產生器502可為與系統500分離之一模組/組件,使得可將一輸入佈局資料檔案單獨提供至系統500 (例如,提供至佈局接收器504)。 佈局接收器506可自初始佈局產生器502接收經產生佈局資料檔案。例如,佈局接收器504可執行圖3之方法300的步驟304。在另一實施例中,佈局接收器504可自與系統500分離之另一模組/組件接收經產生佈局資料檔案。經接收佈局資料檔案可包含佈局資訊、設計資訊、初始遮罩資訊及其他程序資訊。可作為修改與SAMP程序相關聯之金屬部分之部分而接收佈局資料檔案。 佈局轉換器506可轉換自初始佈局產生器502接收之經產生佈局資料檔案以包含具有與佈局資料檔案的一或多個冗餘金屬部分及一或多個活性金屬部分相關聯之至少一第一組修整特徵(例如,圖1A或圖2A之修整特徵101a至101e)之遮罩資訊。例如,佈局轉換器506可執行圖3之方法300的步驟306。在一特定實施例中,由佈局轉換器506執行之轉換可包含與SAMP程序相關聯之一或多個分解步驟。由佈局轉換器506執行之轉換可修改佈局資料檔案以供進一步處理,如關於圖3之方法300描述。 冗餘金屬識別器508可處理由佈局轉換器506轉換之經產生佈局資料檔案以識別一或多個冗餘金屬部分(舉例而言,諸如圖1B、圖2B或圖4B之冗餘金屬部分104、106、110及118)。例如,冗餘金屬識別器508可執行圖3之方法300的步驟308。在一特定實施例中,冗餘金屬識別器508可在與方法300相關聯之一轉換步驟(例如,圖3之步驟306)之後執行方法300之步驟308。一或多個冗餘金屬部分之識別可用作判定待穿孔之冗餘金屬部分之部分。冗餘金屬識別器508可對佈局資料檔案之資料執行一或多個布林型運算/命令以促進識別一或多個冗餘金屬部分。藉由冗餘金屬識別器508之識別可基於與冗餘金屬部分相關聯之資訊,如關於圖3之方法300描述。 穿孔判定器510可利用由佈局接收器504、佈局轉換器506及冗餘金屬識別器508處理之佈局資料檔案來判定待穿孔之一或多個冗餘金屬部分(例如,圖1B、圖2B或圖4B之冗餘金屬部分104、106、110及118)。例如,穿孔判定器510可執行圖3之方法300的步驟310。在另一實施例中,判定器510可以類似於冗餘金屬識別器508之一方式識別經產生佈局資料檔案之一或多個冗餘金屬部分。在另一實施例中,由穿孔判定器510提供之判定可基於遮罩資訊之一或多個參數,或可基於比較可能修整遮罩良率對寄生耦合電容之一可能減小,如關於圖3之方法300描述。 佈局修改器512可修改遮罩資訊(例如,圖1A之遮罩資訊101)以產生佈局資料檔案之經修改遮罩資訊(例如,分別為圖2A及圖4A之遮罩資訊201或401)。由佈局修改器512進行之修改可基於由穿孔判定器510進行之(若干)判定。例如,佈局修改器512可執行圖3之方法300的步驟312。由佈局修改器512進行之修改可包含但不限於添加一第二組修整特徵(例如,圖2A之修整特徵201a至201g)以使能夠穿孔一或多個冗餘金屬部分(諸如圖1A之部分104、106及110),而導致形成冗餘金屬子部分(例如,圖2B之冗餘金屬子部分204a至204d、206a至206d及210a至210c),如關於圖3之方法300以及圖2A及圖2B描述。 由佈局修改器512進行之修改可進一步包含:修改遮罩資訊以使能夠選擇性地對準一第一組修整特徵之一或多個修整特徵與第二組(或其他組)修整特徵之一或多個修整特徵。在另一實施例中,佈局修改器512可進一步用與減小一或多個冗餘金屬部分的大小相關聯之一第三組修整特徵(例如,圖4A之修整特徵401a至401c)來修改佈局資料檔案之遮罩資訊(例如,圖1A之遮罩資訊101)。由佈局修改器512進行之修改可減小或實質上消除與冗餘金屬部分相關聯之寄生耦合電容,及/或可使能夠增大與作為線切割SAMP程序之部分而形成之一對應修整遮罩相關聯之遮罩良率。此等修改可改良與相關聯於線切割SAMP程序之一IC的金屬部分相關聯之信號時序、信號頻率及設計效能。 遮罩產生器514可利用包含經修改遮罩資訊(例如,分別為圖2A及圖4A之遮罩資訊201或401)之佈局資料檔案來產生與線切割SAMP程序相關聯之一或多個修整遮罩。例如,遮罩產生器514可執行圖3之方法300的步驟314。在一特定實施例中,遮罩產生器514可相關聯於與系統500分離之一遮罩產生工具及/或模組/組件。 系統500可提供減小及/或實質上消除與用一線切割SAMP程序形成之金屬線相關聯之寄生耦合電容。此外,系統500可提供減小與修整遮罩的修整特徵相關聯之微影變異性、EPE及未對準可能性,以使能夠改良SAMP程序之修整遮罩的遮罩良率。藉由系統500之此等供應可解決與一線切割SAMP程序之IC金屬部分相關聯之遮罩良率及效能限制(舉例而言,諸如信號時序及信號之可達成最大頻率)。 參考圖6,展示繪示在一項實施例中涉及以使用與使用先前描述之方法及技術(例如,圖3之方法300)之一SAMP程序相關聯之一佈局資料檔案的經修改遮罩資訊來製造一實體積體電路之步驟之一流程圖,且將其整體標示為600。特定言之,可提供含有代表性金屬部分(例如,活性金屬部分)及佈局資訊且待使用上文描述的方法及技術修改之與一SAMP程序(例如,一線切割SAMP方法)相關聯之一佈局資料檔案602。佈局資料檔案可接收與一IC設計相關聯之資訊。例如,與一IC設計相關聯之功能定義(例如,呈暫存器傳送級[RTL]之形式)及/或放置及佈線資訊可包含於與一SAMP程序相關聯之佈局資料檔案602中。佈局資料檔案602可與一或多個電子設計自動化(EDA)工具(例如,示意圖、佈局及/或放置及佈線工具)相關聯,其中可經由軟體模組、硬體模組或兩者之一組合來處理佈局資料檔案。 例如,與一SAMP程序相關聯之佈局資料檔案602可經處理用於修改以產生包含具有經修改遮罩資訊之經修改佈局資料604之佈局資料檔案。可基於佈局資料檔案602而產生表示佈局資料檔案602的資訊(例如,經修改佈局資訊、經修改遮罩資訊等)之一圖形資料系統(GDS)檔案606。GDS係用於表示程序技術之各種層之各者中的一IC佈局之一熟知檔案格式。 在步驟608,製造設施(亦稱為晶圓廠)使用GDS檔案以例如藉由依GDS檔案所界定之圖案將各種層沈積於一半導體基板上而製造積體電路。此導致在步驟610,輸出具有經修改金屬部分(例如,經穿孔冗餘金屬部分)及對應減小的寄生耦合電容之一實體積體電路。 參考圖7,展示示意性地繪示一通用電腦之一方塊圖且將其整體標示為700,該通用電腦具有可用以實施上文描述的技術之類型。通用電腦700包含一中央處理單元702、一隨機存取記憶體704、一唯讀記憶體706、一網路介面卡708、一硬碟機710、一顯示驅動器712及監測器714,以及具有一鍵盤718及滑鼠720之一使用者輸入/輸出電路716,其等皆經由一共同匯流排722連接。在操作時,中央處理單元702將執行可儲存於隨機存取記憶體704、唯讀記憶體706及硬碟機710中或經由網路介面卡708動態下載之電腦程式指令。可經由顯示驅動器712及監測器714將所執行處理之結果顯示給一使用者。可經由使用者輸入/輸出電路716自鍵盤718或滑鼠720接收用於控制通用電腦700的操作之使用者輸入。將明白,可以多種不同電腦語言寫入電腦程式。電腦程式可儲存於且分佈於一記錄媒體上或動態下載至通用電腦700。 當在一適當電腦程式之控制下操作時,通用電腦700可執行上文描述之方法及技術(例如,圖3之方法300),且可被視為形成用於執行上文描述的方法及技術之一特定設備。例如,特定設備可包含圖5之系統500或圖5之系統500之一或多個組件/功能區塊。作為另一實例,可藉由受控於儲存在一非暫時性儲存媒體上的一電腦程式產品之通用電腦700來執行上文描述之方法及技術(例如,圖3之方法300)。通用電腦700之架構可顯著變化,且圖7僅為一個實例。 儘管本文中已參考隨附圖式詳細描述本發明之闡釋性實施例,然應瞭解,本發明不限於該等精確實施例,且熟習此項技術者可在不脫離如由隨附申請專利範圍定義之本發明的範疇之情況下在其中實現各種改變、添加及修改。例如,可在不脫離本發明之範疇之情況下進行附屬請求項之特徵與獨立請求項之特徵之各種組合。
101‧‧‧遮罩資訊101a至101e‧‧‧修整特徵102‧‧‧程序層104‧‧‧冗餘金屬部分104c‧‧‧寄生耦合電容106‧‧‧冗餘金屬部分106c‧‧‧寄生耦合電容108c‧‧‧寄生耦合電容110‧‧‧冗餘金屬部分110c‧‧‧寄生耦合電容112‧‧‧層間介電質(ILD)114‧‧‧點線輪廓區域116‧‧‧活性金屬部分118‧‧‧冗餘金屬部分120‧‧‧冗餘金屬部分122‧‧‧冗餘金屬延伸部201‧‧‧經修改遮罩資訊201a至201g‧‧‧修整特徵201g_1‧‧‧修整特徵201g_2‧‧‧修整特徵202‧‧‧程序層203‧‧‧箭頭204a至204d‧‧‧冗餘金屬子部分204bc至204dc‧‧‧寄生耦合電容206a至206d‧‧‧冗餘金屬子部分206ac至206dc‧‧‧寄生耦合電容208c1至208c2‧‧‧寄生耦合電容210a至210c‧‧‧冗餘金屬子部分210ac至210cc‧‧‧寄生耦合電容212‧‧‧層間介電質(ILD)214‧‧‧點線輪廓區域216‧‧‧點線輪廓區域218‧‧‧箭頭300‧‧‧方法302‧‧‧步驟304‧‧‧步驟306‧‧‧步驟308‧‧‧步驟310‧‧‧判定步驟312‧‧‧修改步驟314‧‧‧步驟401‧‧‧經修改遮罩資訊401a至401c‧‧‧修整特徵402‧‧‧程序層412‧‧‧層間介電質(ILD)414‧‧‧虛線區域416‧‧‧虛線區域418‧‧‧虛線區域500‧‧‧系統502‧‧‧初始佈局產生器處理器/初始佈局產生器504‧‧‧佈局接收器506‧‧‧佈局轉換器508‧‧‧冗餘金屬識別器510‧‧‧穿孔判定器512‧‧‧佈局修改器514‧‧‧遮罩產生器600‧‧‧流程圖602‧‧‧與自對準多重圖案化(SAMP)程序相關聯之佈局資料檔案604‧‧‧具有經修改遮罩資訊之經修改佈局資料606‧‧‧圖形資料系統(GDS)檔案608‧‧‧步驟610‧‧‧步驟700‧‧‧通用電腦702‧‧‧中央處理單元704‧‧‧隨機存取記憶體706‧‧‧唯讀記憶體708‧‧‧網路介面卡710‧‧‧硬碟機712‧‧‧顯示驅動器714‧‧‧監測器716‧‧‧使用者輸入/輸出電路718‧‧‧鍵盤720‧‧‧滑鼠722‧‧‧共同匯流排
將參考如隨附圖式中所繪示之(若干)本技術之實施例而藉由實例進一步描述(若干)本技術。然而,應瞭解,隨附圖式僅繪示本文中描述之各種實施方案,且並不意謂限制本文中描述之各種技術、方法或系統之範疇。 圖1A繪示與根據一項實施例之一方法相關聯之例示性修整遮罩資訊; 圖1B係繪示一例示性程序層之一圖,其中金屬線之部分使用與根據一項實施例之一方法相關聯之一SAMP程序而產生於層中; 圖2A繪示與根據一項實施例之一方法相關聯之例示性經修改遮罩資訊; 圖2B係繪示另一例示性程序層之一圖,其中金屬線之部分使用與根據一項實施例之一方法相關聯之一SAMP程序而產生於層中; 圖3係繪示修改與一SAMP程序相關聯之一佈局資料檔案的金屬部分之一方法之一特定實施例之一流程圖; 圖4A繪示與根據一項實施例之一方法相關聯之另一例示性經修改遮罩資訊; 圖4B係繪示另一例示性程序層之一圖,其中金屬線之部分使用與根據一項實施例之一方法相關聯之一SAMP程序而產生於層中; 圖5係示意性地繪示根據一項實施例之一系統之一方塊圖; 圖6示意性地繪示在一項實施例中如何使用與本文中描述之技術相關聯之經修改遮罩資訊而製造一積體電路;及 圖7示意性地繪示一通用電腦,其具有可用以實施本文中描述之本技術之類型。
500‧‧‧系統
502‧‧‧初始佈局產生器處理器/初始佈局產生器
504‧‧‧佈局接收器
506‧‧‧佈局轉換器
508‧‧‧冗餘金屬識別器
510‧‧‧穿孔判定器
512‧‧‧佈局修改器
514‧‧‧遮罩產生器
Claims (20)
- 一種用於修改與一自對準多重圖案化(SAMP)程序相關聯之一佈局資料檔案之金屬部分之方法,該方法包括:接收包含與一程序技術之一積體電路(IC)相關聯之一或多個活性金屬部分及佈局資訊之該佈局資料檔案;轉換該佈局資料檔案,以進一步包含具有與該佈局資料檔案之一或多個冗餘金屬部分及該一或多個活性金屬部分相關聯之至少一第一組修整特徵的遮罩資訊;判定待穿孔之該一或多個冗餘金屬部分;及修改該遮罩資訊,以進一步包含用於穿孔該一或多個冗餘金屬部分之一第二組修整特徵,其中該第一組修整特徵及該第二組修整特徵係與該SAMP程序之一修整遮罩相關聯。
- 如請求項1之方法,其中穿孔該一或多個冗餘金屬部分減小與該一或多個活性金屬部分及該一或多個冗餘金屬部分相關聯的一或多個耦合電容。
- 如請求項1之方法,其中穿孔該一或多個冗餘金屬部分產生一或多個冗餘金屬子部分。
- 如請求項3之方法,其中該一或多個冗餘金屬子部分之各者具有小於該一或多個冗餘金屬部分之一對應冗餘金屬部分之一大小之一大小。
- 如請求項3之方法,其中該一或多個冗餘金屬子部分之各者係與一耦合電容相關聯,該耦合電容小於與該一或多個冗餘金屬部分之一對應冗餘金屬部分相關聯之一耦合電容。
- 如請求項3之方法,其中該一或多個冗餘金屬子部分具有小於與該程序技術之一製造程序之一金屬填充步驟相關聯之一最小填充大小之一大小。
- 如請求項3之方法,其中基於該一或多個冗餘金屬子部分之一大小而實質上消除與該一或多個活性金屬部分相關聯之一或多個耦合電容。
- 如請求項1之方法,其中該判定係基於該一或多個冗餘金屬部分之各者之一大小是否大於與該SAMP程序相關聯之一遮罩參數值。
- 如請求項1之方法,進一步包括基於包含識別符資訊、層資訊、連接資訊或其等之任何組合之冗餘金屬資訊來識別該一或多個冗餘金屬部分。
- 如請求項9之方法,其中識別該一或多個冗餘金屬部分包含:將一或多個邏輯運算應用於該識別符資訊、該層資訊、該連接資訊或其等之任何組合。
- 如請求項1之方法,其中該遮罩資訊包含與該第一組修整特徵及該第 二組修整特徵相關聯之配置資訊。
- 如請求項11之方法,其中該配置資訊指示該第二組修整特徵之一或多個修整特徵與該第一組修整特徵之一或多個修整特徵對準。
- 如請求項12之方法,其中該第一組修整特徵與該第二組修整特徵之該對準使能夠增大與該修整遮罩相關聯的遮罩良率。
- 如請求項1之方法,進一步包括用與減小該一或多個冗餘金屬部分之一大小相關聯之一第三組修整特徵來修改該遮罩資訊,其中該第三組修整特徵具有正交於該第一組修整特徵及該第二組修整特徵之一定向。
- 如請求項1之方法,進一步包括修改該佈局資料檔案以包含與該一或多個活性金屬部分相關聯之一或多個冗餘金屬延伸部。
- 如請求項15之方法,其中基於一或多個修整遮罩參數、一或多個修整遮罩最佳化規則或兩者而包含該一或多個冗餘金屬延伸部。
- 如請求項16之方法,其中該一或多個修整遮罩參數包含一修整特徵最小大小、一修整特徵最小寬度、兩個修整特徵之間之一間距,或其等之任何組合。
- 如請求項1之方法,其中藉由一非暫時性儲存媒體上之一電腦程式產 品來實施該方法。
- 一種用於修改與一自對準多重圖案化(SAMP)程序相關聯之一佈局資料檔案之金屬部分之系統,該系統包括:構件,用於接收包含與一程序技術之一積體電路(IC)相關聯之一或多個活性金屬部分及佈局資訊之該佈局資料檔案;構件,用於轉換該佈局資料檔案以進一步包含具有與該佈局資料檔案之一或多個冗餘金屬部分及該一或多個活性金屬部分相關聯之至少一第一組修整特徵的遮罩資訊;構件,用於判定待穿孔之該一或多個冗餘金屬部分;及構件,用於修改該遮罩資訊以進一步包含用於穿孔該一或多個冗餘金屬部分之一第二組修整特徵,其中該第一組修整特徵及該第二組修整特徵係與該SAMP程序之一修整遮罩相關聯。
- 一種製造一積體電路之方法,其包括:修改與一自對準多重圖案化(SAMP)程序相關聯之金屬部分,其包含:接收包含與一程序技術之一積體電路(IC)相關聯之一或多個活性金屬部分及佈局資訊之該佈局資料檔案;轉換該佈局資料檔案,以進一步包含具有與該佈局資料檔案之一或多個冗餘金屬部分及該一或多個活性金屬部分相關聯之至少一第一組修整特徵的遮罩資訊;判定待穿孔之該一或多個冗餘金屬部分;及 藉由修改該遮罩資訊產生經修改遮罩資訊,以進一步包含用於穿孔該一或多個冗餘金屬部分之一第二組修整特徵,其中該第一組修整特徵及該第二組修整特徵係與該SAMP程序之一修整遮罩相關聯;產生併有與該等經修改金屬部分相關聯之經修改遮罩資訊之一佈局資料檔案;及自該佈局資料檔案製造該積體電路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/210,109 | 2016-07-14 | ||
| US15/210,109 US10002222B2 (en) | 2016-07-14 | 2016-07-14 | System and method for perforating redundant metal in self-aligned multiple patterning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201812625A TW201812625A (zh) | 2018-04-01 |
| TWI774681B true TWI774681B (zh) | 2022-08-21 |
Family
ID=60941086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106121704A TWI774681B (zh) | 2016-07-14 | 2017-06-29 | 在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10002222B2 (zh) |
| KR (1) | KR102356163B1 (zh) |
| TW (1) | TWI774681B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10923425B2 (en) * | 2017-01-20 | 2021-02-16 | Arm Limited | Power distribution |
| US10803227B2 (en) * | 2017-08-29 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with line-end extensions |
| CN109558610B (zh) * | 2017-09-26 | 2021-01-29 | 京东方科技集团股份有限公司 | 膜层刻蚀区域等效力学参数的计算方法和设备 |
| KR102788878B1 (ko) * | 2019-09-04 | 2025-04-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US11475200B2 (en) * | 2020-06-04 | 2022-10-18 | Arm Limited | Circuit layout techniques |
| US12080640B2 (en) | 2021-09-15 | 2024-09-03 | International Business Machines Corporation | Self-aligned via to metal line for interconnect |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050089770A1 (en) * | 2003-10-24 | 2005-04-28 | Yong Liu | Printing irregularly-spaced contact holes using phase shift masks |
| US20140259658A1 (en) * | 2013-03-15 | 2014-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of cutting conductive patterns |
| US20140291858A1 (en) * | 2013-03-29 | 2014-10-02 | Stmicroelectronics (Rousset) Sas | Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto |
| TWI485863B (zh) * | 2006-09-06 | 2015-05-21 | 美國伊利諾大學理事會 | 半導互連及奈米薄膜中用於可延伸電子元件之控制彎曲結構 |
| TW201544897A (zh) * | 2014-05-23 | 2015-12-01 | Globalfoundries Us Inc | 遮罩感知佈線及所產生的設備 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6532581B1 (en) * | 1998-07-03 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Method for designing layout of semiconductor device, storage medium having stored thereon program for executing the layout designing method, and semiconductor device |
| JP3621354B2 (ja) * | 2001-04-04 | 2005-02-16 | Necエレクトロニクス株式会社 | 半導体集積回路の配線方法及び構造 |
| JP4164056B2 (ja) * | 2004-09-15 | 2008-10-08 | 松下電器産業株式会社 | 半導体装置の設計方法及び半導体装置 |
| JP2007311500A (ja) * | 2006-05-17 | 2007-11-29 | Nec Electronics Corp | 半導体装置の設計方法及びこれを実行するプログラム |
| KR100887010B1 (ko) * | 2007-05-25 | 2009-03-04 | 주식회사 동부하이텍 | 금속 포토 공정 시 포토 정렬키 형성 방법 |
| US8715909B2 (en) * | 2007-10-05 | 2014-05-06 | Infineon Technologies Ag | Lithography systems and methods of manufacturing using thereof |
| US8312394B2 (en) * | 2010-11-29 | 2012-11-13 | Synopsys, Inc. | Method and apparatus for determining mask layouts for a spacer-is-dielectric self-aligned double-patterning process |
| WO2014029603A1 (en) * | 2012-08-20 | 2014-02-27 | Asml Netherlands B.V. | Method of preparing a pattern, method of forming a mask set, device manufacturing method and computer program |
| US8826193B1 (en) * | 2013-02-27 | 2014-09-02 | Synopsys, Inc. | Detection and removal of self-aligned double patterning artifacts |
| US9747404B2 (en) * | 2015-07-23 | 2017-08-29 | United Microelectronics Corp. | Method for optimizing an integrated circuit layout design |
| US9735029B1 (en) * | 2016-09-22 | 2017-08-15 | International Business Machines Corporation | Metal fill optimization for self-aligned double patterning |
-
2016
- 2016-07-14 US US15/210,109 patent/US10002222B2/en active Active
-
2017
- 2017-06-29 TW TW106121704A patent/TWI774681B/zh active
- 2017-07-14 KR KR1020170089384A patent/KR102356163B1/ko active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050089770A1 (en) * | 2003-10-24 | 2005-04-28 | Yong Liu | Printing irregularly-spaced contact holes using phase shift masks |
| TWI485863B (zh) * | 2006-09-06 | 2015-05-21 | 美國伊利諾大學理事會 | 半導互連及奈米薄膜中用於可延伸電子元件之控制彎曲結構 |
| US20140259658A1 (en) * | 2013-03-15 | 2014-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of cutting conductive patterns |
| US20140291858A1 (en) * | 2013-03-29 | 2014-10-02 | Stmicroelectronics (Rousset) Sas | Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto |
| TW201544897A (zh) * | 2014-05-23 | 2015-12-01 | Globalfoundries Us Inc | 遮罩感知佈線及所產生的設備 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180018420A1 (en) | 2018-01-18 |
| KR20180008328A (ko) | 2018-01-24 |
| TW201812625A (zh) | 2018-04-01 |
| US10002222B2 (en) | 2018-06-19 |
| KR102356163B1 (ko) | 2022-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI774681B (zh) | 在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法 | |
| US8751976B2 (en) | Pattern recognition for integrated circuit design | |
| US9165106B2 (en) | Layout design for electron-beam high volume manufacturing | |
| US10303840B2 (en) | Integrated circuit manufacture using direct write lithography | |
| US11171089B2 (en) | Line space, routing and patterning methodology | |
| US7475383B2 (en) | Method of fabricating photo mask | |
| US11138361B2 (en) | Integrated circuit and system of manufacturing the same | |
| US20220336325A1 (en) | Semiconductor device having self-aligned interconnect structure and method of making | |
| US20110185323A1 (en) | Stacked Integracted Circuit Verification | |
| KR20170073513A (ko) | 회로 구성요소를 규정하는 표준 셀의 레이아웃을 수정하기 위한 컴퓨터 구현 시스템 및 방법 | |
| CN103311236A (zh) | 用于减少拐角圆化的具有光学邻近度校正的切分拆分 | |
| CN114781301A (zh) | 模拟集成电路布局的产生系统与方法 | |
| US20130086536A1 (en) | Method of generating standard cell library for dpl process and methods of producing a dpl mask and circuit pattern using the same | |
| US20200104447A1 (en) | Routing-resource-improving method of generating layout diagram and system for same | |
| CN114781313A (zh) | 制造模拟集成电路的方法及系统、产生布局的方法 | |
| CN111199967A (zh) | 半导体装置 | |
| US20130198703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
| US8997026B1 (en) | System and method for self alignment of pad mask | |
| US11908538B2 (en) | Cell structures and power routing for integrated circuits | |
| KR101687458B1 (ko) | 최적화된 패턴 밀도 균일성을 위한 패턴 밀도-이상치-처리에 의한 집적 회로의 제조 방법 | |
| CN103048873A (zh) | 孔的光学临近效应修正方法 | |
| JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
| JPWO2009025015A1 (ja) | フォトマスクの形成方法および半導体装置の製造方法 | |
| US12334179B2 (en) | Cell structures and power routing for integrated circuits | |
| TWI871472B (zh) | 最佳化佈局單元及其佈局方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |