TWI774491B

TWI774491B - 電壓調節裝置

Info

Publication number: TWI774491B
Application number: TW110127784A
Authority: TW
Inventors: 黃漢翔
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2021-07-28
Filing date: 2021-07-28
Publication date: 2022-08-11
Also published as: US20230035977A1; US11835979B2; TW202305535A

Abstract

電壓調節裝置包含第一阻抗、參考電流產生電路、電流鏡電路、第二阻抗及負回授電路。參考電流產生電路用以依據其第一電位差、參考電壓及第一阻抗之第一阻抗值，產生參考電流。電流鏡電路用以依據參考電流輸出與參考電流之間具有第一比例的輸出電流。第二阻抗用以依據其第二阻抗值、第一節點的電壓及輸出電流，產生輸出電壓。負回授電路用以依據第一節點之電壓產生回授電壓，並依據回授電壓調節輸出電壓。其中第二阻抗值與第一阻抗值之間具有與第一比例互為反比的第二比例，第一節點之電壓實值相同於第一電位差，俾使輸出電壓符合參考電壓。

Description

電壓調節裝置

本發明是有關於一種電壓產生技術，尤其是一種電壓調節裝置。

一般使輸出電壓不受負載影響的電壓調節器（voltage regulator）包含運算放大器（Operational Amplifier，OPA），其利用運算放大器鎖定電壓，而使輸出電壓不隨負載變化而改變。然而，運算放大器是由多種不同功能的子電路組成的複雜電路，因此運算放大器會佔電壓調節器或晶片之較大的面積。其次，運算放大器為複雜電路，相對於簡單電路而言，運算放大器需進行較多的元件變異性補償，致使運算放大器在進行電壓調節時所運作的頻寬會遭到限制（例如無法運行在較高速的頻寬中）。

另外，電壓隨耦器（voltage follower）是另一種用以產生電壓的電路，其結構較簡單，然而，電壓隨耦器所產生的電壓會受溫度的影響而改變，其次，由於電壓隨耦器為開迴路（open loop），因而電壓也會隨著負載變化而改變。

鑒於上述，本案提供一種電壓調節裝置。依據一些實施例，電壓調節裝置能在不需做多餘的元件變異性補償之情形下，使其輸出電壓不受負載及溫度的影響。依據一些實施例，電壓調節裝置可以降低其於所設置的裝置或晶片佔有的面積。

依據一些實施例，電壓調節裝置包含一第一阻抗、一參考電流產生電路、一電流鏡電路、一第二阻抗以及一負回授電路。第一阻抗具有一第一阻抗值。參考電流產生電路耦接第一阻抗及一參考電壓。參考電流產生電路具有一第一電位差。參考電流產生電路用以依據參考電壓、第一電位差及第一阻抗值，產生一參考電流。電流鏡電路耦接參考電流產生電路及一第一節點。電流鏡電路用以依據參考電流輸出一輸出電流至第一節點。輸出電流與參考電流之間具有一第一比例。第二阻抗耦接於第一節點及一第二節點之間。第二阻抗具有一第二阻抗值。第二阻抗用以依據第一節點的一電壓、輸出電流及第二阻抗值而在第二節點產生一輸出電壓。第二阻抗值與第一阻抗值之間具有一第二比例。第二比例與第一比例互為反比。負回授電路耦接第一節點及第二節點。負回授電路用以依據第一節點之電壓產生一回授電壓，並依據回授電壓調節輸出電壓。第一節點之電壓實值相同於第一電位差，俾使輸出電壓符合參考電壓。

綜上所述，依據一些實施例，電壓調節裝置具有簡單的結構，致使不需做多餘的元件變異性補償，而使所運作的頻寬不受限制（例如可運作於高速的頻寬中）。依據一些實施例，藉由第一比例（輸出電流與參考電流之間的比例）與第二比例（第二阻抗值與第一阻抗值之間的比例）互為反比，致使輸出電壓不受溫度的影響。依據一些實施例，藉由負回授電路對輸出電壓的調節，而使輸出電壓不受負載的影響。

關於本文中所使用之「第一」及「第二」等術語，其係用以區別所指之元件，而非用以排序或限定所指元件之差異性，且亦非用以限制本發明之範圍。並且，所使用之「耦接」等術語，其係指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸；舉例來說，若文中描述第一裝置耦接於第二裝置，則代表第一裝置可直接電性連接於第二裝置，或者透過其他裝置或連接手段間接地電性連接至第二裝置。

參照圖1，圖1係為本案一些實施例之電壓調節裝置10之方塊示意圖。電壓調節裝置10包含一第一阻抗R1、一參考電流產生電路11、一電流鏡電路13、一第二阻抗R2以及一負回授電路15。參考電流產生電路11耦接第一阻抗R1及一參考電壓V _ref。電流鏡電路13耦接參考電流產生電路11及一第一節點N1。第二阻抗R2耦接於第一節點N1及一第二節點N2之間。負回授電路15耦接第一節點N1及第二節點N2。在一些實施例中，第一阻抗R1、電流鏡電路13及負回授電路15還耦接接地端GND。

參考電壓V _ref可以是由一帶隙參考電壓（band gap reference voltage）產生電路（圖未示）產生的無溫度係數帶隙參考電壓。也就是說，參考電壓V _ref可以是與溫度係數無關或是不隨溫度變化而改變的電壓。

第一阻抗R1具有第一阻抗值。第一阻抗R1可以是由電阻、電容及電感等被動元件形成。第一阻抗R1耦接於接地端GND與參考電流產生電路11之間。在一些實施例中，如圖1所示，第一阻抗R1是電阻，而第一阻抗值為電阻值。雖圖1僅以一個電阻符號表示第一阻抗R1，但本發明不限於此，可以依據實際設計需求而包含多個串聯及/或並聯的電阻。另外，此電阻可以用金屬氧化物半導體電晶體來實現，也可以透過離子佈植行程的井區實現。

參考電流產生電路11具有一第一電位差V _gs1。參考電流產生電路11用以依據參考電壓V _ref、第一電位差V _gs1及第一阻抗值，產生一參考電流I _m1。在一些實施例中，如式1所示，參考電流I _m1為參考電流產生電路11將參考電壓V _ref減去第一電位差V _gs1之後除以第一阻抗值而得。

………………………………（式1）

其中，

為第一阻抗值。

電流鏡電路13用以依據參考電流I _m1輸出一輸出電流I _m2至第一節點N1（容後說明），其中輸出電流I _m2與參考電流I _m1之間具有一第一比例（如式2所示）。

………………………………（式2）

其中，

為第一比例。

第二阻抗R2具有一第二阻抗值。第二阻抗R2可以是由電阻、電容及電感等被動元件形成。在一些實施例中，如圖1所示，第二阻抗R2是電阻，而第二阻抗值為電阻值。雖圖1僅以一個電阻符號表示第二阻抗R2，但本發明不限於此，可以依據實際設計需求而包含多個串聯及/或並聯的電阻。另外，此電阻可以用金屬氧化物半導體電晶體來實現，也可以透過離子佈植行程的井區實現。第二阻抗R2用以依據第一節點N1的一電壓V ₁、輸出電流I _m2及第二阻抗值而在第二節點N2產生一輸出電壓V _out。其中，如式3及式4所示，第二阻抗值與第一阻抗值之間具有一第二比例，第二比例與第一比例互為反比。

………………………………（式3）

……………………………………（式4）

其中，

為第一阻抗值，

為第二阻抗值，

為第一比例，

為第二比例。

在一些實施例中，第二比例是依據第一阻抗R1及第二阻抗R2之溫度係數來決定。例如，以第一阻抗R1及第二阻抗R2皆為電阻為來說明，第一阻抗R1的材質與第二阻抗R2的材質不同，因而其二者之間具有不同的電阻溫度係數，致使在相同的溫度下，第一阻抗值與第二阻抗值不同。若第一阻抗R1的材質與第二阻抗R2的材質相同，然而電阻溫度係數依據材質的性質而呈現正溫度係數或是負溫度係數（例如若為導體材質時，呈現正溫度係數，若為半導體或是絕緣體材質時，呈現負溫度係數），因此若第一阻抗R1與第二阻抗R2分別處於不同溫度下時，則第一阻抗值與第二阻抗值不同。也就是說，由於第一阻抗R1及第二阻抗R2會隨著溫度變化而改變，因而第二比例會隨著溫度變化而改變。在一些實施例中，第二比例與第二阻抗值呈正比，且第二比例與第一阻抗值呈反比，但本發明並不限於此，第二比例可以與第一阻抗值呈正比，且第二比例與第二阻抗值呈反比。

在一些實施例中，如式5所示，輸出電壓V _out為第二阻抗R2將輸出電流I _m2乘以第二阻抗值之後加上第一節點N1的電壓V ₁而得。

………………………（式5）

將式1~式5統整可得式6，可見輸出電壓V _out與第一阻抗值及第二阻抗值的大小無關，也就是說，輸出電壓V _out即不會隨著溫度變化而改變。

……………………（式6）

負回授電路15用以依據第一節點N1之電壓V ₁產生一回授電壓V _fb，並依據回授電壓V _fb調節輸出電壓V _out。例如，在負載下降時，輸出電壓V _out上升，此時負回授電路15依據第一節點N1之電壓V ₁及回授電壓V _fb，降低輸出電壓V _out，以將輸出電壓V _out穩定在一電壓準位；在負載上升時，輸出電壓V _out下降，此時負回授電路15依據第一節點N1之電壓V ₁及回授電壓V _fb，升高輸出電壓V _out，以將輸出電壓V _out穩定在該電壓準位。也就是說，透過負回授電路15而使輸出電壓V _out不會隨著負載變化而改變。

前述第一節點N1之電壓V ₁實值相同於第一電位差V _gs1，俾使輸出電壓V _out符合參考電壓V _ref。具體來說，由於第一節點N1之電壓V ₁可能會隨著溫度變化而改變，因此藉由第一節點N1之電壓V ₁實值相同於第一電位差V _gs1，而使輸出電壓V _out符合參考電壓V _ref且與溫度無關。舉例來說，第一節點N1之電壓V ₁為負回授電路15的第六電晶體M6的第二電位差V _gs2（例如第六電晶體M6為金氧半（Metal Oxide Semiconductor，MOS）電晶體，而第二電位差V _gs2為閘極與源極之間的電位差），由於第六電晶體M6具有負溫度係數，因而第二電位差V _gs2會受溫度的影響而改變（即溫度變大時，第二電位差V _gs2變小；溫度變小時，第二電位差V _gs2變大），藉由第一節點N1之電壓V ₁（亦即第二電位差V _gs2）實值相同於第一電位差V _gs1，則可使輸出電壓V _out與溫度無關。

如圖1所示，在一些實施例中，電流鏡電路13及負回授電路15更耦接一工作電壓端HV，以供電流鏡電路13及負回授電路15的運作，且工作電壓端HV的電壓大於輸出電壓V _out。具體來說，由於輸出電壓V _out符合參考電壓V _ref，而相較於工作電壓端HV的電壓，參考電壓V _ref之值相對較小。因此透過將工作電壓端HV的電壓提供給電壓調節裝置10，而使電壓調節裝置10降低來自工作電壓端HV的電壓而輸出相對較小的輸出電壓V _out。

如圖1所示，在一些實施例中，電流鏡電路13包含一第一電流鏡子電路131A及一第二電流鏡子電路131B。雖然圖1繪示二個電流鏡子電路131A、131B，但本發明不限於此，電流鏡電路13可以包含一個或是二個以上之電流鏡子電路。第一電流鏡子電路131A耦接參考電流產生電路11，第二電流鏡子電路131B耦接第一電流鏡子電路131A及第一節點N1。第一電流鏡子電路131A用以依據參考電流I _m1輸出一鏡射電流I _m3。其中，如式7所示，鏡射電流I _m3與參考電流I _m1之間具有一第三比例。例如，第三比例與參考電流I _m1呈正比，且第三比例與鏡射電流I _m3呈反比，但本發明並不限於此，第三比例可以與參考電流I _m1呈正比，且第三比例與鏡射電流I _m3呈反比。第三比例可以是固定的（constant）或是可設定的（configurable），例如第一電流鏡子電路131A為可調式電流鏡，因而可調整第三比例的大小。第二電流鏡子電路131B用以依據鏡射電流I _m3輸出輸出電流I _m2至第一節點N1。其中，如式8所示，輸出電流I _m2與鏡射電流I _m3之間具有一第四比例。例如，第四比例與鏡射電流I _m3呈正比，且第四比例與輸出電流I _m2呈反比，但本發明並不限於此，第四比例可以與鏡射電流I _m3呈正比，且第四比例與輸出電流I _m2呈反比。第四比例可以是固定的或是可設定的，例如第二電流鏡子電路131B為可調式電流鏡，因而可調整第四比例的大小。第三比例及第四比例形成第一比例。例如，如式9所示，第三比例乘以第四比例之後的倒數為第一比例，換言之，第一比例、第三比例及第四比例互為反比。

…………………………………（式7）

…………………………………（式8）

………………………………（式9）

其中，k ₃為第三比例，k ₄為第四比例，k ₁為第一比例。

如圖1所示，在一些實施例中，第一電流鏡子電路131A包含一第一電晶體M1及一第二電晶體M2。第二電流鏡子電路131B包含一第三電晶體M3及一第四電晶體M4。第一電晶體M1及第二電晶體M2可以為P型MOS電晶體或是P型雙載子（bipolar）電晶體。第三電晶體M3及第四電晶體M4可以為N型MOS電晶體或是N型雙載子電晶體。於此以第一電晶體M1及第二電晶體M2為P型MOS電晶體，第三電晶體M3及第四電晶體M4為N型MOS電晶體進行說明。

第一電晶體M1耦接於工作電壓端HV與參考電流產生電路11之間（具體而言，第一電晶體M1的源極耦接工作電壓端HV，而第一電晶體M1的汲極耦接參考電流產生電路11），參考電流I _m1流過第一電晶體M1。第二電晶體M2耦接於工作電壓端HV與第二電流鏡子電路131B之間（具體而言，第二電晶體M2的源極耦接工作電壓端HV，而第二電晶體M2的汲極耦接第二電流鏡子電路131B）。第一電晶體M1的閘極、第二電晶體M2的閘極及第一電晶體M1的汲極耦接在一起。第一電流鏡子電路131A依據流經第一電晶體M1的參考電流I _m1，而於第二電晶體M2的汲極產生鏡射電流I _m3，也就是說，鏡射電流I _m3流過第二電晶體M2。在一些實施例中，如式10所示，第三比例是依據第一電晶體M1及第二電晶體M2的尺寸比例來決定（例如，第一電晶體M1的汲極至閘極的電位差與第二電晶體M2的汲極至閘極的電位差相等或相近，因而可以忽略第一電晶體M1及第二電晶體M2對於參考電流I _m1及鏡射電流I _m3所產生的通道長度調變效應（channel length modulation））。

…………………………………（式10）

其中，

為第一電晶體M1的尺寸比例，其內的W為第一電晶體M1的閘極寬度，L為第一電晶體M1的閘極長度，

為第二電晶體M2的尺寸比例，其內的W為第二電晶體M2的閘極寬度，L為第二電晶體M2的閘極長度，k ₃為第三比例。

在一些實施例中，第一電晶體M1為複數個且互相並聯及/或第二電晶體M2為複數個且互相並聯。第三比例是依據第一電晶體M1的數量及第二電晶體M2的數量來決定。舉例來說，第一電晶體M1之並聯的數量及第二電晶體M2之並聯的數量會影響通道長度調變參數，進而影響鏡射電流I _m3之值的大小。

第三電晶體M3耦接於接地端GND與第一電流鏡子電路131A之間（具體而言，第三電晶體M3的源極耦接接地端GND，而第三電晶體M3的汲極耦接第一電流鏡子電路131A），鏡射電流I _m3流過第三電晶體M3。第四電晶體M4耦接於接地端GND與第一節點N1之間（具體而言，第四電晶體M4的源極耦接接地端GND，而第四電晶體M4的汲極耦接第一節點N1）。第三電晶體M3的閘極、第四電晶體M4的閘極及第三電晶體M3的汲極耦接在一起。第二電流鏡子電路131B依據流經第三電晶體M3的鏡射電流I _m3，而於第四電晶體M4的汲極產生輸出電流I _m2，也就是說，輸出電流I _m2流過第四電晶體M4。在一些實施例中，如式11所示，第四比例是依據第三電晶體M3及第四電晶體M4的尺寸比例來決定（例如，第三電晶體M3的汲極至閘極的電位差與第四電晶體M4的汲極至閘極的電位差相等或相近，因而可以忽略第三電晶體M3及第四電晶體M4對於鏡射電流I _m3及輸出電流I _m2所產生的通道長度調變效應）。

…………………………………（式11）

其中，

為第三電晶體M3的尺寸比例，其內的W為第三電晶體M3的閘極寬度，L為第三電晶體M3的閘極長度，

為第四電晶體M4的尺寸比例，其內的W為第四電晶體M4的閘極寬度，L為第四電晶體M4的閘極長度，k ₄為第四比例。

在一些實施例中，第三電晶體M3為複數個且互相並聯及/或第四電晶體M4為複數個且互相並聯。第四比例是依據第三電晶體M3的數量及第四電晶體M4的數量來決定。舉例來說，第三電晶體M3之並聯的數量及第四電晶體M4之並聯的數量會影響通道長度調變參數，進而影響輸出電流I _m2之值的大小。

值得注意的是，第一電流鏡子電路131A亦能夠以N型MOS電晶體或是N型雙載子電晶體來實現，而第二電流鏡子電路131B亦能夠以P型MOS電晶體或是P型雙載子電晶體來實現，且在上述情形下依據本發明之揭露可推導出如何適當地調整電流鏡電路13（或是第一電流鏡子電路131A及第二電流鏡子電路131B）的架構。

如圖1所示，在一些實施例中，參考電流產生電路11包含一第五電晶體M5。第五電晶體M5包含一第一控制端M5_g以及一第一端M5_s。第五電晶體M5耦接於第一阻抗R1與電流鏡電路13之間（具體而言，耦接於第一阻抗R1與第一電流鏡子電路131A之間）。第一控制端M5_g耦接參考電壓V _ref，第一端M5_s耦接第一阻抗R1。第一控制端M5_g與第一端M5_s之間具有第一電位差V _gs1。第五電晶體M5依據參考電壓V _ref、第一電位差V _gs1及第一阻抗值產生參考電流I _m1。例如，第五電晶體M5以式1的方式產生出參考電流I _m1。

以第五電晶體M5為N型MOS電晶體來說明，第一控制端M5_g為第五電晶體M5的閘極，第一端M5_s為第五電晶體M5的源極，而第五電晶體M5的汲極耦接電流鏡電路13（具體而言，如圖1所示，以第一電晶體M1為P型MOS電晶體為例，第五電晶體M5的汲極耦接第一電晶體M1的汲極），且由於第五電晶體M5的汲極至源極的電位差接近於零，因此第五電晶體M5於其汲極及源極產生同一（實質相同地）參考電流I _m1。第一電位差V _gs1為第五電晶體M5的閘源電壓（亦即閘極至源極的電位差）。由於N型MOS電晶體具有負溫度係數，因而閘源電壓（即第一電位差V _gs1）會受溫度的影響而變化，例如溫度變大時，第一電位差V _gs1變小，溫度變小時，第一電位差V _gs1變大。

在一些實施例中，第五電晶體M5為N型MOS電晶體或是N型雙載子電晶體，但本發明並不限於此，第五電晶體M5可以為P型MOS電晶體或是P型雙載子電晶體，且在上述情形下依據本發明之揭露可推導出如何適當地調整參考電流產生電路11的架構。

如圖1所示，在一些實施例中，負回授電路15包含一回授電路151以及一電壓隨耦電路153。回授電路151耦接第一節點N1。電壓隨耦電路153耦接第二節點N2及回授電路151。回授電路151用以依據第一節點N1之電壓V ₁產生回授電壓V _fb。其中在負載下降時，輸出電壓V _out上升，第一節點N1之電壓V ₁上升，而回授電壓V _fb下降；在負載上升時，輸出電壓V _out下降，第一節點N1之電壓V ₁下降，而回授電壓V _fb上升。電壓隨耦電路153用以在回授電壓V _fb上升時，升高輸出電壓V _out，並在回授電壓V _fb下降時，降低輸出電壓V _out。

在一些實施例中，回授電路151包含第六電晶體M6。第六電晶體M6包含一第二控制端M6_g以及一第二端M6_s。第六電晶體M6耦接於接地端GND、第一節點N1及電壓隨耦電路153之間。第二控制端M6_g耦接第一節點N1，第二端M6_s耦接接地端GND。第二控制端M6_g與第二端M6_s之間具有形成第一節點N1之電壓V ₁的一第二電位差V _gs2。換言之，第二控制端M6_g與第二端M6_s之間的電位差（即第二電位差V _gs2）即為第一節點N1之電壓V ₁。第六電晶體M6用以依據第一節點N1之電壓V ₁產生回授電壓V _fb。在一些實施例中，第六電晶體M6更包含一回授端M6_d。回授端M6_d耦接一電流源A1及電壓隨耦電路153。其中，電流源A1之有別於耦接回授端M6_d及電壓隨耦電路153的一端是耦接於工作電壓端HV，換言之，電流源A1耦接於工作電壓端HV、電壓隨耦電路153及回授端M6_d之間。

以第六電晶體M6為N型MOS電晶體來說明，第二控制端M6_g為第六電晶體M6的閘極，第二端M6_s為第六電晶體M6的源極，回授端M6_d為第六電晶體M6的汲極。第六電晶體M6依據第一節點N1之電壓V ₁及電流源A1的電流而於回授端M6_d產生回授電壓V _fb。具體來說，由於回授端M6_d耦接電流源A1，因而回授端M6_d具有定電流，因此在負載下降時，輸出電壓V _out上升，而第一節點N1之電壓V1上升（如式5所示），此時第六電晶體M6會降低於回授端M6_d所產生的回授電壓V _fb；在負載上升時，輸出電壓V _out下降，而第一節點N1之電壓V1下降（如式5所示），此時第六電晶體M6會升高於回授端M6_d所產生的回授電壓V _fb。其中，第二電位差V _gs2為第六電晶體M6的閘源電壓（亦即閘極至源極的電位差）。由於第二電位差V _gs2會受溫度的影響，進而使第一節點N1之電壓V1及輸出電壓V _out受溫度的影響。因此，為了避免輸出電壓V _out受溫度影響，藉由將第五電晶體M5調整或選用為與第六電晶體M6相同的規格，以使第一控制端M5_g與第一端M5_s之間的第一電位差V _gs1實質相同於第二電位差V _gs2，進而使輸出電壓V _out與溫度無關。例如參照式6，由於第一節點N1之電壓V1為第二電位差V _gs2，而第二電位差V _gs2實質相同於第一電位差V _gs1，因而輸出電壓V _out符合（例如等於）參考電壓V _ref，因此輸出電壓V _out與溫度無關。

在一些實施例中，第六電晶體M6為N型MOS電晶體或是N型雙載子電晶體，但本發明並不限於此，第六電晶體M6可以為P型MOS電晶體或是P型雙載子電晶體，且在上述情形下依據本發明之揭露可推導出如何適當地調整回授電路151的架構。

在一些實施例中，電壓隨耦電路153為一源極隨耦電路，其包含一第七電晶體M7。第七電晶體M7為N型MOS電晶體。在一些實施例中，電壓隨耦電路153為一射極隨耦電路，此時第七電晶體M7為N型雙載子電晶體。以電壓隨耦電路153為源極隨耦電路，且第七電晶體M7為N型MOS電晶體來說明。第七電晶體M7包含一第三控制端M7_g以及一第三端M7_s。第七電晶體M7耦接於工作電壓端HV與第二節點N2之間（具體而言，第七電晶體M7的汲極耦接工作電壓端HV，第三端M7_s耦接第二節點N2）。第三控制端M7_g耦接回授電路151（具體而言，第三控制端M7_g耦接電流源A1及第六電晶體M6的回授端M6_d）。第三控制端M7_g為第七電晶體M7的閘極，第三端M7_s為第七電晶體M7的源極。由於源極隨耦電路的輸入電壓（來自第三控制端M7_g的電壓，即回授電壓V _fb）與源極隨耦電路的輸出電壓V _out（來自第三端M7_s的電壓，亦為第二節點N2之電壓）之間的比值近似於一（換言之，源極隨耦電路對於將輸入電壓放大為輸出電壓V _out的放大倍率為一或是近似於一），且兩者互為同相位。因此，在回授電壓V _fb上升時（即此時負載為上升的），第七電晶體M7透過其放大倍率而經由第三端M7_s升高輸出電壓V _out（例如，將輸出電壓V _out升高至或是接近至回授電壓V _fb），以在負載上升時將輸出電壓V _out穩定在一電壓準位；在回授電壓V _fb下降時（即此時負載為下降的），第七電晶體M7透過其放大倍率而經由第三端M7_s降低輸出電壓V _out（例如，將輸出電壓V _out降低至或是接近至回授電壓V _fb），以在負載下降時將輸出電壓V _out穩定在該電壓準位。藉此，輸出電壓V _out不會受負載的影響。

在一些實施例中，當電壓隨耦電路153為源極隨耦電路時，第七電晶體M7可以為P型MOS電晶體，且在上述情形下依據本發明之揭露可推導出如何適當地調整電壓隨耦電路153的架構。在一些實施例中，當電壓隨耦電路153為射極隨耦電路，第七電晶體M7可以為P型雙載子電晶體，且在上述情形下依據本發明之揭露可推導出如何適當地調整電壓隨耦電路153的架構。

由上述可知，電壓調節裝置10能夠以簡單的電路架構在集成電路中產生與溫度及負載無關的輸出電壓V _out。電壓調節裝置10的運作無需搭配額外的輸出接腳與外部元件，因而具有節省電路面積的優點，且由於不需做額外的元件變異性補償，致使運作的頻寬不受限制。

10:電壓調節裝置 11:參考電流產生電路 M5:第五電晶體 M5_g:第一控制端 M5_s:第一端 V _ref:參考電壓 V _gs1:第一電位差 R1:第一阻抗 I _m1:參考電流 13:電流鏡電路 131A:第一電流鏡子電路 M1:第一電晶體 M2:第二電晶體 I _m3:鏡射電流 131B:第二電流鏡子電路 M3:第三電晶體 M4:第四電晶體 I _m2:輸出電流 15:負回授電路 151:回授電路 M6:第六電晶體 M6_g:第二控制端 M6_s:第二端 M6_d:回授端 V _gs2:第二電位差 V _fb:回授電壓 A1:電流源 153:電壓隨耦電路 M7:第七電晶體 M7_g:第三控制端 M7_s:第三端 R2:第二阻抗 V _out:輸出電壓 N1:第一節點 V ₁:電壓 N2:第二節點 HV:工作電壓端 GND:接地端

[圖1]係為本案一些實施例之電壓調節裝置之方塊示意圖。

10:電壓調節裝置

11:參考電流產生電路

M5:第五電晶體

M5_g:第一控制端

M5_s:第一端

V_ref:參考電壓

V_gs1:第一電位差

R1:第一阻抗

I_m1:參考電流

13:電流鏡電路

131A:第一電流鏡子電路

M1:第一電晶體

M2:第二電晶體

I_m3:鏡射電流

131B:第二電流鏡子電路

M3:第三電晶體

M4:第四電晶體

I_m2:輸出電流

15:負回授電路

151:回授電路

M6:第六電晶體

M6_g:第二控制端

M6_s:第二端

M6_d:回授端

V_gs2:第二電位差

V_fb:回授電壓

A1:電流源

153:電壓隨耦電路

M7:第七電晶體

M7_g:第三控制端

M7_s:第三端

R2:第二阻抗

V_out:輸出電壓

N1:第一節點

V₁:電壓

N2:第二節點

HV:工作電壓端

GND:接地端

Claims

一種電壓調節裝置，包含：一第一阻抗，具有一第一阻抗值；一參考電流產生電路，耦接該第一阻抗及一參考電壓，該參考電流產生電路具有一第一電位差，該參考電流產生電路用以依據該參考電壓、該第一電位差及該第一阻抗值，產生一參考電流；一電流鏡電路，耦接該參考電流產生電路及一第一節點，該電流鏡電路用以依據該參考電流輸出一輸出電流至該第一節點，其中該輸出電流與該參考電流之間具有一第一比例；一第二阻抗，耦接於該第一節點及一第二節點之間，該第二阻抗具有一第二阻抗值，該第二阻抗用以依據該第一節點的一電壓、該輸出電流及該第二阻抗值而在該第二節點產生一輸出電壓，其中該第二阻抗值與該第一阻抗值之間具有一第二比例，該第二比例與該第一比例互為反比；以及一負回授電路，耦接該第一節點及該第二節點，該負回授電路用以依據該第一節點之該電壓產生一回授電壓，並依據該回授電壓調節該輸出電壓，其中該第一節點之該電壓實值相同於該第一電位差，俾使該輸出電壓符合該參考電壓。
如請求項1所述之電壓調節裝置，其中該電流鏡電路包含：一第一電流鏡子電路，耦接該參考電流產生電路，用以依據該參考電流輸出一鏡射電流，其中該鏡射電流與該參考電流之間具有一第三比例；以及一第二電流鏡子電路，耦接該第一電流鏡子電路及該第一節點，用以依據該鏡射電流輸出該輸出電流至該第一節點，其中該輸出電流與該鏡射電流之間具有一第四比例，該第三比例及該第四比例形成該第一比例。
如請求項2所述之電壓調節裝置，其中，該第一電流鏡子電路包含一第一電晶體及一第二電晶體，其中，該參考電流流過該第一電晶體，該鏡射電流流過該第二電晶體，其中，該第一電晶體為複數個且互相並聯或該第二電晶體為複數個且互相並聯，該第三比例是依據該第一電晶體的數量及該第二電晶體的數量來決定。
如請求項2所述之電壓調節裝置，其中，該第二電流鏡子電路包含一第三電晶體及一第四電晶體，其中，該鏡射電流流過該第三電晶體，該輸出電流流過該第四電晶體，其中，該第三電晶體為複數個且互相並聯或該第四電晶體為複數個且互相並聯，該第四比例是依據該第三電晶體的數量及該第四電晶體的數量來決定。
如請求項1所述之電壓調節裝置，其中該參考電流為該參考電壓減去該第一電位差之後除以該第一阻抗值而得。
如請求項1所述之電壓調節裝置，其中該輸出電壓為該輸出電流乘以該第二阻抗值之後加上該第一節點的該電壓而得。
如請求項1所述之電壓調節裝置，其中該電流鏡電路及該負回授電路更耦接一工作電壓端，以供該電流鏡電路及該負回授電路的運作，且該工作電壓端的電壓大於該輸出電壓。
如請求項1所述之電壓調節裝置，其中該負回授電路包含：一回授電路，耦接該第一節點，用以依據該第一節點之該電壓產生該回授電壓，其中在該輸出電壓上升時，該第一節點之該電壓上升且該回授電壓下降，在該輸出電壓下降時，該第一節點之該電壓下降且該回授電壓上升；以及一電壓隨耦電路，耦接該第二節點及該回授電路，用以在該回授電壓上升時，升高該輸出電壓，並在該回授電壓下降時，降低該輸出電壓。
如請求項8所述之電壓調節裝置，其中該回授電路包含：一第六電晶體，包含：一第二控制端，耦接該第一節點；一第二端，其中該第二控制端與該第二端之間具有形成該第一節點之該電壓的一第二電位差；以及一回授端，耦接一電流源及該電壓隨耦電路，其中該第六電晶體依據該第一節點之該電壓及該電流源的電流而於該回授端產生該回授電壓。
如請求項8所述之電壓調節裝置，其中該回授電路包含：一第六電晶體，包含：一第二控制端，耦接該第一節點；以及一第二端，其中該第二控制端與該第二端之間具有形成該第一節點之該電壓的一第二電位差，該第六電晶體用以依據該第一節點之該電壓產生該回授電壓；其中，該參考電流產生電路包含與該第六電晶體相同之一第五電晶體，該第五電晶體包含一第一控制端及一第一端，該第一控制端與該第一端之間具有與該第二電位差實質相同之該第一電位差。