[go: up one dir, main page]

TWI773605B - 製造溝槽型ｍｏｓｆｅｔ的方法 - Google Patents

製造溝槽型ｍｏｓｆｅｔ的方法 Download PDF

Info

Publication number
TWI773605B
TWI773605B TW110145322A TW110145322A TWI773605B TW I773605 B TWI773605 B TW I773605B TW 110145322 A TW110145322 A TW 110145322A TW 110145322 A TW110145322 A TW 110145322A TW I773605 B TWI773605 B TW I773605B
Authority
TW
Taiwan
Prior art keywords
conductor
trench
forming
opening
insulating layer
Prior art date
Application number
TW110145322A
Other languages
English (en)
Other versions
TW202215549A (zh
Inventor
吳兵
王加坤
Original Assignee
大陸商杭州芯邁半導體技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商杭州芯邁半導體技術有限公司 filed Critical 大陸商杭州芯邁半導體技術有限公司
Publication of TW202215549A publication Critical patent/TW202215549A/zh
Application granted granted Critical
Publication of TWI773605B publication Critical patent/TWI773605B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10W10/051—
    • H10W10/50—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

公開了一種溝槽型金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)以及一種製造溝槽型MOSFET方法。所述方法包括：在半導體基底中形成從上表面延伸至其內部的溝槽；在所述溝槽中形成第一絕緣層和遮罩導體，所述第一絕緣層覆蓋所述溝槽的側壁和底部，且將所述遮罩導體和所述半導體基底隔開；在所述溝槽內形成位於所述遮罩導體兩側的開口，所述開口與所述遮罩導體之間通過所述第一絕緣層隔開，所述開口從所述半導體基底的上表面延伸至所述溝槽內部；在所述開口中形成閘介質層和閘極導體，所述閘介質層至少覆蓋所述開口的側壁，以及形成體區、源區以及汲極電極。本發明的方法簡化了現有技術中形成溝槽MOSFET的工藝步驟，並減小了工藝誤差。

Description

製造溝槽型MOSFET的方法
本發明涉及半導體技術，更具體地，涉及一種溝槽型MOSFET以及一種製造溝槽型MOSFET的方法。
金屬氧化物半導體場效應電晶體(MOSFET)作為功率半導體器件已經得到了廣泛的應用，例如在功率變換器中作為開關。
在過去，半導體工業使用各種不同的器件結構和方法來形成MOSFET，其中，遮罩閘極溝槽MOSFET相對於傳統的MOSFET的優勢在於，具有幫助降低電晶體的閘到漏電容的遮罩導體，減小了閘極-汲極電容，並提高了電晶體的截止電壓。而閘極電極和遮罩電極之間通過介電層而彼此絕緣，該介電層還稱作極間電介質或智慧電子裝置(Intelligent Electronic Device,IED)。IED必須具有足夠的品質和厚度來支持可能存在於遮罩電極和閘極電極之前的電勢差。此外，遮罩電極和IED層之間的介面處和IED層中的介面陷阱電荷和介電陷阱電荷與用於形成IED層的方法主要相關。
現有技術中，確保足夠強度和足夠可靠的高品質IED以提供需要的電學特性，在形成閘極電極和遮罩電極之間的IED層的工藝都很繁瑣，操作複雜，工藝誤差大，並且生產成本高。因此，需要提出一種簡化形成遮罩閘極溝槽MOSFET工藝的方法，且在減小工藝誤差的情況下，還能確保遮罩閘極溝槽MOSFET的性能。
有鑑於此，本發明的目的在於提供一種溝槽型MOSFET以及一種製造溝槽MOSFET的方法，簡化現有技術中形成溝槽MOSFET的工藝步驟，減小工藝誤差，降低生產成本。
根據本發明的第一方面，提供一種製造溝槽型MOSFET的方法，包括：在半導體基底中形成從上表面延伸至其內部的溝槽；在所述溝槽中形成第一絕緣層和遮罩導體，所述第一絕緣層覆蓋所述溝槽的側壁和底部，且將所述遮罩導體和所述半導體基底隔開；在所述溝槽內形成位於所述遮罩導體兩側的開口，所述開口與所述遮罩導體之間通過所述第一絕緣層隔開，所述開口從所述半導體基底的上表面延伸至所述溝槽內部；在所述開口中形成閘介質層和閘極導體，所述閘介質層至少覆蓋所述開口的側壁，且將所述閘極導體和所述半導體基底隔開，以及形成體區、源區以及汲極電極。
優選地，其中，在所述溝槽內形成位於所述遮罩導體兩側的開口的步驟包括：在所述半導體基底，所述第一絕緣層和所述遮罩導體的上表面形成掩膜，採用所述掩膜定義所述開口的區域；刻蝕被所述掩膜裸露的第一絕緣層，以形成從所述第一絕緣層的上表面延伸至其內部的所述開口，以及去除所述掩膜。
優選地，其中，所述掩膜選擇為光刻膠。
優選地，其中，通過控制所述掩膜定義的所述開口的區域，使得所述閘極導體和所述遮罩導體之間的第一絕緣層具有足夠的厚度以支撐所述閘極導體和所述遮罩導體的電勢差。
優選地，其中，在所述溝槽中形成第一絕緣層和遮罩導體的步驟包括：形成填充所述溝槽和位於所述半導體基底的上表面的所述第一絕緣層和所述遮罩導體，所述第一絕緣層覆蓋所述溝槽側壁，底部以及所述半導體基底的上表面；通過回蝕工藝去除位於所述導體基底的上表面的遮罩導體；以及通過回蝕工藝去除位於所述導體基底的上表面的第一絕緣層，其中，保留在所述溝槽中的第一絕緣層和所述遮罩導體的上表面齊平。
優選地，其中，在所述開口中形成閘介質層和閘極導體的步驟包括：在所述開口中形成一層閘介質層，所述閘介質層覆蓋所述開口的兩個側壁和底部，所述閘介質層與所述第一絕緣層共形；在覆蓋有閘介質層的所述開口中，以及所述半導體基底的上表面澱積所述閘極導體；以及通過回蝕或化學機械平面化的工藝去除位於所述半導體基底的上表面的所述閘極導體。
優選地，其中，所述閘介質層通過熱氧化的工藝形成。
優選地，其中，所述第一絕緣層通過低壓化學氣相沉積的工藝形成。
優選地，其中，所述回蝕工藝為幹法刻蝕。
優選地，其中，所述遮罩導體和所述閘極導體分別採用低壓化學氣相沉積的工藝形成。
優選地，其中，在所述半導體基底鄰近所述溝槽的上部區域中形成所述體區，所述體區為第二摻雜類型，其中所述第二摻雜類型與所述第一摻雜類型相反；在所述體區中形成所述源區，所述源區為所述第一摻雜類型；以及在所述半導體基底的第二表面形成所述汲極電極，所述第二表面與所述上表面彼此相對。
優選地，在形成所述源區之後，還包括：在所述源區和所述溝槽上方形成層間介質層，所述層間介質層至少全部覆蓋所述溝槽；以及在層間介質層上方形成源極電極，所述源極電極完全覆蓋所述層間介質層。
優選地，在形成所述源極電極之前，還包括：形成穿透所述層間介質層以及源區到達所述體區的開孔，通過所述開孔在所述體區中形成第二摻雜類型的體接觸區；以及在所述開孔中澱積導電材料以形成導電通道，所述源極電極經由所述導電通道連接至所述體接觸區。
優選地，所述半導體基底包括半導體襯底和位於所述半導體襯底上的外延半導體層，其中，所述溝槽位於所述外延半導體層 中。
優選地，其中，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中另一個。
根據本發明的第二方面，提供一種溝槽型MOSFET，包括：從半導體基底的上表面延伸至其內部的溝槽；位於所述溝槽中的第一絕緣層和遮罩導體，所述第一絕緣層覆蓋所述溝槽的下部側壁和所述溝槽的底部，且將所述遮罩導體和所述半導體基底隔開；位於所述溝槽中，並位於所述遮罩導體兩側的開口，所述開口與所述遮罩導體之間通過所述第一絕緣層隔開，所述開口從所述半導體基底的上表面延伸至所述溝槽內部；位於所述開口中的閘介質層和閘極導體，所述閘介質層至少覆蓋所述開口的側壁，且將所述閘極導體和所述半導體基底隔開，以及體區、源區以及汲極電極。
優選地，其中，所述閘介質層覆蓋所述開口的兩個側壁和底部。
優選地，其中，所述體區位於所述半導體基底鄰近所述溝槽的上部區域中，為第二摻雜類型，其中所述第二摻雜類型與所述第一摻雜類型相反；所述源區位於所述體區中，為所述第一摻雜類型；以及所述汲極電極在所述半導體基底的第二表面形成，所述第二表面與所述上表面彼此相對。
優選地，其中，還包括位於在所述源區和所述溝槽上方的層間介質層，所述層間介質層至少全部覆蓋所述溝槽，以及位於所述層間介質層上方的源極電極，所述源極電極完全覆蓋所述層間介質層。
優選地，其中，還包括：位於所述體區中的第二摻雜類型的體接觸區；穿透所述層間介質層以及源區到達所述體接觸區的導電通道，所述源極電極延伸至所述導電通道，並經由所述導電通道連接至所述體接觸區。
根據本發明的實施例提供的溝槽型MOSFET以及製造 溝槽型MOSFET的方法，通過光刻工藝定義閘極導體的區域，在溝槽內的上部形成位於遮罩導體兩側的閘極導體。該方法的工藝步驟簡單，不僅能夠提高生產效率，減小工藝誤差，提高產品良率，而且能夠大大減少製作成本。此外，在定義所述閘極導體的區域時，在所述閘極導體的區域和所述遮罩導體之間保留有一定厚度的第一絕緣層，從而有足夠的品質和厚度來支持可能存在於遮罩導體和閘極導體之間的電勢差，提高了溝槽型MOSFET的性能。
101:半導體襯底
102:外延半導體層
103:第一絕緣層
104:遮罩導體
105:閘介質層
106:閘極導體
107:體區
108:源區
109:層間介質層
110:體接觸區
111:源極電極
112:汲極電極
120:溝槽
1031:開口
通過以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中：圖1示出根據本發明的實施例的溝槽型MOSFET的截面圖；以及圖2a至圖2g示出根據本發明的實施例的製造溝槽型MOSFET的方法的各個階段的截面圖。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的元件採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的半導體結構。
應當理解，在描述器件的結構時，當將一層、一個區域稱為位於另一層、另一個區域“上面”或“上方”時，可以指直接位於另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。並且，如果將器件翻轉，該一層、一個區域將位於另一層、另一個區域“下面”或“下方”。
如果為了描述直接位於另一層、另一個區域上面的情形，本文將採用“A直接在B上面”或“A在B上面並與之鄰接”的表述方式。在本發明中，“A直接位於B中”表示A位於B中，並且A與B直接鄰接，而非A位於B中形成的摻雜區中。
在本發明中，術語“半導體結構”指在製造半導體器件的各個步驟中形成的整個半導體結構的統稱，包括已經形成的所有層或區域。術語“橫向延伸”是指沿著大致垂直於溝槽深度方向的方向延伸。
在下文中描述了本發明的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。
除非在下文中特別指出，半導體器件的各個部分可以由本領域的技術人員公知的材料構成。半導體材料例如包括III-V族半導體，如GaAs、InP、GaN、SiC，以及IV族半導體，如Si、Ge。閘極導體可以由能夠導電的各種材料形成，例如金屬層、摻雜多晶矽層、或包括金屬層和摻雜多晶矽層的疊層閘極導體或者是其他導電材料，例如為TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各種導電材料的組合。閘極電介質可以由SiO2或介電常數大於SiO2的材料構成，例如包括氧化物、氮化物、氧氮化物、矽酸鹽、鋁酸鹽、鈦酸鹽。並且，閘極電介質不僅可以由本領域的技術人員公知的材料形成，也可以採用將來開發的用於閘極電介質的材料。
本發明可以各種形式呈現，以下將描述其中一些示例。
圖1示出根據本發明的實施例的溝槽型MOSFET的截面圖。
在本發明中，半導體基底包括半導體襯底101和位於其上的外延半導體層102，所述半導體襯底101例如由矽組成，並且是第一摻雜類型的。第一摻雜類型是N型和P型中的一種，第二摻雜類型是N型和P型中的另一種。為了形成N型外延半導體層或區域，可以在外延半導體層和區域中注入N型摻雜劑(例如P、As)。為了形成P型外延半導體層或區域，可以在外延半導體層和區域中摻入P型摻雜劑(例 如B)。在一個示例中，半導體襯底101是N型摻雜。
第一摻雜類型的外延半導體層102位於半導體襯底101與汲極電極112相對的表面上(即，半導體襯底101的第一表面上)。外延半導體層102例如由矽組成。外延半導體層102相對於半導體襯底101是輕摻雜層。通過減薄技術減薄半導體襯底的第二表面，並在所述第二表面上形成汲極電極112。在一些實施例中，在所述半導體襯底101和外延半導體層102之間還設置有緩衝層，所述緩衝層的摻雜類型與半導體襯底相同，為了減小因為襯底的缺陷導致半導體襯底與外延半導體層介面不穩定。
溝槽從外延半導體層102的上表面延伸進入其內部，溝槽終止於外延半導體層102中。在溝槽內形成的第一絕緣層103和遮罩導體104，第一絕緣層103覆蓋所述溝槽的側壁和底部，並且，第一絕緣層103將遮罩導體104與外延半導體層102隔開。位於所述溝槽內，並位於所述遮罩導體104兩側的開口，所述開口與所述遮罩導體之間通過第一絕緣層103隔開，所述開口從所述外延半導體層的上表面延伸至所述溝槽內部。位於所述開口中的閘介質層105和閘極導體106，所述閘介質層105至少覆蓋所述開口的側壁，進一步地，所述閘介質層105覆蓋所述開口的兩個側壁和底部，且將閘極導體106與外延半導體層102隔開。其中，所述閘極導體106和遮罩導體104之間通過第一絕緣層103和閘介質層105絕緣，所述第一絕緣層103具有足夠的厚度以支撐遮罩導體104和閘極導體106之間的電勢差。進一步地，閘介質層105還可包括位於外延半導體層102，第一絕緣層103以及遮罩導體104上表面的部分。其中，第一絕緣層103可以由氧化物或者氮化物組成，例如，氧化矽或者氮化矽；閘介質層105由氧化物組成，例如，氧化矽；遮罩導體104和閘極導體106可以由多晶矽組成。
位於外延半導體層102鄰近溝槽的上部區域中的第二摻雜類型的體區107，其中，所述體區107的結深深度不超過所述閘極導體106在溝槽中的深度；位於體區107中的第一摻雜類型的源區108； 以及位於體區107中的第二摻雜類型的體接觸區110。其中第二摻雜類型與第一摻雜類型相反，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中的另一個。位於源區108和溝槽上方形成層間介質層109，所述層間介質層109至少全部覆蓋所述溝槽；同時在緊鄰源區108處，穿透層間介質層109以及源區108到達體接觸區110的導電通道；位於層間介質層109上的源極電極111，源極電極111全部覆蓋層間介質層109，並延伸至導電通道，源極電極111經由導電通道連接至體接觸區110。其中，層間介質層109可以是具有一定厚度的氧化物層，例如，氧化矽。
所述遮罩導體104和源極電極111可以在原胞區連接在一起，即在所述遮罩導體上方的層間介質層109中形成導電通道，以將源極電極111和遮罩導體104連接在一起。當然，也可以在晶片的邊緣將所述遮罩導體104和源極電極111連接在一起，在此並不做限制。
圖2a至圖2g描述根據本發明的製造溝槽型MOSFET的方法的各個階段。
如圖2a所示，在半導體基底中形成從表面延伸至其內部的溝槽。具體地，在本發明中，所述半導體基底包括半導體襯底101和位於所述半導體襯底101上的外延半導體層102；在所述外延半導體層102上形成氧化物層。然後，在氧化物層上形成光致抗蝕劑層，然後進行刻蝕。該刻蝕可以採用幹法刻蝕，例如離子銑刻蝕、等離子刻蝕、反應離子刻蝕、鐳射燒蝕，或者通過使用刻蝕溶液的選擇型的濕法刻蝕，從光致抗蝕劑掩膜中的開口向下刻蝕，在氧化物層中形成開口，從而將氧化物層圖案化成硬掩膜。由於刻蝕的選擇，該刻蝕可以停止在外延半導體層102的表面。在形成硬掩膜之後，通過在溶劑中的溶解或灰化去除光致抗蝕劑層。
採用所述硬掩膜，通過上述已知的刻蝕工藝，進一步刻蝕外延半導體層102，進一步在外延半導體層102中形成溝槽120。該溝槽120從外延半導體層102的上表面延伸進入外延半導體層102中。 例如控制刻蝕的時間，可以控制溝槽120的深度。在圖2a所示中，溝槽120終止於外延半導體層102中。在形成溝槽120之後，可以通過選擇性的刻蝕劑，相對於外延半導體層去除所述硬掩膜。
隨後，在圖2b所示中，通過熱氧化或化學氣相沉積的方式，在溝槽的內部以及外延半導體層102的上表面形成第一絕緣層103，即所述第一絕緣層103覆蓋所述溝槽的底部，側壁，以及所述外延半導體層的上表面；第一絕緣層103可以由氧化物或者氮化物組成，例如，氧化矽或者氮化矽。
隨後，在圖2c所示中，通過低壓化學氣相沉積的方式，在溝槽的內部以及外延半導體層102的上表面形成遮罩導體。第一絕緣層103將遮罩導體與外延半導體層102隔開。
首先對遮罩導體進行化學機械研磨，然後採用相對於第一絕緣層103選擇性的回蝕遮罩導體，使得外延半導體層102上表面以及溝槽上方的遮罩導體去除，剩餘的遮罩導體部分為圖2c中的遮罩導體104。該回蝕可採用幹法刻蝕，所述遮罩導體104可以由多晶矽組成。
隨後，在圖2d所示中，通過回蝕工藝去除位於外延半導體層102的上表面的第一絕緣層，使得保留在所述溝槽中的第一絕緣層的上表面和所述遮罩導體的上表面齊平。
在所述半導體基底的上表面，所述第一絕緣層和所述遮罩導體的上表面形成第一掩膜，採用所述第一掩膜定義開口1031的區域；刻蝕被所述第一掩膜裸露的第一絕緣層，以形成所述開口1031，以及去除所述第一掩膜。其中，所述第一掩膜優選為光刻膠，採用光刻工藝形成光刻膠圖案，以定義所述開口1031的區域。所述開口1031位於所述遮罩導體的兩側，所述開口1031與所述遮罩導體104之間通過所述第一絕緣層103隔開，所述開口1031從所述第一絕緣層的上表面延伸至所述溝槽內部。
隨後，在圖2e所示中，在所述開口1031中形成閘介質層和閘極導體。具體地，通過熱氧化的工藝在所述開口1031中形成閘介 質層105，所述閘介質層105至少覆蓋所述開口的側壁，優選地，所述閘介質層105覆蓋所述開口1031的內部側壁和底部，所述閘介質層105與所述第一絕緣層103共形。在本實施例中，所述閘介質層105還包括位於外延半導體層102，第一絕緣層103以及遮罩導體104的上表面的部分。在後續的離子注入工藝中，所述閘介質層105還可用於保護所述外延半導體層102上表面，以免其受到損傷。當然，在其他實施例中，所述閘介質層105位於外延半導體層102，第一絕緣層103以及遮罩導體104的上表面的部分也可被去除，在此並不做任何限制。所述閘介質層105為氧化物，例如氧化矽。其中熱氧化技術一般為矽與含有氧化物質的氣體，例如水汽和氧氣在高溫下進行化學反應，而在矽片表面產生一層緻密的二氧化矽(SiO2)薄膜，是矽平面技術中一項重要的工藝。
採用低壓化學氣相沉積的方式，在覆蓋有所述閘介質層105的開口中，以及外延半導體層102的上表面形成閘極導體，然後採用回蝕或化學機械平面化，去除閘極導體位於外延半導體層上表面的部分，使得閘極導體106的上端終止於所述開口的上表面處。所述閘極導體106位於所述遮罩導體104的兩側，所述閘極導體106與所述遮罩導體104之間通過第一絕緣層103絕緣。通過控制所述第一掩膜定義的所述開口的區域，使得所述閘極導體106和所述遮罩導體104之間的第一絕緣層具有足夠的厚度以支撐所述閘極導體和所述遮罩導體的電勢差。
隨後，在圖2f所示中，採用常規的體注入和驅入技術，進行第一次離子注入，形成在外延半導體層102鄰近溝槽的上部區域中的第二摻雜類型的體區107。進一步地，進行第二次離子注入，在體區107中形成第一摻雜類型的源區108。第二類摻雜類型的體區107與第一類摻雜類型的外延半導體層102類型相反。通過控制離子注入的參數，例如注入能量和劑量，可以達到所需要的深度和獲得所需的摻雜濃度，所述體區107的深度不超過所述閘極導體106在溝槽中的延伸深度。採用附加的光致抗蝕劑掩模，可以控制體區107和源區108的橫向延伸區 域。優選地，體區107和源區108分別與溝槽相鄰接。
隨後，在圖2g所示中，通過上述已知的沉積工藝，形成位於源區108和溝槽上方的層間介質層109，並且如果需要，進一步進行化學機械平面化，以獲得平整的表面。層間介質層109至少全部覆蓋所述溝槽，進一步地，層間介質層109覆蓋源區108，閘極導體106和遮罩導體104的頂部表面，所述閘介質層位於所述外延半導體層上表面的部分可以選擇在形成源區後以刻蝕的方式去除，也可以選擇不去除，與所述層間介質層109共形，位於所述源區108的上方。
隨後，在圖1所示中，通過上述已知的刻蝕工藝，形成穿透層間介質層109以及源區108的開孔。通過上述已知的離子注入工藝，經過所述開孔在體區107中形成第二摻雜類型的體接觸區110。然後，在所述開孔中澱積導電材料以形成導電通道。在層間介質層109上方和導電通道中形成源極電極111，所述源極電極111全部覆蓋所述層間介質層109，並延伸至所述導電通道。所述源極電極111經由導電通道連接至體接觸區110。隨後，通過上述已知的沉積工藝，在通過減薄技術減薄的半導體襯底101的第二表面上形成汲極電極112。
上述實施例中，源極電極111和汲極電極112可以分別由導電材料形成，包括諸如鋁合金或銅之類的金屬材料。
根據本發明的實施例提供的製造溝槽型MOSFET的方法，通過光刻工藝定義閘極導體的區域，在溝槽上部的第一絕緣層中形成位於遮罩導體兩側的閘極導體。該方法的工藝步驟簡單，不僅能夠提高生產效率，減小工藝誤差，提高產品良率，而且能夠大大減少製作成本。此外，在定義所述閘極導體的區域時，在所述閘極導體的區域和所述遮罩導體之間保留有一定厚度的第一絕緣層，從而有足夠的品質和厚度來支持可能存在於遮罩導體和閘極導體之間的電勢差，提高了溝槽型MOSFET的性能。
應當說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來， 而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。
101:半導體襯底
102:外延半導體層
103:第一絕緣層
104:遮罩導體
105:閘介質層
106:閘極導體
107:體區
108:源區
109:層間介質層
110:體接觸區
111:源極電極
112:汲極電極

Claims (14)

  1. 一種製造溝槽型MOSFET的方法，包括：在半導體基底中形成從上表面延伸至其內部的溝槽；在所述溝槽中形成第一絕緣層和遮罩導體，所述第一絕緣層覆蓋所述溝槽的側壁和底部，且將所述遮罩導體和所述半導體基底隔開；在所述溝槽內形成位於所述遮罩導體兩側的開口，所述開口與所述遮罩導體之間通過所述第一絕緣層隔開，所述開口從所述半導體基底的上表面延伸至所述溝槽內部，其中，在所述溝槽內形成位於所述遮罩導體兩側的開口的步驟包括：在所述半導體基底，所述第一絕緣層和所述遮罩導體的上表面形成掩膜，採用所述掩膜定義所述開口的區域；刻蝕被所述掩膜裸露的第一絕緣層，以形成從所述第一絕緣層的上表面延伸至其內部的所述開口，以及去除所述掩膜；在所述開口中形成閘介質層和閘極導體，所述閘介質層至少覆蓋所述開口的側壁，且將所述閘極導體和所述半導體基底隔開，以及形成體區、源區以及汲極電極。
  2. 如請求項1所述的方法，其中，所述掩膜選擇為光刻膠。
  3. 如請求項1所述的方法，其中，通過控制所述掩膜定義的所述開口的區域，使得所述閘極導體和所述遮罩導體之間的第一絕緣層具有足夠的厚度以支撐所述閘極導體和所述遮罩導體的電勢差。
  4. 如請求項1所述的方法，其中，在所述溝槽中形成第一絕緣層和遮罩導體的步驟包括：形成填充所述溝槽和位於所述半導體基底的上表面的所述第一絕緣層和所述遮罩導體，所述第一絕緣層覆蓋所述溝槽側壁，底部以及所述半導體基底的上表面；通過回蝕工藝去除位於所述導體基底的上表面的遮罩導體；以及通過回蝕工藝去除位於所述導體基底的上表面的第一絕緣層， 其中，保留在所述溝槽中的第一絕緣層和所述遮罩導體的上表面齊平。
  5. 如請求項1所述的方法，其中，在所述開口中形成閘介質層和閘極導體的步驟包括：在所述開口中形成一層閘介質層，所述閘介質層覆蓋所述開口的兩個側壁和底部，所述閘介質層與所述第一絕緣層共形；在覆蓋有閘介質層的所述開口中，以及所述半導體基底的上表面澱積所述閘極導體；以及通過回蝕或化學機械平面化的工藝去除位於所述半導體基底的上表面的所述閘極導體。
  6. 如請求項1所述的方法，其中，所述閘介質層通過熱氧化的工藝形成。
  7. 如請求項1所述的方法，其中，所述第一絕緣層通過低壓化學氣相沉積的工藝形成。
  8. 如請求項4或5所述的方法，其中，所述回蝕工藝為幹法刻蝕。
  9. 如請求項1所述的方法，其中，所述遮罩導體和所述閘極導體分別採用低壓化學氣相沉積的工藝形成。
  10. 如請求項1所述的方法，其中，在所述半導體基底鄰近所述溝槽的上部區域中形成所述體區，所述體區為第二摻雜類型，其中所述第二摻雜類型與第一摻雜類型相反；在所述體區中形成所述源區，所述源區為所述第一摻雜類型；以及在所述半導體基底的第二表面形成所述汲極電極，所述第二表面與所述上表面彼此相對。
  11. 如請求項10所述的方法，其中，在形成所述源區之後，還包括：在所述源區和所述溝槽上方形成層間介質層，所述層間介質層至少全部覆蓋所述溝槽；以及在層間介質層上方形成源極電極，所述源極電極完全覆蓋所述層間介質層。
  12. 如請求項11所述的方法，其中，在形成所述源極電極之前，還包括：形成穿透所述層間介質層以及源區到達所述體區的開孔，通過所述開孔在所述體區中形成第二摻雜類型的體接觸區；以及在所述開孔中澱積導電材料以形成導電通道，所述源極電極經由所述導電通道連接至所述體接觸區。
  13. 如請求項1所述的方法，所述半導體基底包括半導體襯底和位於所述半導體襯底上的外延半導體層，其中，所述溝槽位於所述外延半導體層中。
  14. 如請求項10所述的方法，其中，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中另一個。
TW110145322A 2020-12-04 2021-12-03 製造溝槽型ｍｏｓｆｅｔ的方法 TWI773605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011401573.7A CN112582260B (zh) 2020-12-04 2020-12-04 沟槽型mosfet及其制造方法
CN202011401573.7 2020-12-04

Publications (2)

Publication Number Publication Date
TW202215549A TW202215549A (zh) 2022-04-16
TWI773605B true TWI773605B (zh) 2022-08-01

Family

ID=75128153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145322A TWI773605B (zh) 2020-12-04 2021-12-03 製造溝槽型ｍｏｓｆｅｔ的方法

Country Status (3)

Country Link
US (1) US12176432B2 (zh)
CN (1) CN112582260B (zh)
TW (1) TWI773605B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法
CN112331558B (zh) 2020-10-23 2023-09-15 杭州芯迈半导体技术有限公司 Ldmos晶体管及其制造方法
CN114744034A (zh) * 2022-04-29 2022-07-12 扬杰科技(无锡)有限公司 一种屏蔽栅沟槽mosfet及其制造方法
CN115148788A (zh) * 2022-07-14 2022-10-04 扬杰科技(无锡)有限公司 一种屏蔽栅功率mosfet
CN115295418A (zh) * 2022-08-19 2022-11-04 上海积塔半导体有限公司 一种半导体终端结构及其制备方法
CN120050975A (zh) * 2023-11-22 2025-05-27 达尔科技股份有限公司 垂直式半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201947667A (zh) * 2018-05-16 2019-12-16 力智電子股份有限公司 溝槽閘極金氧半場效電晶體及其製造方法
TW202027269A (zh) * 2019-01-11 2020-07-16 力源半導體股份有限公司 溝渠式功率電晶體及其製作方法
TW202038470A (zh) * 2019-04-10 2020-10-16 台灣茂矽電子股份有限公司 金氧半場效電晶體及其製造方法
TW202038313A (zh) * 2019-04-11 2020-10-16 台灣茂矽電子股份有限公司 分離閘結構之製造方法及分離閘結構
TW202105729A (zh) * 2019-07-16 2021-02-01 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10136333A1 (de) * 2001-07-26 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor
US6818950B1 (en) * 2003-05-13 2004-11-16 Micrel, Inc. Increasing switching speed of geometric construction gate MOSFET structures
JP2009272480A (ja) * 2008-05-08 2009-11-19 Nec Electronics Corp 半導体装置の製造方法
US8748983B2 (en) * 2011-04-29 2014-06-10 Institute of Microelectronics, Chinese Academy of Sciences Embedded source/drain MOS transistor
JP5802636B2 (ja) * 2012-09-18 2015-10-28 株式会社東芝 半導体装置およびその製造方法
KR101910975B1 (ko) * 2012-10-08 2018-10-23 삼성전자주식회사 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법
CN103872122A (zh) * 2012-12-10 2014-06-18 飞思卡尔半导体公司 沟槽栅晶体管及其制造方法
CN103887342B (zh) * 2014-04-10 2018-11-02 矽力杰半导体技术(杭州)有限公司 沟槽mosfet及其制作方法
CN108074813A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216432A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 沟槽型功率器件及其制备方法
TWI637225B (zh) * 2017-09-08 2018-10-01 奇景光電股份有限公司 嵌設有指紋感測器的平板顯示器及其形成方法
CN107910271B (zh) * 2017-11-17 2023-11-17 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN107910269B (zh) * 2017-11-17 2023-11-21 杭州士兰集昕微电子有限公司 功率半导体器件及其制造方法
US11186480B2 (en) * 2019-02-14 2021-11-30 International Business Machines Corporation Precision fabrication of nanosieves
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
CN210984735U (zh) * 2020-02-18 2020-07-10 捷捷微电(上海)科技有限公司 一种半导体功率器件结构
CN111755500A (zh) * 2020-06-02 2020-10-09 杭州士兰微电子股份有限公司 功率半导体器件及其制造方法
US20210384346A1 (en) * 2020-06-03 2021-12-09 Nami MOS CO., LTD. Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates
US11444164B2 (en) * 2020-11-09 2022-09-13 Nami MOS CO., LTD. Shielded gate trench MOSFET having improved specific on-resistance structures
CN114582978B (zh) * 2020-11-30 2025-06-20 南通尚阳通集成电路有限公司 Sgt mosfet器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201947667A (zh) * 2018-05-16 2019-12-16 力智電子股份有限公司 溝槽閘極金氧半場效電晶體及其製造方法
TW202027269A (zh) * 2019-01-11 2020-07-16 力源半導體股份有限公司 溝渠式功率電晶體及其製作方法
TW202038470A (zh) * 2019-04-10 2020-10-16 台灣茂矽電子股份有限公司 金氧半場效電晶體及其製造方法
TW202038313A (zh) * 2019-04-11 2020-10-16 台灣茂矽電子股份有限公司 分離閘結構之製造方法及分離閘結構
TW202105729A (zh) * 2019-07-16 2021-02-01 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體及其製造方法

Also Published As

Publication number Publication date
TW202215549A (zh) 2022-04-16
CN112582260B (zh) 2023-08-22
US12176432B2 (en) 2024-12-24
US20220181484A1 (en) 2022-06-09
CN112582260A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN107871787B (zh) 一种制造沟槽mosfet的方法
TWI773605B (zh) 製造溝槽型ｍｏｓｆｅｔ的方法
CN103887342B (zh) 沟槽mosfet及其制作方法
CN101238581B (zh) 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法
US11424344B2 (en) Trench MOSFET and method for manufacturing the same
CN111129152B (zh) 沟槽mosfet结构及其制造方法
TWI761800B (zh) 溝槽型ｍｏｓｆｅｔ裝置製造方法
US10529847B2 (en) Trench power semiconductor component and method of manufacturing the same
CN111933529B (zh) 一种沟槽型mosfet的制造方法及其结构
US20230335621A1 (en) Method for manufacturing trench-type mosfet
CN110993690A (zh) 沟槽型mosfet器件及其制造方法
US20230207685A1 (en) Split-gate mosfet and manufacturing method thereof
CN111710608B (zh) 沟槽mosfet及其制造方法
CN112736138B (zh) 一种屏蔽栅-沟槽型mosfet的结构及其制造方法
US20230207684A1 (en) Split-gate mosfet and manufacturing method thereof
CN116631858A (zh) 沟槽型mosfet的栅结构及其制造方法、沟槽型mosfet
CN113206148B (zh) 沟槽mosfet及其制造方法
CN116230515A (zh) 一种半导体器件及其制造方法
CN115424939A (zh) 一种沟槽型mosfet及其制备方法
CN222356844U (zh) 一种功率半导体器件
CN116092943B (zh) 一种沟槽型mosfet的气隙隔离结构及其制造方法
CN222356845U (zh) 一种功率半导体器件
CN115966463B (zh) 一种沟槽型mosfet的气隙隔离结构及其制造方法
CN116759444A (zh) 一种沟槽型mosfet及制造方法
CN115172150A (zh) 一种沟槽型mosfet及其制造方法