[go: up one dir, main page]

TWI772705B - 用於雙模式運算放大器之方法及設備 - Google Patents

用於雙模式運算放大器之方法及設備 Download PDF

Info

Publication number
TWI772705B
TWI772705B TW108140602A TW108140602A TWI772705B TW I772705 B TWI772705 B TW I772705B TW 108140602 A TW108140602 A TW 108140602A TW 108140602 A TW108140602 A TW 108140602A TW I772705 B TWI772705 B TW I772705B
Authority
TW
Taiwan
Prior art keywords
mode
transistor
signal
sub
circuit
Prior art date
Application number
TW108140602A
Other languages
English (en)
Other versions
TW202110084A (zh
Inventor
村田勉
Original Assignee
美商半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商半導體組件工業公司 filed Critical 美商半導體組件工業公司
Publication of TW202110084A publication Critical patent/TW202110084A/zh
Application granted granted Critical
Publication of TWI772705B publication Critical patent/TWI772705B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45384—Indexing scheme relating to differential amplifiers the AAC comprising common gate stages in the source circuit of the AAC before the common source coupling in which the common gate stage being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本發明關於一種雙模式運算放大器及一種用於操作該雙模式運算放大器的方法。根據各種實施例，運算放大器作用為一全差動放大器及一單端放大器兩者。該雙模式運算放大器可包含額外電晶體，該等額外電晶體作用為可根據一所欲模式而選擇性地操作之開關。

Description

用於雙模式運算放大器之方法及設備
本發明關於一種雙模式運算放大器及一種用於操作該雙模式運算放大器的方法。
許多電系統利用全差動放大器及單端放大器兩者，其等結合彼此操作以提供不同的放大模式。例如，全差動放大器提供一操作模式，而單端式放大器提供不同的一操作模式。在習知的系統中，為了產生各種模式，需要二或更多個分開的放大器電路。在晶片空間受限的情況中，實施二或更多個分開的放大器電路可係不可行的。此外，多個放大器電路通常增加裝置的整體成本。
本發明關於一種雙模式運算放大器及一種用於操作該雙模式運算放大器的方法。
本發明所解決的技術問題係在於習知系統需要兩個分開的放大器，一者提供一單端模式，且一者提供一差動模式，其增加所需的晶片空間量及增加成本。
根據各種實施例，運算放大器作用為一全差動放大器及一單端放大器兩者。該運算放大器可包含額外電晶體，該等額外電晶體作用為可根據一所欲模式而選擇性地操作之開關。
根據一態樣，一種雙模式運算放大器包含：一第一子電路，其連接至一供應電壓及一偏壓節點，且該第一子電路包含：一第一電晶體，其與一第二電晶體串聯連接；一第三電晶體，其與該第二電晶體串聯連接；及一第一節點，其經定位在該第二電晶體及該第三電晶體之間；一第一模式開關，其經組態以將該第一節點選擇性連接至該偏壓節點；一第二子電路，其連接至該第一子電路；一第三子電路，其連接至：該供應電壓；及該偏壓節點；一第四子電路，其連接至該供應電壓；及一第二模式開關，其經組態以選擇性地將該第四子電路連接至該偏壓節點；其中該運算放大器根據該第一模式開關及該第二模式開關而以一全差動模式及一單端模式操作。
在上述之該雙模式運算放大器之一實施例中，在該全差動模式期間，該第一模式開關關斷，且該第二模式開關導通；且在該單端模式期間，該第一模式開關導通，且該第二模式開關關斷。
在上述之該雙模式運算放大器之一實施例中，該第四子電路包含：一第四電晶體，其直接連接至該供應電壓；一對電晶體，其包含與一第六電晶體並聯連接之一第五電晶體，其中該對電晶體係與該第四電晶體串聯連接；一電流鏡電路，其連接至該對電晶體；及一第二節點，其經定位在該第五電晶體及該電流鏡電路之間；其中該第二模式開關係連接至該偏壓節點及該第二節點。
在上述之該雙模式運算放大器之一實施例中，該第一模式開關回應於一第一模式信號，且該第二模式開關回應於一第二模式信號；且其中該第二模式信號係該第一模式信號的反相。
在上述之該雙模式運算放大器之一實施例中，該第一模式信號及該第二模式信號之各者包含一低信號及一高信號；且其中：當該第一模式開關接收該低信號且該第二模式開關接收該高信號時，該運算放大器以一第一模式操作；且當該第一模式開關接收該高信號且該第二模式開關接收該低信號時，該運算放大器以一第二模式操作。
在上述之該雙模式運算放大器之一實施例中，該第一模式包含該全差動模式；且該第二模式包含該單端模式。
根據另一態樣，一種運作一雙模式運算放大器之方法，其包含：在該運算放大器之一輸入端子處接收一輸入電壓，其中該運算放大器包含：複數個子電路，其等包含：一第一子電路、一第二子電路、一第三子電路、及一第四子電路；及一第一模式開關及一第二模式開關；產生一模式信號，其中：該模式信號包含一第一模式信號及一第二模式信號，且該第一模式信號對應於一全差動模式，且該第二模式信號對應於一單端模式；將該模式信號供應至該運算放大器；及經由該第二模式開關及根據該模式信號將該第四子電路選擇性地連接至該複數個子電路之剩餘子電路。
在一操作中，上述之該方法進一步包含選擇性地操作複數個開關以執行一重設操作。
在上述之該方法的一操作中，該第一模式信號施加一低電壓至該第一模式開關及施加一高電壓至該第二模式開關。
在上述之該方法的一操作中，該第二模式信號施加一高電壓至該第一模式開關及施加一低電壓至該第二模式開關。
本發明所達到之一技術效果係提供一雙模式運算放大器，其提供一差動模式及一單端模式兩者，其需要比兩個單獨的放大器更少的晶片面積並降低製造成本。
本技術可按照功能方塊組件及各種處理步驟描述。此類功能方塊可藉由經組態以執行特定功能並達到各種結果之任何數目的組件來實現。例如，本技術可採用各種感測器、類比轉數位轉換器、開關元件、邏輯電路、信號產生器、及類似者，其可實行各種功能。此外，本技術可結合任何數目的電子系統來實施，諸如感測器系統、或需要全差動模式及單端模式之任何其他系統，且所描述的系統僅係用於本技術的例示性應用。
根據本技術的各種態樣之用於雙模式放大器電路的方法及設備可結合任何合適的感測器（諸如加速度感測器或陀螺儀感測器）及任何合適的類比轉數位轉換器而操作。參照圖1，例示性感測器系統100可包含感測器電路115、放大器電路120、及類比轉數位轉換器(analog-to-digital converter, ADC) 110，其等一起放大感測器信號並將類比感測器信號轉換成數位信號。
感測器電路115可產生各種感測器信號。在一些情況中，可能希望在處理信號之前放大感測器信號。例如，感測器電路115可包含用於產生加速度信號的加速度感測器。因為加速度信號的電壓可係相當低的，除非電壓首先經放大，否則處理此類低電壓信號可係困難的。
放大器電路120可經組態以接收及放大感測器信號。根據一例示性實施例，放大器電路120可包含複數個開關，諸如開關SW1A:SW6A及開關SW1B:SW8B、及運算放大器(operational amplifier, op-amp) 105。
參照圖2及圖3，在第一實施例中，op-amp 105(1)可經組態以在全差動模式及單端模式兩者中操作。例如，op-amp 105(1)可經組態以接收並回應一模式信號，諸如一高模式信號「H」（亦即，高電壓）及一低模式信號「L」（亦即，低電壓）。根據一例示性實施例，op-amp 105(1)可包含複數個子電路，諸如第一子電路220、第二子電路225、第三子電路230、及第四子電路235，其等經連接在一起及經組態以放大輸入信號，諸如第一輸入信號VIP及第二輸入信號VIM。根據本實施例，第一子電路220、第三子電路230、及第四子電路235可經由偏壓節點BCOM 直接彼此連接，且第二子電路225可直接連接至第一子電路220及第三子電路230。op-amp 105(1)可進一步包含複數個模式開關元件，諸如第一模式開關205及第二模式開關210，其等係選擇性地啟用/停用以在任何給定時間將op-amp 105(1)操作在全差動模式或單端模式中之一者中。
第一子電路220可包含第一複數個電晶體，諸如第一電晶體M1、第二電晶體M2、第三電晶體M3、及第四電晶體M4。第一電晶體M1及第二電晶體M2可串聯連接。第一電晶體M1及第二電晶體M2可包含p通道電晶體。第一電晶體M1的源極端子可連接至供應電壓VDD，且第二電晶體M2之汲極端子可連接至第一輸出節點NOUT1 。第一電晶體M1及第二電晶體M2之各者的閘極端子可連接至偏壓電壓。
第三電晶體M3及第四電晶體M4可串聯連接。第三電晶體M3及第四電晶體M4可包含n通道電晶體。第三電晶體M3的汲極端子可連接至第一輸出節點NOUT1 ，且第四電晶體M4的源極端子可連接至參考電壓，諸如接地。第三電晶體M3的閘極端子可連接至偏壓電壓，且第四電晶體的閘極端子可連接至偏壓節點BCOM 。第一輸出節點NOUT1 亦可作為第一輸出電壓VOUTM的第一輸出終端。
第一模式開關205可包含一電晶體，諸如n通道電晶體。第一模式開關205的汲極端子可連接至第一輸出節點NOUT1 ，第一模式開關205的源極端子可連接至偏壓節點BCOM ，且第一模式開關205的閘極端子可經組態以接收模式信號。
第二子電路225可包含第二複數個電晶體，諸如第五電晶體M5、第六電晶體M6、及第七電晶體M7。第五電晶體M5可包含p通道電晶體，該p通道電晶體包含連接至供應電壓VDD的源極端子及連接至第六電晶體M6與第七電晶體M7的汲極端子。第五電晶體之閘極端子可連接至偏壓電壓。
第六電晶體M6及第七電晶體M7可彼此並聯連接且與第五電晶體M5串聯連接。第六電晶體M6及第七電晶體M7可包含p通道電晶體。據此，第六電晶體M6及第七電晶體M7之源極端子可各自連接至第五電晶體M5之汲極端子。第六電晶體M6的閘極端子可連接至第一輸入電壓VIP，且第七電晶體M7之閘極端子可連接至第二輸入電壓VIM。第六電晶體M6之源極端子可直接連接至第一子電路220，例如至第三電晶體M3之源極端子及第四電晶體M4之汲極端子。第七電晶體M7的源極端子可直接連接至第三子電路230。
第三子電路230可包含第三複數個電晶體，諸如第八電晶體M8、第九電晶體M9、第十電晶體M10、及第十一電晶體M11。第八電晶體M8及第九電晶體M9可串聯連接。第八電晶體M8及第九電晶體M9可包含p通道電晶體。第八電晶體M8的源極端子可連接至供應電壓VDD，且第九電晶體M9之汲極端子可連接至第二輸出節點NOUT2 。第八電晶體M8及第九電晶體M9之各者的閘極端子可連接至偏壓電壓。
第十電晶體M10及第十一電晶體M11可串聯連接。第十電晶體M10及第十一電晶體M11可包含n通道電晶體。第十電晶體M10的汲極端子可連接至第二輸出節點NOUT2 ，且第十一電晶體M11的源極端子可連接至參考電壓，諸如接地。第十電晶體M10的閘極端子可連接至偏壓電壓，且第十一電晶體M11的閘極端子可連接至偏壓節點BCOM 。第二輸出節點NOUT2 亦可作為第二輸出電壓VOUTP的第二輸出端子。
op-amp 105(1)可進一步包含虛置開關215以改善op-amp 105(1)之輸出的準確度。虛置開關215可包含一電晶體，諸如n通道電晶體。根據本實施例，虛置開關215總是針對所有操作而設定為關斷（斷開）。
第四子電路235可包含第四複數個電晶體，諸如第十二電晶體M12、第十三電晶體M13、及第十四電晶體M14。第十二電晶體M12可包含p通道電晶體，該p通道電晶體包含連接至供應電壓VDD的源極端子及連接至第十三電晶體M13與第十四電晶體M14的汲極端子。第十二電晶體M12的閘極端子可連接至偏壓電壓。
第十三電晶體M13及第十四電晶體M14可彼此並聯連接且與第十二電晶體M12串聯連接。第十三電晶體M13及第十四電晶體M14可包含p通道電晶體。據此，第十三電晶體M13及第十四電晶體M14的源極端子可各自連接至第十二電晶體M12之汲極端子。第十三電晶體M13的閘極端子可連接至共同電壓VCOM，且第十四電晶體M14的閘極端子可連接至共模回授信號CMFB。
第四子電路235可進一步包含第十五電晶體M15及第十六電晶體M16，其等係配置為電流鏡且連接至第十三電晶體M13及第十四電晶體M14。第十五電晶體M15及第十六電晶體M16可包含n通道電晶體。據此，第十五電晶體M15之汲極端子可連接至第十三電晶體M13之汲極端子，且第十六電晶體M16之汲極端子可連接至第十四電晶體M14之汲極端子。第十六電晶體M16的汲極端子亦可連接至第十五電晶體M15的閘極端子及第十六電晶體M16的閘極端子。
第二模式開關210可包含一電晶體，諸如n通道電晶體。第二模式開關210的汲極端子可連接至第四子電路235，第二模式開關210的源極端子可連接至偏壓節點BCOM ，且第二模式開關210的閘極端子可經組態以接收模式信號。
參照圖9，在第二實施例中，op-amp 105(2)可經組態以在全差動模式及單端模式兩者中操作。例如，op-amp 105(2)可經組態以接收並回應一模式信號，諸如一高模式信號「H」（亦即，高電壓）及一低模式信號「L」（亦即，低電壓）。根據本實施例，op-amp 105(2)可包含複數個子電路，諸如第一子電路920、第二子電路925、第三子電路930、及第四子電路935，其等經連接在一起及經組態以放大輸入信號，諸如第一輸入信號VIP及第二輸入信號VIM。例如，第一子電路920、第三子電路930、及第四子電路935可經由偏壓節點BCOM 直接彼此連接，且第二子電路925可直接連接至第一子電路920及第三子電路930。op-amp 105(2)可進一步包含複數個模式開關元件，諸如第一模式開關905及第二模式開關910，其等係選擇性地啟用/停用以在任何給定時間將op-amp 105(2)操作在全差動模式或單端模式中之一者中。
第一子電路920可包含第一複數個電晶體，諸如第一電晶體M1、第二電晶體M2、第三電晶體M3、及第四電晶體M4。第一電晶體M1及第二電晶體M2可串聯連接。第一電晶體M1及第二電晶體M2可包含n通道電晶體。第一電晶體M1的源極端子可連接至參考電壓（諸如接地），且第二電晶體M2之汲極端子可連接至第一輸出節點NOUT1 。第一電晶體M1及第二電晶體M2之各者的閘極端子可連接至偏壓電壓。
第三電晶體M3及第四電晶體M4可串聯連接。第三電晶體M3及第四電晶體M4可包含p通道電晶體。第三電晶體M3的汲極端子可連接至第一輸出節點NOUT1 ，且第四電晶體M4的源極端子可連接至供應電壓VDD。第三電晶體M3的閘極端子可連接至偏壓電壓，且第四電晶體的閘極端子可連接至偏壓節點BCOM 。第一輸出節點NOUT1 亦可作為第一輸出電壓VOUTM的第一輸出終端。
第一模式開關905可包含一電晶體，諸如n通道電晶體。第一模式開關905的源極端子可連接至第一輸出節點NOUT1 ，第一模式開關905的汲極端子可連接至偏壓節點BCOM ，且第一模式開關905的閘極端子可經組態以接收模式信號。
第二子電路225可包含第二複數個電晶體，諸如第五電晶體M5、第六電晶體M6、及第七電晶體M7。第五電晶體M5可包含n通道電晶體，該n通道電晶體具有連接至參考電壓的源極端子及連接至第六電晶體M6與第七電晶體M7的汲極端子。第五電晶體之閘極端子可連接至偏壓電壓。
第六電晶體M6及第七電晶體M7可彼此並聯連接且與第五電晶體M5串聯連接。第六電晶體M6及第七電晶體M7可包含n通道電晶體。據此，第六電晶體M6及第七電晶體M7之源極端子可各自連接至第五電晶體M5之汲極端子。第六電晶體M6的閘極端子可連接至第一輸入電壓VIP，且第七電晶體M7之閘極端子可連接至第二輸入電壓VIM。第六電晶體M6之汲極端子可直接連接至第一子電路920，例如至第三電晶體M3之源極端子及第四電晶體M4之汲極端子。第七電晶體M7的汲極端子可直接連接至第三子電路930。
第三子電路930可包含第三複數個電晶體，諸如第八電晶體M8、第九電晶體M9、第十電晶體M10、及第十一電晶體M11。第八電晶體M8及第九電晶體M9可串聯連接。第八電晶體M8及第九電晶體M9可包含n通道電晶體。第八電晶體M8的源極端子可連接至參考電壓，且第九電晶體M9之汲極端子可連接至第二輸出節點NOUT2 。第八電晶體M8及第九電晶體M9之各者的閘極端子可連接至偏壓電壓。
第十電晶體M10及第十一電晶體M11可串聯連接。第十電晶體M10及第十一電晶體M11可包含p通道電晶體。第十電晶體M10的汲極端子可連接至第二輸出節點NOUT2 ，且第十一電晶體M11的源極端子可連接至供應電壓VDD。第十電晶體M10的閘極端子可連接至偏壓電壓，且第十一電晶體M11的閘極端子可連接至偏壓節點BCOM 。第二輸出節點NOUT2 亦可作為第二輸出電壓VOUTP的第二輸出端子。
op-amp 105(2)可進一步包含虛置開關915以改善op-amp 105(2)之輸出的準確度。虛置開關915可包含一電晶體，諸如p通道電晶體。根據本實施例，虛置開關915總是針對所有操作而設定為導通（閉合）。
第四子電路935可包含第四複數個電晶體，諸如第十二電晶體M12、第十三電晶體M13、及第十四電晶體M14。第十二電晶體M12可包含n通道電晶體，該n通道電晶體具有連接至參考電壓的源極端子及連接至第十三電晶體M13與第十四電晶體M14的汲極端子。第十二電晶體M12的閘極端子可連接至偏壓電壓。
第十三電晶體M13及第十四電晶體M14可彼此並聯連接且與第十二電晶體M12串聯連接。第十三電晶體M13及第十四電晶體M14可包含n通道電晶體。據此，第十三電晶體M13及第十四電晶體M14的源極端子可各自連接至第十二電晶體M12之汲極端子。第十三電晶體M13的閘極端子可連接至共同電壓VCOM，且第十四電晶體M14的閘極端子可連接至共模回授信號CMFB。
第四子電路1035可進一步包含第十五電晶體M15及第十六電晶體M16，其等係配置為電流鏡且連接至第十三電晶體M13及第十四電晶體M14。第十五電晶體M15及第十六電晶體M16可包含p通道電晶體。據此，第十五電晶體M15之汲極端子可連接至第十三電晶體M13之汲極端子，且第十六電晶體M16之汲極端子可連接至第十四電晶體M14之汲極端子。第十六電晶體M16的汲極端子亦可連接至第十五電晶體M15的閘極端子及第十六電晶體M16的閘極端子。
第二模式開關910可包含一電晶體，諸如p通道電晶體。第二模式開關910的汲極端子可連接至第四子電路935，第二模式開關910的源極端子可連接至偏壓節點BCOM ，且第二模式開關910的閘極端子可經組態以接收模式信號。
參照圖10，在第三實施例中，op-amp 105(3)可經組態以在全差動模式及單端模式兩者中操作。例如，op-amp 105(3)可經組態以接收並回應一模式信號，諸如一高模式信號「H」（亦即，高電壓）及一低模式信號「L」（亦即，低電壓）。根據本實施例，op-amp 105(3)可包含複數個子電路，諸如第一子電路1020、第二子電路1025、第三子電路1030、及第四子電路1035，其等經連接在一起及經組態以放大輸入信號，諸如第一輸入信號VIP及第二輸入信號VIM。例如，第一子電路1020、第三子電路1030、及第四子電路1035可經由偏壓節點BCOM 直接彼此連接，且第二子電路1025可直接連接至第一子電路1020及第三子電路1030。op-amp 105(3)可進一步包含複數個模式開關元件，諸如第一模式開關1005及第二模式開關1010，其等係選擇性地啟用/停用以在任何給定時間將op-amp 105(3)操作在全差動模式或單端模式中之一者中。
第一子電路1020可包含第一複數個電晶體，諸如第一電晶體M1、第二電晶體M2、第三電晶體M3、及第四電晶體M4。第一電晶體M1及第二電晶體M2可串聯連接。第一電晶體M1及第二電晶體M2可包含p通道電晶體。第一電晶體M1的源極端子可連接至供應電壓VDD，且第二電晶體M2之汲極端子可連接至第一輸出節點NOUT1 。第一電晶體M1及第二電晶體M2之各者的閘極端子可連接至偏壓電壓。
第三電晶體M3及第四電晶體M4可串聯連接。第三電晶體M3及第四電晶體M4可包含n通道電晶體。第三電晶體M3的汲極端子可連接至第一輸出節點NOUT1 ，且第四電晶體M4的源極端子可連接至參考電壓，諸如接地。第三電晶體M3的閘極端子可連接至偏壓電壓，且第四電晶體的閘極端子可連接至偏壓節點BCOM 。第一輸出節點NOUT1 亦可作為第一輸出電壓VOUTM的第一輸出終端。
第一模式開關1005可包含一電晶體，諸如n通道電晶體。第一模式開關1005的汲極端子可連接至第一輸出節點NOUT1 ，第一模式開關1005的源極端子可連接至偏壓節點BCOM ，且第一模式開關1005的閘極端子可經組態以接收模式信號。
第二子電路1025可包含複數個電晶體，諸如第五電晶體M5、第六電晶體M6、及第七電晶體M7。第五電晶體M5可包含p通道電晶體，該p通道電晶體包含連接至供應電壓VDD的源極端子及連接至第六電晶體M6與第七電晶體M7的汲極端子。第五電晶體之閘極端子可連接至偏壓電壓。
第六電晶體M6及第七電晶體M7可彼此並聯連接且與第五電晶體M5串聯連接。第六電晶體M6及第七電晶體M7可包含p通道電晶體。據此，第六電晶體M6及第七電晶體M7之源極端子可各自連接至第五電晶體M5之汲極端子。第六電晶體M6的閘極端子可連接至第一輸入電壓VIP，且第七電晶體M7之閘極端子可連接至第二輸入電壓VIM。第六電晶體M6之源極端子可直接連接至第一子電路1020，例如至第三電晶體M3之源極端子及第四電晶體M4之汲極端子。第七電晶體M7的源極端子可直接連接至第三子電路230。
第二子電路1025可進一步包含八電晶體M8、第九電晶體M9、及第十電晶體M10，其中M8、M9、及M10包含n通道電晶體。八電晶體M8之閘極端子連接至第一輸入電壓VIP，且汲極端子連接至第一子電路1020，例如在第一電晶體M1及第二電晶體M2之間。第九電晶體M9之閘極端子連接至第二輸入電壓VIM，且汲極端子連接至第三子電路1030。第八電晶體M8及第九電晶體M9之源極端子連接至第十電晶體M10之汲極端子。第十電晶體M10的源極端子可連接至參考電壓。
第三子電路1030可包含第三複數個電晶體，諸如第十一電晶體M11、第十二電晶體M12、第十三電晶體M13、及第十四電晶體M14。第十一電晶體M11及第十二電晶體M12可串聯連接。第十一電晶體M11及第十二電晶體M12可包含p通道電晶體。第十一電晶體M11的源極端子可連接至供應電壓VDD，且第十二電晶體M12之汲極端子可連接至第二輸出節點NOUT2 。第十一電晶體M11及第十二電晶體M12之各者的閘極端子可連接至偏壓電壓。
第十三電晶體M13及第十四電晶體M14可串聯連接。第十三電晶體M13及第十四電晶體M14可包含n通道電晶體。第十三電晶體M13的汲極端子可連接至第二輸出節點NOUT2 ，且第十四電晶體M14的源極端子可連接至參考電壓，諸如接地。第十三電晶體M13的閘極端子可連接至偏壓電壓，且第十四電晶體M14的閘極端子可連接至偏壓節點BCOM 。第二輸出節點NOUT2 亦可作為第二輸出電壓VOUTP的第二輸出端子。
op-amp 105(3)可進一步包含虛置開關1015以改善op-amp 105(3)之輸出的準確度。虛置開關1015可包含一電晶體，諸如n通道電晶體。根據本實施例，虛置開關1015總是針對所有操作而設定為關斷（斷開）。
第四子電路1035可包含第四複數個電晶體，諸如第十五電晶體M15、第十六電晶體M16、及第十七電晶體M17。第十五電晶體M15可包含p通道電晶體，該p通道電晶體具有連接至供應電壓VDD的源極端子及連接至第十六電晶體M16及第十七電晶體M17的汲極端子。第十五電晶體M15的閘極端子可連接至偏壓電壓。
第十六電晶體M16及第十七電晶體M17可彼此並聯連接且與第十五電晶體M15串聯連接。第十六電晶體M16及第十七電晶體M17可包含p通道電晶體。據此，第十六電晶體M16及第十七電晶體M17的源極端子可各自連接至第十五電晶體M15之汲極端子。第十六電晶體M16的閘極端子可連接至共同電壓VCOM ，且第十七電晶體M17之閘極端子可連接至共模回授信號CMFB。
第四子電路1035可進一步包含第十八電晶體M18及第十九電晶體M19，其等係配置為電流鏡且連接至第十六電晶體M16及第十七電晶體M17。第十八電晶體M18及第十九電晶體M19可包含n通道電晶體。據此，第十八電晶體M18之汲極端子可連接至第十六電晶體M16之汲極端子，且第十九電晶體M19之汲極端子可連接至第十七電晶體M17之汲極端子。第十九電晶體M19之汲極端子亦可連接至第十八電晶體M18之閘極端子及第十九電晶體M19之閘極端子。
第二模式開關1010可包含一電晶體，諸如n通道電晶體。第二模式開關1010的汲極端子可連接至第四子電路1035，第二模式開關1010的源極端子可連接至偏壓節點BCOM ，且第二模式開關1010的閘極端子可經組態以接收模式信號。
參照圖1、圖2、圖3、圖9、及圖10，感測器系統100可進一步包含控制電路125，該控制電路經組態以根據所欲模式操作而產生模式信號（「H」及「L」）。例如，控制電路125可產生高模式信號(「H」)以將op-amp 105操作在單端模式中，及可產生低模式信號(「L」)以將op-amp 105操作在全差動模式中。控制電路125可包含適用於產生數位信號的各種邏輯閘及/或其他電路系統。控制電路125可進一步經組態以產生各種開關信號(SW)以透過一或多個信號路徑選擇性地操作複數個開關SW1A:SW6A及SW1B:SW8B（圖1）。
控制電路125可包含反相器200或結合該反相器操作。反相器200可經組態以在輸入端子處接收模式信號，及輸出具有相對邏輯位準的信號。例如，當反相器200接收低模式信號「L」（亦即，低電壓）時，其輸出高模式信號（亦即，高電壓），而當反相器200接收高模式信號時，其輸出低模式信號。反相器可包含用於實施邏輯非(logical negation)之邏輯閘（諸如反(NOT)閘）。
替代地，反相器200可整合在op-amp 105或放大器120內。
ADC 110可經組態以將類比信號轉換成數位信號。例如，ADC 110可連接至放大器電路120之輸出端子。在一例示性實施例中，ADC 110可係連接以接收第二輸出電壓VOUTP。
根據一例示性實施例，op-amp 105作用為單端op-amp及全差動op-amp兩者。據此，op-amp 105能夠以單端模式及全差動模式兩者操作。在一例示性操作中，且參照圖2至圖8，放大器電路120可進入第一重設狀態（重設1）。在第一重設狀態期間，開關SW1A,B、SW3A,B、SW5A,B、SW6A,B、及SW8B導通；開關SW2A,B、SW4A,B、及SW7關斷；且模式信號係設定至低「L」。
在全差動模式（其緊接第一重設狀態）期間，開關SW1A,B保持導通，開關SW2A,B導通，開關SW3A,B斷開，開關SW4A,B保持關斷，開關SW6A,B斷開，開關SW7保持關斷，開關SW8B保持導通，且模式信號保持低。
在第二重設狀態（重設2）（其緊接全差動模式）期間，模式信號係設定至高「H」，開關SW1A,B斷開，開關SW2A,B斷開，開關SW3A,B保持關斷，開關SW4A, B保持關斷，開關SW5A,B斷開，開關SW6A,B導通，開關SW7B導通，且開關SW8B斷開。
在單端模式（其緊接第二重設狀態）期間，模式信號保持高，開關SW1A,B及SW2A,B保持關斷，開關SW3A,B導通，開關SW4A,B導通，開關SW5A,B保持關斷，開關SW6A,B斷開，開關SW7B保持導通，且開關SW8B保持關斷。
在全差動模式期間且當模式信號係低(「L」)時，第一模式開關205接收低信號（其斷開第一模式開關205），且第二模式開關210經由反相器200接收高信號（其導通第二模式開關）。
在單端模式期間且當模式信號係高(「H」)時，第一模式開關205接收高信號（其導通第一模式開關），且第二模式開關210經由反相器200接收低信號（其斷開第二模式開關）。
所屬技術領域中具有通常知識者將理解電晶體可實施為p通道電晶體或n通道電晶體。如此，電晶體的操作可據此改變。例如，第一模式開關205及第二模式開關210可實施為p通道電晶體。在此種情況下，高模式信號將斷開開關，且低模式信號將導通開關。
在前面的描述中，已參照特定例示性實施例來描述該技術。繪示與描述的特定實施方案係說明該技術與其最佳模式，且不旨在以任何方式限制本技術的範圍。實際上，為了簡潔起見，習知的製造、連接、製備、及該方法與系統的其他功能態樣並未詳細描述。此外，在各圖式中顯示的連接線係旨在表示各元件之間的例示性功能關係及/或步驟。許多替換或額外的功能關係或實體連接可存在於實際的系統中。
本技術已參照特定例示性實施例描述。然而，在不背離本技術的範圍的情況下，可作出各種修改與改變。描述與圖式係視為說明性的方式，而不是限制性的，且所有此類修改係旨在包括在本技術的範圍之內。因此，該技術的範圍應由所描述的一般實施例與其法律均等物來判定，而不是僅由上述的具體實例來判定。例如，任何方法或程序實施例中述及的步驟可用任何順序執行（除非另有明確說明），且不限於具體實例中所呈現的明顯順序。另外，任何設備實施例中述及的組件及/或元件可用各種排列方式組裝或以其他方式操作性組態以產生實質上相同於本技術的結果，且因此不限於具體實例中述及的具體組態。
上文已描述關於具體實施例之效益、其他優點及問題解決方案。然而，任何效益、優點、問題解決方案或可引起任何特定效益、優點或解決方案發生或變得更顯著的任何元件不應視為關鍵、必要、或基本的特徵或組件。
用語「包含(comprises, comprising)」、或其任何變化型，係旨在提及非排他性的包括，使得包含一系列元素的程序、方法、物品、組成物、或設備不僅包括述及的彼等元素，但是也可包括未明確列出或這種程序、方法、物品、組成物、或設備固有的其他元素。在本技術之實踐中使用之上述結構、配置、應用、比例、元件、材料、或組件之其他組合及/或修改（除了彼等未明確述及的以外）可改變或以其他方式特別調適於特定環境、製造規格、設計參數或其他操作需求，而未背離本技術之一般原理。
本技術已參照例示性實施例於上文描述。然而，可對例示性實施例做出變化與修改而不背離本技術的範圍。此等與其他改變或修改係旨在包括在如下列申請專利範圍所表達的本技術的範圍內。
根據一第一態樣，一種雙模式運算放大器包含：一第一子電路，其連接至一供應電壓及一偏壓節點，且該第一子電路包含：一第一電晶體，其與一第二電晶體串聯連接；一第三電晶體，其與該第二電晶體串聯連接；及一第一節點，其經定位在該第二電晶體及該第三電晶體之間；一第一模式開關，其經組態以將該第一節點選擇性連接至該偏壓節點；一第二子電路，其連接至該第一子電路；一第三子電路，其連接至：該供應電壓；及該偏壓節點；一第四子電路，其連接至該供應電壓；及一第二模式開關，其經組態以選擇性地將該第四子電路連接至該偏壓節點；其中該運算放大器根據該第一模式開關及該第二模式開關而以一全差動模式及一單端模式操作。
在一實施例中，在該全差動模式期間，該第一模式開關關斷，且該第二模式開關導通；且在該單端模式期間，該第一模式開關導通，且該第二模式開關關斷。
在一實施例中，該第四子電路包含：一第四電晶體，其直接連接至該供應電壓；一對電晶體，其包含與一第六電晶體並聯連接之一第五電晶體，其中該對電晶體係與該第四電晶體串聯連接；一電流鏡電路，其連接至該對電晶體；及一第二節點，其經定位在該第五電晶體及該電流鏡電路之間。
在一實施例中，該第二模式開關係連接至該偏壓節點及該第二節點。
在一實施例中，該第一模式開關回應於一第一模式信號，且該第二模式開關回應於一第二模式信號。
在一實施例中，該第二模式信號係該第一模式信號的反相。
在一實施例中，該第一模式信號及該第二模式信號之各者包含一低信號及一高信號。
在一實施例中，當該第一模式開關接收該低信號且該第二模式開關接收該高信號時，該運算放大器以一第一模式操作。
在一實施例中，當該第一模式開關接收該高信號且該第二模式開關接收該低信號時，該運算放大器以一第二模式操作。
在一實施例中，該第一模式包含該全差動模式；且該第二模式包含該單端模式。
根據一第二態樣，一種運作一雙模式運算放大器之方法，其包含：在該運算放大器之一輸入端子處接收一輸入電壓，其中該運算放大器包含：複數個子電路，其等包含：一第一子電路、一第二子電路、一第三子電路、及一第四子電路；及一第一模式開關及一第二模式開關；產生一模式信號，其中：該模式信號包含一第一模式信號及一第二模式信號，且該第一模式信號對應於一全差動模式，且該第二模式信號對應於一單端模式；將該模式信號供應至該運算放大器；及經由該第二模式開關及根據該模式信號將該第四子電路選擇性地連接至該複數個子電路之剩餘子電路。
在一實施例中，該方法進一步包含選擇性地操作複數個開關以執行一重設操作。
在一實施例中，該方法進一步包含根據該模式信號以該運算放大器產生一第一輸出電壓及一第二輸出電壓。
在一實施例中，該第一模式信號施加一低電壓至該第一模式開關及施加一高電壓至該第二模式開關。
在一實施例中，該第二模式信號施加一高電壓至該第一模式開關及施加一低電壓至該第二模式開關。
根據一第三態樣，一種系統包含：一感測器；一運算放大器，其連接至該感測器且經組態以一全差動模式及一單端模式操作，該運算放大器包含：一第一子電路，其連接至一供應電壓及一偏壓節點，且該第一子電路包含一第一節點，其中該第一子電路在該第一節點處輸出一第一輸出電壓；一第一模式開關，其經組態以將該第一節點選擇性連接至該偏壓節點；一第二子電路，其連接至該第一子電路；一第三子電路，其連接至該供應電壓及該偏壓節點，且該第三子電路包含一第二節點，其中該第三子電路在該第二節點處輸出一第二輸出電壓；一第四子電路，其連接至該供應電壓；及一第二模式開關，其經組態以選擇性地將該第四子電路連接至該偏壓節點；一類比轉數位轉換器，其經組態以接收該第二輸出電壓；及一控制電路，其經組態以產生一模式信號並傳輸該模式信號至該運算放大器，其中該模式信號包含：一第一模式信號，其對應於該全差動模式；及一第二模式信號，其對應於該單端模式。
在一實施例中，該第一模式開關及該第二模式開關之各者包含一n通道電晶體，該n通道電晶體包含經組態以接收該模式信號的一閘極端子。
在一實施例中，該第一模式信號導致：該第一模式開關接收一低電壓；及該第二模式開關接收一高電壓。
在一實施例中，該第二模式信號導致：該第一模式開關接收一高電壓；及該第二模式開關接收一低電壓。
在一實施例中，該系統進一步包含一反相器，該反相器經組態以接收該模式信號及產生一信號，該信號具有與該模式信號相對的邏輯位準
100:感測器系統 105:運算放大器/ op-amp 105(1):運算放大器/ op-amp 105(2):運算放大器/ op-amp 105(3):運算放大器/ op-amp 110:類比轉數位轉換器/ADC 115:感測器電路 120:放大器電路/放大器 125:控制電路 200:反相器 205:模式開關 210:模式開關 215:虛置開關 220:子電路 225:子電路 230:子電路 235:子電路 905:模式開關 910:模式開關 915:虛置開關 920:子電路 925:子電路 930:子電路 935:子電路 1005:模式開關 1010:模式開關 1015:虛置開關 1020:子電路 1025:子電路 1030:子電路 1035:子電路 BCOM:偏壓節點 CMFB:共模回授信號 M1:電晶體 M2:電晶體 M3:電晶體 M4:電晶體 M5:電晶體 M6:電晶體 M7:電晶體 M8:電晶體 M9:電晶體 M10:電晶體 M11:電晶體 M12:電晶體 M13:電晶體 M14:電晶體 M15:電晶體 M16:電晶體 M17:電晶體 M18:電晶體 M19:電晶體 NOUT1:輸出節點 NOUT2:輸出節點 SW1A:開關 SW2A:開關 SW3A:開關 SW4A:開關 SW5A:開關 SW6A:開關 SW1B:開關 SW2B:開關 SW3B:開關 SW4B:開關 SW5B:開關 SW6B:開關 SW7:開關 SW7B:開關 SW8B:開關 VCOM:共同電壓 VDD:供應電壓 VIM:輸入信號 VIP:輸入信號 VOUTM:輸出電壓 VOUTP:輸出電壓
本技術的更完整理解可藉由參考詳細說明且同時結合下列說明性圖式來考慮而得到。在下列圖式中，相似的元件符號在整個圖式中係指類似的元件及步驟。 圖1係根據本技術之一例示性實施例之包含具有一雙模式運算放大器之一放大器電路之一感測器系統的圖； 圖2係根據本技術之一例示性實施例之在單端模式中之雙模式運算放大器的第一實施例； 圖3係根據本技術之一例示性實施例之在全差動模式中之雙模式運算放大器的第一實施例； 圖4係根據本技術之一例示性實施例之用於操作放大電路的時序圖； 圖5係根據本技術之一例示性實施例之在第一重設期之放大電路； 圖6係根據本技術之一例示性實施例之在全差動模式之放大電路； 圖7係根據本技術之一例示性實施例之在第二重設期之放大電路； 圖8係根據本技術之一例示性實施例之在單端模式之放大電路； 圖9係根據本技術之在全差動模式中之雙模式運算放大器的第二實施例；及 圖10係根據本技術之在全差動模式中之雙模式運算放大器的第三實施例。
105(1):運算放大器/op-amp
200:反相器
205:模式開關
210:模式開關
215:虛置開關
220:子電路
225:子電路
230:子電路
235:子電路
BCOM:偏壓節點
CMFB:共模回授信號
M1:電晶體
M2:電晶體
M3:電晶體
M4:電晶體
M5:電晶體
M6:電晶體
M7:電晶體
M8:電晶體
M9:電晶體
M10:電晶體
M11:電晶體
M12:電晶體
M13:電晶體
M14:電晶體
M15:電晶體
M16:電晶體
NOUT1:輸出節點
NOUT2:輸出節點
VCOM:共同電壓
VDD:供應電壓
VIM:輸入信號
VIP:輸入信號
VOUTM:輸出電壓
VOUTP:輸出電壓

Claims (20)

  1. 一種運算放大器，其包含：一第一子電路，其連接至一供應電壓及一偏壓節點，且該第一子電路包含：一第一電晶體，其與一第二電晶體串聯連接；一第三電晶體，其與該第二電晶體串聯連接；及一第一節點，其經定位在該第二電晶體及該第三電晶體之間；一第一模式開關，其經組態以將該第一節點選擇性連接至該偏壓節點；一第二子電路，其連接至該第一子電路；一第三子電路，其連接至：該供應電壓；及該偏壓節點；一第四子電路，其直接連接至該供應電壓；及一第二模式開關，其經組態以選擇性地將該第四子電路連接至該偏壓節點；其中該運算放大器根據該第一模式開關及該第二模式開關而以一全差動模式及一單端模式操作。
  2. 如請求項1之運算放大器，其中：在該全差動模式期間，該第一模式開關關斷，且該第二模式開關導通；且 在該單端模式期間，該第一模式開關導通，且該第二模式開關關斷。
  3. 如請求項1之運算放大器，其中該第四子電路包含：一第四電晶體，其直接連接至該供應電壓；一對電晶體，其包含與一第六電晶體並聯連接之一第五電晶體，其中該對電晶體係與該第四電晶體串聯連接；一電流鏡電路，其連接至該對電晶體；及一第二節點，其經定位在該第五電晶體及該電流鏡電路之間。
  4. 如請求項3之運算放大器，其中：其中該第二模式開關係連接至該偏壓節點及該第二節點。
  5. 如請求項1之運算放大器，其中：該第一模式開關回應於一第一模式信號，且該第二模式開關回應於一第二模式信號。
  6. 如請求項5之運算放大器，其中：該第二模式信號係該第一模式信號的反相。
  7. 如請求項5之運算放大器，其中：該第一模式信號及該第二模式信號之各者包含一低信號與一高信號。
  8. 如請求項7之運算放大器，其中：當該第一模式開關接收該低信號且該第二模式開關接收該高信號時，該運算放大器以一第一模式操作。
  9. 如請求項8之運算放大器，其中：當該第一模式開關接收該高信號且該第二模式開關接收該低信號時，該運算放大器以一第二模式操作。
  10. 如請求項9之運算放大器，其中：該第一模式包含該全差動模式；且該第二模式包含該單端模式。
  11. 一種用於操作一雙模式運算放大器之方法，其包含：在該運算放大器之一輸入端子處接收一輸入電壓，其中該運算放大器包含：複數個子電路，其等包含：一第一子電路、一第二子電路、一第三子電路、及一第四子電路；及一第一模式開關及一第二模式開關；產生一模式信號，其中：該模式信號包含一第一模式信號及一第二模式信號，且該第一模式信號對應於一全差動模式，且該第二模式信號對應於一單端模式； 將該模式信號供應至該運算放大器；且經由該第二模式開關及根據該模式信號將該第四子電路選擇性地直接連接至該複數個子電路之剩餘子電路。
  12. 如請求項11之方法，其中其進一步包含選擇性地操作複數個開關以執行一重設操作。
  13. 如請求項11之方法，進一步包含根據該模式信號以該運算放大器產生一第一輸出電壓及一第二輸出電壓。
  14. 如請求項11之方法，其中該第一模式信號施加一低電壓至該第一模式開關及施加一高電壓至該第二模式開關。
  15. 如請求項11之方法，其中該第二模式信號施加一高電壓至該第一模式開關及施加一低電壓至該第二模式開關。
  16. 一種感測器系統，其包括：一感測器；一運算放大器，其連接至該感測器且經組態以在一全差動模式及一單端模式中操作且包含：一第一子電路，其連接至一供應電壓及一偏壓節點，且包含一第一節點，其中該第一子電路在該第一節點輸出一第一輸出電壓；一第一模式開關，其經組態以將該第一節點選擇性連接至該偏壓節 點；一第二子電路，其連接至該第一子電路；一第三子電路，其連接至該供應電壓及該偏壓節點，且包含一第二節點，其中該第三子電路在該第二節點輸出一第二輸出電壓；一第四子電路，其連接至該供應電壓；及一第二模式開關，其經組態以選擇性地將該第四子電路直接連接至該偏壓節點；一類比轉數位轉換器，其經組態以接收該第二輸出電壓，及一控制電路，其經組態以產生一模式信號且傳輸該模式信號至該運算放大器，其中該模式信號包含：一第一模式信號，其對應於該全差動模式；及一第二模式信號，其對應於該單端模式。
  17. 如請求項16之感測器系統，其中：該第一模式信號及該第二模式開關之各者包含一n通道電晶體，該n通道電晶體包含經組態以接收該模式信號的一閘極端子。
  18. 如請求項16之感測器系統，其中該第一模式信號導致：該第一模式開關接收一低電壓；及該第二模式開關接收一高電壓。
  19. 如請求項16之感測器系統，其中該第二模式信號導致：該第一模式開關接收一高電壓；及 該第二模式開關接收一低電壓。
  20. 如請求項16之感測器系統，進一步包含一反相器，該反相器經組態以接收該模式信號及產生一信號，該信號具有與該模式信號相對的邏輯位準。
TW108140602A 2018-12-11 2019-11-08 用於雙模式運算放大器之方法及設備 TWI772705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/215,836 US11088667B2 (en) 2018-12-11 2018-12-11 Methods and apparatus for a dual mode operational amplifier
US16/215,836 2018-12-11

Publications (2)

Publication Number Publication Date
TW202110084A TW202110084A (zh) 2021-03-01
TWI772705B true TWI772705B (zh) 2022-08-01

Family

ID=70971307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140602A TWI772705B (zh) 2018-12-11 2019-11-08 用於雙模式運算放大器之方法及設備

Country Status (4)

Country Link
US (1) US11088667B2 (zh)
KR (1) KR20200071661A (zh)
CN (1) CN111313850B (zh)
TW (1) TWI772705B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509914B1 (ko) * 2022-06-02 2023-03-14 주식회사 에이코닉 단일종단모드 및 완전차동모드를 선택적으로 지원하는 증폭장치 및 이를 포함하는 터치 센서
US12273082B2 (en) * 2022-07-19 2025-04-08 Texas Instruments Incorporated Isolated amplifiers with reconfigurable filter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568089A (en) * 1993-06-15 1996-10-22 Nec Corporation Fully differential amplifier including common mode feedback circuit
US20040070451A1 (en) * 2002-10-09 2004-04-15 Pihlstrom Bert G. Selectable single mode or diferential mode operation in a single amplifier
US20040207470A1 (en) * 2003-04-17 2004-10-21 Van Zanten Francois Differential amplifier with a common mode voltage loop
US20070287403A1 (en) * 2004-07-06 2007-12-13 Telefonaktiebolaget L M Ericsson (Publ) Radio-Receiver Front-End and A Method For Frequency Converting An Input Signal
US7449950B2 (en) * 2005-10-28 2008-11-11 Texas Instruments Deutschland Gmbh Analog signal processing circuit
US20160178442A1 (en) * 2014-12-23 2016-06-23 Advanced Energy Industries, Inc. Fully-differential amplification for pyrometry
US20160308492A1 (en) * 2015-04-17 2016-10-20 Analog Devices, Inc. Two-input amplifier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281751B1 (en) * 1999-08-16 2001-08-28 Cirrus Logic, Inc. Frequency compensation for single-ended class AB operational amplifiers with fully-differential input stages
US7030697B1 (en) * 2003-11-18 2006-04-18 Xilinx, Inc. Method and apparatus for providing high common-mode rejection ratio in a single-ended CMOS operational transconductance amplifier
KR100833624B1 (ko) * 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路
US9362874B2 (en) * 2013-07-10 2016-06-07 Fairchild Semiconductor Corporation Differential measurements with a large common mode input voltage
CN106788276B (zh) * 2015-12-29 2020-03-13 深圳市汇顶科技股份有限公司 转换电路及检测电路
US10320337B2 (en) * 2016-08-30 2019-06-11 Cirrus Logic, Inc. Fully-differential operational amplifier system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568089A (en) * 1993-06-15 1996-10-22 Nec Corporation Fully differential amplifier including common mode feedback circuit
US20040070451A1 (en) * 2002-10-09 2004-04-15 Pihlstrom Bert G. Selectable single mode or diferential mode operation in a single amplifier
US20040207470A1 (en) * 2003-04-17 2004-10-21 Van Zanten Francois Differential amplifier with a common mode voltage loop
US20070287403A1 (en) * 2004-07-06 2007-12-13 Telefonaktiebolaget L M Ericsson (Publ) Radio-Receiver Front-End and A Method For Frequency Converting An Input Signal
US7449950B2 (en) * 2005-10-28 2008-11-11 Texas Instruments Deutschland Gmbh Analog signal processing circuit
US20160178442A1 (en) * 2014-12-23 2016-06-23 Advanced Energy Industries, Inc. Fully-differential amplification for pyrometry
US20160308492A1 (en) * 2015-04-17 2016-10-20 Analog Devices, Inc. Two-input amplifier

Also Published As

Publication number Publication date
CN111313850B (zh) 2024-03-08
US20200186110A1 (en) 2020-06-11
CN111313850A (zh) 2020-06-19
TW202110084A (zh) 2021-03-01
KR20200071661A (ko) 2020-06-19
US11088667B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
US7154294B2 (en) Comparators capable of output offset calibration
TWI528721B (zh) 用於具有大動態範圍之軌條對軌條比較器之偏移校準及精度磁滯
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
WO2018216677A1 (ja) 比較回路
TWI772705B (zh) 用於雙模式運算放大器之方法及設備
EP1980017B1 (en) Amplifier circuit
TWI428725B (zh) 差動參考電壓產生器
JP4928290B2 (ja) 差動信号比較器
CN101546986B (zh) 可改善回转率的运算放大器
US7514999B2 (en) Voltage-to-current converter
WO2018055666A9 (ja) インターフェース回路
CN111313871B (zh) 动态预放大电路和动态比较器
WO2007043389A1 (ja) 四端子二重絶縁ゲート電界トランジスタを用いたｃｍｏｓ増幅器、それを用いた多入力ｃｍｏｓ増幅器、高利得多入力ｃｍｏｓ増幅器、高利得高安定多入力ｃｍｏｓ増幅器および多入力ｃｍｏｓ差動増幅器
JP2002164788A (ja) 差動出力型ｄａ変換器
KR102839770B1 (ko) 연산 증폭기의 이득-대역폭을 제어하기 위한 증폭기 회로 및 방법
US7321245B2 (en) Pipelined AD converter capable of switching current driving capabilities
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
CN103825567A (zh) 运算放大器电路
JP2009225205A (ja) Ｃｍｌ回路
JP2008283284A (ja) Ａｄ変換器
JP2006352607A (ja) 差動増幅器およびアナログデジタルコンバータ
TWI806149B (zh) 放大器電路
TWI835651B (zh) 放大器電路
KR100912967B1 (ko) 센스증폭기 및 반도체메모리장치의 수신회로
JP2007192647A (ja) 半導体センサ回路