[go: up one dir, main page]

TWI772431B - 具有絕緣源極/汲極跨接結構之半導體裝置 - Google Patents

具有絕緣源極/汲極跨接結構之半導體裝置 Download PDF

Info

Publication number
TWI772431B
TWI772431B TW107119089A TW107119089A TWI772431B TW I772431 B TWI772431 B TW I772431B TW 107119089 A TW107119089 A TW 107119089A TW 107119089 A TW107119089 A TW 107119089A TW I772431 B TWI772431 B TW I772431B
Authority
TW
Taiwan
Prior art keywords
insulator
pattern
fin pattern
gate structure
fin
Prior art date
Application number
TW107119089A
Other languages
English (en)
Other versions
TW201914017A (zh
Inventor
席德哈斯 瑞斯托吉
沙布哈許 克查尼利
梁在錫
千寬永
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201914017A publication Critical patent/TW201914017A/zh
Application granted granted Critical
Publication of TWI772431B publication Critical patent/TWI772431B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H10W20/432—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，包括：絕緣體，在基底上，並具有相對的第一側和第二側，第一側和第二側中的每一個沿第一方向延伸；第一鰭圖案，從絕緣體的第三側沿第一方向延伸；第二鰭圖案，從絕緣體的第四側沿第一方向延伸；以及第一閘極結構，從絕緣體的第一側沿橫向於第一方向的第二方向延伸。所述裝置還包括：第二閘極結構，從絕緣體的第二側沿第二方向延伸；第三鰭圖案，與第一閘極結構交疊，與絕緣體的第一側隔開，並且沿第一方向延伸；第四鰭圖案，與第二閘極結構交疊，與第二側隔開，並且在第二側延伸的方向上延伸。絕緣體的上表面高於第一鰭圖案的上表面和第二鰭圖案的上表面。

Description

具有絕緣源極/汲極跨接結構之半導體裝置
本申請要求於韓國智慧財產局於2017年9月11日提交的韓國專利申請第10-2017-0116018號的權益，所述申請的公開內容整體併入本文中作為參考。
本發明概念涉及半導體裝置，更具體地涉及半導體裝置中的連接結構。
半導體裝置的尺寸越來越小，效率越來越高。為了變得更小，半導體裝置需要更高的積集度。因此，半導體裝置正在按比例縮小。
由於半導體裝置按比例縮小，電晶體的閘極與形成於電晶體的源極/汲極上的接觸件之間的間隙迅速縮小。
發明概念的一方面可以通過包括隔離閘極結構的絕緣體而提供具有改進的積集密度和可靠度的半導體裝置。
發明概念的一方面還可以通過包括形成在隔離閘極結構的絕緣體上的源極/汲極接觸件而提供具有改進的積集密度和可靠度的半導體裝置。
然而，發明概念的這些方面不限於這裡所述的一個。通過參考下面給出的發明概念的詳細描述，發明概念所屬領域的普通技術人員將更清楚發明概念的上述和其它方面。
根據發明概念的一些實施例，半導體裝置包括：絕緣體，在基底上並具有相對的第一側和第二側，每一側都沿第一方向延伸；第一鰭圖案，從絕緣體的第三側沿第一方向延伸；第二鰭圖案，從絕緣體的第四側沿第一方向延伸；以及第一閘極結構，從絕緣體的第一側沿橫向於第一方向的第二方向延伸。所述裝置還包括：第二閘極結構，從絕緣體的第二側沿第二方向延伸；第三鰭圖案，與第一閘極結構交疊，與絕緣體的第一側隔開，並且沿第一方向延伸；以及第四鰭圖案，與第二閘極結構交疊，與第二側隔開，並且在第二側延伸的方向上延伸。絕緣體的上表面高於第一鰭圖案的上表面和第二鰭圖案的上表面。
一些實施例提供了一種半導體裝置，其包括：場絕緣層，設置在基底上，隔開從場絕緣層的上表面突出的第一鰭圖案和第二鰭圖案；以及絕緣圖案，位於第一鰭圖案和第二鰭圖案之間，並從場絕緣層的上表面突出。所述裝置還包括：第一閘極結構，設置在第一鰭圖案上；第二閘極結構，設置在第二鰭圖案上；以及絕緣體，設置在場絕緣層上，覆蓋絕緣圖案並接觸第一閘極 結構和第二閘極結構。
進一步實施例提供了一種半導體裝置，其包括：絕緣體，設置在基底上，並包括沿第一方向延伸的相對的第一側和第二側；第一鰭圖案，從絕緣體的第三側沿橫向於第一方向的第二方向延伸；第二鰭圖案，從絕緣體的與第三側相對的第四側並且在第二方向延伸；以及絕緣圖案，在絕緣體之下以及在第一鰭圖案和第二鰭圖案之間。所述裝置還包括：第一閘極結構，從絕緣體的第一側沿第一方向延伸；以及第二閘極結構，從絕緣體的第二側沿著第一方向延伸並且通過絕緣體與第一閘極結構絕緣。絕緣體的上表面高於第一鰭圖案的上表面和第二鰭圖案的上表面。
進一步實施例提供了一種半導體裝置，其包括：第一鰭圖案，設置在基底上並沿第一方向延伸；第一閘極結構，沿橫向於第一方向的第二方向延伸並且和第一鰭圖案交疊；第一源極/汲極區，設置在第一閘極結構的第一側上並且和第一鰭圖案交疊；以及第二源極/汲極區，設置在第一閘極結構的第二側上，和第一鰭圖案交疊，並連接至第一源極/汲極區。
100:基底
100u、105u、160_1u、170u:上表面
105:場絕緣層
107、109:層間絕緣膜
151a:第一閘極間隔件/第一閘極間隔件的第一部分
151b:第一閘極間隔件/第一閘極間隔件的第二部分
151c:第一閘極間隔件/第一閘極間隔件的第三部分
152a:第二閘極間隔件/第二閘極間隔件的第一部分
152b:第二閘極間隔件/第二閘極間隔件的第二部分
152c:第二閘極間隔件/第二閘極間隔件的第三部分
153a:第三閘極間隔件/第三閘極間隔件的第一部分
153b:第三閘極間隔件/第三閘極間隔件的第二部分
154a:第四閘極間隔件/第四閘極間隔件的第一部分
154b:第四閘極間隔件/第四閘極間隔件的第二部分
155a、156a、160_1a、210a、F3_1:第一部分
155b、156b、160_1b、210b:第二部分
156c、210c:第三部分
157a、157b:第七閘極間隔件
160_1、160_2、160_3、160_4、160_5:絕緣體
161:第一側
162:第二側
163:第三側
164:第四側
170:圖案
181_1、181_2、181_3、181_4:閘極絕緣層
182_1、182_2、182_3、182_4:閘極電極
183_1、183_2、183_3、183_4:頂蓋圖案
191、192、193、194、195:汲極區
210、220、230:汲極接觸件
A-A’、B-B’、C-C’、D-D’、G-G’、K-K’、O-O’:線
F1、F2、F3、F4、F5、F6、F7、F8:鰭圖案
FC1、FC2、FC3、FC4:連接鰭圖案
G1、G2、G3、G4、G5、G6:閘極結構
H1、H2、H3、H4、H5:高度
Hp1、Hp2、Hp3、Hp4、Hp5:
K:區
L11、L12、L21、L22:長側
S11、S21:短側
T1:溝槽
W1、W2、W3、W4:寬度
這些和/或其他方面將通過以下結合附圖進行的實施例的說明而變得顯而易見且更容易理解。
圖1是根據一些實施例的半導體裝置的佈局視圖。
圖2是通過從圖1中去除第一絕緣體而獲得的佈局視圖。
圖3A是沿圖1的線A-A’截取的橫截面圖。
圖3B是圖3A中區K的放大圖。
圖4是沿圖1的線B-B’截取的橫截面圖。
圖5是沿圖1的線C-C’截取的橫截面圖。
圖6是沿圖1的線B-B’截取的橫截面圖。
圖7是沿圖1的線C-C’截取的橫截面圖。
圖8是通過從圖1中去除第一絕緣體而獲得的佈局視圖。
圖9是沿圖1的線A-A’截取的橫截面圖。
圖10至圖12是分別沿圖1的線B-B’截取的橫截面圖。
圖13是根據一些實施例的半導體裝置的佈局視圖。
圖14和圖15分別是沿圖13的線D-D’截取的橫截面圖。
圖16是根據一些實施例的半導體裝置的佈局視圖。
圖17和圖18是分別沿圖16的線G-G’截取的橫截面圖。
圖19是根據一些實施例的半導體裝置的佈局視圖。
圖20和圖21是分別沿圖19的線K-K’截取的橫截面圖。
圖22是根據一些實施例的半導體裝置的佈局視圖。
圖23至圖27是分別沿圖22的線O-O’截取的橫截面圖。
儘管根據一些實施例在與半導體裝置相關的圖中示出了包括形狀像鰭圖案的通道區的鰭場效應電晶體(FinFET)，但發明概念不限於這種情況。根據一些實施例的半導體裝置可以包括穿隧場效應電晶體(FET)、包括奈米線的電晶體、包括奈米片的電晶體或三維(3D)電晶體。另外，根據一些實施例的半導體裝置可以包括雙極接面型電晶體或橫向雙擴散金屬氧化物半導體(LDMOS)電晶體。
另外，儘管根據一些實施例的半導體裝置被描述為使用鰭圖案的多通道電晶體，但它們也可以是平面電晶體。
圖1是根據一些實施例的半導體裝置的佈局視圖。圖2是通過從圖1中去除第一絕緣體160_1而獲得的佈局視圖。為了示出的清楚起見，圖1和圖2中未示出場絕緣層105、第一層間絕緣膜107、第二層間絕緣膜109、第一源極/汲極區191、第二源極/汲極區192和第一源極/汲極接觸件210。
圖3A是沿圖1的線A-A’截取的橫截面圖。圖3B是圖3A中區K的放大圖。圖4是沿圖1的線B-B’截取的橫截面圖。圖5是沿圖1的線C-C’截取的橫截面圖。
參照圖1至圖5，根據一些實施例的半導體裝置可以包括第一絕緣體160_1、第一鰭圖案F1、第二鰭圖案F2、第三鰭圖案F3、第四鰭圖案F4、第一閘極結構G1和第二閘極結構G2。
基底100可以是體矽基底或絕緣體上矽(SOI)基底。除此以外，基底100可以是矽基底或由另一種材料製成的基底，例如矽鍺、絕緣體上矽鍺(SGOI)、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵。
第一絕緣體160_1可以包括彼此面對的第一側161和第二側162。第一側161和第二側162可以在相同的方向上延伸。另外，第一絕緣體160_1可以包括連接第一側161和第二側162並彼此面對的第三側163和第四側164。第三側163和第四側164中的每一個可以在與第一側161和第二側162延伸的方向相交的方向上延伸。稍後將更詳細地描述第一絕緣體160_1。
第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6中 的每一個可從基底100突出。第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6中的每一個可以設置在基底100上以沿著第一絕緣體160_1的第一側161和第二側162延伸的方向延伸。第一鰭圖案F1可包括彼此面對且沿第一絕緣體160_1的第一側161和第二側162延伸的方向延伸的長側L11和L12以及連接長側L11和L12的短側S11。第一鰭圖案F1可以在第一絕緣體160_1的第一側161和第二側162延伸的方向上從第一絕緣體160_1的第三側163延伸。第二鰭圖案F2可包括彼此面對且沿第一絕緣體160_1的第一側161和第二側162延伸的方向延伸的長側L21和L22以及連接長側L21和L22的短側S21。第一鰭圖案F1的短側S11和第二鰭圖案F2的短側S21可以彼此面對。第二鰭圖案F2可以在第一絕緣體160_1的第一側161和第二側162延伸的方向上從第一絕緣體160_1的第四側164延伸。
第三鰭圖案F3和第四鰭圖案F4中的每一個可以與第一鰭圖案F1和第二鰭圖案F2在第一絕緣體160_1的第三側163和第四側164延伸的方向上間隔開。第三鰭圖案F3和第四鰭圖案F4可以相互分開。第三鰭圖案F3可以設置為鄰近第一絕緣體160_1的第一側161。第三鰭圖案F3可以與第一絕緣體160_1的第一側161間隔開並且在第一絕緣體160_1的第一側161延伸的方向上延伸。第四鰭圖案F4可以設置為靠近第一絕緣體160_1的第二側162。第四鰭圖案F4可以與第一絕緣體160_1的第二側162間隔開並且在第一絕緣體160_1的第二側162延伸的方向上延伸。
第五鰭圖案F5和第六鰭圖案F6可以在第一絕緣體160_1的第一側161和第二側162延伸的方向上彼此間隔開。第五 鰭圖案F5可以在第一絕緣體160_1的第一側161和第二側162延伸的方向上從第一絕緣體160_1的第三側163延伸。第六鰭圖案F6可以在第一絕緣體160_1的第一側161和第二側162延伸的方向上從第一絕緣體160_1的第四側164延伸。
可以在第三鰭圖案F3和第四鰭圖案F4之間設置第一鰭圖案F1、第二鰭圖案F2、第五鰭圖案F5和第六鰭圖案F6。
第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6可以是基底100的一部分，或者可以包括從基底100生長的磊晶層。第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6中的每一個可以包括諸如矽或鍺的元素半導體材料。另外，第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6中的每一個可包括化合物半導體，例如IV-IV族化合物半導體或III-V族化合物半導體。具體而言，形成第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6中的每一個的IV-IV族化合物半導體可以是例如包括碳(C)、矽(Si)、鍺(Ge)和錫(Sn)中的兩種或更多種的二元化合物或三元化合物或通過用IV族元素摻雜二元化合物或三元化合物獲得的化合物。形成第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6中的每一個的III-V族化合物半導體可以是例如由鋁(Al)、鎵(Ga)和銦(In)(即III族元素)中的至少一種與磷(P)、砷(As)和銻(Sb)(即V族元素)中的一種鍵合構成的二元化合物、三元化合物或四元化合物。
場絕緣層105可以設置在基底100上。場絕緣層105可部分覆蓋第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5和F6。舉例來說，場絕緣層105可部分覆蓋第一鰭圖案至第六鰭圖案 F1、F2、F3、F4、F5和F6的側壁。第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5和F6中的每一個的部分可以突出到場絕緣層105的上表面105u上方。第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5和F6可以由基底100上的場絕緣層105界定。舉例來說，場絕緣層105可以包括氧化矽層、氮化矽層和氮氧化矽層中的至少一種。
第一閘極結構至第四閘極結構G1、G2、G3和G4中的每一個可以形成在基底100上，以沿著第一絕緣體160_1的第三側163和第四側164延伸的方向延伸。第一閘極結構至第四閘極結構G1、G2、G3和G4可以彼此間隔開。第一閘極結構G1可形成在第三鰭圖案F3上以與第三鰭圖案F3相交。第二閘極結構G2可以交疊第四鰭圖案F4並與第四鰭圖案F4相交。第三閘極結構G3可以與第一鰭圖案F1、第三鰭圖案F3和第四鰭圖案F4相交。第四閘極結構G4可以與第二鰭圖案F2、第三鰭圖案F3和第四鰭圖案F4相交。
第一閘極結構至第四閘極結構G1、G2、G3和G4可以分別包括第一閘極絕緣層至第四閘極絕緣層181_1、181_2、181_3和181_4、第一閘極電極至第四閘極電極182_1、182_2、182_3和182_4以及第一頂蓋圖案至第四頂蓋圖案183_1、183_2、183_3和183_4。
第一閘極絕緣層181_1可沿著第一閘極間隔件的第一部分151a的內壁的至少一部分、第二閘極間隔件的第一部分152a的內壁的至少一部分和第三鰭圖案F3的上表面形成。第一閘極絕緣層181_1可設置在第三鰭圖案F3和場絕緣層105上。第一閘極 絕緣層181_1可沿著突出在場絕緣層105的上表面105u上方的第三鰭圖案F3的輪廓設置。
第二閘極絕緣層181_2可沿著第一閘極間隔件的第三部分151c的內壁的至少一部分以及第二閘極間隔件的第三部分152c的內壁的至少一部分以及第四鰭圖案F4的上表面形成。第二閘極絕緣層181_2可設置在第四鰭圖案F4和場絕緣層105上。第二閘極絕緣層181_2可沿著突出在場絕緣層105的上表面105u上方的第四鰭圖案F4的輪廓設置。
第三閘極絕緣層181_3可設置在位在第三閘極結構G3的兩個側壁上的間隔件的內壁的至少一部分上。第三閘極絕緣層181_3例如可設置在場絕緣層105、第一鰭圖案F1、第三鰭圖案F3、第四鰭圖案F4和第五鰭圖案F5上。第三閘極絕緣層181_3可沿著突出在場絕緣層105的上表面105u上方的第一鰭圖案F1、第三鰭圖案F3、第四鰭圖案F4和第五鰭圖案F5的輪廓設置。
第四閘極絕緣層181_4可設置在位在第四閘極結構G4的兩個側壁上的間隔件的內壁的至少一部分上。第四閘極絕緣層181_4例如可設置在場絕緣層105、第二鰭圖案F2、第三鰭圖案F3、第四鰭圖案F4和第六鰭圖案F6上。第四閘極絕緣層181_4可沿著突出在場絕緣層105的上表面105u上方的第二鰭圖案F2、第三鰭圖案F3、第四鰭圖案F4和第六鰭圖案F6的輪廓設置。
在一些實施例中，可以在第一閘極絕緣層至第四閘極絕緣層181_1、181_2、181_3、181_4中的每一個與第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6之間進一步設置介面層。當第一鰭圖案至第六鰭圖案F1、F2、F3、F4、F5、F6是矽鰭圖案時， 介面層可以例如包括氧化矽。
第一閘極絕緣層至第四閘極絕緣層181_1、181_2、181_3和181_4可包括具有比氧化矽層更高的介電常數的高介電常數材料。舉例來說，第一閘極絕緣層至第四閘極絕緣層181_1、181_2、181_3和181_4可包括氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。
第一閘極電極至第四閘極電極182_1、182_2、182_3和182_4可分別設置在第一閘極絕緣層至第四閘極絕緣層181_1、181_2、181_3和181_4上。
第一閘極電極至第四閘極電極182_1、182_2、182_3和182_4可包括氮化鈦(TiN)、碳化鉭(TaC)、氮化鉭(TaN)、氮化鈦矽(TiSiN)、氮化鉭矽(TaSiN)、氮化鉭鈦(TaTiN)、氮化鈦鋁(TiAlN)、氮化鉭鋁(TaAlN)、氮化鎢(WN)、釕(Ru)、鈦鋁(TiAl)、碳氮化鈦鋁(TiAIC-N)、碳化鈦鋁(TiAlC)、碳化鈦(TiC)、碳氮化鉭(TaCN)、鎢(W)、鋁(Al)、銅(Cu)、鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉑(Pt)、鎳鉑(Ni-Pt)、鈮(Nb)、氮化鈮(NbN)、碳化鈮(NbC)、鉬(Mo)、氮化鉬(MoN)、碳化鉬(MoC)、碳化鎢(WC)、銠(Rh)、鈀(Pd)、銥(Ir)、鋨(Os)、銀(Ag)、金(Au)、鋅(Zn)、釩(V)以及它們的組合中的至少一種。
第一頂蓋圖案至第四頂蓋圖案183_1、183_2、183_3和183_4可分別設置在第一閘極電極至第四閘極電極182_1、182_2、182_3和182_4上。第一頂蓋圖案至第四頂蓋圖案183_1、183_2、 183_3和183_4可以包括相對於第一層間絕緣膜107具有蝕刻選擇性的材料。第一頂蓋圖案至第四頂蓋圖案183_1、183_2、183_3和183_4可包括氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、氮碳化矽(SiCN)和碳氮氧化矽(SiOCN)。
在圖中，第一閘極絕緣層至第四閘極絕緣層181_1、181_2、181_3和181_4確實延伸在第一頂蓋圖案至第四頂蓋圖案183_1、183_2、183_3和183_4與設置在第一閘極結構至第四閘極結構G1、G2、G3和G4的兩側壁上的閘極間隔件之間。然而，發明概念不限於這種情況。
參照圖4，第一閘極絕緣層181_1和第二閘極絕緣層181_2可不形成在第一絕緣體160_1與第一閘極電極182_1和第二閘極電極182_2之間以及第一絕緣體160_1與第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。在根據一些實施例的製造半導體裝置的製程中，可通過去除在將在後面描述的第一閘極間隔件151a、151b和151c與第二閘極間隔件152a、152b和152c之間連續延伸的閘極結構的部分，而形成第一絕緣體160_1。閘極結構的去除部分可以例如是設置在第一閘極間隔件的第二部分151b和第二閘極間隔件的第二部分152b之間的部分。
在一些實施例中，可以在形成金屬閘極電極後進行閘極結構的所述部分的去除。在此情況下，在閘極結構的所述部分被去除以形成第一絕緣體160_1之前，第一閘極絕緣層181_1和第二閘極絕緣層181_2可已經形成。因此，第一閘極絕緣層181_1和第二閘極絕緣層181_2可不形成在第一絕緣體160_1與第一閘極電極182_1和第二閘極電極182_2之間以及第一絕緣體160_1 和第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。由於去除閘極結構的部分，因此在第一閘極間隔件151a、151b和151c與第二閘極間隔件152a、152b和152c之間連續延伸的閘極結構可以分成第一閘極結構G1和第二閘極結構G2。第一閘極結構G1和第二閘極結構G2可以通過第一絕緣體160_1彼此絕緣。稍後將更詳細地描述第一閘極間隔件151a、151b和151c以及第二閘極間隔件152a、152b和152c。
第一絕緣體160_1可設置在第一閘極結構G1和第二閘極結構G2之間以連接第一閘極結構G1和第二閘極結構G2。第一絕緣體160_1的第一側161可直接接觸第一閘極結構G1。第一絕緣體160_1的第二側162可直接接觸第二閘極結構G2。舉例來說，第一閘極結構G1可在第三側163和第四側164延伸的方向上從第一側161延伸。第二閘極結構G2可在第三側163和第四側164延伸的方向上從第二側162延伸。
第一閘極間隔件151a、151b和151c可以包括第一部分151a、第二部分151b和第三部分151c，第一部分151a、第二部分151b和第三部分151c佈置在第一絕緣體160_1的第三側163和第四側164延伸的方向上。在一些實施例中，第一閘極間隔件的第一部分151a、第二部分151b和第三部分151c可以彼此連接。
第二閘極間隔件152a、152b和152c可以包括第一部分152a、第二部分152b和第三部分152c，第二部分152b和第三部分152c佈置在第一絕緣體160_1的第三側163和第四側164延伸的方向上。第二閘極間隔件的第一部分152a、第二部分152b和第三部分152c可以彼此連接。
第一閘極間隔件151a、151b和151c以及第二閘極間隔件152a、152b和152c可以彼此間隔開，並且可以通過第一絕緣體160_1從第一閘極結構G1延伸到第二閘極結構G2。第一閘極結構G1可設置在第一閘極間隔件的第一部分151a與第二閘極間隔件的第一部分152a之間。第一絕緣體160_1可設置在第一閘極間隔件的第二部分151b與第二閘極間隔件的第二部分152b之間。第二閘極結構G2可設置在第一閘極間隔件的第三部分151c與第二閘極間隔件的第三部分152c之間。
第一閘極間隔件151a、151b和151c以及第二閘極間隔件152a、152b和152c中的每一個可例如包括氮化矽(SiN)、氮氧化矽(SiON)、氧化矽(SiO2)和氮碳氧化矽(SiOCN)中的至少一個。
第一絕緣體160_1可設置在第一鰭圖案F1和第二鰭圖案F2之間以及第五鰭圖案F5和第六鰭圖案F6之間。舉例來說，第一絕緣體160_1可設置在第一源極/汲極區191和第二源極/汲極區192之間。第一絕緣體160_1可設置在圖案170上。第一絕緣體160_1可設置在場絕緣層105上以覆蓋圖案170。圖案170將在後面更詳細地描述。
第一絕緣體160_1的第一寬度W1可大體上等於第一閘極結構G1的第二寬度W2和第二閘極結構G2的第三寬度W3。第一絕緣體160_1的第一寬度W1可以是從第三側163到第四側164測量的值。第一閘極結構G1的第二寬度W2可以是從第一閘極間隔件的第一部分151a的內壁到第二閘極間隔件的第一部分152a的內壁測量的值。第二閘極結構G2的第三寬度W3可以是從 第一閘極間隔件的第三部分151c的內壁到第二閘極間隔件的第三部分152c的內壁測量的值。
第一絕緣體160_1的上表面160_1u可高於第一鰭圖案F1的上表面和第二鰭圖案F2的上表面。舉例來說，從基底100的上表面100u到第一絕緣體160_1的上表面160_1u的第一高度H1可大於從基底100的上表面100u到第一鰭F1的上表面的第二高度H2以及從基底100的上表面100u到第二鰭圖案F2的上表面的第三高度H3。
第一絕緣體160_1可例如包括氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、氮碳化矽(SiCN)和氮碳氧化矽(SiOCN)中的至少一個。
圖案170可以填充界定第一鰭圖案F1的短側S11和第二鰭圖案F2的短側S21的溝槽T1。圖案170可設置在第一鰭圖案F1和第二鰭圖案F2之間以及第五鰭圖案F5和第六鰭圖案F6之間。第一鰭圖案F1和第二鰭圖案F2可通過圖案170彼此絕緣。第五鰭圖案F5和第六鰭圖案F6可通過圖案170彼此絕緣。
儘管其中圖案170設置在第一鰭圖案F1和第二鰭圖案F2之間以及第五鰭圖案F5和第六鰭圖案F6之間的情況與其中第三鰭圖案F3和第四鰭圖案F4中的每一個都是單一連續鰭圖案的情況作為示例已經在上面進行了描述，發明概念的技術精神不限於這種情況。舉例來說，圖案170可在第一絕緣體160_1的第三側163與第四側164延伸的方向上延伸，且將第三鰭圖案F3和第四鰭圖案F4中的至少任一個分成兩個鰭圖案。
在一些實施例中，圖案170可以包括與場絕緣層105相 同的材料。換句話說，場絕緣層105可包括從場絕緣層105的上表面105u突出的圖案170。
圖案170的上表面170u可高於場絕緣層105的上表面105u。舉例來說，從基底100的上表面100u到圖案170的上表面170u的第四高度H4可以大於從基底100的上表面100u到場絕緣層105的上表面105u的第五高度H5。
第一源極/汲極區191或第二源極/汲極區192可設置在第一絕緣體160_1的至少一側上。舉例來說，第一源極/汲極區191可設置在第一絕緣體160_1的一側上，並且第二源極/汲極區192可設置在第一絕緣體160_1的另一側上。第一源極/汲極區191可設置在第一絕緣體160_1的第三側163與第三閘極結構G3之間。第二源極/汲極區192可設置在第一絕緣體160_1的第四側164與第四閘極結構G4之間。第一源極/汲極區191、第一絕緣體160_1和第二源極/汲極區192可沿著第一絕緣體160_1的第一側161和第二側162延伸的方向佈置。第一源極/汲極區191可設置在第一鰭圖案F1上，並且第二源極/汲極區192可設置在第二鰭圖案F2上。在使用第一鰭圖案F1作為通道區的電晶體的源極/汲極中可包括第一源極/汲極區191，並且在使用第二鰭圖案F2作為通道區的電晶體的源極/汲極中可包括第二源極/汲極區192。
第三源極/汲極區193可設置在第一閘極結構G1的一側上，並且第四源極/汲極區194可設置在第一閘極結構G1的另一側上。第三源極/汲極區193和第四源極/汲極區194可設置在第三鰭圖案F3上。
由於第一絕緣體160_1設置在第一源極/汲極區191和第 二源極/汲極區192所設置的所謂的有源區中，所以可不需要放置與鰭圖案不交疊的額外絕緣體，以劃分在第一閘極間隔件151a、151b和151c與第二閘極間隔件152a、152b和152c之間連續延伸的閘極結構。因此，可以減小鰭圖案之間的間隙，並且可以提高半導體裝置的積集度。
由於第一絕緣體160_1，因此第一閘極結構G1和第二閘極結構G2可分別包含在具有不同導電類型的電晶體中。舉例來說，第一電晶體可包括第一閘極結構G1和第三鰭圖案F3，並且第二電晶體可包括第二閘極結構G2和第四鰭圖案F4。這裡，由於第一閘極結構G1和第二閘極結構G2通過第一絕緣體160_1彼此分離並且彼此絕緣，所以第一電晶體和第二電晶體可具有不同的導電類型。
在一些實施例中，基底100可包括n-通道金屬氧化物半導體(NMOS)區和p-通道金屬氧化物半導體(PMOS)區。NMOS區可以是其中設置有n型電晶體的區域，並且PMOS區域可以是其中設置有p型電晶體的區域。儘管第一絕緣體160_1設置在第一源極/汲極區191和第二源極/汲極區192所設置的所謂的有源區中，但由於第一絕緣體160_1將第一閘極結構G1和第二閘極結構G2彼此絕緣，NMOS區域和PMOS區域可以彼此分離。
第一層間絕緣膜107可覆蓋第一源極/汲極區至第四源/汲極區191、192、193和194。第一層間絕緣膜107可以形成在第一絕緣體160_1和第一閘極結構至第四閘極結構G1、G2、G3和G4周圍。第一層間絕緣膜107可覆蓋第一絕緣體160_1並至少部分覆蓋第一閘極結構至第四閘極結構G1、G2、G3和G4的側壁。 第二層間絕緣膜109可設置在第一層間絕緣膜107上。
第一層間絕緣膜107和第二層間絕緣膜109中的每一個可包括(但不限於)氧化矽、氮化矽、氮氧化矽、可流動氧化物(FOX)、東燃矽氮烷(TOSZ)、未經摻雜的矽酸鹽玻璃(USG)、硼矽玻璃(BSG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、等離子體增強的正矽酸四乙酯(PETEOS)、氟矽玻璃(FSG)、摻碳氧化矽(CDO)、幹凝膠、氣凝膠、無定形的氟化碳、有機矽酸鹽玻璃(OSG)、聚對二甲苯、雙苯並環丁烯(BCB)、SiLK、聚醯亞胺、多孔聚合物材料或者它們的組合。
第一源極/汲極接觸件210可穿過第一層間絕緣膜107和第二層間絕緣膜109以接觸第一源極/汲極區191和第二源極/汲極區192。
第一源極/汲極接觸件210可包括第一部分210a、第二部分210b和第三部分210c。第一源極/汲極接觸件210的第一部分210a和第三部分210c中的每一個可包括接觸第一源極/汲極區191和/或第二源極/汲極區192的部分。在一些實施例中，第一源極/汲極接觸件210的第一部分210a和第三部分210c中的每一個可包括在從基底100的上表面100u向上的方向上延伸的部分。第一源極/汲極接觸件210的第二部分210b可設置在第一絕緣體160_1上，以沿著第一絕緣體160_1的第一側161和第二側162延伸的方向延伸，並且可以連接第一部分210a和第三部分210c。
在一些實施例中，第一絕緣體160_1可包括第一部分160_1a和第二部分160_1b。第一絕緣體160_1的第一部分160_1a可以是插入第一源極/汲極接觸件210的第二部分210b中的部分。 第一絕緣體160_1的第二部分160_1b可以是設置在第一絕緣體160_1的第一部分160_1a與圖案170之間的部分。
第一源極/汲極接觸件210可例如包括導電材料。在一些實施例中，第一源極/汲極接觸件210可包括鈷和鎢中的任何一種。
第二源極/汲極接觸件220可設置在第三源極/汲極區193上。舉例來說，第二源極/汲極接觸件220可穿過第一層間絕緣膜107和第二層間絕緣膜109以接觸第三源極/汲極區193。在一些實施例中，用於直接連接第三源極/汲極區193的接觸件(即，第二源極/汲極接觸件220)和第四源極/汲極區194的接觸件可不設置在第一閘極結構G1上。
在根據一些實施例的半導體裝置中，直接連接第一源極/汲極區191和第二源極/汲極區192的第一源極/汲極接觸件210的第二部分210b可設置在第一絕緣體160_1上。然而，直接連接第三源極/汲極區193和第四源極/汲極區194的源極/汲極接觸件可不設置在第一閘極結構G1上。當直接連接第一源極/汲極區191和第二源極/汲極區192的第一源極/汲極接觸件210的第二部分210b設置在第一絕緣體160_1上時，閘極電極和源極/汲極接觸件之間的短路的可能性被消除，從而提高了半導體裝置的可靠度。
圖6是沿圖1的線B-B’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖1和圖6，根據發明概念的技術精神，在製造半導體裝置的製程的一些實施例中，在第一閘極間隔件151a、151b和151c和第二閘極間隔件152a、152b和152c之間連續延伸的閘極結構的部分可在形成金屬閘極電極之前被去除，以形成第一絕 緣體160_1。在此情況下，可在第一絕緣體160_1形成之後形成第一閘極絕緣層181_1和第二閘極絕緣層181_2。因此，第一閘極絕緣層181_1和第二閘極絕緣層181_2可形成在第一絕緣體160_1與第一閘極電極182_1和第二閘極電極182_2之間以及第一絕緣體160_1與第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。
圖7是沿圖1的線C-C’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖1和圖7，第三源極/汲極區193和第四源極/汲極區194可彼此連接。
第三鰭圖案F3可包括第三源極/汲極區193和第四源極/汲極區194之間的第一部分F3_1。第三源極/汲極區193和第四源極/汲極區194可通過第三鰭圖案F3的第一部分F3_1連接。第三鰭圖案F3的第一部分F3_1可以是以布植至第三源極/汲極區193和第四源極/汲極區194中的摻雜劑進行重度摻雜的部分。
由於第三鰭圖案F3的第一部分F3_1，第三源極/汲極區193和第四源極/汲極區194可以總是電連接，而不管包括第一閘極結構G1、第三源極/汲極區193和第四源極/汲極區194的電晶體導通或關閉。
圖8是通過從圖1中去除第一絕緣體160_1而獲得的佈局視圖。為了說明的清楚起見，圖8中未示出場絕緣層105、第一層間絕緣膜107、第二層間絕緣膜109、第一源極/汲極區191、第二源極/汲極區192和第一源極/汲極接觸件210。
圖9是沿圖1的線A-A’截取的橫截面圖。圖10和圖11分別是沿圖1的線B-B’截取的橫截面圖。為了便於說明，將主要 描述與上述說明的不同之處。
參照圖1、圖8、圖9、圖10和圖11，第一鰭圖案F1和第二鰭圖案F2可通過第一連接鰭圖案FC1連接。第五鰭圖案F5和第六鰭圖案F6可通過第二連接鰭圖案FC2連接。
第一連接鰭圖案FC1可設置在第一鰭圖案F1和第二鰭圖案F2之間。第二連接鰭圖案FC2可設置在第五鰭圖案F5和第六圖案F6之間。第一連接鰭圖案FC1和第二連接鰭圖案FC2可設置在第一絕緣體160_1的下方。第一絕緣體160_1可設置在場絕緣層105上，以覆蓋第一連接鰭圖案FC1和第二連接鰭圖案FC2。
由於第一連接鰭圖案FC1連接第一鰭圖案F1和第二鰭圖案F2，所以第一鰭圖案F1和第二鰭圖案F2可被形成為如同沿著第一絕緣體160_1的第一側161和第二側162延伸的方向延伸的單一連續鰭。
第一連接鰭圖案FC1和第二連接鰭圖案FC2可包括與場絕緣層105不同的材料。
在根據一些實施例的製造半導體裝置的製程中，在第一閘極間隔件151a、151b和151c與第二閘極間隔件152a、152b和152c之間連續延伸的閘極結構的部分可在形成金屬閘極電極之後被去除。在此情況下，如上所述，第一閘極絕緣層181_1和第二閘極絕緣層181_2可不形成在第一絕緣體160_1與第一閘極電極182_1和第二閘極電極182_2之間以及第一絕緣體160_1和第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。
在一些實施例中，第一連接鰭圖案FC1的高度Hp1可 大體上等於第三鰭圖案F3的高度Hp2，如圖10所示。第一連接鰭圖案FC1的高度Hp1可以是從基底100的上表面100u到第一連接鰭圖案FC1的上表面測量的值。此外，第三鰭圖案F3的高度Hp2可以是從基底100的上表面100u到第三鰭圖案F3的上表面測量的值。
在一些實施例中，第一連接鰭圖案FC1的高度Hp3可小於第三鰭圖案F3的高度Hp2，如圖11所示。舉例來說，當在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、152c之間連續延伸的閘極結構的部分被去除時，第一連接鰭圖案FC1的至少一部分和第二連接鰭圖案FC2的至少一部分也可被去除。在此情況下，第一連接鰭圖案FC1的高度Hp3可小於第三鰭圖案F3的高度Hp2。
圖12是沿圖1的線B-B’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖1和圖12，在根據一些實施例的製造半導體裝置的製程中，在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、152c之間連續延伸的閘極結構的部分可在形成金屬閘極電極之前被去除。在此情況下，如上所述，第一閘極絕緣層181_1和第二閘極絕緣層181_2可形成在第一絕緣體160_1與第一閘極電極182_1和第二閘極電極182_2之間以及第一絕緣體160_1與第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。
圖13是根據一些實施例的半導體裝置的佈局視圖。為了說明的清楚起見，圖13中未示出場絕緣層105、第一層間絕緣膜107、第二層間絕緣膜109、第一源極/汲極區191、第二源極/ 汲極區192和第一源極/汲極接觸件210。
圖14是沿圖13的線D-D’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖13和圖14，第二絕緣體160_2的第四寬度W4可大於第二寬度W2和第三寬度W3。
第三閘極間隔件可以包括沿著第二絕緣體160_2的第三側163和第四側164延伸的方向佈置的第一部分153a和第二部分153b。第四閘極間隔件154a和154b可包括沿第二絕緣體160_2的第三側163和第四側164延伸的方向佈置的第一部分154a和第二部分154b。
第三閘極間隔件的第一部分153a和第二部分153b可通過第二絕緣體160_2彼此間隔開。另外，第四閘極間隔件的第一部分154a和第二部分154b可通過第二絕緣體160_2彼此間隔開。第二絕緣體160_2可設置在第三閘極間隔件的第一部分153a和第二部分153b之間以及第四閘極間隔件的第一部分154a和第二部分154b之間。第三閘極間隔件153a和153b以及第四閘極間隔件154a和154b可不形成在第二絕緣體160_2的第三側163和第四側164上。
在圖13中，第二絕緣體160_2的第四寬度W4大於從第三閘極間隔件的第一部分153a的外壁到第四閘極間隔件的第一部分154a的外壁的寬度。然而，發明概念不限於這種情況。舉例來說，第二絕緣體160_2的寬度可大致等於從第三閘極間隔件的第一部分153a的外壁到第四閘極間隔件的第一部分154a的外壁的寬度。
第二絕緣體160_2可設置在圖案170上。另外，第二絕緣體160_2可覆蓋圖案170。
圖15是沿圖13的線D-D’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖13和圖15，第二絕緣體160_2可設置在第一連接鰭圖案FC1上。第二絕緣體160_2可覆蓋第一連接鰭圖案FC1。
圖16是根據一些實施例的半導體裝置的佈局視圖。為了說明的清楚起見，圖16中未示出場絕緣層105、第一層間絕緣膜107、第二層間絕緣膜109、第一源極/汲極區191、第五源極/汲極區195和第一源極/汲極接觸件210。
圖17是沿圖16的線G-G’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參考圖16和圖17，第三絕緣體160_3不僅可設置在第一閘極結構G1和第二閘極結構G2之間，還可設置在第五閘極結構G5和第六閘極結構G6之間。
第五閘極結構G5可在第三絕緣體160_3的第三側163和第四側164延伸的方向上從第三絕緣體160_3的第一側161延伸。第六閘極結構G6可在第三側163和第四側164延伸的方向上從第三絕緣體160_3的第二側162延伸。
第一閘極結構G1和第五閘極結構G5可在第三絕緣體160_3的第一側161延伸的方向上彼此間隔開。第二閘極結構G2和第六閘極結構G6可在第三絕緣體160_3的第二側162延伸的方向上彼此間隔開。第五閘極結構G5可交疊第三鰭圖案F3，並且第六閘極結構G6可交疊第四鰭圖案F4。
第五閘極結構G5可包括第五閘極絕緣層、第五閘極電極和第五頂蓋圖案。第六閘極結構G6可包括第六閘極絕緣層、第六閘極電極和第六頂蓋圖案。第五閘極絕緣層可大體上與第一閘極絕緣層181_1相同，並且第六閘極絕緣層可大體上與第二閘極絕緣層181_2相同。
第三絕緣體160_3不僅可連接第一閘極結構G1和第二閘極結構G2，還可連接第五閘極結構G5和第六閘極結構G6。第三絕緣體160_3的第一側161可直接接觸第一閘極結構G1和第五閘極結構G5。第三絕緣體160_3的第二側162可直接接觸第二閘極結構G2和第六閘極結構G6。
第三絕緣體160_3可同時分離第一閘極結構G1和第二閘極結構G2以及分開第五閘極結構G5和第六閘極結構G6。
與第一絕緣體160_1一樣(參見圖1)，第三絕緣體160_3可設置在圖案170上。另外，第三絕緣體160_3可覆蓋圖案170。
第五閘極間隔件可包括通過第三絕緣體160_3彼此間隔開並且佈置在第三側163和第四側164延伸的方向上的第一部分155a和第二部分155b。第六閘極間隔件可包括彼此間隔開並且佈置在第三側163和第四側164延伸的方向上的第一部分156a、第二部分156b和第三部分156c。第三絕緣體160_3可設置在第四閘極間隔件的第一部分154a和第二部分154b之間以及第五閘極間隔件的第一部分155a和第二部分155b之間。
第一閘極間隔件的第二部分151b和第六閘極間隔件的第二部分156b可分別形成在第三絕緣體160_3的第三側163和第四側164上。
第一源極/汲極區191可設置在第三絕緣體160_3的一側上，並且第五源極/汲極區195可設置在第三絕緣體160_3的另一側上。
第一源極/汲極接觸件210的第三部分210c可包括接觸第五源極/汲極區195的部分。
在根據一些實施例的製造半導體裝置的製程中，與第一閘極絕緣層181_1和第二閘極絕緣層181_2一樣，第五閘極絕緣層和第六閘極絕緣層可形成在或不會形成在第三絕緣體160_3與第一閘極電極、第二閘極電極、第五閘極電極和第六閘極電極之間以及第三絕緣體160_3與第一頂蓋圖案、第二頂蓋圖案、第五頂蓋圖案和第六頂蓋圖案之間。
圖18是沿圖16的線G-G’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參考圖16和圖18，第三絕緣體160_3可設置在第一連接鰭圖案FC1上。第三絕緣體160_3可覆蓋第一連接鰭圖案FC1。
圖19是根據一些實施例的半導體裝置的佈局視圖。為了說明的清楚起見，圖19中未示出場絕緣層105、第一層間絕緣膜107、第二層間絕緣膜109、第一源極/汲極區191、第五源極/汲極區195和第一源極/汲極接觸件210。
圖20是沿圖19的線K-K’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖19和圖20，第三閘極間隔件153a和153b可不形成在第四絕緣體160_4的第三側163上。另外，第七閘極間隔件157a和157b可不形成在第四絕緣體160_4的第四側164上。 第四絕緣體160_4可同時分離第一閘極結構G1和第二閘極結構G2以及分離第五閘極結構G5和第六閘極結構G6。
第四絕緣體160_4可設置在圖案170上。另外，第四絕緣體160_4可覆蓋圖案170。
圖21是沿圖20的線K-K’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖20和圖21，第四絕緣體160_4可設置在第一連接鰭圖案FC1上。另外，第四絕緣體160_4可覆蓋第一連接鰭圖案FC1。
圖22是根據一些實施例的半導體裝置的佈局視圖。為了說明的清楚起見，圖22中未示出場絕緣層105、第一層間絕緣膜107、第二層間絕緣膜109、第一源極/汲極區191、第五源極/汲極區195和第一源極/汲極接觸件210。
圖23是沿圖22的線O-O’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參考圖22和圖23，第五絕緣體160_5不僅可設置在第一鰭圖案F1和第二鰭圖案F2之間，還可設置在第七鰭圖案F7和第八鰭圖案F8之間。第七鰭圖案F7和第八鰭圖案F8中的每一個可在第五絕緣體160_5的第一側161和第二側162延伸的方向上延伸。第七鰭圖案F7和第八鰭圖案F8可在第五絕緣體160_5的第一側161和第二側162延伸的方向上彼此間隔開。第七鰭圖案F7可在第一側161和第二側162延伸的方向上從第三側163延伸。第八鰭圖案F8可在第一側161和第二側162延伸的方向上從第四側164延伸。第五絕緣體160_5可覆蓋從場絕緣層105的上 表面105u突出的圖案170。
在一些實施例中，圖案170可從第一鰭圖案F1和第二鰭圖案F2之間延伸到第七鰭圖案F7和第八鰭圖案F8之間。圖案170不僅可將第一鰭圖案F1和第二鰭圖案F2彼此絕緣，還可將第七鰭圖案F7和第八鰭圖案F8彼此絕緣。
第三源極/汲極接觸件230可設置在第五絕緣體160_5上。第三源極/汲極接觸件230可直接連接位於第五絕緣體160_5一側上以及設置在第七鰭圖案F7上的源極/汲極區和位於第五絕緣體160_5的另一側上以及設置在第八鰭圖案F8上的源極/汲極區。
在根據一些實施例的製造半導體裝置的製程中，在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、152c之間連續延伸的閘極結構的部分可在金屬閘極電極形成後被去除。在此情況下，如上所述，可不在第五絕緣體160_5與第一閘極電極182_1和第二閘極電極182_2之間以及第五絕緣體160_5與第一頂蓋圖案183_1和第二頂蓋圖案183_2之間形成第一閘極絕緣層181_1和第二閘極絕緣層181_2。
圖24是沿圖22的線O-O’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參考圖22和圖24，如果在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、152c之間連續延伸的閘極結構的部分在形成金屬閘極電極之前被去除，第一閘極絕緣層181_1和第二閘極絕緣層181_2可形成在第五絕緣體160_5與第一閘極電極182_1和第二閘極電極182_2之間以及第五絕緣體160_5與 第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。
圖25和圖26分別是沿圖22的線O-O’截取的視圖。為了便於說明，將主要描述與上述說明的不同之處。
參考圖22、圖25和圖26，第五絕緣體160_5可設置在場絕緣層105上以覆蓋第一連接鰭圖案FC1至第四連接鰭圖案FC4。第三連接鰭圖案FC3和第四連接鰭圖案FC4的每一個可大體上與第一連接鰭圖案FC1相同。舉例來說，由於第三連接鰭圖案FC3連接第七鰭圖案F7和第八鰭圖案F8，因此第七鰭圖案F7和第八鰭圖案F8可被形成為如同沿著的第一側161和第二側162延伸的方向延伸的單一連續鰭。
在根據一些實施例的製造半導體裝置的製程中，在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、152c之間連續延伸的閘極結構的部分可在金屬閘極電極形成後被去除。在此情況下，如上所述，第一閘極絕緣層181_1和第二閘極絕緣層181_2可不在第五絕緣體160_5與第一閘極電極182_1和第二閘極電極182_2之間以及第五絕緣體160_5與第一頂蓋圖案183_1和第二頂蓋圖案183_2之間形成。
在一些實施例中，第三連接鰭圖案FC3的高度Hp4可大體上等於第三鰭圖案F3的高度Hp2，如圖25所示。第三連接鰭圖案FC3的高度Hp4可以是從基底100的上表面100u至第三連接鰭圖案FC3的上表面測量的距離。
在一些實施例中，第三連接鰭圖案FC3的高度Hp5可小於第三鰭圖案F3的高度Hp2，如圖26所示。舉例來說，當在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、 152c之間連續延伸的閘極結構的部分被去除時，至少部分第三連接鰭圖案FC3也會被刪除。在此情況下，第三連接鰭圖案FC3的高度Hp5會小於第三鰭圖案F3的高度Hp2。
圖27是沿圖22的線O-O’截取的橫截面圖。為了便於說明，將主要描述與上述說明的不同之處。
參照圖22和圖27，在根據一些實施例的製造半導體裝置的製程中，在第一閘極間隔件151a、151b、151c和第二閘極間隔件152a、152b、152c之間連續延伸的閘極結構的部分可在形成金屬閘極電極之前被去除。在此情況下，如上所述，第一閘極絕緣層181_1和第二閘極絕緣層181_2可形成在第五絕緣體160_5與第一閘極電極182_1和第二閘極電極182_2之間以及第五絕緣體160_5和第一頂蓋圖案183_1和第二頂蓋圖案183_2之間。
雖然本發明概念已經特別顯示和描述並參考了一些示例性實施例，但是本領域普通技術人員將會理解，可在其中進行形式和細節上的各種變化而不脫離由申請專利範圍限定的本發明的精神和範圍。因此，希望在這裡描述的實施例在所有方面都被認為是說明性的而不是限制性的，參考所附申請專利範圍而不是前面的說明來表明發明的範圍。
100‧‧‧基底
151a‧‧‧第一閘極間隔件/第一閘極間隔件的第一部分
151b‧‧‧第一閘極間隔件/第一閘極間隔件的第二部分
151c‧‧‧第一閘極間隔件/第一閘極間隔件的第三部分
152a‧‧‧第二閘極間隔件/第二閘極間隔件的第一部分
152b‧‧‧第二閘極間隔件/第二閘極間隔件的第二部分
152c‧‧‧第二閘極間隔件/第二閘極間隔件的第三部分
160_1‧‧‧絕緣體
161‧‧‧第一側
162‧‧‧第二側
163‧‧‧第三側
164‧‧‧第四側
A-A’、B-B’、C-C’‧‧‧線
F1、F2、F3、F4、F5、F6‧‧‧鰭圖案
G1、G2、G3、G4‧‧‧閘極結構
W1、W2、W3‧‧‧寬度

Claims (20)

  1. 一種半導體裝置，包括：絕緣體，在基底上並具有相對的第一側和第二側以及相對的第三側和第四側，所述第一側和所述第二側中的每一個沿第一方向延伸，所述第三側和所述第四側中的每一個沿不同於所述第一方向的第二方向延伸，所述第三側和所述第四側中的每一個在所述第一側和所述第二側之間延伸；第一鰭圖案，從所述絕緣體的所述第三側沿所述第一方向延伸；第二鰭圖案，從所述絕緣體的所述第四側沿所述第一方向延伸；第一閘極結構，從所述絕緣體的所述第一側沿所述第二方向延伸；第二閘極結構，從所述絕緣體的所述第二側沿所述第二方向延伸，其中所述第一閘極結構與所述第二閘極結構藉由所述絕緣體插入所述第一閘極結構與所述第二閘極結構之間而隔開；第三鰭圖案，與所述第一閘極結構交疊，與所述絕緣體的所述第一側隔開，並且沿所述第一方向延伸；以及第四鰭圖案，與所述第二閘極結構交疊，與所述絕緣體的所述第二側隔開，並且沿所述第一方向延伸，其中所述絕緣體的上表面高於所述第一鰭圖案的上表面和所述第二鰭圖案的上表面。
  2. 如申請專利範圍第1項所述的半導體裝置，還包括在所述絕緣體之下並設置在所述第一鰭圖案和所述第二鰭圖案之間的絕緣圖案。
  3. 如申請專利範圍第2項所述的半導體裝置，還包括設置在所述基底上並部分覆蓋所述第一鰭圖案、所述第二鰭圖案、所述第三鰭圖案和所述第四鰭圖案的場絕緣層，其中所述絕緣圖案包括與所述場絕緣層相同的材料，並且其中所述絕緣圖案的上表面高於所述場絕緣層的上表面。
  4. 如申請專利範圍第1項所述的半導體裝置，還包括在所述絕緣體之下並設置在所述第一鰭圖案和所述第二鰭圖案之間且連接所述第一鰭圖案和所述第二鰭圖案的連接鰭圖案。
  5. 如申請專利範圍第1項所述的半導體裝置，還包括：第一源極/汲極區，設置在於所述絕緣體的至少一側附近；以及源極/汲極接觸件，設置在所述絕緣體上並連接到所述第一源極/汲極區。
  6. 如申請專利範圍第5項所述的半導體裝置，其中所述源極/汲極接觸件包括直接接觸所述第一源極/汲極區的第一部分和在所述絕緣體之上並連接到所述源極/汲極接觸件的所述第一部分的第二部分。
  7. 如申請專利範圍第6項所述的半導體裝置，其中所述絕緣體的部分插入所述源極/汲極接觸件的所述第二部分中。
  8. 如申請專利範圍第1項所述的半導體裝置，還包括：第一源極/汲極區，設置在所述第一閘極結構的一側上；以及第二源極/汲極區，設置在所述第一閘極結構的第二側上並連接到所述第一源極/汲極區。
  9. 一種半導體裝置，包括：場絕緣層，設置在基底上，隔開從所述場絕緣層的上表面突出的第一鰭圖案和第二鰭圖案，其中所述第一鰭圖案和第二鰭圖案的每一個包括被所述場絕緣層部分覆蓋的側壁；絕緣圖案，設置在所述第一鰭圖案和所述第二鰭圖案之間，並從所述場絕緣層的上表面突出；第一閘極結構，設置在所述第一鰭圖案上；第二閘極結構，設置在所述第二鰭圖案上；以及絕緣體，設置在所述場絕緣層上，覆蓋所述絕緣圖案，並接觸所述第一閘極結構和所述第二閘極結構，其中所述第一閘極結構與所述第二閘極結構藉由所述絕緣體插入所述第一閘極結構與所述第二閘極結構之間而隔開，以及所述第一鰭圖案和所述第二鰭圖案的最上表面實質上與所述絕緣圖案的上表面共平面。
  10. 如申請專利範圍第9項所述的半導體裝置，其中所述第一閘極結構從所述絕緣體的第一側延伸，且所述第二閘極結構從與所述絕緣體的所述第一側相對的所述絕緣體的第二側延伸。
  11. 如申請專利範圍第10項所述的半導體裝置，還包括： 第三閘極結構，從所述絕緣體的所述第一側延伸並與所述第一閘極結構間隔開；以及第四閘極結構，從所述絕緣體的所述第二側延伸並與所述第二閘極結構間隔開。
  12. 如申請專利範圍第9項所述的半導體裝置，其中所述絕緣圖案包括與所述場絕緣層相同的材料。
  13. 如申請專利範圍第12項所述的半導體裝置，還包括設置在所述第一鰭圖案和所述第二鰭圖案之間並且通過所述絕緣圖案而彼此絕緣的第三鰭圖案和第四鰭圖案。
  14. 如申請專利範圍第13項所述的半導體裝置，其中所述場絕緣層中具有溝槽，所述溝槽界定彼此面對的所述第三鰭圖案的短側和所述第四鰭圖案的短側，且其中所述絕緣圖案填充所述溝槽。
  15. 如申請專利範圍第13項所述的半導體裝置，還包括：第一源極/汲極區，設置在所述絕緣體的至少一側上；以及源極/汲極接觸件，設置在所述絕緣體上，並接觸所述第一源極/汲極區。
  16. 如申請專利範圍第9項所述的半導體裝置，其中所述絕緣圖案包括與所述場絕緣層不同的材料。
  17. 一種半導體裝置，包括：絕緣體，設置在基底上，並包括沿第一方向延伸的相對的第一側和第二側以及沿不同於所述第一方向的第二方向延伸的相對 的第三側和第四側，所述第三側和所述第四側中的每一個在所述第一側和所述第二側之間延伸；第一鰭圖案，從所述絕緣體的所述第三側沿所述第一方向延伸；第二鰭圖案，從所述絕緣體的所述第四側沿所述第一方向延伸；絕緣圖案，在所述絕緣體之下以及在所述第一鰭圖案與所述第二鰭圖案之間；第一閘極結構，從所述絕緣體的所述第一側沿不同於所述第一方向的所述第二方向延伸；以及第二閘極結構，從所述絕緣體的所述第二側沿所述第二方向延伸，並且通過所述絕緣體與所述第一閘極結構絕緣，其中所述絕緣體的上表面高於所述第一鰭圖案的上表面和所述第二鰭圖案的上表面。
  18. 如申請專利範圍第17項所述的半導體裝置，還包括設置在所述基底上並部分覆蓋所述第一鰭圖案和所述第二鰭圖案的場絕緣層，其中所述絕緣圖案從所述場絕緣層的上表面突出，且其中所述絕緣體接觸所述絕緣圖案的上表面以及所述絕緣圖案的側面。
  19. 如申請專利範圍第18項所述的半導體裝置，其中所述絕緣圖案包括與所述場絕緣層相同的材料。
  20. 如申請專利範圍第17項所述的半導體裝置，還包括： 第一源極/汲極區，設置在所述絕緣體的至少一側上；以及源極/汲極接觸件，設置在所述絕緣體上，並連接到所述第一源極/汲極區。
TW107119089A 2017-09-11 2018-06-04 具有絕緣源極/汲極跨接結構之半導體裝置 TWI772431B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0116018 2017-09-11
KR1020170116018A KR102469885B1 (ko) 2017-09-11 2017-09-11 반도체 장치
??10-2017-0116018 2017-09-11

Publications (2)

Publication Number Publication Date
TW201914017A TW201914017A (zh) 2019-04-01
TWI772431B true TWI772431B (zh) 2022-08-01

Family

ID=65631484

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111125042A TWI824599B (zh) 2017-09-11 2018-06-04 具有絕緣源極/汲極跨接結構之半導體裝置
TW107119089A TWI772431B (zh) 2017-09-11 2018-06-04 具有絕緣源極/汲極跨接結構之半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111125042A TWI824599B (zh) 2017-09-11 2018-06-04 具有絕緣源極/汲極跨接結構之半導體裝置

Country Status (4)

Country Link
US (3) US10699998B2 (zh)
KR (1) KR102469885B1 (zh)
CN (1) CN109494252B (zh)
TW (2) TWI824599B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
US11210447B2 (en) * 2018-09-26 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reconfiguring layout and sizing for transistor components to simultaneously optimize logic devices and non-logic devices
US11217486B2 (en) 2018-10-31 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102745031B1 (ko) * 2019-07-18 2024-12-19 삼성전자주식회사 반도체 장치
KR102826504B1 (ko) 2019-07-25 2025-06-30 삼성전자주식회사 반도체 소자
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US12272731B2 (en) * 2020-09-22 2025-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Middle-of-line interconnect structure and manufacturing method
US20220359545A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices with dielectric fin structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134884A1 (en) * 2005-12-14 2007-06-14 Samsung Electronics Co., Ltd. Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
US20140151810A1 (en) * 2012-11-30 2014-06-05 Shigenobu Maeda Semiconductor devices including protruding insulation portions between active fins
US20150054078A1 (en) * 2013-08-21 2015-02-26 International Business Machines Corporation Methods of forming gate structures for finfet devices and the resulting smeiconductor products

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122645B (zh) * 2010-01-08 2014-03-12 中芯国际集成电路制造(上海)有限公司 集成电路结构、其制造方法和使用方法
US8358012B2 (en) 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
US8716124B2 (en) 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
US8513078B2 (en) * 2011-12-22 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for fabricating fin devices
US8759184B2 (en) 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US8723225B2 (en) * 2012-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Guard rings on fin structures
US9035679B2 (en) 2013-05-03 2015-05-19 Globalfoundries Inc. Standard cell connection for circuit routing
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102085525B1 (ko) * 2013-11-27 2020-03-09 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9515172B2 (en) * 2014-01-28 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor devices having isolation insulating layers and methods of manufacturing the same
US9318476B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
KR102088200B1 (ko) 2014-07-01 2020-03-13 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102202753B1 (ko) * 2014-08-11 2021-01-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10361195B2 (en) 2014-09-04 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor device with an isolation gate and method of forming
US9799567B2 (en) * 2014-10-23 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming source/drain contact
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102320820B1 (ko) * 2015-02-24 2021-11-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102407994B1 (ko) * 2015-03-23 2022-06-14 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9583493B2 (en) 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
KR102373622B1 (ko) * 2015-05-11 2022-03-11 삼성전자주식회사 반도체 장치
US20160336183A1 (en) 2015-05-14 2016-11-17 Globalfoundries Inc. Methods, apparatus and system for fabricating finfet devices using continuous active area design
KR102291062B1 (ko) * 2015-06-18 2021-08-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102448597B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 반도체 장치
US10141312B2 (en) * 2015-10-20 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor devices including insulating materials in fins
US9412616B1 (en) 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9716042B1 (en) * 2015-12-30 2017-07-25 International Business Machines Corporation Fin field-effect transistor (FinFET) with reduced parasitic capacitance
KR102530671B1 (ko) * 2015-12-31 2023-05-10 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR102495093B1 (ko) * 2016-11-14 2023-02-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI707473B (zh) * 2016-11-23 2020-10-11 聯華電子股份有限公司 半導體裝置以及其製作方法
KR102675909B1 (ko) * 2017-02-20 2024-06-18 삼성전자주식회사 반도체 소자
CN112802901A (zh) * 2018-01-18 2021-05-14 联华电子股份有限公司 半导体元件及其制作方法
US11545490B2 (en) * 2019-12-17 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134884A1 (en) * 2005-12-14 2007-06-14 Samsung Electronics Co., Ltd. Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
US20140151810A1 (en) * 2012-11-30 2014-06-05 Shigenobu Maeda Semiconductor devices including protruding insulation portions between active fins
US20150054078A1 (en) * 2013-08-21 2015-02-26 International Business Machines Corporation Methods of forming gate structures for finfet devices and the resulting smeiconductor products

Also Published As

Publication number Publication date
KR102469885B1 (ko) 2022-11-22
US20200328147A1 (en) 2020-10-15
US10699998B2 (en) 2020-06-30
TW201914017A (zh) 2019-04-01
TWI824599B (zh) 2023-12-01
CN109494252B (zh) 2023-11-10
US20220336344A1 (en) 2022-10-20
US11398425B2 (en) 2022-07-26
US20190080998A1 (en) 2019-03-14
CN109494252A (zh) 2019-03-19
KR20190029008A (ko) 2019-03-20
TW202243125A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI772431B (zh) 具有絕緣源極/汲極跨接結構之半導體裝置
US10930509B2 (en) Semiconductor devices and methods of manufacturing the same
US12261201B2 (en) Semiconductor device
US10916534B2 (en) Semiconductor device
US11569237B2 (en) Semiconductor device
TWI869597B (zh) 包含元件分離結構的半導體裝置
KR20170087634A (ko) 반도체 장치 및 이의 제조 방법
KR102291538B1 (ko) 반도체 장치
KR20220114324A (ko) 반도체 장치 및 반도체 장치 제조 방법
KR20240123661A (ko) 반도체 소자 및 그의 제조 방법
US20250386546A1 (en) Semiconductor device