TWI772015B - 畫素結構及其製作方法 - Google Patents

Abstract

一種畫素結構包括基板、層間介電層、主動元件、多個導電凸塊、平坦層、第一電極、畫素定義層、發光層及第二電極。層間介電層位於基板上。主動元件位於基板上並具有汲極與通道層，汲極貫穿層間介電層以與通道層電性連接。導電凸塊位於層間介電層上且彼此隔開。平坦層位於汲極及導電凸塊上。第一電極貫穿平坦層且與主動元件的汲極電性連接，第一電極具有多個電極突出部，各電極突出部分別重疊於各導電凸塊。畫素定義層具有開口重疊於第一電極，且開口重疊於至少一個導電凸塊。發光層配置於開口內並位於第一電極上。第二電極配置於發光層上。

Description

畫素結構及其製作方法

本發明是有關於一種畫素結構及其製作方法。

在現今的電子產品中，提供主動發光的有機發光二極體(OLED)顯示裝置以及微發光二極體(micro LED)顯示裝置，逐漸成為產品主流。

有機發光二極體的出光受到各層界面折射率及膜厚差異所影響，而產生波導限制。目前多數改善方式是在發光二極體製程中，透過在有機發光層中添加奈米粒子來產生散射，或是在其上方製作微透鏡陣列來解決此問題。然而，有機發光層多採用噴墨印刷製程來製作，其限制較為嚴苛，如表面平坦度。因此，如何在不影響有機發光層之製程下，改善波導限制實為相關領域的開發重點。

本發明提供一種畫素結構及其製作方法，其可以提升出光效率。

本發明一實施例的畫素結構，包括基板、層間介電層、主動元件、多個導電凸塊、平坦層、第一電極、畫素定義層、發光層及第二電極。層間介電層位於基板上。主動元件位於基板上並具有汲極與通道層，汲極貫穿層間介電層以與通道層電性連接。導電凸塊位於層間介電層上且彼此隔開。平坦層位於汲極及導電凸塊上。第一電極貫穿平坦層且與主動元件的汲極電性連接，第一電極具有多個電極突出部，各電極突出部分別重疊於各導電凸塊。畫素定義層具有開口重疊於第一電極，且開口重疊於至少一個導電凸塊。發光層配置於開口內並位於第一電極上。第二電極配置於發光層上。

本發明一實施例的畫素結構包括基板、層間介電層、主動元件、第一平坦層、第二平坦層、第一電極、畫素定義層、發光層及第二電極。層間介電層位於基板上。主動元件位於基板上並具有汲極與通道層，汲極貫穿層間介電層以與通道層電性連接。第一平坦層位於層間介電層上，且具有彼此隔開的多個絕緣凸塊。第二平坦層位於第一平坦層上，其中第二平坦層具有多個絕緣突出部。第一電極與主動元件的汲極電性連接且具有多個電極突出部，各電極突出部分別重疊於各絕緣突出部及各絕緣凸塊。畫素定義層具有開口重疊於第一電極，且開口重疊於至少一個絕緣凸塊。發光層配置於開口內並位於第一電極上。第二電極配置於發光層上。

本發明一實施例的畫素結構的製作方法，包括以下步驟。形成通道層於基板上。形成閘絕緣層於通道層上。形成閘極於閘絕緣層上。形成層間介電層覆蓋閘極及通道層，其中層間介電層具有多個通孔。整面地形成導電層於層間介電層上，其中導電層填入通孔中。圖案化導電層，以形成源極、汲極與多個導電凸塊，其中源極、汲極、閘極及通道層構成主動元件，且導電凸塊彼此隔開。形成平坦層於源極、汲極與導電凸塊上。形成第一電極於平坦層上，第一電極貫穿平坦層且與汲極電性連接。形成畫素定義層於第一電極上，畫素定義層具有開口重疊於第一電極，且開口重疊於至少一個導電凸塊。形成發光層於開口內。形成第二電極於發光層上。

基於上述，在本發明一實施例的畫素結構及其製作方法中，透過導電凸塊位於層間介電層上且彼此隔開，第一電極具有多個電極突出部，各電極突出部分別重疊於各導電凸塊。畫素定義層具有開口重疊於第一電極，且開口重疊於至少一個導電凸塊。發光層配置於開口內並位於第一電極上，可有效降低第一電極的波導限制所造成的出光耗損，藉此，可提升出光效率。

第1圖是依照本發明一實施例的畫素結構10的剖面示意圖。請參照第1圖，畫素結構10包括基板100。在本實施例中，基板100的材質可為玻璃、石英、有機聚合物或是其他可適用的材料。

畫素結構10還包括緩衝層102、閘絕緣層104、主動元件T及層間介電層106。緩衝層102配置於基板100上。主動元件T位於基板100上，可為低溫多晶矽型薄膜電晶體(LTPS-TFT)且具有通道層CH、源極S、汲極D與閘極G。通道層CH配置於緩衝層102上，且通道層CH的材料為多晶矽，但本發明不以此為限。於其他實施例中，通道層CH的材料例如為非晶矽、金屬氧化物半導體或其他半導體材料。閘絕緣層104配置於通道層CH及閘極G之間。舉例而言，在本實施例中，主動元件T的閘極G配置於通道層CH的上方，以形成頂部閘極型薄膜電晶體(top-gate TFT)，但本發明不以此為限。根據其他的實施例，主動元件T的閘極G亦可配置在通道層CH的下方，即閘極G位於通道層CH與基板100之間，以形成底部閘極型薄膜電晶體(bottom-gate TFT)。

通道層CH可為單層或多層結構，且其材料包含非晶矽、微晶矽、奈米晶矽、多晶矽、單晶矽、有機半導體材料、氧化物半導體材料、奈米碳管/桿、其它合適的材料、或前述之組合。緩衝層102及閘絕緣層104可為無機材料所構成的無機薄膜，且無機材料為絕緣材料，例如氮化矽、氧化矽、氮氧化矽或其他絕緣材料，但本發明不以此為限。

層間介電層106位於閘絕緣層104上，且覆蓋主動元件T的閘極G。主動元件T的源極S與汲極D配置在層間介電層106上，且分別重疊於通道層CH的不同兩區。舉例而言，汲極D貫穿層間介電層106以與通道層CH電性連接，源極S貫穿層間介電層106以與通道層CH電性連接。畫素結構10包括多個導電凸塊108。導電凸塊108位於層間介電層106上且彼此隔開，導電凸塊108可與源極S、汲極D為同一膜層所形成，且可包括相同材料。

於本實施例中，畫素結構10還可包括絕緣層110及電容電極112。閘極G可與電容電極112為同一膜層所形成，且可包括相同材料。絕緣層110可與閘絕緣層104為同一膜層所形成，且可包括相同材料。導電凸塊108與電容電極112位於層間介電層106的相對二側(例如：上下兩側)，並被層間介電層106隔開。由於電容電極112與導電凸塊108的分隔，電容電極112與導電凸塊108可以平行板電容器的形式共同形成一儲存電容。

畫素結構10還包括鈍化層114、平坦層116、第一電極118、畫素定義層120、發光層122及第二電極124。鈍化層114及平坦層116位於汲極D與導電凸塊108上，舉例而言，鈍化層114填入相鄰的導電凸塊108之間的空間。導電凸塊108使得鈍化層114具有地形變化，舉例而言，鈍化層114具有多個凹部R1及多個突出部P1。凹部R1的頂面低於突出部P1的頂面，各突出部P1重疊於各導電凸塊108。平坦層116位於鈍化層114上，且填入鈍化層114的凹部R1。導電凸塊108間接使得平坦層116具有地形變化，舉例而言，平坦層116具有多個凹部R2及多個突出部P2，凹部R2的頂面低於突出部P2的頂面。 平坦層116的各突出部P2分別重疊於鈍化層114的突出部P1，平坦層116的凹部R2分別重疊於鈍化層114的凹部R1。

畫素定義層120位於第一電極118及平坦層116上，且具有開口OP重疊於第一電極118，開口OP重疊於至少一個導電凸塊108。發光層122配置於開口OP內並位於第一電極118上。第二電極124配置於發光層122上。第一電極118貫穿平坦層116及鈍化層114，且與主動元件T的汲極D電性連接。第一電極118、發光層122及第二電極124共同構成發光元件126。舉例而言，第一電極118作為反射層，使發光層122朝上方出射光線，因此，發光元件126為上出光元件。在一些實施例中，畫素定義層120的材質可為疏水性材料，例如是含氟（fluorine-rich）的負型光阻材料。在一些實施例中，第一電極118可作為發光層122的陽極(anode)，但本發明不以此為限。在一些實施例中，第二電極124可作為發光層122的陰極(cathode) ，但本發明不以此為限。發光元件126例如是有機發光二極體(organic light emitting diode，OLED)。

第一電極118填入平坦層116的凹部R2，導電凸塊108間接使得第一電極118具有地形變化，舉例而言，第一電極118具有多個電極突出部P3，各電極突出部P3分別重疊於各導電凸塊108。於一實施例中，第一電極118可具有多個凹部R3，各凹部R3分別重疊於平坦層116的凹部R2。當發光層122所發出的一部分光線L1朝向第一電極118的方向行進時，藉由於層間介電層106上配置彼此間隔的多個導電凸塊108，間接使得第一電極118具有電極突出部P3，可避免被第一電極118反射回發光層122的光線L1在第一電極118與發光層122之間的界面發生全反射，如此一來，可有效降低第一電極118的波導(waveguide)限制所造成的出光耗損，藉此，可提升出光效率。

於一些實施例中，第一電極118的材料為導體材料，例如鋁（Al）、銀（Ag）、鉻（Cr）、銅（Cu）、鎳（Ni）、鈦（Ti）、鉬（Mo）、鎂（Mg）、鉑（Pt）、金（Au）或其組合。在一些實施例中，第一電極118的材料也可以包括透明或半透明導電材料，例如：氧化鋅(ZnO)、氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化鋅鎵(ZGO)、或其它合適的材料。第一電極118可以是單層、雙層或多層結構。在第一電極118為三層結構的實施例中，第一電極118可以包括第一導電層118a、第二導電層118b及第三導電層118c。以下將以第一電極118為三層結構進行說明。

在一些實施例中，第一電極118例如是ITO/Ag/ITO所構成的三層結構。換言之，第一導電層118a為氧化銦錫(ITO)，第二導電層118b為銀(Ag)，第三導電層118c為氧化銦錫(ITO)。ITO的折射率與發光層122的折射率不同，例如，ITO的折射率大於發光層122的折射率。電極突出部P3可避免被第二導電層118b反射回發光層122的光線L1在第三導電層118c與發光層122之間的界面發生全反射。如此一來，可有效降低第三導電層118c的波導限制所造成的出光耗損，藉此，可提升出光效率。在其他實施例中，第一電極118也可以是Ti/Al/Ti或是由Mo/Al/Mo所構成的三層結構。

第二電極124的材料可為透明的導體材料，例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物或銦鍺鋅氧化物等金屬氧化物。

於一實施例中，導電凸塊108及汲極D、源極S接觸層間介電層106之頂面。導電凸塊108與汲極D、源極S為同一膜層所形成，且包括相同材料。換言之，導電凸塊108與汲極D、源極S可由同一道光罩製程進行圖案化，因此導電凸塊108的製作與現有製程相容。

需說明的是，閘極G、源極S、汲極D、閘絕緣層104、層間介電層106及平坦層116分別可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一閘極、任一源極、任一汲極、任一閘絕緣層、任一層間介電層及任一平坦層來實現，且閘極G、源極S、汲極D、閘絕緣層104、層間介電層106及平坦層116分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成，故於此不加以贅述。平坦層116材料為有機材料，例如：光阻或其它合適的材料。平坦層116可以是單層、雙層或多層結構，可為相同材料或相異材料。

第2圖至第7圖是依照本發明一實施例的導電凸塊108的上視示意圖。請先參照第2圖，導電凸塊108呈規則排列，例如，導電凸塊108呈點對稱分布。藉此，可使導電凸塊108所導回發光層122的光線均勻分布，使發光層122亮度均勻。舉例而言，各導電凸塊108等間距排列，例如以間距x1呈陣列排列。於本實施例中，導電凸塊108的俯視形狀為矩形，例如為正方形。然而本發明不限於此，於其他實施例中，導電凸塊108a(見第3圖)的俯視形狀可為圓形或三角形，請參照第4圖，本實施例的導電凸塊108b的俯視形狀為三角形，例如為正三角形，且相鄰的導電凸塊108b的俯視形狀上下相反。接著，請參照第5圖，導電凸塊108c可具有不同的大小，舉例而言，導電凸塊108c具有第一組1080及第二組1082，第一組1080的尺寸大於第二組1082的尺寸。於其他實施例中，各導電凸塊108d(見第6圖)的間距x2大於第2圖至第4圖的間距x1。可透過設計導電凸塊108的形狀、尺寸及間距來調整第一電極118(見第1圖)的表面形貌，以達到不同產品的需求。接著，請參照第7圖，於其他實施例中，導電凸塊108e可呈不規則排列。換言之，導電凸塊108e為隨機地分布。且導電凸塊108e可具有第一組1084及第二組1086，第一組1084的尺寸大於第二組1086的尺寸。

第8A圖是依照本發明另一實施例的畫素結構20的剖面示意圖，請參照第8A圖，本實施例的畫素結構20與第1圖的畫素結構10的差異在於畫素結構20的鈍化層214具有彼此分開的多個絕緣凸塊214P，各絕緣凸塊214P分別重疊且包覆各導電凸塊108。鈍化層214位於平坦層116及導電凸塊108之間，平坦層116填入相鄰的導電凸塊108之間。透過設計絕緣凸塊214P，可使得填入相鄰的導電凸塊108之間的平坦層116的深寬比增加，因此，平坦層116仍具有地形變化，換言之，平坦層116的凹部R2及突出部P2可被保留。藉此，在平坦層116的厚度t1較厚的狀況下，第一電極118仍具有地形變化，換言之，第一電極118的電極突出部P3不會被平坦化而可被保留。舉例而言，平坦層116的厚度t1為1微米至10微米。

第8B圖是依照本發明另一實施例的畫素結構30的剖面示意圖，請參照第8B圖，畫素結構30包括基板100、層間介電層106、主動元件T、第一平坦層316、第二平坦層318、第一電極118、畫素定義層120、發光層122及第二電極124。層間介電層106位於基板100上。主動元件T位於基板100上並具有汲極D與通道層CH，汲極D貫穿層間介電層106以與通道層CH電性連接。第一平坦層316位於層間介電層106上，且具有彼此隔開的多個絕緣凸塊316P。

第二平坦層318位於第一平坦層316上。第二平坦層318填入相鄰的絕緣凸塊316P之間。絕緣凸塊316P使得第二平坦層318具有地形變化，舉例而言，第二平坦層318具有多個凹部R4及多個絕緣突出部P4。凹部R4的頂面低於絕緣突出部P4的頂面，絕緣突出部P4重疊於絕緣凸塊316P。

第一電極118與主動元件T的汲極D電性連接，且第一電極118填入第二平坦層318的凹部R4，絕緣凸塊316P間接使得第一電極118具有地形變化，舉例而言，第一電極118具有多個電極突出部P3，各電極突出部P3分別重疊於各絕緣凸塊316P。於一實施例中，第一電極118可具有多個凹部R3，各凹部R3分別重疊於第二平坦層318的凹部R4。

各電極突出部P3分別重疊於各絕緣突出部P4及各絕緣凸塊316P。畫素定義層120具有開口OP重疊於第一電極118，且開口OP重疊於至少一個絕緣凸塊316P。發光層122配置於開口OP內並位於第一電極118上。第二電極124配置於發光層122上。

當發光層122所發出的一部分光線L1朝向第一電極118的方向行進時，藉由於層間介電層106上配置彼此間隔的多個絕緣凸塊316P，間接使得第一電極118具有電極突出部P3，可避免被第一電極118反射回發光層122的光線L1在第一電極118與發光層122之間的界面發生全反射，如此一來，可有效降低第一電極118的波導(waveguide)限制所造成的出光耗損，藉此，可提升出光效率。

在畫素結構30具有多層平坦層(例如第一平坦層316、第二平坦層318)的狀況下，第一電極118的電極突出部P3不會被平坦化而可被保留。於一實施例中，第一平坦層316的厚度t2為1微米至30微米，第二平坦層318的厚度t3為1微米至30微米。於本實施例中，絕緣凸塊316P呈點對稱分布。舉例而言，絕緣凸塊316P的分布相同於第2圖至第6圖，故於此不再贅述。因此，可透過設計絕緣凸塊316P的形狀、尺寸及間距來調整第一電極118的表面形貌，以達到不同產品的需求。

第8C圖是依照本發明另一實施例的畫素結構40的剖面示意圖，請參照第8C圖，本實施例的畫素結構40與第1圖的畫素結構10的差異在於畫素結構40的畫素定義層120a的開口OP的一部分重疊於電容電極112a及絕緣層110a，開口OP的另一部分不重疊於電容電極112a及絕緣層110a。換言之，開口OP的側壁sw位於電容電極112a的正上方，也就是說，開口OP的側壁sw重疊於電容電極112a。於其他實施例中，開口OP的側壁sw可重疊於其他電路(未示)，例如閘極或任意金屬走線。藉由設置導電凸塊108於層間介電層106上且彼此隔開，可以減少電容電極112a或其他電路(未示)所造成的開口OP的下方的疊構之高低段差，藉此，可減少第一電極118的第三導電層118c的電極突出部P3及凹部R3之間的垂直距離128，如此一來，使發光層122的表面平坦度提升。進一步而言，由於畫素定義層120a的開口OP毋須避開電容電極112a或其他電路(未示)，可以增加開口OP的大小，使開口率提升。

第9圖至第21圖是依照本發明一實施例的畫素結構50的製作方法的剖面示意圖。請先參照第9圖，首先，形成通道層CH於基板100上。於一實施例中，可在形成通道層CH之前，形成緩衝層102於基板100上。接著，請參照第10圖，形成閘絕緣層104於通道層CH上，且形成絕緣層110於緩衝層102上。閘絕緣層104及絕緣層110的形成方法例如是整面地沉積絕緣材料(未示)於通道層CH及緩衝層102上，再圖案化絕緣材料(未示)所形成。

參照第11圖，形成閘極G於閘絕緣層104上，且形成電容電極112於絕緣層110上。閘極G與電容電極112的形成方法例如是整面地沉積導電材料(未示)於緩衝層102、通道層CH、閘絕緣層104與絕緣層110上，再圖案化導電材料(未示)所形成。接著，參照第12圖，形成層間介電層106覆蓋閘極G及通道層CH，層間介電層106具有多個通孔V1，通孔V1露出一部分的通道層CH。

參照第13圖，整面地形成導電層108A於層間介電層106上，導電層108A填入通孔V1中。在導電層108A上塗佈光阻PR，以光罩MK對光阻PR進行曝光。光罩MK具有多個圖案PN，曝光後，可使得光阻PR具有對應於圖案PN的多個曝光部PR1。參照第14圖，對光阻PR進行顯影，以留下曝光部PR1。

參照第15圖，藉由曝光部PR1來圖案化導電層108A，以形成源極S、汲極D與多個導電凸塊108，源極S、汲極D、閘極G及通道層CH構成主動元件T，且導電凸塊108彼此隔開。導電凸塊108的分布以及高度可透過光罩MK(見第13圖)來定義，舉例而言，導電凸塊108的分布可如第2圖至第6圖所示。圖案化的方法例如是採用蝕刻法。參照第16圖，將光阻PR的曝光部PR1移除，例如可採用去光阻液(stripper)移除。由於導電凸塊108是透過和源極S與汲極D在同一道光罩製程所定義，因此，可在不需改變發光元件126(例如發光層122)的製程下，製作出導電凸塊108，所以不會影響到發光元件126(例如發光層122)的製程。

由於電容電極112與導電凸塊108的分隔，電容電極112與導電凸塊108可以平行板電容器的形式共同形成一儲存電容。

接著，參照第17圖，形成鈍化層114、平坦層116於源極S、汲極D、導電凸塊108上。導電凸塊108使得鈍化層114具有地形變化，舉例而言，鈍化層114具有多個凹部R1及多個突出部P1。平坦層116位於鈍化層114上，且填入鈍化層114的凹部R1。導電凸塊108間接使得平坦層116具有地形變化，舉例而言，平坦層116具有多個凹部R2及多個突出部P2。

請參照第18圖，形成第一電極118於平坦層116上，第一電極118貫穿平坦層116且與汲極D電性連接。第一電極118填入平坦層116的凹部R2，導電凸塊108間接使得第一電極118具有地形變化，舉例而言，第一電極118具有多個電極突出部P3，各電極突出部P3分別重疊於各導電凸塊108。於一實施例中，第一電極118可具有多個凹部R3，各凹部R3重疊於平坦層116的凹部R2。於一實施例中，在第一電極118為三層結構的實施例中，第一電極118可以包括第一導電層118a、第二導電層118b及第三導電層118c，同對第1圖所描述，於此為了版面簡潔不再贅述。在一些實施例中，第一電極118的形成方法可以是化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、蒸鍍(VTE)、濺鍍(SPT)或其組合。

請參照第19圖，接著，形成畫素定義層120於第一電極118上，畫素定義層120具有開口OP重疊於第一電極118，且開口OP重疊於至少一個導電凸塊108。

請參照第20圖，形成發光層122於開口OP內。於一實施例中，發光層122可藉由噴墨塗佈技術(ink jet printing；IJP)所形成。舉例而言，液態的有機發光材料(未繪示)可透過噴墨塗佈製程設置於第一電極118上且位於開口OP中，再藉由一乾燥程序形成薄膜的發光層122。在一些實施例中，發光層122可為多層結構，包括電洞注入層(hole injection layer，HIL)、電洞傳輸層(hole transfer layer，HTL)、發光層(emission layer，EL)和電子傳輸層(electron transfer layer，ETL)。第20圖為了方便說明及清楚表示，僅以一層結構表示。在本實施例中，可透過重覆進行噴墨塗佈製程以及固化程序以形成所需厚度的發光層122，但本發明不以此為限。

當發光層122所發出的一部分光線L1朝向第一電極118的方向行進時，藉由於層間介電層106上配置彼此間隔的多個導電凸塊108，間接使得第一電極118具有電極突出部P3，可避免被第一電極118反射回發光層122的光線L1在第一電極118與發光層122之間的界面發生全反射，如此一來，可有效降低第一電極118的波導(waveguide)限制所造成的出光耗損，藉此，可提升出光效率。

參照第21圖，形成第二電極124於發光層122上，第一電極118、發光層122及第二電極124共同構成發光元件126。於此，完成畫素結構50。在一些實施例中，第二電極124的形成方法可以是化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、蒸鍍(VTE)、濺鍍(SPT)或其組合。

綜上所述，在本發明一實施例之畫素結構及其製作方法中，當發光層所發出的一部分光線朝向第一電極的方向行進時，藉由於層間介電層上配置彼此間隔的多個導電凸塊，間接使得第一電極具有電極突出部，可避免被第一電極反射回發光層的光線在第一電極與發光層之間的界面發生全反射，如此一來，可有效降低第一電極的波導(waveguide)限制所造成的出光耗損，藉此，可提升出光效率。

10,20,30,40,50:畫素結構 100:基板 102:緩衝層 104:閘絕緣層 106:層間介電層 108,108b,108c,108d:導電凸塊 108e:導電凸塊 108A:導電層 110,110a:絕緣層 112,112a:電容電極 114:鈍化層 116:平坦層 118:第一電極 118a:第一導電層 118b:第二導電層 118c:第三導電層 120,120a:畫素定義層 122:發光層 124:第二電極 126:發光元件 128:垂直距離 214:鈍化層 214P:絕緣凸塊 316:第一平坦層 316P:絕緣凸塊 318:第二平坦層 1080,1084:第一組 1082,1086:第二組 CH:通道層 D:汲極 G:閘極 L1:光線 MK:光罩 OP:開口 P1,P2:突出部 P3:電極突出部 P4:突出部 PN:圖案 PR:光阻 PR1:曝光部 R1,R2,R3,R4:凹部 S:源極 sw:側壁 T:主動元件 t1,t2,t3:厚度 V1:通孔 x1,x2:間距

閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。 第1圖是依照本發明一實施例的畫素結構的剖面示意圖。 第2圖至第7圖是依照本發明一實施例的導電凸塊的上視示意圖。 第8A圖是依照本發明另一實施例的畫素結構的剖面示意圖。 第8B圖是依照本發明另一實施例的畫素結構的剖面示意圖。 第8C圖是依照本發明另一實施例的畫素結構的剖面示意圖。 第9圖至第21圖是依照本發明一實施例的畫素結構的製作方法的剖面示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

10:畫素結構

100:基板

102:緩衝層

104:閘絕緣層

106:層間介電層

108:導電凸塊

110:絕緣層

112:電容電極

114:鈍化層

116:平坦層

118:第一電極

118a:第一導電層

118b:第二導電層

118c:第三導電層

120:畫素定義層

122:發光層

124:第二電極

126:發光元件

CH:通道層

D:汲極

G:閘極

L1:光線

OP:開口

P1,P2:突出部

P3:電極突出部

R1,R2,R3:凹部

S:源極

T:主動元件

Claims (10)

1. 一種畫素結構，包括：一基板；一層間介電層，位於該基板上；一主動元件，位於該基板上並具有一汲極與一通道層，該汲極貫穿該層間介電層以與該通道層電性連接；多個導電凸塊，位於該層間介電層上且彼此隔開；一平坦層，位於該汲極及該些導電凸塊上；一第一電極，貫穿該平坦層且與該主動元件的汲極電性連接，該第一電極具有多個電極突出部，各該電極突出部分別重疊於各該導電凸塊；一畫素定義層，具有一開口重疊於該第一電極，且該開口重疊於至少一個該些導電凸塊；一發光層，配置於該開口內並位於該第一電極上；及一第二電極，配置於該發光層上。
2. 如請求項1所述之畫素結構，其中該些導電凸塊及該汲極接觸該層間介電層之頂面。
3. 如請求項1所述之畫素結構，其中該些導電凸塊呈點對稱分布。
4. 如請求項1所述之畫素結構，還包括：一鈍化層，位於該平坦層及該些導電凸塊之間，其中該 鈍化層具有彼此分開的多個絕緣凸塊，各該絕緣凸塊分別重疊且包覆各該導電凸塊。
5. 如請求項1所述之畫素結構，其中該平坦層的厚度為1微米至10微米。
6. 一種畫素結構，包括一基板；一層間介電層，位於該基板上；一主動元件，位於該基板上並具有一汲極與一通道層，該汲極貫穿該層間介電層以與該通道層電性連接；一第一平坦層，位於該層間介電層上，且具有彼此隔開的多個絕緣凸塊；一第二平坦層，位於該第一平坦層上，其中該第二平坦層具有多個絕緣突出部；一第一電極，與該主動元件的該汲極電性連接，且具有多個電極突出部，各該電極突出部分別重疊於各該絕緣突出部及各該絕緣凸塊；一畫素定義層，具有一開口重疊於該第一電極，且該開口重疊於至少一個該些絕緣凸塊；一發光層，配置於該開口內並位於該第一電極上；及一第二電極，配置於該發光層上。
7. 如請求項6所述之畫素結構，其中該第一平 坦層的厚度為1微米至30微米，該第二平坦層的厚度為1微米至30微米。
8. 如請求項6所述之畫素結構，其中該些絕緣凸塊呈點對稱分布。
9. 一種畫素結構的製作方法，包括形成一通道層於一基板上；形成一閘絕緣層於該通道層上；形成一閘極於該閘絕緣層上；形成一層間介電層覆蓋該閘極及該通道層，其中該層間介電層具有多個通孔；整面地形成一導電層於該層間介電層上，其中該導電層填入該些通孔中；圖案化該導電層，以形成一源極、一汲極與多個導電凸塊，其中該源極、該汲極、該閘極及該通道層構成一主動元件，且該些導電凸塊彼此隔開；形成一平坦層於該源極、該汲極與該些導電凸塊上；形成一第一電極於該平坦層上，該第一電極貫穿該平坦層且與該汲極電性連接；形成一畫素定義層於該第一電極上，該畫素定義層具有一開口重疊於該第一電極，且該開口重疊於至少一個該些導電凸塊；形成一發光層於該開口內；及 形成一第二電極於該發光層上。
10. 如請求項9所述之方法，其中該些導電凸塊呈點對稱分布。

Images