[go: up one dir, main page]

TWI771934B - 積體電路及其操作方法 - Google Patents

積體電路及其操作方法 Download PDF

Info

Publication number
TWI771934B
TWI771934B TW110107355A TW110107355A TWI771934B TW I771934 B TWI771934 B TW I771934B TW 110107355 A TW110107355 A TW 110107355A TW 110107355 A TW110107355 A TW 110107355A TW I771934 B TWI771934 B TW I771934B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
terminal
reference voltage
gate
Prior art date
Application number
TW110107355A
Other languages
English (en)
Other versions
TW202205606A (zh
Inventor
彭柏霖
蘇郁迪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205606A publication Critical patent/TW202205606A/zh
Application granted granted Critical
Publication of TWI771934B publication Critical patent/TWI771934B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/814—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the FET, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一種積體電路包括輸入/輸出(I/O)墊、靜電放電(ESD)初級電路及偏置電壓產生器。靜電放電初級電路包括第一電晶體。第一電晶體之第一端子耦接至I/O墊。偏置電壓產生器用以將閘極偏壓訊號提供至第一電晶體之閘極端。偏置電壓產生器響應於在I/O墊上發生ESD事件而提供處於第一電壓位準之閘極偏壓訊號。偏置電壓產生器響應於在I/O墊上未發生ESD事件而提供處於第二電壓位準之閘極偏壓訊號。第一電壓位準低於第二電壓位準。一種操作積體電路的方法亦在此揭示。

Description

積體電路及其操作方法
本揭示案是關於一種積體電路，特別是一種具有靜電放電保護的積體電路。
ESD事件產生極高的電壓並導致短持續時間之高電流脈衝，此可損壞積體電路元件。對於積體電路元件之ESD保護設計而言，行業中已實施了(例如)ESD初級電路。通常，當ESD事件導致湧浪電壓(inrush voltage)超過ESD初級電路之閾值電壓時，ESD初級電路會啟動以保護內部電路免受湧浪電壓影響。當ESD初級電路之閾值電壓較高時，ESD初級電路將稍後啟動。若ESD初級電路之閾值電壓太高，則內部電路可能被破壞，因為ESD初級電路無法足夠快地啟動。
本揭示文件之一些實施例提供一種積體電路。積體電路包括輸入/輸出墊、靜電放電初級電路以及偏置電壓產生器。靜電放電初級電路包括第一電晶體。第一電晶體之第一端子耦接至輸入/輸出墊。偏置電壓產生器用以將閘極 偏壓訊號提供至第一電晶體之閘極端。偏置電壓產生器響應於在輸入/輸出墊上發生靜電放電事件而提供處於第一電壓位準之閘極偏壓訊號，且偏置電壓產生器響應於在輸入/輸出墊上未發生靜電放電事件而提供處於第二電壓位準之閘極偏壓訊號。第一電壓位準低於第二電壓位準。
本揭示文件之一些實施例亦提供一種操作積體電路的方法。此方法包括以下的操作：響應於在輸入/輸出墊上發生靜電放電事件，將處於第一電壓位準之閘極偏壓訊號提供至靜電放電初級電路中之第一電晶體的閘極端；以及響應於在輸入/輸出墊上未發生靜電放電事件，將處於第二電壓位準之閘極偏壓訊號提供至第一電晶體的閘極端。第一電壓位準低於第二電壓位準。
本揭示文件之一些實施例亦提供一種積體電路。積體電路包括輸入/輸出墊、靜電放電初級電路、第一參考電壓引腳、第二參考電壓引腳以及功率鉗位器。靜電放電初級電路包括第一電晶體。第一電晶體之第一端子耦接至輸入/輸出墊。第二參考電壓引腳耦接至第一電晶體之閘極端。功率鉗位器耦接在第二參考電壓引腳與第一參考電壓引腳之間。功率鉗位器之閾值電壓高於第二參考電壓引腳之電壓位準，無任何靜電放電事件在輸入/輸出墊上發生。
100:積體電路
110:靜電放電(ESD)初級電路
110a:ESD初級電路
110b:ESD初級電路
110c:ESD初級電路
120:偏置電壓產生器
120a:偏置電壓產生器
120b:偏置電壓產生器
121:二極體串
130:靜電放電次級電路
150:功率鉗位器
151:功率鉗位器
160:上拉驅動器
170:下拉驅動器
200:積體電路
210:靜電放電(ESD)初級電路
220:偏置電壓產生器
230:ESD次級電路
250:功率鉗位器
260:上拉驅動器
270:下拉驅動器
300:積體電路
310:靜電放電(ESD)初級電路
320:偏置電壓產生器
320a:偏置電壓產生器
320b:偏置電壓產生器
321:功率鉗位器
330:ESD次級電路
350:功率鉗位器
360:上拉驅動器
370:下拉驅動器
400:方法
700:電子設計自動化(EDA)系統
710:系統I/O
720:硬體處理器
730:網路介面
740:網路
750:匯流排
760:電腦可讀儲存媒體
761:指令
762:庫
763:使用者介面(UI)
770:製造工具
800:IC製造系統
810:設計室
811:IC設計佈局圖
820:光罩室
821:資料準備
822:光罩製造
823:光罩
830:IC晶圓廠
832:晶圓製造
833:半導體晶圓
840:IC元件
S410:操作
S420:操作
S430:操作
CESD:ESD電流
CGIDL:閘極感應汲極洩漏電流
G:閘極端
INTC:內部電路
IOP:輸入/輸出(I/O)墊
N1、N2:節點
N+:N型參雜區
P+:P阱參雜區
Psub:P型基板
PW:P阱
PWt:P阱分接頭
Resd:電阻性元件
T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、Tn:電晶體
T1a、T2.a:第一端子
T1b、T2b:第二端子
T1g、T2g:閘極端
TPC1、TPC2、TPC3:電晶體
VDD1、VDD2、VSS:參考電壓引腳
Vbe:基極-發射極電壓
Vsub:局部基板偏壓
Vg:閘極偏壓訊號
當結合隨附諸圖閱讀時，得以自以下詳細描述最佳地理解本揭示案之一些實施例之態樣。應注意，根據行業 上之標準實務，各種特徵未按比例繪製。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。
第1圖為繪示根據各種實施例之積體電路的方塊圖。
第2A圖為繪示根據各種實施例之ESD初級電路的佈局圖。
第2B圖為根據一些實施例之第2A圖中的ESD初級電路之剖面圖。
第2C圖為繪示根據各種實施例之另一ESD初級電路的佈局圖。
第2D圖為繪示根據各種實施例之另一ESD初級電路的佈局圖。
第2E圖為根據一些實施例之在第2D圖中的ESD初級電路之剖面圖。
第3圖為繪示根據一些實施例之閘極偏壓訊號之電壓位準與ESD初級電路之閾值電壓之間的關係之示意圖。
第4A圖為繪示根據各種實施例之偏置電壓產生器的佈局圖。
第4B圖為繪示根據各種實施例之另一偏置電壓產生器的佈局圖。
第5圖為繪示根據各種實施例之積體電路的方塊圖。
第6圖為繪示根據各種實施例之第5圖中的偏置電壓產生器之佈局圖。
第7圖為繪示根據各種實施例之積體電路的方塊圖。
第8A圖為繪示根據各種實施例之偏置電壓產生器的佈局 圖。
第8B圖為繪示根據各種實施例之另一偏置電壓產生器的佈局圖。
第9圖為繪示根據各種實施例之一種方法的流程圖。
第10圖為根據本揭示案之一些實施例之用於設計積體電路佈局設計的系統之方塊圖。
第11圖為根據一些實施例之積體電路製造系統以及與其相關聯的積體電路製造流程的方塊圖。
以下揭示內容提供用於實施所提供標的之不同特徵的許多不同實施例或實例。以下描述元件及佈置之特定實例以簡化本揭示案之一些實施例。當然，此些僅為實例，且並不意欲為限制性的。舉例而言，在如下描述中第一特徵在第二特徵之上或在第二特徵上方形成可包括其中第一特徵與第二特徵形成為直接接觸之實施例，且亦可包括其中額外特徵可在第一特徵與第二特徵之間形成而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭示案之一些實施例可在各種實例中重複元件符號及/或字母。此重複是出於簡化及清楚目的，且其自身並不表示所論述之各種實施例及/或配置之間的關係。
在本說明書中所使用之術語大體具有其在此項技術中及在使用每一術語之特定上下文中的一般含義。本說明書中實例之使用(包括本文中論述之任何術語的實例)僅 為說明性的，且絕不限製本揭示案之一些實施例或任何例示性術語之範疇及含義。同樣，本揭示案之一些實施例並不限於本說明書中所給出之各種實施例。
儘管本文中可使用術語「第一」、「第二」等來描述各種元件，但此些元件不應受此些術語限制。此些術語用以將一個元件與另一元件區別開。舉例而言，在不脫離實施例之範疇的情況下，可將第一元件稱為第二元件，且類似地，可將第二元件稱為第一元件。如本文中所使用，術語「及/或」包括相關聯之所列條目中之一或更多者的任何及所有組合。
現參考第1圖。第1圖為繪示根據各種實施例之積體電路100的方塊圖。為了說明，積體電路100包括輸入/輸出(I/O)墊IOP、靜電放電(electrostatic discharge，ESD)初級電路110、偏置電壓產生器120、靜電放電次級電路130、功率鉗位器150、上拉驅動器160及下拉驅動器170。在一些實施例中，I/O墊IOP耦接至內部電路INTC之端子。I/O墊IOP用以將輸入訊號傳輸至內部電路INTC或自內部電路INTC攜載輸出訊號。舉例而言，積體電路100可用作ESD保護電路，其保護上拉驅動器160、下拉驅動器170及內部電路INTC免受非所期望的且不可預測的靜電放電事件損壞。
如第1圖中說明性地示出，ESD初級電路110耦接在I/O墊IOP與參考電壓引腳VSS之間。在一些實施例中，ESD初級電路110將偵測I/O墊IOP上之電壓位 準，以檢查I/O墊IOP上是否發生了ESD事件。當I/O墊IOP上之電壓位準在正常範圍內(例如，在一些應用中是在約0V與約1.8V之間)時，ESD初級電路110將不啟動。當I/O墊IOP上之電壓位準受ESD事件影響且超過ESD初級電路110之閾值電壓時，ESD初級電路110將啟動以導引來自I/O墊IOP之ESD電流經過ESD初級電路110至參考電壓引腳VSS。將在以下段落中論述關於ESD初級電路110之進一步的細節。
為了說明，在一些實施例中，上拉驅動器160耦接於另一參考電壓引腳VDD1之間。在一些實施例中，參考電壓引腳VDD1用以攜載後端驅動器高電壓VDDPST，其為在內部電路INTC外部所利用之高電壓。舉例而言，參考電壓引腳VDD1可配置為約1.8V。上拉驅動器160用以在需要時上拉I/O墊IOP之電壓位準。
為了說明，在一些實施例中，下拉驅動器170耦接於參考電壓引腳VSS之間。在一些實施例中，參考電壓引腳VSS用以攜載低電壓或地面電壓。舉例而言，參考電壓引腳VSS可配置為約0V。下拉驅動器170用以在需要時下拉I/O墊IOP之電壓位準。
為了說明，在一些實施例中，功率鉗位器150耦接在參考電壓引腳VDD1與參考電壓引腳VSS之間。當在參考電壓引腳VDD1與參考電壓引腳VSS之間發生ESD事件時，功率鉗位器150將啟動以鉗位參考電壓引腳VDD1與參考電壓引腳VSS之間的電壓差，以便保護內部 電路INTC。
如第1圖中說明性地示出，偏置電壓產生器120耦接至I/O墊IOP及ESD初級電路110。偏置電壓產生器120用以將閘極偏壓訊號Vg提供至ESD初級電路110，且閘極偏壓訊號Vg將幫助減小ESD初級電路110之閾值電壓，以使得ESD初級電路110可響應於ESD事件發生而更快地啟動。將在以下段落中論述關於偏置電壓產生器120及閘極偏壓訊號Vg之進一步的細節。
現參考第2A圖及第2B圖。第2A圖為根據各種實施例之繪示ESD初級電路110a的佈局圖。出於說明性目的給出第2A圖中所繪示之ESD初級電路110a，作為第1圖中之ESD初級電路110的實施例中之一者。第2B圖為根據一些實施例之第2A圖中的ESD初級電路100a之剖面圖。關於第1圖之實施例，為了易於理解，以相同元件符號表示第2A圖及第2B圖中之相同元件。
為了說明，如第2A圖及第2B圖中所繪示，ESD初級電路110a包括以級聯連接(cascade connection)耦接於I/O墊IOP與參考電壓引腳VSS之間的兩個N型電晶體T1及T2。電晶體T1之第一端子T1a耦接至I/O墊IOP。電晶體T1之第二端子T1b經由電晶體T2耦接至參考電壓引腳VSS。電晶體T1之閘極端T1g用以接收偏置電壓產生器120所提供之閘極偏壓訊號Vg。電晶體T2之第一端子T2a耦接至電晶體T1之第二端子T1b。電晶體T2之第二端子T2b耦接至參考電壓引腳VSS。在 第2A圖及第2B圖中所示之實施例中，電晶體T2之閘極端T2g耦接至參考電壓引腳VSS。本揭示案之一些實施例並不限於此。在一些其他實施例中，電晶體T2之閘極端T2g可為浮置的(不連接至任何參考電壓引腳或任何訊號輸入)。
如第2B圖之所繪示，此些電晶體T1及T2為以級聯連接堆疊之二級突返電晶體(two-stage snapback transistors)。電晶體T1為以級聯連接堆疊之突返電晶體中的頂部電晶體。如第2B圖中所示，在第一端子T1a(N型)與P阱PW之間形成N/P接面，且在P阱PW與電晶體T2之第二端子T2b(N型)之間形成P/N接面。因此，將由電晶體T1及T2形成寄生的雙極接面電晶體(bipolar junction transistor,BJT)。當ESD事件發生時，ESD電流CESD將自I/O墊IOP流經寄生BJT流至參考電壓引腳VSS，使得ESD電流CESD將被ESD初級電路110a放電，而不會損害第1圖中所示之內部電路INTC。藉由寄生BJT導通之電壓位準來確定ESD初級電路110a之閾值電壓。
同時，基於第2B圖中所示之電晶體T1及T2的結構，閘極感應汲極洩漏(gate-induced-drain-leakage,GIDL)電流CGIDL自閘極端T1g流經P型基板Psub至P阱分接頭PWt。閘極感應汲極洩漏電流CGIDL與流經電晶體T1之通道的電流相競爭。當閘極偏壓訊號Vg較低(例如，較接近地面 位準)時，閘極感應汲極洩漏電流CGIDL將相對較高。當閘極感應汲極洩漏電流CGIDL較高時，局部基板偏壓Vsub將較高且寄生BJT之基極-發射極電壓Vbe將較高，使得寄生BJT將較容易接通，且ESD初級電路110a之閾值電壓將減小。
另一方面，當閘極偏壓訊號Vg較高時，閘極感應汲極洩漏電流CGIDL將相對較低。當閘極感應汲極洩漏電流CGIDL較低時，局部基板偏壓Vsub將較低且寄生BJT之基極-發射極電壓Vbe將較低，使得寄生BJT將較難以接通，且ESD初級電路110a之閾值電壓將增大。
進一步參考第3圖。第3圖為繪示根據一些實施例之閘極偏壓訊號Vg之電壓位準與ESD初級電路110a之閾值電壓之間的關係之示意圖。如第3圖中所示，當閘極偏壓訊號Vg之電壓位準接近於零時，ESD初級電路110a之閾值電壓較低(亦即，ESD初級電路110a較容易導通)，且當閘極偏壓訊號Vg之電壓位準增大時，ESD初級電路110a之閾值電壓較高(亦即，ESD初級電路110a較難以導通)。
換言之，閘極偏壓訊號Vg之電壓位準與ESD初級電路110a之閾值電壓正相關，且與ESD初級電路110a之靈敏度負相關。
為了確保當ESD發生時ESD初級電路110a快速啟動，期望當ESD事件發生時閘極偏壓訊號Vg較低(或接近於地面位準)。
在一些實施例中，由於電晶體T1之可靠性問題而不適合將閘極偏壓訊號Vg固定在地面位準。舉例而言，I/O墊IOP可在參考電壓引腳VDD1上的電壓位準(例如，約1.8V)與參考電壓引腳VSS上的電壓位準(例如，約0V)之間變化。換言之，I/O墊IOP上之電壓位準可達到1.8V。電晶體T1及T2中之每一者可僅允許電晶體T1或T2上之汲極與閘極或源極與閘極之間較小的電壓差(例如，約1.2V)。若I/O墊IOP可達到1.8V且閘極偏壓訊號Vg(耦接至電晶體T1之閘極端)總是固定在0V，則小型電晶體T1將在其容限電壓間隙之外工作(1.8V>1.2V)，且將導致電晶體T1上之可靠性問題。
為了確保當ESD發生時ESD初級電路110a快速啟動且亦避免電晶體T1上之可靠性問題，偏置電壓產生器120用以響應於在I/O墊IOP上發生了ESD事件而提供在較低電壓位準(例如，為地面位準或接近於地面位準)下之閘極偏壓訊號Vg，且偏置電壓產生器120響應於在I/O墊IOP上未發生ESD事件而提供在較高電壓位準(例如，相對高於地面位準)下之閘極偏壓訊號Vg。舉例而言，當在I/O墊IOP上未發生ESD事件時，偏置電壓產生器120提供為1.2V之閘極偏壓訊號Vg，使得電晶體T1之兩個端子之間的電壓差可為|IOP-Vg|。在一些實施例中，因為I/O墊IOP上之電壓位準在約0V與約1.8V之間變化，所以|IOP-Vg|可自|0-1.2|變化至|1.8-1.2|，使得|IOP-Vg|限於1.2V內。換言之，小型電晶體T1可 在可靠的電壓差內工作。
在此情形下，在ESD事件期間，閘極偏壓訊號Vg是由偏置電壓產生器120臨時地在較低電壓位準下提供，以減小ESD初級電路110a之閾值電壓。在正常條件(無ESD事件)下，閘極偏壓訊號Vg是由偏置電壓產生器120在較高電壓位準下提供，以增大電晶體T1之可靠性。
出於說明性目的給出第2A圖及第2B圖中之ESD初級電路110a。ESD初級電路110a之各種實施皆在本揭示案之一些實施例之預期範疇內。舉例而言，在一些實施例中，ESD初級電路可包括以級聯連接耦接在I/O墊IOP與參考電壓引腳VSS之間的更多個N型電晶體。
現參考第2C圖。第2C圖為繪示根據各種實施例之ESD初級電路110b的佈局圖。出於說明性目的給出第2A圖中所繪示之ESD初級電路110b，作為第1圖中之ESD初級電路110的實施例中之另一者。關於第1圖及第2A圖之實施例，為了易於理解，以相同元件符號表示第2C圖中之相同元件。
如第2C圖中所繪示，ESD初級電路110b包括電晶體T1至Tn，且n為正整數。此些電晶體T1至Tn以級聯連接進行堆疊，以形成n級突返電晶體。類似於第2A圖及第2B圖中所示之前述實施例，將在第2C圖中之此些電晶體T1至Tn之上形成寄生BJT，且ESD初級電路110b之閾值電壓與電晶體T1之閘極端上的電壓位準正相關。
為了確保當ESD發生時ESD初級電路110b快速啟動且亦避免電晶體T1上之可靠性問題，偏置電壓產生器120用以響應於在I/O墊IOP上發生了ESD事件而提供在較低電壓位準下之閘極偏壓訊號Vg，且偏置電壓產生器120響應於在I/O墊IOP上未發生ESD事件而提供在較高電壓位準下之閘極偏壓訊號Vg。在此情形下，在ESD事件期間，閘極偏壓訊號Vg是由偏置電壓產生器120臨時地在較低電壓位準下提供，以減小ESD初級電路110b之閾值電壓。在正常條件(無ESD事件)下，閘極偏壓訊號Vg是由偏置電壓產生器120在較高電壓位準下提供，以增大電晶體T1之可靠性。
現參考第2D圖。第2D圖為繪示根據各種實施例之ESD初級電路110c的佈局圖。第2E圖為根據一些實施例之在第2D圖中的ESD初級電路110c之剖面圖。出於說明性目的給出第2D圖及第2E圖中所繪示之ESD初級電路110c，作為第1圖中之ESD初級電路110的實施例中之另一者。關於第1圖、第2A圖及第2B圖之實施例，為了易於理解，以相同元件符號表示第2D圖及第2E圖中之相同元件。
如第2D圖及第2E圖中所繪示，ESD初級電路110c包括一個電晶體T1。類似於第2A圖及第2B圖中所示之前述實施例，將在第2D圖中之電晶體T1之上形成寄生BJT，且ESD初級電路110c之閾值電壓與電晶體T1之閘極端上的閘極偏壓訊號Vg正相關。
進一步參考第4A圖。第4A圖為繪示根據各種實施例之偏置電壓產生器120a的佈局圖。出於說明性目的給出第4A圖中所繪示之偏置電壓產生器120a，作為第1圖中之偏置電壓產生器120的一個實施例。關於第1圖之實施例，為了易於理解，以相同元件符號表示第4A圖中之相同元件。
為了說明，如第4A圖中所繪示，偏置電壓產生器120a包括二極體串121、P型電晶體T3、N型電晶體T4、P型電晶體T5及N型電晶體T6。在第4A圖中所繪示之實施例中，二極體串121包括四個級聯堆疊的二極體。二極體串121中之此些級聯堆疊的二極體耦接在I/O墊IOP與參考電壓引腳VSS之間。本揭示案之一些實施例並不限於二極體串121中之四個級聯堆疊的二極體。舉例而言，在一些實施例中，二極體串121中所包括之二極體的數目可為2個、3個、4個、5個、6個或更多個。
如第4A圖中所繪示，P型電晶體T3之第一端子耦接至節點N1，此節點N1處於來自二極體串121中之級聯堆疊的二極體中之兩個二極體(例如，第二二極體及第三二極體)之間。電晶體T3之第二端子耦接至節點N2。電晶體T3之閘極端耦接至參考電壓引腳VDD2。在一些實施例中，參考電壓引腳VDD2為區域電源域中所使用之系統電源，且參考電壓引腳VDD2經配置成比參考電壓引腳VDD1(例如，後端驅動器高電壓VDDPST)低的電壓位準。舉例而言，在一些實施例中，參考電壓引腳VDD1 可經配置成約1.8V，且參考電壓引腳VDD2可經配置成約1.2V。
如第4A圖中所繪示，N型電晶體T4之第一端子耦接至節點N2。電晶體T4之第二端子耦接至參考電壓引腳VSS。電晶體T4之閘極端耦接至參考電壓引腳VDD2。
如第4A圖中所繪示，P型電晶體T5之第一端子耦接至參考電壓引腳VDD2。電晶體T5之第二端子耦接至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。電晶體T5之閘極端耦接至節點N2。
如第4A圖中所繪示，N型電晶體T6之第一端子耦接至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端及電晶體T5之第二端子。電晶體T6之第二端子耦接至參考電壓引腳VSS。電晶體T6之閘極端耦接至節點N2。
當在I/O墊IOP上未發生ESD事件時，節點N1上之電壓位準相對較低。參考電壓引腳VDD2上之電壓位準相對較高，使得參考電壓引腳VDD2關斷電晶體T3並接通電晶體T4。因為電晶體T4接通，所以節點N2上之電壓位準根據參考電壓引腳VSS上之電壓位準而為低。由於節點N2上之低位準，電晶體T5接通且電晶體T6關斷。參考電壓引腳VDD2上之電壓位準作為閘極偏壓訊號Vg被傳輸至電晶體T1(在第2A圖、第2C圖或第2D圖中所 示之ESD初級電路110a、110b、110c中)的閘極端。換言之，當在I/O墊IOP上未發生ESD事件時，閘極偏壓訊號Vg經配置為VDD2，其在一些實施例中可為約1.2V。
當在I/O墊IOP與參考電壓引腳VSS之間發生了ESD事件時，節點N1上之電壓位準將藉由I/O墊IOP上之ESD事件而升高。在此情形下，電晶體T3之第一端子上的電壓位準將比電晶體T3之閘極端上高得多，使得電晶體T3接通。在此情形下，節點N2上之電壓位準將等於節點N1上之高電壓位準。節點N2上之高電壓位準將接通電晶體T6並關斷電晶體T5，使得參考電壓引腳VSS上之電壓位準作為閘極偏壓訊號Vg被傳輸至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。換言之，當在I/O墊IOP上發生ESD事件時，閘極偏壓訊號Vg經配置為VSS，其在一些實施例中可為約0V。
基於第4A圖中之前述實施例，偏置電壓產生器120a在I/O墊IOP與參考電壓引腳VSS之間發生了ESD事件期間提供處於較低電壓位準(等於VSS)之閘極偏壓訊號Vg。處於較低電壓位準之閘極偏壓訊號Vg將減小如第1圖中所示之ESD初級電路110的閾值電壓。
應注意，在一些其他實施例中，ESD事件有可能發生在任何兩個導電端子之間(不同於在I/O墊IOP與參考電壓引腳VSS之間)。舉例而言，如第1圖中所示，ESD 事件可自I/O墊IOP朝向參考電壓引腳VDD1發生，或自I/O墊IOP朝向參考電壓引腳VDD2發生。如在第4A圖中之偏置電壓產生器120a的前述實施例中所述，第1圖中之偏置電壓產生器120並不限於在ESD事件自I/O墊IOP朝向參考電壓引腳VSS發生時提供處於較低電壓位準之閘極偏壓訊號Vg。
進一步參考第4B圖。第4B圖為繪示根據各種實施例之另一偏置電壓產生器120b的佈局圖。出於說明性目的給出第4B圖中所繪示之偏置電壓產生器120b，作為第1圖中之偏置電壓產生器120的另一實施例。關於第1圖之實施例，為了易於理解，以相同元件符號表示第4B圖中之相同元件。
應注意，第4B圖中之偏置電壓產生器120b能夠在ESD事件在至少三個以下條件下發生時提供處於較低電壓位準之閘極偏壓訊號Vg：(1)自I/O墊IOP朝向參考電壓引腳VDD1，(2)自I/O墊IOP朝向參考電壓引腳VDD2，或(3)自I/O墊IOP朝向參考電壓引腳VSS。
為了說明，如第4B圖中所繪示，偏置電壓產生器120b包括二極體串121、P型電晶體T3、N型電晶體T4、P型電晶體T5、P型電晶體T6、N型電晶體T7、N型電晶體T8、N型電晶體T9及N型電晶體T10。在第4B圖中所繪示之實施例中，二極體串121包括四個級聯堆疊的二極體。二極體串121中之此些級聯堆疊的二極體耦接在I/O墊IOP與參考電壓引腳VSS之間。本揭示案並不限 於二極體串121中之四個級聯堆疊的二極體。舉例而言，在一些實施例中，二極體串121中所包括之二極體的數目可為2個、3個、4個、5個、6個或更多個。
如第4B圖中所繪示，P型電晶體T3之第一端子耦接至節點N1，此節點N1處於來自二極體串121中之級聯堆疊的二極體中之兩個二極體(例如，第二二極體及第三二極體)之間。電晶體T3之第二端子耦接至節點N2。電晶體T3之閘極端耦接至參考電壓引腳VDD2。在一些實施例中，參考電壓引腳VDD2為區域電源域中所使用之系統電源，且參考電壓引腳VDD2經配置成處於比參考電壓引腳VDD1(例如，後端驅動器高電壓VDDPST)低的電壓位準。舉例而言，在一些實施例中，參考電壓引腳VDD1可經配置成約1.8V，且參考電壓引腳VDD2可經配置成約1.2V。
如第4B圖中所繪示，N型電晶體T4之第一端子耦接至節點N2。電晶體T4之第二端子耦接至參考電壓引腳VSS。電晶體T4之閘極端耦接至參考電壓引腳VDD2。
如第4B圖中所繪示，P型電晶體T5之第一端子耦接至參考電壓引腳VDD2。電晶體T6之閘極端耦接至節點N2。P型電晶體T6之第一端子耦接至電晶體T5之第二端子。電晶體T6之第二端子耦接至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。電晶體T6之閘極端耦接至節 點N2。
如第4B圖中所繪示，N型電晶體T7之第一端子耦接至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。電晶體T7之閘極端耦接至節點N2。電晶體T8之第一端子耦接至電晶體T7之第二端子。電晶體T8之第二端子耦接至參考電壓引腳VSS。電晶體T8之閘極端耦接至參考電壓引腳VDD2。
如第4B圖中所繪示，N型電晶體T9之第一端子耦接至參考電壓引腳VDD2。電晶體T9之第二端子耦接至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。電晶體T9之閘極端耦接至參考電壓引腳VSS。
如第4B圖中所繪示，N型電晶體T10之第一端子耦接至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端，第十電晶體之第二端子耦接至參考電壓引腳VSS。電晶體T10之閘極端耦接至節點N2。
當ESD事件自I/O墊IOP朝向參考電壓引腳VDD1發生(例如，IOP處於高位準且VDD1處於地面位準)時，由ESD事件引發之ESD電流將自I/O墊IOP流經二極體串121，流經參考電壓引腳VSS，流經功率鉗位器150中之電晶體TPC1，流至參考電壓引腳VDD1。由於功率鉗位器150中之電晶體TPC1中的內接二極體上之 電壓差，參考電壓引腳VSS之電壓位準將在自I/O墊IOP朝向參考電壓引腳VDD1之ESD事件期間升高至略微高於地面位準(在參考電壓引腳VDD1上)。換言之，在此ESD事件期間，參考電壓引腳VSS之電壓位準將高於地面位準(VSS>0)。在ESD事件期間，節點N1上之電壓位準將藉由I/O墊IOP上之ESD事件而升高。在此情形下，電晶體T3之第一端子上的電壓位準將比電晶體T3之閘極端上高得多(N1>VDD1)，使得電晶體T3接通。在此情形下，節點N2上之電壓位準將等於節點N1上之高電壓位準。節點N2上之高電壓位準將接通電晶體T7且關斷電晶體T5及T6。同時，參考電壓引腳VDD2接通電晶體T8。參考電壓引腳VDD1上之電壓位準(在ESD事件期間，VDD1處於地面位準)經由電晶體T7及T8傳輸至電晶體T1之閘極端。換言之，當自I/O墊IOP朝向參考電壓引腳VDD1發生ESD事件時，閘極偏壓訊號Vg經配置為VDD1，其在一些實施例中為約0V。
在一些實施例中，參考電壓引腳VDD2為來自與參考電壓引腳VDD1不同之電源域的電源電壓。舉例而言，參考電壓引腳VDD2來自於在內部電路INTC內部所利用之電源域。如第4B圖中所繪示，為了使發生在參考電壓引腳VDD2上之ESD電流放電，可在參考電壓引腳VDD2與參考電壓引腳VSS之間實施另一功率鉗位器151。當自I/O墊IOP朝向參考電壓引腳VDD2(例如，IOP處於高位準且VDD2處於地面位準)發生ESD事件時，由ESD 事件引發之ESD電流將自I/O墊IOP流經二極體串121，流經參考電壓引腳VSS，流經功率鉗位器151中之電晶體TPC3，且接著流至參考電壓引腳VDD2。由於功率鉗位器151中之電晶體TPC3中的內接二極體上之電壓差，參考電壓引腳VSS之電壓位準將在自I/O墊IOP朝向參考電壓引腳VDD2之ESD事件期間升高至略微高於地面位準。換言之，在此ESD事件期間，參考電壓引腳VSS之電壓位準將高於地面位準(VSS>0)。在ESD事件期間，因為參考電壓引腳VSS將高於地面位準，所以電晶體T9接通，使得參考電壓引腳VDD2作為閘極偏壓訊號Vg被傳輸至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。在此ESD事件自I/O墊IOP朝向參考電壓引腳VDD2發生期間，參考電壓引腳VDD2上之電壓位準為地面位準。因此，在此ESD事件期間，閘極偏壓訊號Vg經配置為地面位準。換言之，當自I/O墊IOP朝向參考電壓引腳VDD2發生ESD事件時，閘極偏壓訊號Vg經配置為VDD2，其在一些實施例中在ESD事件期間為約0V。
當自I/O墊IOP至參考電壓引腳VSS(例如，IOP處於高位準且VSS處於地面位準)發生ESD事件時，節點N1上之電壓位準將藉由I/O墊IOP上之ESD事件而升高。在此情形下，電晶體T3之第一端子上的電壓位準將比電晶體T3之閘極端上高得多，使得電晶體T3接通。在此情形下，節點N2上之電壓位準將等於節點N1上之高電壓 位準。節點N2上之高電壓位準將接通電晶體T10，使得參考電壓引腳VSS作為閘極偏壓訊號Vg經由電晶體T10被傳輸至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。換言之，當自I/O墊IOP朝向參考電壓引腳VSS發生ESD事件時，閘極偏壓訊號Vg經配置為VSS，其在一些實施例中在ESD事件期間為約0V。
當不存在ESD事件時，電晶體T4由參考電壓引腳VDD2接通，且節點N2上之電壓位準等於參考電壓引腳VSS。在此情形下，電晶體T5及T6接通，使得參考電壓引腳VDD2作為閘極偏壓訊號Vg經由電晶體T5及T6被傳輸至電晶體T1(在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中)的閘極端。換言之，當不存在ESD事件時，閘極偏壓訊號Vg經配置為VDD2，其在一些實施例中為約1.2V。
基於前述實施例，藉由偏置電壓產生器120b可偵測到不同類型的ESD事件，且偏置電壓產生器120b能夠響應於不同類型的ESD事件而提供處於較低電壓位準之閘極偏壓訊號Vg。
在第4A圖及第4B圖中所示之前述實施例中，偏置電壓產生器120a及偏置電壓產生器120b中之每一者包括耦接在I/O墊IOP與參考電壓引腳VSS之間的二極體串121。本揭示案之一些實施例並不限於此。在一些其他實施例中，偏置電壓產生器可利用ESD次級電路中之二 極體串。
進一步參考第5圖，第5圖為繪示根據各種實施例之積體電路200的方塊圖。為了說明，積體電路200包括輸入/輸出(I/O)墊IOP、靜電放電(ESD)初級電路210、偏置電壓產生器220、ESD次級電路230、功率鉗位器250、上拉驅動器260及下拉驅動器270。第5圖之實施例中的ESD初級電路210、功率鉗位器250、上拉驅動器260及下拉驅動器270之細節類似於第1圖至第4B圖中之前述實施例中的ESD初級電路110、功率鉗位器150、上拉驅動器160及下拉驅動器170，且不再重複。
應注意，ESD次級電路230包括二極體串。當在I/O墊IOP與參考電壓引腳VSS之間發生ESD事件時，ESD次級電路230中之二極體串將幫助使自I/O墊IOP至參考電壓引腳VSS之ESD電流放電。
進一步參考第6圖。第6圖為繪示根據各種實施例之第5圖中的偏置電壓產生器220之佈局圖。出於說明性目的給出第6圖中所繪示之偏置電壓產生器220，作為第5圖中之偏置電壓產生器220的一個實施例。關於第5圖之實施例，為了易於理解，以相同元件符號表示第6圖中之相同元件。
為了說明，如第6圖中所繪示，偏置電壓產生器220包括P型電晶體T3、N型電晶體T4、P型電晶體T5及N型電晶體T6。
如第4A圖中所繪示，P型電晶體T3之第一端子 耦接至節點N1，此節點N1處於來自ESD次級電路230中之級聯堆疊的二極體中之兩個二極體(例如，第二二極體及第三二極體)之間。電晶體T3之第二端子耦接至節點N2。電晶體T3之閘極端耦接至參考電壓引腳VDD2。第6圖中之偏置電壓產生器220中的電晶體T4至T6之其他結構類似於第4A圖中所示之實施例。
類似地，亦可在第5圖中之偏置電壓產生器220中利用類似於第4B圖中之偏置電壓產生器120b的結構(不包括偏置電壓產生器120b中之二極體串121)。
在此情形下，第5圖及第6圖中之偏置電壓產生器220不需包括二極體串，且偏置電壓產生器220可利用ESD次級電路230中之二極體串以偵測I/O墊IOP上之ESD事件。
進一步參考第7圖，第7圖為繪示根據各種實施例之積體電路300的方塊圖。為了說明，積體電路300包括輸入/輸出(I/O)墊IOP、靜電放電(ESD)初級電路310、偏置電壓產生器320、ESD次級電路330、功率鉗位器350、上拉驅動器360及下拉驅動器370。第7圖之實施例中的ESD初級電路310、ESD次級電路330、功率鉗位器350、上拉驅動器360及下拉驅動器270之細節類似於第1圖至第4B圖中之前述實施例中的ESD初級電路110、ESD初級電路130、功率鉗位器150、上拉驅動器160及下拉驅動器170，且不再重複。
為了說明，如第7圖中所繪示，偏置電壓產生器 320耦接至參考電壓引腳VDD2，且用以將閘極偏壓訊號Vg提供至ESD初級電路310。
進一步參考第8A圖。第8A圖為根據各種實施例之繪示偏置電壓產生器320a的佈局圖。出於說明性目的給出第8A圖中所繪示之偏置電壓產生器320a，作為第7圖中之偏置電壓產生器320的一個實施例。為了說明，如第8A圖中所繪示，偏置電壓產生器320a包括功率鉗位器321。功率鉗位器321耦接在參考電壓引腳VDD2與參考電壓引腳VSS之間。功率鉗位器321之閾值電壓高於參考電壓引腳VDD2之電壓位準，從而無任何ESD事件發生在I/O墊IOP上。
為了說明，如第8A圖中所繪示，功率鉗位器321包括電晶體TPC2。電晶體TPC2之第一端子耦接至參考電壓引腳VDD2。參考電壓引腳VDD2耦接至ESD初級電路310中之電晶體T1(可代表第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中的電晶體T1)的閘極端。
當不存在ESD事件時，參考電壓引腳VDD2之電壓位準(例如，處於約1.2V)作為閘極偏壓訊號Vg被傳輸至ESD初級電路310中之電晶體T1。
當參考電壓引腳VDD2發生ESD事件時，參考電壓引腳VDD2之電壓位準(例如，處於約1.2V)超過了功率鉗位器321之閾值電壓，且功率鉗位器321接通，使得參考電壓引腳VDD2連接至參考電壓引腳VSS。在此 情形下，閘極偏壓訊號Vg之電壓位準經下拉至參考電壓引腳VSS上之電壓位準。在ESD事件期間，偏置電壓產生器320a所提供之閘極偏壓訊號Vg經配置為較低位準(Vg為約0V)。
進一步參考第8B圖。第8B圖為繪示根據各種實施例之偏置電壓產生器320b的佈局圖。出於說明性目的給出第8B圖中所繪示之偏置電壓產生器320b，作為第7圖中之偏置電壓產生器320的一個實施例。為了說明，如第8B圖中所繪示，偏置電壓產生器320b包括功率鉗位器321及電晶體T3。功率鉗位器321耦接在參考電壓引腳VDD2與參考電壓引腳VSS之間。電晶體T3之第一端子耦接至參考電壓引腳VDD2。電晶體T3之第二端子耦接至ESD初級電路310中之電晶體T1(可代表在第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中的電晶體T1)的閘極端。電晶體T3之閘極端耦接至參考電壓引腳VDD2。
當ESD事件發生時，參考電壓引腳VDD2之電壓位準(例如，處於約1.2V)超過了功率鉗位器321之閾值電壓，且功率鉗位器321接通，使得參考電壓引腳VDD2連接至參考電壓引腳VSS。在此情形下，參考電壓引腳VDD2之電壓位準經下拉至參考電壓引腳VSS上之電壓位準。因此，電晶體T3在參考電壓引腳VDD2經下拉之後接通，且將參考電壓引腳VSS上之電壓位準傳輸至ESD初級電路310中之電晶體T1。偏置電壓產生器320b所 提供之的電壓位準Vg經配置為較低位準(Vg為約0V)。
進一步參考第9圖。第9圖為繪示根據各種實施例之方法400的流程圖。可藉由如第1圖至第7圖中所述之積體電路100、200或300來執行第9圖中之方法400。為了說明，如第9圖中所繪示，執行操作S410以偵測I/O墊上是否發生了ESD事件。
當在I/O墊上發生了ESD事件時，執行操作S420，以藉由如前述實施例中所論述之在第2A圖、第2B圖、第6圖、第8A圖或第8B圖中所示的偏置電壓產生器120a、120b、220、320a或320b將處於較低電壓位準之閘極偏壓訊號提供至ESD初級電路中之電晶體(可代表第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中的電晶體T1)的閘極端。
當在I/O墊上未發生ESD事件時，執行操作S430，以藉由如前述實施例中所論述之在第2A圖、第2B圖、第6圖、第8A圖或第8B圖中所示的偏置電壓產生器120a、120b、220、320a或320b將處於較高電壓位準之閘極偏壓訊號提供至ESD初級電路中之電晶體(可代表第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中的電晶體T1)的閘極端。
如第1圖、第5圖及第7圖中所示，ESD初級電路110、210或310耦接在I/O墊IOP與參考電壓引腳VSS之間。響應於在I/O墊上發生了ESD事件，I/O墊IOP上之電壓位準超過ESD初級電路110、210或310 之閾值電壓，且ESD初級電路110、210或310啟動以導引來自I/O墊IOP之ESD電流經過ESD初級電路110、210或310至參考電壓引腳VSS。
ESD初級電路110、210或310之閾值電壓與ESD初級電路110、210或310中之電晶體(可代表第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中的電晶體T1)的閘極端上之電壓位準正相關。
在一些實施例中，I/O墊IOP上之I/O訊號在第一電壓範圍內(例如，在約0V與約1.8V之間)切換，且第一電晶體之閘極端的電壓位準在第二電壓範圍內(例如，在約0V與約1.2V之間)切換。第一電壓範圍比第二電壓範圍寬。第二電壓範圍(例如，在約0V與約1.2V之間)與第2A圖、第2C圖或第2D圖中所示之ESD初級電路110a、110b、110c中之電晶體T1的可靠電壓範圍有關。在一些情形下，為了縮小如第2A圖中所示之ESD初級電路110a的大小，電晶體T1可僅允許電晶體T1上之任何兩個端子之間的較小電壓差(例如，約1.2V)。若I/O墊IOP可達到1.8V且閘極偏壓訊號Vg(耦接至電晶體T1之閘極端)總是固定在0V，則小型電晶體T1將在其容限電壓間隙之外工作(1.8V>1.2V)，且將導致電晶體T1上之可靠性問題。
如第2A圖及第9圖中所示，為了確保當ESD發生時ESD初級電路110a快速啟動且亦避免電晶體T1上 之可靠性問題，在操作S420中，偏置電壓產生器120用以響應於在I/O墊IOP上發生了ESD事件而提供處於較低電壓位準(例如，為地面位準，或接近地面位準)之閘極偏壓訊號Vg。另一方面，在操作S430中，偏置電壓產生器120響應於在I/O墊IOP上未發生ESD事件而提供處於較高電壓位準(例如，相對高於地面位準)之閘極偏壓訊號Vg。
現參考第10圖。第10圖為根據本揭示案之一些實施例的用於設計積體電路佈局設計之電子設計自動化(electronic design automation,EDA)系統700的方塊圖。EDA系統700用以設計及/或製造在第1圖、第5圖或第7圖中揭示且進一步結合第2A圖至第8B圖解釋之積體電路100、200或300。在一些實施例中，EDA系統700包括APR系統。
在一些實施例中，EDA系統700為通用計算設備，其包括硬體處理器720，及非暫時性的電腦可讀儲存媒體760。儲存媒體760(即，記憶體)(除了其他以外)編碼有(亦即，儲存)電腦程式碼(或指令)761，亦即，一組可執行指令。藉由硬體處理器720來執行指令761(至少部分地)表示實施(例如)方法400的一部分或全部之EDA工具。
處理器720經由匯流排750電耦接至電腦可讀儲存媒體760。處理器720亦經由匯流排750電耦接至系統I/O 710及製造工具770。網路介面730亦經由匯流排 750電連接至處理器720。網路介面730連接至網路740，使得處理器720及電腦可讀儲存媒體760能夠經由網路740連接至外部元件。處理器720用以執行編碼於電腦可讀儲存媒體760中之電腦程式碼761，以便使EDA系統700可用於執行所述製程及/或方法的一部分或全部。在一或更多個實施例中，處理器720為中央處理單元(CPU)、多處理器、分散式處理系統、專用積體電路(ASIC)及/或適當的處理單元。
在一或更多個實施例中，電腦可讀儲存媒體760為電子的、磁性的、光學的、電磁的、紅外的及/或半導體的系統(或裝置或設備)。舉例而言，電腦可讀儲存媒體760包括半導體或固態之記憶體、磁帶、可移除電腦磁碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁碟及/或光碟。在使用光碟之一或更多個實施例中，電腦可讀儲存媒體760包括壓縮光碟唯讀記憶體(CD-ROM)、壓縮光碟-讀取/寫入(CD-R/W)及/或數位視訊光碟(DVD)。
在一或更多個實施例中，儲存媒體760儲存電腦程式碼761，此電腦程式碼761用以使EDA系統700(其中此執行(至少部分地)表示EDA工具)可用於執行所述製程及/或方法的一部分或全部。在一或更多個實施例中，儲存媒體760亦儲存資訊，此資訊促進執行所述製程及/或方法的一部分或全部。在一或更多個實施例中，儲存媒體760儲存標準單元之庫762，其包括如本文中所揭示之此些標準單元，例如，包括以上關於第2A圖所論述之電晶體220 至240的單元。
EDA系統700包括系統I/O 710。系統I/O 710為耦接至外部電路系統之介面。在一或更多個實施例中，系統I/O 710包括鍵盤、小鍵盤、滑鼠、軌跡球、觸控板、觸控式螢幕及/或遊標方向鍵，以用於將資訊及命令傳達至處理器720。
EDA系統700亦包括耦接至處理器720之網路介面730。網路介面730允許EDA系統700與連接了一或更多個其他電腦系統之網路740通訊。網路介面730包括無線網路介面，諸如，藍牙、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如，以太網路、USB或IEEE-1364。在一或更多個實施例中，所述製程及/或方法的一部分或全部在兩個或更多個系統700中實施。
EDA系統700亦包括耦接至處理器720之製造工具770。製造工具770用以根據處理器720所處理之設計檔案來製造積體電路(例如，第1圖中所繪示之積體電路100)。
EDA系統700用以經由系統I/O 710接收資訊。經由系統I/O 710接收之資訊包括指令、資料、設計規則、標準單元庫及/或用於由處理器720處理之其他參數中的一或更多者。經由匯流排750將資訊傳送至處理器720。EDA系統700用以經由系統I/O 710接收與UI有關之資訊。資訊作為使用者介面(UI)763經儲存在電腦可讀媒體760中。
在一些實施例中，將所述製程及/或方法的一部分或全部實施為用於由處理器執行之獨立軟體應用程式。在一些實施例中，將所述製程及/或方法的一部分或全部實施為是額外軟體應用程式的一部分之軟體應用程式。在一些實施例中，將所述製程及/或方法的一部分或全部實施為軟體應用程式之插件。在一些實施例中，將所述製程及/或方法中之至少一者實施為作為EDA工具的一部分之軟體應用程式。在一些實施例中，將所述製程及/或方法之一部分或全部實施為由EDA系統700使用之軟體應用程式。在一些實施例中，使用諸如可購自CADENCE設計系統有限公司之VIRTUOSO®的工具或另一適當的佈局產生工具來產生包括標準單元之佈局圖。
在一些實施例中，將製程實現為儲存在非暫時性的電腦可讀記錄媒體中之程式的功能。非暫時性的電腦可讀記錄媒體之實例包括但不限於外部的/可移除的及/或內部的/內嵌式的儲存器或記憶體單元，例如，光碟(諸如，DVD)、磁碟(諸如，硬碟)、半導體記憶體(諸如，ROM、RAM)、記憶卡及其類似者中的一或更多者。
第11圖為根據一些實施例之IC製造系統800以及與其相關聯之IC製造流程之方塊圖。在一些實施例中，基於佈局圖，使用IC製造系統800製造(A)一或更多個半導體光罩或(B)半導體積體電路之層中的至少一個元件中的至少一者。
在第11圖中，IC製造系統800包括在與製造IC 元件840有關的設計、開發及製造週期及/或服務中彼此交互的實體，諸如，設計室810、光罩室820及IC製造商/製造者(「晶圓廠」)830。藉由通訊網路來連接IC製造系統800中之實體。在一些實施例中，通信網路為單個網路。在一些實施例中，通訊網路為多種不同網路，諸如，內部網路及網際網路。通訊網路包括有線的及/或無線的通訊通道。每一實體與其他實體中之一或更多者交互，並向其他實體中之一或更多者提供服務及/或自其他實體中之一或更多者接收服務。在一些實施例中，設計室810、光罩室820及IC晶圓廠830中之兩者或更多者由單個較大的公司擁有。在一些實施例中，設計室810、光罩室820及IC晶圓廠830中之兩者或更多者在共用設施中共存且使用共同資源。
設計室(或設計團隊)810產生IC設計佈局圖811。IC設計佈局圖811包括各種幾何圖案，例如，為IC元件840(例如，以上關於第1圖、第5圖及第7圖所論述之積體電路100、200及300)設計之在第1圖、第5圖及第7圖中描繪並進一步結合第2A圖至第8B圖解釋之IC佈局設計。幾何圖案對應於構成待製造之IC元件840之各種部件的金屬、氧化物或半導體層之圖案。各種層相組合以形成各種IC特徵。舉例而言，IC設計佈局圖811的一部分包括待形成在半導體基板(諸如，矽晶圓)中之各種IC特徵，諸如，主動區域、閘電極、源極與汲極、層間互連之導電區段或介層孔；以及安置在半導體基板上之各種材料 層。設計室810實施合適的設計程序以形成IC設計佈局圖811。設計程序包括邏輯設計、實體設計或放置與佈線中之一或更多者。IC設計佈局圖811呈現在具有幾何圖案的資訊之一或更多個資料檔案中。舉例而言，可以GDSII檔案格式或DFII檔案格式來表述IC設計佈局圖811。
光罩室820包括資料準備821及光罩製造822。光罩室820使用IC設計佈局圖811來製造一或更多個光罩823，以用於根據IC設計佈局圖811來製造IC元件840之各種層。光罩室820執行光罩資料準備821，其中IC設計佈局圖811經轉譯成代表性資料檔案(「RDF」)。光罩資料準備821將RDF提供給光罩製造822。光罩製造822包括光罩寫入器。光罩寫入器將RDF轉換為基板(諸如，光罩(主光罩)823或半導體晶圓833)上的影像。光罩資料準備821操縱IC設計佈局圖811以便符合光罩寫入器之特定特性及/或IC晶圓廠830之要求。在第11圖中，將資料準備821及光罩製造822繪示為單獨元件。在一些實施例中，可將資料準備821及光罩製造822統稱為光罩資料準備。
在一些實施例中，資料準備821包括光學鄰近校正(OPC)，其使用微影增強技術來補償影像誤差，諸如，可能由衍射、干涉、其他製程效應及其類似者所引起的影像誤差。OPC調整IC設計佈局圖811。在一些實施例中，資料準備821包括另外的解析度增強技術(RET)，諸如，離軸照射、次解析度輔助特徵、相轉移光罩、其他適當技 術，及其類似者或其組合。在一些實施例中，亦使用反向微影技術(ILT)，其將OPC視為反向成像問題。
在一些實施例中，資料準備821包括光罩規則檢查器(MRC)，其藉由一組光罩創建規則來檢查已經歷OPC中之處理的IC設計佈局圖811，此些光罩創建規則含有某些幾何形狀及/或連接性限制，以確保足夠的容限，解決半導體製造製程中的易變性，及其類似者。在一些實施例中，MRC修改IC設計佈局圖811，以補償光罩製造822期間之限制，此可撤銷OPC所執行之修改的一部分以便符合光罩創建規則。
在一些實施例中，資料準備821包括微影製程檢查(LPC)，其模擬將由IC晶圓廠830實施以製造IC元件840的處理。LPC基於IC設計佈局圖811來模擬此處理，以創建模擬製造的元件，諸如，IC元件840。LPC模擬中之處理參數可包括與IC製造週期之各種製程相關聯的參數、與用於製造IC之工具相關聯的參數及/或製造製程之其他態樣。LPC考慮到了各種因素，諸如，空間影像對比度、焦深(「DOF」)、光罩誤差增強因素(「MEEF」)、其他適當因素，及其類似者或其組合。在一些實施例中，在LPC已創建了模擬製造的元件之後，若模擬元件之形狀不夠接近以致不滿足設計規則，則重複OPC及/或MRC以進一步改進IC設計佈局圖811。
應理解，出於清楚之目的，已簡化了資料準備821之以上描述。在一些實施例中，資料準備821包括諸如邏 輯運算(LOP)之額外特徵，以根據製造規則來修改IC設計佈局圖811。另外，可以多種不同次序來執行在資料準備821期間應用於IC設計佈局圖811之處理。
在資料準備821之後且在光罩製造822期間，基於經修改的IC設計佈局圖811來製造光罩823或光罩823之群組。在一些實施例中，光罩製造822包括基於IC設計佈局圖811來執行一或更多次微影曝光。在一些實施例中，使用電子束(e-beam)或多個電子束之機制基於經修改的IC設計佈局圖811在光罩(光罩或主光罩)823上形成圖案。可以各種技術形成光罩823。在一些實施例中，使用二元技術形成光罩823。在一些實施例中，光罩圖案包括不透明區域及透明區域。用以曝光已塗佈在晶圓上之影像敏感材料層(例如，光阻劑)的輻射束(諸如，紫外線(UV)光束)經不透明區域阻擋且透過透明區域。在一個實例中，光罩823之二元光罩版本包括透明基板(例如，熔融石英)及塗佈在二元光罩的不透明區域中之不透明材料(例如，鉻)。在另一實例中，使用相轉移技術形成光罩823。在光罩823之相轉移光罩(PSM)版本中，形成於相轉移光罩上之圖案中的各種特徵用以具有合適的相位差，以便增強解析度及成像品質。在各種實例中，相轉移光罩可為衰減PSM或交替PSM。藉由光罩製造822產生之(若干)光罩用於多種製程中。舉例而言，此(此些)光罩用於離子佈植製程中以在半導體晶圓833中形成各種摻雜區域，用於蝕刻製程中以在半導體晶圓833中形成各種蝕刻區域，及/ 或用在其他適當製程中。
IC晶圓廠830包括晶圓製造832。IC晶圓廠830為IC製造企業，其包括用於製造多種不同IC產品之一或更多個製造設施。在一些實施例中，IC晶圓廠830為半導體代工廠。舉例而言，可能存在用於複數個IC產品之前端製造(前端製程(FEOL)製造)的製造設施，而第二製造設施可提供用於IC產品之互連及封裝的後端製造(後端製程(BEOL)製造)，且第三製造設施可為代工廠企業提供其他服務。
IC晶圓廠830使用由光罩室820製造之(若干)光罩823來製造IC元件840。因此，IC晶圓廠830至少間接地使用IC設計佈局圖811來製造IC元件840。在一些實施例中，由IC晶圓廠830使用(若干)光罩823來製造半導體晶圓833以形成IC元件840。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖811來執行一或更多次微影曝光。半導體晶圓833包括矽基板或其上形成有材料層之其他合適基板。半導體晶圓833進一步包括各種摻雜區域、介電特徵、多層級互連及其類似者(在後續製造步驟中形成)中之一或更多者。
在一些實施例中，一種積體電路包括輸入/輸出(I/O)墊、靜電放電(ESD)初級電路及偏置電壓產生器。靜電放電(ESD)初級電路包括第一電晶體。第一電晶體之第一端子耦接至I/O墊。偏置電壓產生器用以將閘極偏壓訊號提供至第一電晶體之閘極端。偏置電壓產生器響應於 在I/O墊上發生ESD事件而提供處於第一電壓位準之閘極偏壓訊號。偏置電壓產生器響應於在I/O墊上未發生ESD事件而提供處於第二電壓位準之閘極偏壓訊號。第一電壓位準低於第二電壓位準。
在一些實施例中，第一電晶體之第二端子耦接至第一參考電壓引腳。響應於在I/O墊上發生ESD事件，I/O墊上之電壓位準超過ESD初級電路之閾值電壓，且ESD初級電路啟動以導引來自I/O墊之ESD電流經過ESD初級電路至第一參考電壓引腳。
在一些實施例中，ESD初級電路進一步包括第二電晶體。第二電晶體之第一端子耦接至第一電晶體之第二端子。第二電晶體之第二端子耦接至第一參考電壓引腳。第二電晶體之閘極端耦接至第一參考電壓引腳或浮置。
在一些實施例中，ESD初級電路包括級聯堆疊之電晶體。第一電晶體為級聯堆疊之電晶體中的頂部電晶體。
在一些實施例中，偏置電壓產生器包括二極體串、第三電晶體、第四電晶體、第五電晶體及第六電晶體。二極體串包括複數個級聯堆疊之二極體。級聯堆疊之二極體耦接在I/O墊與第一參考電壓引腳之間。第三電晶體具有第一導電類型。第三電晶體之第一端子耦接至在級聯堆疊之二極體中的兩者之間的第一節點。第三電晶體之第二端子耦接至第二節點。第三電晶體之閘極端耦接至第二參考電壓引腳。第四電晶體具有第二導電類型。第四電晶體之 第一端子耦接至第二節點。第四電晶體之第二端子耦接至第一參考電壓引腳。第四電晶體之閘極端耦接至第二參考電壓引腳。第五電晶體具有第一導電類型。第五電晶體之第一端子耦接至第二參考電壓引腳。第五電晶體之第二端子耦接至第一電晶體之閘極端。第五電晶體之閘極端耦接至第二節點。第六電晶體具有第二導電類型。第六電晶體之第一端子耦接至第五電晶體之第二端子以及第一電晶體之閘極端。第六電晶體之第二端子耦接至第一參考電壓引腳。第六電晶體之閘極端耦接至第二節點。在一些實施例中，響應於在I/O墊上發生ESD事件，第三電晶體及第六電晶體接通以連接第一參考電壓引腳與第一電晶體之閘極端，用於提供處於第一電壓位準之閘極偏壓訊號。響應於在I/O墊上未發生ESD事件，第四電晶體及第五電晶體接通以連接第二參考電壓引腳與第一電晶體之閘極端，用於提供處於第二電壓位準之閘極偏壓訊號。
在一些實施例中，此積體電路進一步包括ESD次級電路。ESD次級電路包括由複數個級聯堆疊之二極體形成的二極體串。級聯堆疊之二極體耦接在I/O墊與第一參考電壓引腳之間。偏置電壓產生器包括第三電晶體、第四電晶體、第五電晶體及第六電晶體。第三電晶體具有第一導電類型。第三電晶體之第一端子耦接至在級聯堆疊之二極體中的兩者之間的第一節點。第三電晶體之第二端子耦接至第二節點。第三電晶體之閘極端耦接至第二參考電壓引腳。第四電晶體具有第二導電類型。第四電晶體之第一 端子耦接至第二節點。第四電晶體之第二端子耦接至第一參考電壓引腳。第四電晶體之閘極端耦接至第二參考電壓引腳。第五電晶體具有第一導電類型。第五電晶體之第一端子耦接至第二參考電壓引腳。第五電晶體之第二端子耦接至第一電晶體之閘極端。第五電晶體之閘極端耦接至第二節點。第六電晶體具有第二導電類型。第六電晶體之第一端子耦接至第五電晶體之第二端子以及第一電晶體之閘極端。第六電晶體之第二端子耦接至第一參考電壓引腳。第六電晶體之閘極端耦接至第二節點。在一些實施例中，響應於在I/O墊上發生ESD事件，第三電晶體及第六電晶體接通以連接第一參考電壓引腳與第一電晶體之閘極端，用於提供處於第一電壓位準之閘極偏壓訊號。響應於在I/O墊上未發生ESD事件，第四電晶體及第五電晶體接通以連接第二參考電壓引腳與第一電晶體之閘極端，用於提供處於第二電壓位準之閘極偏壓訊號。
在一些實施例中，偏置電壓產生器包括二極體串、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體及第十電晶體。二極體串包括複數個級聯堆疊之二極體。級聯堆疊之二極體耦接在I/O墊與第一參考電壓引腳之間。第三電晶體具有第一導電類型。第三電晶體之第一端子耦接至在級聯堆疊之二極體中的兩者之間的第一節點。第三電晶體之第二端子耦接至第二節點。第三電晶體之閘極端耦接至第二參考電壓引腳。第四電晶體具有第二導電類型。第四電晶體之第 一端子耦接至第二節點。第四電晶體之第二端子耦接至第一參考電壓引腳。第四電晶體之閘極端耦接至第二參考電壓引腳。第五電晶體具有第一導電類型。第五電晶體之第一端子耦接至第二參考電壓引腳。第五電晶體之閘極端耦接至第二節點。第六電晶體具有第一導電類型。第六電晶體之第一端子耦接至第五電晶體之第二端子。第六電晶體之第二端子耦接至第一電晶體之閘極端。第六電晶體之閘極端耦接至第二節點。第七電晶體具有第二導電類型。第七電晶體之第一端子耦接至第一電晶體之閘極端。第七電晶體之閘極端耦接至第二節點。第八電晶體具有第二導電類型。第八電晶體之第一端子耦接至第七電晶體之第二端子。第八電晶體之第二端子耦接至第三參考電壓引腳。第八電晶體之閘極端耦接至第二參考電壓引腳。第九電晶體為第二導電類型。第九電晶體之第一端子耦接至第二參考電壓引腳，第九電晶體之第二端子耦接至第一電晶體之閘極端。第九電晶體之閘極端耦接至第一參考電壓引腳。第十電晶體具有第二導電類型。第十電晶體之第一端子耦接至第一電晶體之閘極端。第十電晶體之第二端子耦接至第一參考電壓引腳。第十電晶體之閘極端耦接至第二節點。在一些實施例中，響應於ESD事件自I/O墊朝向第三參考電壓引腳發生，第三電晶體、第七電晶體及第八電晶體接通以連接第三參考電壓引腳與第一電晶體之閘極端，用於提供處於第一電壓位準之閘極偏壓訊號。響應於ESD事件自I/O墊朝向第二參考電壓引腳發生，第九電晶體接通 以連接第二參考電壓引腳與第一電晶體之閘極端，用於提供處於第一電壓位準之閘極偏壓訊號。響應於在I/O墊上未發生ESD事件，第四電晶體、第五電晶體及第六電晶體接通以連接第二參考電壓引腳與第一電晶體之閘極端，用於提供處於第二電壓位準之閘極偏壓訊號。
在一些實施例中，偏置電壓產生器包括第二參考電壓引腳及功率鉗位器。第二參考電壓引腳耦接至第一電晶體之閘極端。功率鉗位器耦接在第二參考電壓引腳與第一參考電壓引腳之間。功率鉗位器之閾值電壓高於第二參考電壓引腳之電壓位準，從而無任何ESD事件在I/O墊上發生。在一些實施例中，響應於在I/O墊上發生ESD事件，功率鉗位器接通以連接第一參考電壓引腳與第一電晶體之閘極端，用於提供處於第一電壓位準之閘極偏壓訊號。響應於在I/O墊上未發生ESD事件，功率鉗位器關斷，第二參考電壓引腳用於提供處於第二電壓位準之閘極偏壓訊號。在一些實施例中，偏置電壓產生器進一步包括第三電晶體。第三電晶體具有第一導電類型。第三電晶體之第一端子耦接至第二參考電壓引腳。第三電晶體之第二端子耦接至第一電晶體之閘極端。第三電晶體之閘極端耦接至第二參考電壓引腳。
在一些實施例中，ESD初級電路之閾值電壓與第一電晶體之閘極端上的電壓位準正相關。
在一些實施例中，一種操作積體電路的方法包括以下步驟。響應於在輸入/輸出(I/O)墊上發生靜電放電 (ESD)事件，將處於第一電壓位準之閘極偏壓訊號提供至ESD初級電路中之第一電晶體的一閘極端。響應於在I/O墊上未發生ESD事件，將處於第二電壓位準之閘極偏壓訊號提供至第一電晶體的閘極端。第一電壓位準低於第二電壓位準。
在一些實施例中，ESD初級電路耦接在I/O墊與第一參考電壓引腳之間。響應於在I/O墊上發生ESD事件，I/O墊上之電壓位準超過ESD初級電路之閾值電壓，且ESD初級電路啟動以導引來自I/O墊之ESD電流經過ESD初級電路至第一參考電壓引腳。
在一些實施例中，ESD初級電路之閾值電壓與第一電晶體之閘極端上的電壓位準正相關。
在一些實施例中，I/O墊上之I/O訊號在第一電壓範圍內切換。第一電晶體之閘極端的電壓位準在第二電壓範圍內切換。第一電壓範圍比第二電壓範圍寬。在一些實施例中，第二電壓範圍與第一電晶體切換之可靠電壓範圍有關。
在一些實施例中，一種積體電路包括輸入/輸出(I/O)墊、靜電放電(ESD)初級電路、第一參考電壓引腳，第二參考電壓引腳及功率鉗位器。靜電放電(ESD)初級電路包括第一電晶體。第一電晶體之第一端子耦接至I/O墊。第二參考電壓引腳耦接至第一電晶體之閘極端。功率鉗位器耦接在第二參考電壓引腳與第一參考電壓引腳之間。功率鉗位器之閾值電壓高於第二參考電壓引腳之電壓位準， 從而無任何ESD事件在I/O墊上發生。
前文概述了若干實施例之特徵，使得熟習此項技術者可較佳地理解本揭示案之一些實施例之態樣。熟習此項技術者應瞭解，他們可容易地使用本揭示案之一些實施例作為設計或修改用於實現相同目的及/或達成本文中所介紹之實施例之相同優勢的其它製程及結構的基礎。熟習此項技術者亦應認識到，此些等效構造不脫離本揭示案之一些實施例之精神及範疇，且他們可在不脫離本揭示案之一些實施例之精神及範疇的情況下在本文作出各種改變、代替及替換。
100:積體電路
110:靜電放電(ESD)初級電路
120:偏置電壓產生器
130:靜電放電次級電路
150:功率鉗位器
160:上拉驅動器
170:下拉驅動器
INTC:內部電路
IOP:輸入/輸出(I/O)墊
Resd:電阻性元件
VDD1、VSS:參考電壓引腳
Vg:閘極偏壓訊號

Claims (10)

  1. 一種積體電路，包括：一輸入/輸出墊；一靜電放電初級電路，包括一第一電晶體，其中該第一電晶體之一第一端子耦接至該輸入/輸出墊；以及一偏置電壓產生器，用以將一閘極偏壓訊號提供至該第一電晶體之一閘極端，其中該偏置電壓產生器響應於在該輸入/輸出墊上發生一靜電放電事件而提供處於一第一電壓位準之該閘極偏壓訊號，且該偏置電壓產生器響應於在該輸入/輸出墊上未發生靜電放電事件而提供處於一第二電壓位準之該閘極偏壓訊號，該第一電壓位準低於該第二電壓位準。
  2. 如請求項1所述之積體電路，其中該第一電晶體之一第二端子耦接至一第一參考電壓引腳，響應於在該輸入/輸出墊上發生該靜電放電事件，該輸入/輸出墊上之一電壓位準超過該靜電放電初級電路之一閾值電壓，且該靜電放電初級電路啟動以導引來自該輸入/輸出墊之一靜電放電電流經過該靜電放電初級電路至該第一參考電壓引腳，其中該靜電放電初級電路進一步包括：一第二電晶體，其中該第二電晶體之一第一端子耦接至該第一電晶體之該第二端子，該第二電晶體之一第二端子耦接至該第一參考電壓引腳，該第二電晶體之一閘極端耦 接至該第一參考電壓引腳或浮置。
  3. 如請求項1所述之積體電路，其中該偏置電壓產生器包括：一二極體串，包括複數個級聯堆疊之二極體，其中該些級聯堆疊之二極體耦接在該輸入/輸出墊與一第一參考電壓引腳之間；一第三電晶體，為一第一導電類型，其中該第三電晶體之一第一端子耦接至在該些級聯堆疊之二極體中的兩者之間的一第一節點，該第三電晶體之一第二端子耦接至一第二節點，該第三電晶體之一閘極端耦接至一第二參考電壓引腳；一第四電晶體，為一第二導電類型，其中該第四電晶體之一第一端子耦接至該第二節點，該第四電晶體之一第二端子耦接至該第一參考電壓引腳，該第四電晶體之一閘極端耦接至該第二參考電壓引腳；一第五電晶體，為該第一導電類型，其中該第五電晶體之一第一端子耦接至該第二參考電壓引腳，該第五電晶體之一第二端子耦接至該第一電晶體之該閘極端，該第五電晶體之一閘極端耦接至該第二節點；以及一第六電晶體，為該第二導電類型，其中該第六電晶體之一第一端子耦接至該第五電晶體之該第二端子以及該第一電晶體之該閘極端，該第六電晶體之一第二端子耦接至該第一參考電壓引腳，該第六電晶體之一閘極端耦接至該 第二節點。
  4. 如請求項3所述之積體電路，其中：響應於在該輸入/輸出墊上發生該靜電放電事件，該第三電晶體及該第六電晶體接通以連接該第一參考電壓引腳與該第一電晶體之該閘極端，用於提供處於該第一電壓位準之該閘極偏壓訊號，且響應於在該輸入/輸出墊上未發生靜電放電事件，該第四電晶體及該第五電晶體接通以連接該第二參考電壓引腳與該第一電晶體之該閘極端，用於提供處於該第二電壓位準之該閘極偏壓訊號。
  5. 如請求項1所述之積體電路，進一步包括：一靜電放電次級電路，其中該靜電放電次級電路包括：一二極體串，由複數個級聯堆疊之二極體形成，其中該些級聯堆疊之二極體耦接在該輸入/輸出墊與一第一參考電壓引腳之間，其中該偏置電壓產生器包括：一第三電晶體，為一第一導電類型，其中該第三電晶體之一第一端子耦接至在該些級聯堆疊之二極體中的兩者之間的一第一節點，該第三電晶體之一第二端子耦接至一第二節點，該第三電晶體之一閘極端耦接至一第二參考電壓引腳；一第四電晶體，為一第二導電類型，其中該第四電晶 體之一第一端子耦接至該第二節點，該第四電晶體之一第二端子耦接至該第一參考電壓引腳，該第四電晶體之一閘極端耦接至該第二參考電壓引腳；一第五電晶體，為該第一導電類型，其中該第五電晶體之一第一端子耦接至該第二參考電壓引腳，該第五電晶體之一第二端子耦接至該第一電晶體之該閘極端，該第五電晶體之一閘極端耦接至該第二節點；以及一第六電晶體，為該第二導電類型，其中該第六電晶體之一第一端子耦接至該第五電晶體之該第二端子以及該第一電晶體之該閘極端，該第六電晶體之一第二端子耦接至該第一參考電壓引腳，該第六電晶體之一閘極端耦接至該第二節點。
  6. 如請求項1所述之積體電路，其中該偏置電壓產生器包括：一二極體串，包括複數個級聯堆疊之二極體，其中該些級聯堆疊之二極體耦接在該輸入/輸出墊與一第一參考電壓引腳之間；一第三電晶體，為一第一導電類型，其中該第三電晶體之一第一端子耦接至在該些級聯堆疊之二極體中的兩者之間的一第一節點，該第三電晶體之一第二端子耦接至一第二節點，該第三電晶體之一閘極端耦接至一第二參考電壓引腳；一第四電晶體，為一第二導電類型，其中該第四電晶體 之一第一端子耦接至該第二節點，該第四電晶體之一第二端子耦接至該第一參考電壓引腳，該第四電晶體之一閘極端耦接至該第二參考電壓引腳；一第五電晶體，為該第一導電類型，其中該第五電晶體之一第一端子耦接至該第二參考電壓引腳，該第五電晶體之一閘極端耦接至該第二節點；一第六電晶體，為該第一導電類型，其中該第六電晶體之一第一端子耦接至該第五電晶體之該第二端子，該第六電晶體之一第二端子耦接至該第一電晶體之該閘極端，該第六電晶體之一閘極端耦接至該第二節點；一第七電晶體，為該第二導電類型，其中該第七電晶體之一第一端子耦接至該第一電晶體之該閘極端，該第七電晶體之一閘極端耦接至該第二節點；一第八電晶體，為該第二導電類型，其中該第八電晶體之一第一端子耦接至該第七電晶體之一第二端子，該第八電晶體之一第二端子耦接至一第三參考電壓引腳，該第八電晶體之一閘極端耦接至該第二參考電壓引腳；一第九電晶體，為該第二導電類型，其中該第九電晶體之一第一端子耦接至該第二參考電壓引腳，該第九電晶體之一第二端子耦接至該第一電晶體之該閘極端，該第九電晶體之一閘極端耦接至該第一參考電壓引腳；以及一第十電晶體，為該第二導電類型，其中該第十電晶體之一第一端子耦接至該第一電晶體之該閘極端，該第十電晶體之一第二端子耦接至該第一參考電壓引腳，該第十電 晶體之一閘極端耦接至該第二節點，其中：響應於該靜電放電事件自該輸入/輸出墊朝向該第三參考電壓引腳發生，該第三電晶體、該第七電晶體及該第八電晶體接通以連接該第三參考電壓引腳與該第一電晶體之該閘極端，用於提供處於該第一電壓位準之該閘極偏壓訊號，響應於該靜電放電事件自該輸入/輸出墊朝向該第二參考電壓引腳發生，該第九電晶體接通以連接該第二參考電壓引腳與該第一電晶體之該閘極端，用於提供處於該第一電壓位準之該閘極偏壓訊號，且響應於在該輸入/輸出墊上未發生靜電放電事件，該第四電晶體、該第五電晶體及該第六電晶體接通以連接該第二參考電壓引腳與該第一電晶體之該閘極端，用於提供處於該第二電壓位準之該閘極偏壓訊號。
  7. 如請求項1所述之積體電路，其中該偏置電壓產生器包括：一第二參考電壓引腳，耦接至該第一電晶體之該閘極端；以及一功率鉗位器，耦接在該第二參考電壓引腳與一第一參考電壓引腳之間，其中該功率鉗位器之一閾值電壓高於該第二參考電壓引腳之一電壓位準，無任何靜電放電事件在該輸入/輸出墊上發生。
  8. 一種操作積體電路的方法，包括：響應於在一輸入/輸出墊上發生一靜電放電事件，將處於一第一電壓位準之一閘極偏壓訊號提供至一靜電放電初級電路中之一第一電晶體的一閘極端；以及響應於在一輸入/輸出墊上未發生靜電放電事件，將處於一第二電壓位準之該閘極偏壓訊號提供至該第一電晶體的該閘極端，該第一電壓位準低於該第二電壓位準。
  9. 如請求項8所述之操作積體電路的方法，其中該輸入/輸出墊上之一輸入/輸出訊號在一第一電壓範圍內切換，該第一電晶體之該閘極端的一電壓位準在一第二電壓範圍內切換，該第一電壓範圍比該第二電壓範圍寬，其中該第二電壓範圍與該第一電晶體切換之可靠電壓範圍有關。
  10. 一種積體電路，包括：一輸入/輸出墊；一靜電放電初級電路，包括一第一電晶體，其中該第一電晶體之一第一端子耦接至該輸入/輸出墊；一第一參考電壓引腳；一第二參考電壓引腳，耦接至該第一電晶體之該閘極端；以及一功率鉗位器，耦接在該第二參考電壓引腳與該第一參 考電壓引腳之間，其中該功率鉗位器之一閾值電壓高於該第二參考電壓引腳之一電壓位準，無任何靜電放電事件在該輸入/輸出墊上發生。
TW110107355A 2020-07-30 2021-03-02 積體電路及其操作方法 TWI771934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/943,882 2020-07-30
US16/943,882 US11289472B2 (en) 2020-07-30 2020-07-30 Integrated circuit with electrostatic discharge protection

Publications (2)

Publication Number Publication Date
TW202205606A TW202205606A (zh) 2022-02-01
TWI771934B true TWI771934B (zh) 2022-07-21

Family

ID=77411537

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107355A TWI771934B (zh) 2020-07-30 2021-03-02 積體電路及其操作方法

Country Status (5)

Country Link
US (3) US11289472B2 (zh)
EP (1) EP3945578A1 (zh)
JP (1) JP2022027613A (zh)
CN (1) CN113675185B (zh)
TW (1) TWI771934B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289472B2 (en) * 2020-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with electrostatic discharge protection
CN115119370B (zh) * 2022-07-27 2025-03-07 京东方科技集团股份有限公司 静电释放电路、驱动集成电路和显示装置
CN119889216B (zh) * 2025-02-21 2025-09-19 合肥鑫晟光电科技有限公司 显示面板、驱动方法及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232492A1 (en) * 2003-05-21 2004-11-25 Ming-Dou Ker Charge-device model electrostatic discharge protection using active device for CMOS circuits
US20060152868A1 (en) * 2005-01-12 2006-07-13 Silicon Integrated System Corp. ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
CN102447249A (zh) * 2010-10-04 2012-05-09 台湾积体电路制造股份有限公司 用于高电压应用的esd动力钳
US20150326224A1 (en) * 2012-12-17 2015-11-12 Alphachips Corp. Circuit for generating bias voltage for high speed input/output pad
CN110767649A (zh) * 2018-07-27 2020-02-07 智原科技股份有限公司 集成电路的静电放电防护装置
CN110957713A (zh) * 2019-11-29 2020-04-03 西安理工大学 一种静电放电箝位电路
TW202025436A (zh) * 2018-08-30 2020-07-01 台灣積體電路製造股份有限公司 靜電放電保護電路及靜電放電保護方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323676B1 (en) * 1997-05-07 2001-11-27 California Micro Devices Corporation Termination circuits and methods therefor
JP2000306382A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体集積回路装置
US6310379B1 (en) * 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
TWI241010B (en) * 2004-03-12 2005-10-01 Admtek Inc Electrostatic discharge clamping circuit for interface circuit of the mixed voltage source
KR100688531B1 (ko) * 2005-02-14 2007-03-02 삼성전자주식회사 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로
US7616029B1 (en) * 2007-10-09 2009-11-10 Lattice Semiconductor Corporation Hysteresis-based processing for applications such as signal bias monitors
US7982523B2 (en) * 2008-12-05 2011-07-19 Infineon Technologies Ag Electro static discharge clamping device
US8564065B2 (en) * 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8830641B2 (en) * 2012-03-02 2014-09-09 Sofics Bvba Electrostatic discharge protection for high voltage domains
US9306509B2 (en) * 2012-07-27 2016-04-05 Xilinx, Inc. Receiver having a wide common mode input range
US9106072B2 (en) 2012-12-19 2015-08-11 Qualcomm Incorporated Electrostatic discharge protection of amplifier cascode devices
US10680590B2 (en) * 2013-03-15 2020-06-09 Psemi Corporation Integrated switch and self-activating adjustable power limiter
US9716381B2 (en) * 2013-09-20 2017-07-25 The Regents Of The University Of Michigan Electrostatic discharge clamp circuit for ultra-low power applications
US9887188B2 (en) * 2015-01-20 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electro-static discharge structure, circuit including the same and method of using the same
US20170221879A1 (en) * 2016-01-29 2017-08-03 Mediatek Inc. Electrostatic discharge protection circuit with leakage current reduction and associated electrostatic discharge protection method
US10360988B2 (en) * 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
US10840237B2 (en) * 2017-06-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection circuit
CN107579064B (zh) * 2017-08-31 2024-03-26 广东工业大学 一种堆叠式静电放电保护电路
DE102019121271A1 (de) * 2018-08-30 2020-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. ESD-Schutzschaltung, Halbleitersystem, das diese aufweist, und Verfahren zum Betreiben derselben
US11289472B2 (en) * 2020-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with electrostatic discharge protection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232492A1 (en) * 2003-05-21 2004-11-25 Ming-Dou Ker Charge-device model electrostatic discharge protection using active device for CMOS circuits
US20060152868A1 (en) * 2005-01-12 2006-07-13 Silicon Integrated System Corp. ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
CN102447249A (zh) * 2010-10-04 2012-05-09 台湾积体电路制造股份有限公司 用于高电压应用的esd动力钳
US20150326224A1 (en) * 2012-12-17 2015-11-12 Alphachips Corp. Circuit for generating bias voltage for high speed input/output pad
CN110767649A (zh) * 2018-07-27 2020-02-07 智原科技股份有限公司 集成电路的静电放电防护装置
TW202025436A (zh) * 2018-08-30 2020-07-01 台灣積體電路製造股份有限公司 靜電放電保護電路及靜電放電保護方法
CN110957713A (zh) * 2019-11-29 2020-04-03 西安理工大学 一种静电放电箝位电路

Also Published As

Publication number Publication date
US12094871B2 (en) 2024-09-17
EP3945578A1 (en) 2022-02-02
US11289472B2 (en) 2022-03-29
JP2022027613A (ja) 2022-02-10
US20220223582A1 (en) 2022-07-14
US20220037310A1 (en) 2022-02-03
US20240395801A1 (en) 2024-11-28
CN113675185A (zh) 2021-11-19
TW202205606A (zh) 2022-02-01
CN113675185B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
US20240395801A1 (en) Integrated circuit with electrostatic discharge protection
TWI735035B (zh) 靜電放電保護電路及靜電放電保護方法
US12190940B2 (en) Memory device and operating method thereof
TWI770759B (zh) 積體電路
TWI850688B (zh) 具有esd保護的半導體元件及其操作和配置方法
US20240387508A1 (en) Method of operating circuit, and semiconductor device
US11652348B2 (en) Integrated circuit and an operation method thereof
CN110875306A (zh) 静电放电（esd）保护电路和免受静电放电影响的方法
CN220604691U (zh) 集成电路
US20250366216A1 (en) Esd clamp circuit with latch
US12034297B2 (en) Integrated circuit and an operation method thereof
US20240274597A1 (en) Mos-based design solutions for solving well-pid
KR102924770B1 (ko) 웰-pid를 해결하기 위한 mos 기반 설계 해결책들
TW202547082A (zh) 靜電放電箝制裝置以及操作靜電放電箝制裝置的方法
CN118116925A (zh) 阱等离子体诱导损伤保护电路以及制造半导体器件的方法