[go: up one dir, main page]

TWI769962B - 用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置 - Google Patents

用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置 Download PDF

Info

Publication number
TWI769962B
TWI769962B TW110145228A TW110145228A TWI769962B TW I769962 B TWI769962 B TW I769962B TW 110145228 A TW110145228 A TW 110145228A TW 110145228 A TW110145228 A TW 110145228A TW I769962 B TWI769962 B TW I769962B
Authority
TW
Taiwan
Prior art keywords
word line
bit line
memory module
bit
word
Prior art date
Application number
TW110145228A
Other languages
English (en)
Other versions
TW202324431A (zh
Inventor
李暐智
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110145228A priority Critical patent/TWI769962B/zh
Priority to CN202210036833.8A priority patent/CN116230064A/zh
Application granted granted Critical
Publication of TWI769962B publication Critical patent/TWI769962B/zh
Publication of TW202324431A publication Critical patent/TW202324431A/zh

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008Error analysis, representation of errors
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本發明的多個實施例提供了用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置。上述解決方案可以讓記憶體單元在開啟後維持穩態,故可以用於故障分析,例如預測性故障分析。進一步地,透過上述解決方案,應用記憶體模塊的用戶可在無須知道記憶體模塊的定址方式、架構與設計的情況下,便能夠知道缺陷的實體位置,並請求記憶體模塊的廠商進行相關的協助。

Description

用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述 驅動裝置的記憶體裝置
本發明涉及一種記憶體模塊故障檢測的技術,且特別是一種用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用上述驅動裝置的記憶體裝置。
目前許多電子產品都會使用嵌入式記憶體模塊,例如但不限定是嵌入式的唯讀記憶體模塊(ROM)、動態隨機存取記憶體模塊(DRAM)、靜態隨機存取記憶體模塊(SRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體模塊(flash)或相變化記憶體(PRAM)。但是這些嵌入式記憶體模塊是取用不同廠商的半導體矽智財(Intellectual Property,簡稱為IP),而對於電子產品的設計者(即,拿IP進行應用的用戶)來說,僅是將廠商的IP拿來應用組合,以設計出電子產品。
請參照圖1,圖1是具有故障之記憶體模塊的示意圖。於圖1中,記憶體模塊23具有多個記憶體單元,且多個記憶體單元以陣列方式排列而形成記憶體陣列。以圖1為例,若進行故障分析,則可以找出單一個記憶體單元的故障11(此類故障通常是記憶體單元缺陷所造成)與連續多個記憶體單元的故障12(此類故障通常是字元線缺陷所造成)。需要說明的是,記憶體陣列可能還有其他類型的故障,但目前圖1未繪示其他類型的故障。
雖然目前有些檢測模塊可以驗證記憶體功能是否正常,但此類檢測模組是讓記憶體進行功能模式,所以記憶體單元仍會處於暫態而非穩態,故這些檢測模塊不適合用於故障分析。再者,上述檢測模塊需要外掛相關的印刷電路板才能組成完整的驗證系統,故仍有成本高與體積大的技術問題。
另外,當上述嵌入式記憶體模塊發生問題而需要進行故障分析(Failure Analysis,簡稱為FA)時,便需要設計嵌入式記憶體模塊之IP的廠商協助定址分析,故導致電子產品的設計者需要提供相當多的資料給廠商。通常來說,上述資料必須包括錯誤位址或錯誤位元的資訊,廠商才能夠進行協助。即使提供了上述資料或其他相關資料給廠商,廠商也不一定能協助此定址分析的工程。再者,雖然廠商能夠藉由位址或位元定義出記憶體單元(memory cell)的位置,但如果故障的字元線或位元線,則仍無法得知正確位置。由上可知,定址分析的工程包括了許多的不確定因素。
若為字元線或位元線缺陷問題,即使廠商能夠提供故障的記憶體單元的位置,但是因問題點是字元線或位元線缺陷,而非記憶體單元,故可能無法找出確切的問題點。簡言之,目前仍欠缺一種可以讓電子產品的設計者輕易知悉故障狀況並簡單回報故障狀況便能夠使廠商協助處理的技術方案。
根據本發明之目的,本發明提供一種用於記憶體模塊故障檢測的驅動裝置,其用於選擇記憶體模塊的相鄰兩條字元線與相鄰兩條位元線,以透過照射檢測裝置獲取記憶體模塊的亮點影像來進行記憶體模塊的預測性故障分析,且驅動裝置包括字元線選擇器與位元線選擇器。字元線選擇器具有N個字元線連接端分別電性連接記憶體模塊的N條字元線,並根據第一控制信號選擇第2i-1個字元線連接端與第2i個字元線連接端,以將第一字元線電壓信號與第二字 元線電壓信號傳送給第2i-1個字元線與第2i個字元線,其中第2i-1個字元線與第2i個字元線為彼此相鄰的兩個字元線,N為偶數,i為1至N/2的其中一個整數。位元線選擇器具有M個位元線連接端分別電性連接記憶體模塊的M條位元線,並根據第二控制信號選擇第2j-1個位元線連接端與第2j個位元線連接端,以將第一位元線電壓信號與第二位元線電壓信號傳送給第2j-1個位元線與第2j個位元線,其中第2j-1個位元線與第2j個位元線為彼此相鄰的兩個位元線,M為偶數,j為1至M/2的其中一個整數。
根據本發明之目的,本發明還提供一種用於記憶體模塊故障檢測的驅動裝置,其用於選擇記憶體模塊的任一條字元線與任一條位元線,以透過照射檢測裝置獲取記憶體模塊的亮點影像來進行記憶體模塊的預測性故障分析,且驅動裝置包括字元線選擇器與位元線選擇器。字元線選擇器具有N個字元線連接端分別電性連接記憶體模塊的N條字元線,並根據第一控制信號選擇第x個字元線連接端,以將字元線電壓信號傳送給第x個字元線,其中N為整數,x為1至N的其中一個整數。位元線選擇器具有M個位元線連接端分別電性連接記憶體模塊的M條位元線,並根據第二控制信號選擇第y個位元線連接端,以將位元線電壓信號第y個位元線,其中M為整數,y為1至M的其中一個整數。
根據本發明之目的,本發明還提供一種用於記憶體模塊故障檢測的檢測系統,其中檢測系統包括上述驅動裝置與上述照射檢測裝置
根據本發明之目的,本發明還提供一種記憶體裝置,其中記憶體裝置包括上述驅動裝置與上述記憶體模塊。
綜合以上所述,本發明提供的用於記憶體模塊故障檢測的解決方案可以讓應用記憶體模塊的用戶在無須知道記憶體模塊的定址方式、架構與設計的情況下,便能夠知道缺陷的實體位置及可能類型,並請求記憶體模塊的廠商進行相關的協助。
為了進一步理解本發明的技術、手段和效果,可以參考以下詳細描述和附圖,從而可以徹底和具體地理解本發明的目的、特徵和概念。然而,以下詳細描述和附圖僅用於參考和說明本發明的實現方式,其並非用於限制本發明。
11:單一個記憶體單元的故障
12:連續多個記憶體單元的故障
21:驅動裝置
211:字元線選擇器
2111、2112、2121、2122:開關裝置
2113、2114:字元信號腳位
2115、2125:控制信號腳位
212:位元線選擇器
2123、2124:位元信號腳位
22:照射檢測裝置
23:記憶體模塊
231:列解碼器
232:行解碼器
S1~S6:步驟
VDD:電源電壓
GND:接地電壓
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明,並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例,並且用以與本發明之說明書一起用於解釋本發明的原理。
圖1是具有故障之記憶體模塊的示意圖。
圖2是本發明實施例的用於記憶體模塊故障檢測的檢測系統的方塊圖。
圖3是本發明實施例的用於記憶體模塊故障檢測的驅動裝置的方塊圖。
圖4是本發明實施例的用於記憶體模塊故障檢測的檢測方法的流程圖。
現在將詳細參考本發明的示範實施例,其示範實施例會在附圖中被繪示出。在可能的情況下,在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外,示範實施例的做法僅是本發明之設計概念的實現方式之一,下述的該等示範皆非用於限定本發明。
本發明的多個實施例提供了用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置。上述解決方案可以讓記憶體 單元在開啟後維持穩態,故可以用於故障分析,例如預測性故障分析。進一步地,透過上述解決方案,應用記憶體模塊的用戶可在無須知道記憶體模塊的定址方式、架構與設計的情況下,便能夠知道缺陷的實體位置,並請求記憶體模塊的廠商進行相關的協助。
針對記憶體模塊是封裝層級(package level),上述解決方案不需要額外地外掛其他印刷電路板,只要一個插槽(socket)將所需要的訊號傳送到驅動裝置,即可以記憶體單元處於穩態,甚至此插槽可以直接是驅動裝置的一部分。另外,針對晶圓層級(wafter level),上述解決方案不需要使用額外的工具,僅需要手動地使用探針將所需要的訊號傳送到驅動裝置即可,便能夠在晶圓層級進行異常亮點的判讀偵測。
進一步地,本發明是將記憶體模塊連接驅動裝置,且在檢測過程中不透過記憶體模塊的行解碼器與列解碼器來選擇對應的位元線與字元線,而是驅動裝置進行選擇,並直接將驅動裝置的字元線電壓信號與位元線電壓信號直接施加在驅動裝置所選擇的位元線與字元線。接著,電流會流入記憶體模塊中對應於被選擇的位元線與字元線的記憶體單元中,並透過照射檢測裝置發射光束照射記憶體模塊的表面,以獲取亮點影像,其中亮點影像可用來判斷記憶體模塊的故障類型,並據此找出記憶體模塊中之缺陷的實體位置。用戶僅需要將亮點影像提供給廠商,廠商即可以進行對應的協助處理。需要說明的是,本發明的驅動裝置會將記憶體模塊的每一個位元線與字元線選擇一次,以獲取多個亮點影像,來進行故障分析。
首先,請參照圖2,圖2是本發明實施例的用於記憶體模塊故障檢測的檢測系統的方塊圖。檢測系統可以由驅動裝置21與照射檢測裝置22來實現,其中驅動裝置21電性連接記憶體模塊23,記憶體模塊23的一端電性連接電源電壓VDD與記憶體模塊23的另一端電性連接接地電壓GND。在這個實施例 中,記憶體模塊23具有M*N個記憶體單元,且以N列M行之陣列方式排列。驅動裝置21包括字元線選擇器211與位元線選擇器212,字元線選擇器211具有N個字元線連接端分別電性連接記憶體模塊23的N條字元線,以及位元線選擇器212具有M個位元線連接端分別電性連接記憶體模塊23的M條位元線。
在一種實現方式中,驅動裝置21用於選擇記憶體模塊23的任一條字元線與任一條位元線,以透過照射檢測裝置22獲取記憶體模塊23的亮點影像來進行記憶體模塊23的預測性故障分析。在這種實現方式中,字元線選擇器211根據第一控制信號選擇第x個字元線連接端,以將字元線電壓信號傳送給第x個字元線,其中N為整數,x為1至N的其中一個整數;位元線選擇器212根據第二控制信號選擇第y個位元線連接端,以將位元線電壓信號傳送給第y個位元線,其中M為整數,y為1至M的其中一個整數。
在上述的實現方式中,單一個記憶體單元的故障11可以被檢測出來,但是上述的實現方式無法提供相鄰兩字元線與相鄰兩位元線的迴路,故對於相鄰兩字元線因缺陷而短路連接所導致的連續多個記憶體單元的故障12,則無法順利地被檢測出來,同樣地,對於相鄰兩位元線因缺陷而短路連接所導致的連續多個記憶體單元的故障(圖2未繪示),也同樣無法順利地被檢測出來。
為了改良上述技術問題,在另一種實現方式中,驅動裝置21會一次選擇記憶體模塊23的相鄰兩條字元線與相鄰兩條位元線,以透過照射檢測裝置22獲取記憶體模塊23的亮點影像來進行記憶體模塊23的預測性故障分析。字元線選擇器211根據第一控制信號選擇第2i-1個字元線連接端與第2i個字元線連接端,以將第一字元線電壓信號與第二字元線電壓信號傳送給第2i-1個字元線與第2i個字元線,其中第2i-1個字元線與第2i個字元線為彼此相鄰的兩個字元線,N為偶數,i為1至N/2的其中一個整數。位元線選擇器具有M個位元線連接端分別電性連接記憶體模塊的M條位元線,並根據第二控制信號選擇第2j-1個位元線連 接端與第2j個位元線連接端,以將第一位元線電壓信號與第二位元線電壓信號傳送給第2j-1個位元線與第2j個位元線,其中第2j-1個位元線與第2j個位元線為彼此相鄰的兩個位元線,M為偶數,j為1至M/2的其中一個整數。
另外,在其他實現方式中,也可以是驅動裝置21一次會選擇相鄰兩條字元線但選擇任一條位元線,或者,也可以是驅動裝置21一次會選擇相鄰兩條位元線但選擇任一條字元線。總而言之,本發明不以驅動裝置21一次會選擇相鄰兩條字元線與相鄰兩條位元線為限制。
進一步地,第一字元線電壓信號的位準與第二字元線電壓信號的位準彼此不相同,例如,第一字元線電壓信號的位準與第二字元線電壓信號的位準分別為電源電壓VDD與接地電壓GND,或者,第一字元線電壓信號的位準與第二字元線電壓信號的位準分別為接地電壓GND與電源電壓VDD,如此,便能夠構成迴路,從而偵測到相鄰兩字元線因缺陷而短路連接所導致的連續多個記憶體單元的故障12。另外,第一位元線電壓信號的位準與第二位元線電壓信號的位準彼此不相同,例如,第一位元線電壓信號的位準與第二位元線電壓信號的位準分別為電源電壓VDD與接地電壓GND,或者,第一位元線電壓信號的位準與第二位元線電壓信號的位準分別為接地電壓GND與電源電壓VDD,如此,便能夠構成迴路,從而偵測到相鄰兩位元線因缺陷而短路連接所導致的連續多個記憶體單元的故障(圖2未繪示)。
照射檢測裝置22可以是為雷射光束電阻異常偵測(OBIRCH)裝置或微光顯微鏡(EMMI)裝置,且本發明不以此為限制。照射檢測裝置22用於發射光束至記憶體模塊23的表面,且用於獲取記憶體模塊23的亮點影像。照射檢測裝置22所發射的光束可以依據實際情況而為特定波長範圍的光束,且要說明的是,特定波長範圍的光束包括了特定頻率的電磁波(註:電磁波本身就是光),而不限是常見的可見光、紅外線或紫外線等。
請接著參照圖3,圖3是本發明實施例的用於記憶體模塊故障檢測的驅動裝置的方塊圖。在本發明實施例中,記憶體模塊23在檢測過程中,不透過記憶體模塊23的列解碼器231與行解碼器232來選擇對應的位元線與字元線,而是驅動裝置21進行字元線與位元線的選擇,並直接將驅動裝置21的字元線電壓信號(第一字元線電壓信號與第二字元線電壓信號)與位元線電壓信號(第一位元線電壓信號與第二位元線電壓信號)直接施加在驅動裝置21所選擇的位元線與字元線。
於此實施例中,字元線選擇器211包括開關裝置2111、2112、字元信號腳位2113、2114與控制信號腳位2115。開關裝置2111具有第1、3、...、N-1個字元線連接端,受控於第一控制信號以選擇第2i-1個字元線連接端,以用於將接收到的第一字元線電壓信號透過選擇的第2i-1個字元線連接端傳送至第2i-1個字元線。開關裝置2112具有第2、4、...、N個字元線連接端,受控於第一控制信號以選擇第2i個字元線連接端,以用於將接收到的第二字元線電壓信號透過選擇的第2i個字元線連接端傳送至第2i個字元線。字元信號腳位2113、2114分別電性連開關裝置2111、2112,以及控制信號腳位2115電性連接開關裝置2111、2112,且字元信號腳位2113、2114與控制信號腳位2115分別接收第一字元線電壓信號、第二字元線電壓信號與第一控制信號。
位元線選擇器212包括開關裝置2121、2122、位元信號腳位2123、2124與控制信號腳位2125。開關裝置2121具有第1、3、...、M-1個位元線連接端,受控於第二控制信號以選擇第2j-1個位元線連接端,以用於將接收到的第一位元線電壓信號透過選擇的第2j-1個位元線連接端傳送至第2j-1個位元線。開關裝置2122具有第2、4、...、M個位元線連接端,受控於第二控制信號以選擇第2j個字元線連接端,以用於將接收到的第二位元線電壓信號透過選擇的第2j個字元線連接端傳送至第2j個位元線。位元信號腳位2123、2124分別電性連接開關裝置 2121、2122,以及控制信號腳位2125電性連接開關裝置2121、2122,且位元信號腳位2123、2124與控制信號腳位2125分別接收第一位元線電壓信號、第二位元線電壓信號與第二控制信號。
進一步地,上述記憶體模塊23、字元線選擇器211與位元線選擇器212可以由提供IP的廠商直接整合成記憶體裝置,並賣給需要應用記憶體模塊23的用戶。記憶體裝置更包括有插槽(socket),且插槽電性連接字元信號腳位2113、2114、控制信號腳位2115、位元信號腳位2123、2124與控制信號腳位2125,以用戶可以直接使用對應於插槽的信號插頭插入插槽,並將第一字元線電壓信號、第二字元線電壓信號、第一控制信號、第一位元線電壓信號、第二位元線電壓信號與第二控制信號提供字元線選擇器211與位元線選擇器212。
再者,在其中一個實施例中,記憶體裝置可以是嵌入式記憶體裝置,記憶體模塊23是嵌入式記憶體模塊,且記憶體模塊23可以是唯讀記憶體模塊(ROM)、動態隨機存取記憶體模塊(DRAM)、靜態隨機存取記憶體模塊(SRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體模塊(flash)或相變化記憶體(PRAM),且本發明不以記憶體裝置與記憶體模塊23的類型以及是否為嵌入式架構為限制。
請接著參照圖4,圖4是本發明實施例的用於記憶體模塊故障檢測的檢測方法的流程圖。首先,在步驟S1,將記憶體模塊連接電源上電,即將記憶體模塊的兩端(電源端與接地端)連接電源電壓與接地電壓。然後,在步驟S2中,選擇相鄰的兩條字元線,並且將兩個位準不同的字元線電壓信號傳送給所選擇的相鄰兩條字元線。之後,在步驟S3中,選擇相鄰的兩條位元線,並且將兩個位準不同的位元線電壓信號傳送給所選擇的相鄰兩條位元線。接著,在步驟S4中,使用照射檢測裝置照射記憶體模塊的表面,以及在步驟S5中,使用照射檢測裝置獲取亮點影像。步驟S1至S5會重複執行,直到每一條位元線與字元 線都被選擇,最後,在步驟S6中,便能夠針對多個亮點影像來判斷記憶體模塊的故障有那些類型,且缺陷的實體位置也可以被知悉。
綜合以上所述,上述檢測系統無須複雜的系統架構、訊號以及模塊,並用最簡單且靈活的方式讓記憶體模塊進入穩態模式,便夠能找出各類型故障(包括字元線或位元線缺陷造成之故障),且上述檢測系統可以應用在不同類型的記憶體模塊進行檢測。換句話說,記憶體模塊可以視為一個未知的黑盒子,透過本發明的解決方案,用戶僅需輸入一些簡單的訊號搭配分析儀器(照射檢測裝置),即可找出異常亮點位置,從而判斷故障類型。
應當理解,本文描述的示例和實施例僅用於說明目的,並且鑑於其的各種修改或改變將被建議給本領域技術人員,並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
11:單一個記憶體單元的故障
12:連續多個記憶體單元的故障
21:驅動裝置
211:字元線選擇器
212:位元線選擇器
22:照射檢測裝置
23:記憶體模塊

Claims (10)

  1. 一種用於記憶體模塊故障檢測的驅動裝置,其用於選擇記憶體模塊的相鄰兩條字元線與相鄰兩條位元線,以透過照射檢測裝置獲取所述記憶體模塊的亮點影像來進行所述記憶體模塊的預測性故障分析,且所述驅動裝置包括:字元線選擇器,具有N個字元線連接端分別電性連接所述記憶體模塊的N個字元線,根據第一控制信號選擇第2i-1個字元線連接端與第2i個字元線連接端,以將第一字元線電壓信號與第二字元線電壓信號傳送給第2i-1個字元線與第2i個字元線,其中所述第2i-1個字元線與所述第2i個字元線為彼此相鄰的所述兩個字元線,N為偶數,i為1至N/2的其中一個整數;以及位元線選擇器,具有M個位元線連接端分別電性連接所述記憶體模塊的M個位元線,根據第二控制信號選擇第2j-1個位元線連接端與第2j個位元線連接端,以將第一位元線電壓信號與第二位元線電壓信號傳送給第2j-1個位元線與第2j個位元線,其中所述第2j-1個位元線與所述第2j個位元線為彼此相鄰的所述兩個位元線,M為偶數,j為1至M/2的其中一個整數。
  2. 如請求項1所述的驅動裝置,其中所述字元線選擇器包括:第一開關裝置,具有所述第1、3、...、N-1個字元線連接端,受控於所述第一控制信號以選擇所述第2i-1個字元線連接端,以用於將接收到的所述第一字元線電壓信號透過選擇的所述第2i-1個字元線連接端傳送至所述第2i-1個字元線;以及 第二開關裝置,具有所述第2、4、...、N個字元線連接端,受控於所述第一控制信號以選擇所述第2i個字元線連接端,以用於將接收到的所述第二字元線電壓信號透過選擇的所述第2i個字元線連接端傳送至所述第2i個字元線。
  3. 如請求項2所述的驅動裝置,其中所述位元線選擇器包括:第三開關裝置,具有所述第1、3、...、M-1個位元線連接端,受控於所述第一控制信號以選擇所述第2j-1個位元線連接端,以用於將接收到的所述第一位元線電壓信號透過選擇的所述第2j-1個位元線連接端傳送至所述第2j-1個位元線;以及第四開關裝置,具有所述第2、4、...、M個位元線連接端,受控於所述第二控制信號以選擇所述第2j個位元線連接端,以用於將接收到的所述第二位元線電壓信號透過選擇的所述第2j個位元線連接端傳送至所述第2j個位元線。
  4. 如請求項3所述的驅動裝置,其中所述字元線選擇器更包括第一字元信號腳位、第二字元信號腳位與第一控制信號腳位,所述第一字元信號腳位與所述第二字元信號腳位分別電性連接所述第一開關裝置與所述第二開關裝置,以及所述第一控制信號腳位電性連接所述第一開關裝置與所述第二開關裝置,且所述第一字元信號腳位、所述第二字元信號腳位與所述第一控制信號腳位分別接收所述第一字元線電壓信號、所述第二字元線電壓信號與所述第一控制信號;所述位元線選擇器更包括第一位元信號腳位、第二位元信號腳位與第二控制信號腳位,所述第一位元信號腳位與所述第二位元信號腳位分別電性連接所述第三開關裝置與所述第四開關裝置,以及所述第二控制信號腳位電性連接所述第三開關裝置與所述第四開關裝置,且所述第一位元信號腳位、所述第二位元信號腳與所述第二控制信號腳位分別接收所述第一位元線電壓信號、 所述第二位元線電壓信號與所述第二控制信號。
  5. 如請求項1所述的驅動裝置,其中所述第一字元線電壓信號的位準高於所述第二字元線電壓信號的位準,或者所述第一字元線電壓信號的位準低於所述第二字元線電壓信號的位準;所述第一位元線電壓信號的位準高於所述第二位元線電壓信號的位準,或者所述第一位元線電壓信號的位準低於所述第二位元線電壓信號的位準。
  6. 一種用於記憶體模塊故障檢測的驅動裝置,其用於選擇記憶體模塊的任一條字元線與任一條位元線,以透過照射檢測裝置獲取所述記憶體模塊的亮點影像來進行所述記憶體模塊的預測性故障分析,且所述驅動裝置包括:字元線選擇器,具有N個字元線連接端分別電性連接所述記憶體模塊的N個字元線,根據第一控制信號選擇第x個字元線連接端,以將字元線電壓信號傳送給所述第x個字元線,其中N為整數,x為1至N的其中一個整數;以及位元線選擇器,具有M個位元線連接端分別電性連接所述記憶體模塊的M個位元線,根據第二控制信號選擇第y個位元線連接端,以將位元線電壓信號傳送給所述第y個位元線,其中M為整數,y為1至M的其中一個整數。
  7. 一種用於記憶體模塊故障檢測的檢測系統,包括:如請求項1至6其中一項所述的驅動裝置;以及所述照射檢測裝置。
  8. 如請求項7所述的檢測系統,其中所述照射檢測裝置為雷射光束電阻異常偵測(OBIRCH)裝置或微光顯微鏡(EMMI)裝置。
  9. 一種記憶體裝置,包括:如請求項1至6其中一項的驅動裝置;以及所述記憶體模塊。
  10. 如請求項9所述的記憶體裝置,其中所述驅動裝置更包括插槽(socket),且信號提供裝置透過所述插槽提供多個信號給所述字元線選擇器與所述位元線選擇器。
TW110145228A 2021-12-03 2021-12-03 用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置 TWI769962B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110145228A TWI769962B (zh) 2021-12-03 2021-12-03 用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置
CN202210036833.8A CN116230064A (zh) 2021-12-03 2022-01-13 用于内存模块检测的检测系统、驱动设备及内存设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110145228A TWI769962B (zh) 2021-12-03 2021-12-03 用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置

Publications (2)

Publication Number Publication Date
TWI769962B true TWI769962B (zh) 2022-07-01
TW202324431A TW202324431A (zh) 2023-06-16

Family

ID=83439275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145228A TWI769962B (zh) 2021-12-03 2021-12-03 用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置

Country Status (2)

Country Link
CN (1) CN116230064A (zh)
TW (1) TWI769962B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053912A1 (en) * 2000-07-11 2002-05-09 Murari Saha Method and device of fault location for distribution networks
US20080167829A1 (en) * 2007-01-05 2008-07-10 Allen Park Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
TW200931429A (en) * 2008-01-11 2009-07-16 Promos Technologies Inc Method of searching fault locations
US8780617B2 (en) * 2011-12-08 2014-07-15 Samsung Electronics Co., Ltd. Semiconductor memory device and method of performing burn-in test on the same
CN110838479A (zh) * 2019-11-27 2020-02-25 上海华力微电子有限公司 测试结构、失效分析定位方法及失效分析方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053912A1 (en) * 2000-07-11 2002-05-09 Murari Saha Method and device of fault location for distribution networks
US20080167829A1 (en) * 2007-01-05 2008-07-10 Allen Park Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
TW200931429A (en) * 2008-01-11 2009-07-16 Promos Technologies Inc Method of searching fault locations
US8780617B2 (en) * 2011-12-08 2014-07-15 Samsung Electronics Co., Ltd. Semiconductor memory device and method of performing burn-in test on the same
CN110838479A (zh) * 2019-11-27 2020-02-25 上海华力微电子有限公司 测试结构、失效分析定位方法及失效分析方法

Also Published As

Publication number Publication date
TW202324431A (zh) 2023-06-16
CN116230064A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US5577050A (en) Method and apparatus for configurable build-in self-repairing of ASIC memories design
US6067262A (en) Redundancy analysis for embedded memories with built-in self test and built-in self repair
WO2008131347A1 (en) Jtag controlled self-repair after packaging
KR0172344B1 (ko) 웨이퍼 번인 테스트회로 및 그 방법
JP3031883B2 (ja) 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
KR100921830B1 (ko) 반도체 메모리 장치의 퓨즈 모니터링 회로
US7596728B2 (en) Built-in self repair circuit for a multi-port memory and method thereof
TWI769962B (zh) 用於記憶體模塊故障檢測的檢測系統、驅動裝置及使用所述驅動裝置的記憶體裝置
US5710737A (en) Semiconductor memory device
KR102021898B1 (ko) 테스트 매개 장치, 메모리 장치의 테스트 시스템 및 메모리 장치의 테스트 방법
CN113075532A (zh) 芯片检测方法及芯片检测装置
JP2011134386A (ja) 半導体装置
US7085191B2 (en) Simulating a floating wordline condition in a memory device, and related techniques
JP2006252702A (ja) 半導体集積回路装置及びその検査方法
US6374377B1 (en) Low yield analysis of embedded memory
US20220139479A1 (en) Memory test circuit
KR100630661B1 (ko) 저주파 테스터기로도 고속 동작 테스트 가능한 메모리장치 및 그 테스트 방법
US20050226065A1 (en) Semiconductor memory device capable of detecting repair address at high speed
TWI871615B (zh) 量測機台與半導體晶片的故障偵測方法
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
US5841787A (en) Memory programming and test circuitry and methods for implementing the same
KR20080057385A (ko) 반도체 메모리 장치의 메모리 셀 불량 테스트 방법
US7813195B2 (en) Method for testing semiconductor memory device
KR20050030328A (ko) 반도체 메모리 장치의 메모리 셀 사이의 브리지 불량 검출방법
KR20030037968A (ko) 메모리 소자의 테스트 방법