TWI769683B - 半導體結構與其製造方法 - Google Patents
半導體結構與其製造方法 Download PDFInfo
- Publication number
- TWI769683B TWI769683B TW110103333A TW110103333A TWI769683B TW I769683 B TWI769683 B TW I769683B TW 110103333 A TW110103333 A TW 110103333A TW 110103333 A TW110103333 A TW 110103333A TW I769683 B TWI769683 B TW I769683B
- Authority
- TW
- Taiwan
- Prior art keywords
- structures
- epitaxial
- region
- height
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims description 98
- 238000002955 isolation Methods 0.000 claims description 48
- 239000011295 pitch Substances 0.000 description 35
- 239000007789 gas Substances 0.000 description 32
- 229910052760 oxygen Inorganic materials 0.000 description 26
- 239000000463 material Substances 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000000460 chlorine Substances 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 9
- 229910052801 chlorine Inorganic materials 0.000 description 9
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 8
- 229910052794 bromium Inorganic materials 0.000 description 8
- DIKBFYAXUHHXCS-UHFFFAOYSA-N bromoform Chemical compound BrC(Br)Br DIKBFYAXUHHXCS-UHFFFAOYSA-N 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910005898 GeSn Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- GZUXJHMPEANEGY-UHFFFAOYSA-N bromomethane Chemical compound BrC GZUXJHMPEANEGY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- IWTIUUVUEKAHRM-UHFFFAOYSA-N germanium tin Chemical compound [Ge].[Sn] IWTIUUVUEKAHRM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
製造半導體結構的方法包含在基材上形成鰭狀結構及平面部分，在鰭狀結構上形成第一閘極結構，在平面部分上形成第二閘極結構，在第一閘極結構間蝕刻鰭狀結構以形成第一開口，並在第二閘極結構間蝕刻平面部分以形成第二開口。進一步地，在第一開口中形成第一磊晶結構，並在第二開口中形成第二磊晶結構，其中第一及第二磊晶結構的頂部表面實質上共平面，且第一及第二磊晶結構的底部表面為非共面的。
Description
本揭露是關於一種半導體結構與其製造方法，尤其是關於源極/汲極壘結結構與其製造方法。
隨著半導體技術的演進，對更高儲存容量、更快處理系統、更高性能及更低成本的需求已不斷增加。為了滿足這些需求，半導體產業繼續縮小半導體元件的尺寸規模，諸如金屬氧化物半導體場效應電晶體(MOSFET)，包含平面MOSFET及鰭狀結構場效應電晶體(finFET)。此縮放已增加半導體製造製程的複雜性。
在一些實施例中，製造半導體結構的方法包含在基材上，形成包括鰭狀結構之第一區及具有第一高度之平面部分之第二區。此方法更包含在基材上形成隔離結構，隔
離結構覆蓋鰭狀結構及平面部分的底部。進一步地，此方法包含在鰭狀結構上形成第一閘極結構及在平面部分上形成第二閘極結構，其中第一閘極結構以第一節距間隔分開，且第二閘極結構以大於第一節距之第二節距間隔分開。此方法亦包含在第一閘極結構間蝕刻鰭狀結構，直到經蝕刻鰭狀結構的頂部表面與該隔離結構的頂部表面共平面，並將第二閘極結構間之平面部分的第一高度減少至第二高度。最後，此方法包含在經蝕刻鰭狀結構上形成第一磊晶結構，及在經蝕刻平面部分上形成第二磊晶結構，其中第一及第二磊晶層的頂部表面為實質上共平面。
在一些實施例中，半導體結構包含具有第一電晶體之第一區，及具有第二及第三電晶體之第二區，其中第一電晶體的源極/汲極(S/D)磊晶層具有第一高度，且第二電晶體的S/D磊晶層具有比第一高度更短之第二高度。進一步地，第三電晶體的S/D磊晶層具有比第一高度更高之第三高度，及第一、第二及第三電晶體的S/D磊晶層的頂部表面為實質上共平面。
在一些實施例中，製造半導體結構的方法包含在基材上形成包括鰭狀結構之第一區及具有平面部分之第二區。進一步地，此方法包含在鰭狀結構上形成第一閘極結構，在平面部分上形成第二閘極結構。此方法亦包含在第一閘極結構間蝕刻鰭狀結構以形成第一開口，並在第二閘極結構間蝕刻平面部分以形成第二開口，其中第二開口大於第一開口。最後，此方法包含在第一開口中形成第一磊晶結
構，並在第二開口中形成第二磊晶結構，其中第一及第二磊晶結構的頂部表面實質上共平面，且第一及第二磊晶結構的底部表面為非共面的。
A:非I/O區
A1:第一區域
A2:第二區域
B:I/O區
B1:第一區域
B2:第二區域
C:通道區
D:通道區
Dn:深度差異
Dp:高度差異
d:深度
E:通道區
F:通道區
Hn:高度差異
Hp:高度差異
h:高度
L:虛線
M:虛線
N:虛線
K:虛線
PA:間距
PB:間距
S1:間距
S2:間距
100:電晶體
100G:閘極結構
105:電晶體
105G:閘極結構
110:電晶體
110G:閘極結構
115:電晶體
115G:閘極結構
120:磊晶結構
125:磊晶結構
130:磊晶結構
135:磊晶結構
140:基材
145:隔離結構
200:鰭狀結構
205:平面部分
400:S/D開口
405:S/D開口
500:方法
505:操作
510:操作
515:操作
520:操作
525:操作
530:操作
600:圖案化犧牲結構
605:間隔件層
605s:間隔件
700:圖案化結構
1200:陰影區域
1205:陰影區域
1300:遮罩層
1500:遮罩層
1700:遮罩層
1900:方法
1905:操作
1910:操作
1915:操作
1920:操作
1925:操作
1930:操作
1935:操作
1940:操作
2000:遮罩層
2200:遮罩層
2205:閘極結構
2400:遮罩層
2500:遮罩層
2600:遮罩層
2700:遮罩層
2900:S/D開口
2905:閘極結構
2910:S/D開口
當與隨附圖示一起閱讀時，可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此產業中之通常實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加或減少各種特徵的尺寸。
第1圖為根據一些實施例，處於非輸入/輸出(非I/O)及輸入/輸出(I/O)區中之電晶體的截面視圖，這些區具有在實質上類似的深度處所形成之源極/汲極(S/D)磊晶結構。
第2圖為根據一些實施例，非I/O區及I/O區的等角視圖。
第3圖為根據一些實施例，在非I/O及I/O區中之電晶體的截面視圖，這些區具有在不同的深度處所形成之S/D磊晶結構。
第4A圖及第4B圖為根據一些實施例，採用不同蝕刻製程所形成之S/D開口的截面視圖。
第5圖為根據根據一些實施例，描述用於在非I/O及I/O區中以實質上類似的深度形成S/D磊晶結構之方法的流程圖。
第6圖至第9圖為根據一些實施例，在非I/O及I/O區的
形成期間之中間結構的截面視圖。
第10圖及第11圖為根據一些實施例，非I/O及I/O區的等角視圖。
第12圖為根據一些實施例，在犧牲閘極結構的形成之後之非I/O區及I/O區的等角視圖。
第13圖及第14圖為根據一些實施例，在非I/O及I/O區中以實質上類似的深度之S/D磊晶結構的形成期間之中間結構的截面視圖。
第15圖為根據一些實施例，在蝕刻操作之後之非I/O區及I/O區的等角視圖。
第16圖及第17圖為根據一些實施例，在非I/O及I/O區中以實質上類似的深度之S/D磊晶結構的形成期間之中間結構的截面視圖。
第18圖為根據一些實施例，在非I/O及I/O區中以實質上類似的深度所形成之S/D磊晶結構的截面視圖。
第19A圖及第19B圖為根據一些實施例，描述用於形成具有橫跨非I/O及I/O區共平面的頂部表面形貌之S/D磊晶結構之方法的流程圖。
第20圖至第22圖為根據一些實施例，在具有橫跨非I/O及I/O區之共平面的頂部表面形貌之S/D磊晶結構的形成期間之中間結構的截面視圖。
第23圖為根據一些實施例，在蝕刻操作之後之非I/O區及I/O區的等角視圖。
第24圖至第27圖為根據一些實施例，在具有跨非I/O及
I/O區之共平面的頂部表面形貌之S/D磊晶結構的形成期間之中間結構的截面視圖。
第28圖為根據一些實施例，具有S/D磊晶結構之非I/O區及I/O區的橫截面視圖，此S/D磊晶結構具有共平面的頂部表面。
第29A圖及第29B圖為根據一些實施例，藉由等向性及非等向性蝕刻製程所實現之蝕刻輪廓。
第29C圖及第29D圖為根據一些實施例，採用不同蝕刻製程所形成之S/D開口的截面視圖
後文揭露內容提供用於實行所提供的標的的不同特徵的許多不同的實施例或範例。後文描述組件及佈置之特定範例以簡化本揭露內容。當然，這些僅為範例且未意圖具限制性。舉例而言，在下文的描述中，在第二特徵之上之第一特徵的形成可包含以直接接觸方式形成第一特徵及第二特徵的實施例，且亦可包含在第一特徵與第二特徵之間所形成的額外特徵的實施例，使得第一特徵及第二特徵並不直接接觸。
進一步地，為便於描述，本文中可使用諸如「在...之下」、「在...下方」、「較低」、「在...上方」、「較高」、及類似者的空間相對術語，以描述圖示中所例示之一個元件或特徵與另一元件(等)或特徵(等)的關係。除圖示中所描繪之定向之外，空間相對術語亦意圖涵蓋元件在
使用或操作中之不同定向。設備能以其他方式定向(旋轉90度或以其他定向)，且本文中使用之空間相對描述語可同樣以相應的方式解釋。
在一些實施例中，術語「約」及「實質上」可表示給定數量在5%範圍(例如，值之±1%、±2%、±3%、±4%、±5%)之內變化的值。這些值僅為範例且未意圖具限制性。術語「約」及「實質上」可指代根據本文的教導，藉由相關領域的技藝者(等)所解釋之值的百分比。
如本文中所使用，術語「垂直」意指象徵性地垂直於基材的表面。
積體電路(IC)可包含如輸入/輸出(I/O)場效電晶體(FET)及非I/O FET之半導體結構的組合。I/O FET可為，舉例而言，在IC的周邊區(被稱作「I/O區」或「高電壓區」)中所形成之電路的一部分，而非I/O元件可為在IC的「核心」區中所形成之「核心」電路(被稱作邏輯電路及/或記憶體電路的)的一部分。I/O元件可配置為比非I/O元件更能承受高之電壓或電流。舉例而言，I/O元件可配置為處理來自外部電源供應，諸如鋰離子電池，之輸入電壓，輸出約5伏特(V)的電壓。再者，I/O元件可為輸出約1V的分配電壓之變壓器電路的一部分，可隨後可將此電壓分配至非I/O FET。另一方面，非I/O元件並不是配置為直接處理I/O電壓/電流。非I/O元件可包含由FET形成的邏輯閘極，諸如NAND、NOR、反相器及其等的組合。此外，非I/O元件可包含記憶體元件，諸如靜
態隨機存取記憶體(SRAM)元件、動態隨機存取記憶體(DRAM)元件、其他類型的記憶體元件及其等的組合。
為了(提高)產製效率，在相同的基材上同時形成I/O及非I/O FET為符合需求的。在非I/O FET的閘極堆疊產製中，已應用金屬閘極材料及高介電常數(高k值)介電材料(例如，具有大於約3.9之k值)，以改善元件特徵及促進元件縮放。為了簡化、協調及流線化I/O及非I/O FET間之產製製程，亦已針對I/O FET的閘極堆疊應用金屬閘極及高k值介電材料。
由於I/O及非I/O FET配置為在不同的電壓下操作(例如，分別在約5V及約1V下)，所以它們的結構在物理尺寸(例如，長度、寬度及高度)方面可能發生顯著地變化。舉例而言，與尺寸較小之非I/O FET的閘極堆疊相比較，I/O FET的閘極堆疊可具有更大的表面面積(例如，大於約1平方微米(μm2))並包含更厚的閘極氧化物。I/O及非I/O FET間之其他結構差異包含它們對應的源極/汲極(S/D)磊晶結構的高度。舉例而言，由於I/O FET的較大尺寸，在基材中所形成的有助於其S/D磊晶結構的形成之S/D開口大於針對非I/O FET的S/D磊晶結構所形成之開口。結果，並基於S/D磊晶結構的成長特徵，用於I/O FET之所得S/D磊晶結構可大於或小於用於非I/O FET之S/D磊晶結構。舉例來說，用於I/O FET之p型S/D磊晶結構可比用於非I/O FET之p型S/D磊晶結構更高。同時，用於I/O FET之n型S/D磊晶結構可比用於非I/O
FET之n型S/D磊晶結構更短。前文所述之大小差異與在S/D磊晶結構上所形成之S/D觸點的高度及電阻相關，並可能導致在積體電路的I/O及和非I/O區域中所形成之S/D觸點間之明顯的電阻變化。
再者，由於I/O FET在比非I/O FET更高的輸入電壓(例如，在約3.3V至約5V間)下操作，因此I/O FET可變得易於受到熱載子注入(hot carrier injection，HCI)的影響。當因為在汲極端子的附近之高電場的存在而使來自通道區之載子朝向基材或周圍的介電材料加速(例如，以洩漏電流的形式)時，發生HCI。若「熱載子」損壞介電的原子結構，則HCI的副作用包含洩漏電流及對圍繞的介電材料(包含閘極介電)的損壞。
本揭露內容的實施例針對用於不易於受HCI影響之形成I/O FET之方法。在一些實施例中，藉由改變I/O FET中S/D開口的側壁輪廓以增加S/D磊晶結構與通道區間之間距，可減輕HCI。在一些實施例中，本文中所描述之方法所形成之I/O FET為n型及p型S/D磊晶結構提供共平面的頂部表面。在一些實施例中，在基材的I/O及非I/O區中所形成之n型及p型S/D磊晶結構具有共平面的頂部表面。在一些實施例中，藉由調整用於n型及p型I/O FET之S/D磊晶結構的位置，可實現前文所述之共平面性。
根據一些實施例，第1圖為IC的非I/O區A及I/O區B的截面視圖。在一些實施例中，非I/O區A及
I/O區B彼此並未毗鄰(例如，如第1圖中所圖示)，但藉由IC的其他區域所分離。舉例而言，I/O區B可為IC周邊的一部分。如第1圖中所圖示，非I/O區A可包含n型電晶體100(亦稱作「電晶體100」)及p型電晶體105(亦稱作「電晶體105」)。I/O區B可包含n型電晶體110(亦稱作「電晶體110」)及p型電晶體115(亦稱作「電晶體115」)。在非I/O區A及I/O區B兩者中均可能有額外的電晶體，並在本揭露內容的精神及範圍內。在非I/O區A中，n型電晶體100包含閘極結構100G、n型S/D磊晶結構120(亦稱作「S/D磊晶結構120」)及通道區C。類似地，p型電晶體105包含閘極結構105G、p型S/D磊晶結構125(亦稱作「S/D磊晶結構125」)及通道區D。在I/O區B中，n型電晶體110包含閘極結構110G、n型S/D磊晶結構130(亦稱作「S/D磊晶結構130」)及通道區E。類似地，p型電晶體115包含閘極結構115G、p型S/D磊晶結構135(也稱作「S/D磊晶結構135」)及通道區F。在一些實施例中，在基材140上所設置之鰭狀結構上形成I/O區域A中之電晶體100及105，而在基材140的平面部分上形成I/O區B中之電晶體110及115。舉例而言，I/O區域A中之電晶體100及105為鰭狀結構基的電晶體，其中通道區C及D在鰭狀結構中形成，而電晶體110及115為平面電晶體，其中在基材140的平面部分上形成通道區E及F。如第1圖中所圖示，經由在基材140上所形成之隔離結構145隔離電晶體100、105、
110及115。
在一些實施例中，雖然未在第1圖中圖示，但非I/O區A中之電晶體100及105具有比I/O區B中之電晶體110及115更小的佔位面積。舉例而言，閘極結構100G及105G在沿著x方向上比閘極結構110G及115G更窄。再者，S/D磊晶結構120及125在沿著x及y方向上比S/D磊晶結構130及135更窄。在一些實施例中，在非I/O區A中之閘極間距小於在I/O區B中之閘極間距。因此，每單位面積的非I/O區A具有比每單位面積的I/O區B更多電晶體。
舉例而言，但並不設限於以下實例，第2圖為在形成電晶體100、105、110、及115之前非I/O區A及I/O區B的等角視圖。根據一些實施例，如前文所論述，在鰭狀結構200上形成電晶體100及105，而在平面部分205上形成電晶體110及115。
可藉由任何合適的方法經由圖案化形成鰭狀結構200。舉例而言，可使用一個或更多個光微影製程，包含雙重圖案化或多重圖案化製程，以圖案化鰭狀結構200。雙重圖案化或多重圖案化製程結合光微影製程及自對準製程，而允許待創建之圖案化具有，舉例而言，比其他使用單一、直接光微影製程所能獲得之間距更小的間距。舉例而言，在一些實施例中，使用光微影製程，在基材140之上形成犠牲層並隨後圖案化犠牲層。使用自對準製程，以沿著圖案化的犠牲層形成間隔件。接著去除犠牲層，接著
將其餘的間隔件用於圖案化鰭狀結構200。
參照第1圖，可在基材140內的實質上類似的深度處，形成S/D磊晶結構120、125、130及135，如虛線L所表示。然而，在不同深度處之S/D磊晶結構的形成可獲致如虛線K所表示之在S/D磊晶結構120與130間之高度差異Hn，及在S/D磊晶結構125與135間之高度差異Hp。更具體而言，將n型電晶體110的n型S/D磊晶結構130形成為比n型電晶體100的n型S/D磊晶結構120更短，且將p型電晶體115的p型S/D磊晶結構135形成為比p型電晶體105的p型S/D磊晶結構125更高。基於上述，在p型S/D磊晶結構135上所形成之S/D觸點的高度將比在S/D磊晶結構120及125所形成上之S/D處點的高度更短。據此，在n型S/D磊晶結構130上所形成之S/D觸點的高度將比在S/D磊晶結構120及125上所形成之S/D觸點的高度更高。非I/O區A與I/O區B中之S/D觸點間之前文所述的高度差異可能對S/D觸點的形成中所使用之蝕刻製程構成挑戰，並可能加劇橫跨IC之觸點電阻變化。
在一些實施例中，p型S/D磊晶結構125與135間之高度差異Hp可約為10奈米。然而，高度差異Hp可為自0奈米至約30奈米的範圍。n型S/D磊晶結構120與130間之高度差異Hn分別可為約15奈米。然而，高度差異Hn可為自約0奈米至約30奈米的範圍。
根據一些實施例，第3圖為非I/O區A及I/O區
B的橫截面視圖，其中S/D磊晶結構130及135以置於適當的位置，以實現基材140的I/O及非I/O區域中之n型電晶體及p型電晶體的實質類似的S/D觸點高度。更具體而言，如虛線M所示，S/D磊晶結構130可形成為具有比n型S/D磊晶結構120更短的深度，且S/D磊晶結構120及130之間具有深度差異Dn。如虛線M所示，分別地S/D磊晶結構135可形成為具有比S/D磊晶結構125更大的深度，且S/D磊晶結構125及135之間具有深度差異Dp。結果為，n型S/D磊晶結構120及130的頂部表面實質上為共平面，如虛線N所圖示。此外，S/D磊晶結構125及135的頂部表面亦實質上共平面。
在一些實施例中，類似於第1圖，n型S/D磊晶結構130比n型S/D磊晶結構120更短，p型S/D磊晶結構135比p型S/D磊晶結構125更高。在一些實施例中，第3圖中所圖示之深度Dp抵消圖1中所圖示之高度差異Hp。舉例而言，第3圖中所圖示之深度差異Dp實質上等於第1圖中所圖示之高度差異Hp(例如，約10奈米)。在一些實施例中，第3圖中所圖示之深度差異Dn抵消第1圖中所圖示之高度差異Hn。舉例而言，第2圖中所圖示之深度差異Dn實質上等於第1圖中所圖示之高度差異Hn(例如，約15奈米)。
在一些實施例中，如第3圖中所圖示，可能使用蝕刻遮罩，以將S/D磊晶結構130及125定位在不同的深度，此遮罩容許在非I/O區A與I/O區B間及I/O區
B中之n型與p型電晶體間所使用之蝕刻製程的獨立控制。將非I/O與I/O區間之蝕刻製程解耦的效益是，可對I/O區B中之電晶體110及115獨立地處理HCI作用產生的影響。在一些實施例中，調整被用於形成電晶體110及和115之S/D開口之蝕刻製程，以增加S/D磊晶結構與通道區間之距離。舉例而言，並參照第4A圖及第4B圖，可調變蝕刻參數，以便形成如第4B圖中所圖示形成具有擴大的間距S2之S/D開口405，以代替如第4A圖中所圖示之具有間距S1之S/D開口400。在一些實施例中，每個間距S1及S2對應至從每個S/D開口的邊緣到電晶體的通道區邊緣的水平距離。在一些實施例中，與用於形成S/D開口400之蝕刻製程相比，用於形成S/D開口405之蝕刻製程更為非等向性。結果，與S/D開口400相比較，S/D開口405具有更為垂直的側壁輪廓。在一些實施例中，對於n型S/D磊晶結構(例如，第3圖中所圖示之S/D磊晶結構130)而言，S2與S1間之差異(例如，「接近增益」)約為2.8奈米，對於p型S/D磊晶結構(第3圖中所圖示之S/D磊晶結構135)而言，約為6奈米。
根據一些實施例，第5圖為用於在非I/O及I/O區中在實質類似的深度處形成S/D磊晶結構之方法500的流程圖，類似於第1圖中所圖示之S/D磊晶結構120、125、130及135。可在方法500的各種操作間進行其他產製操作，並可僅為清楚起見可省略這些其他產製操作。將參考第6圖至第18圖描述方法500。
參照第5圖，方法500開始於操作505及在基材上形成非I/O及I/O區的製程。在一些實施例中，藉由操作505形成第2圖中所圖示之非I/O區A及I/O區B。藉由範例而非限制的方式，將參考第6圖至第10圖描述非I/O區A及I/O區B的形成。
如前文所論述，參照第2圖，非I/O區A包含鰭狀結構200，且I/O區B包含一個或更多個平面部分205。可藉由任何合適的方法經由圖案化，形成鰭狀結構200。舉例而言，可使用一個或更多個光微影製程，包含雙重圖案化或多重圖案化製程，以圖案化鰭狀結構200。雙重圖案化或多重圖案化製程結合光微影製程及自對準製程，而允許待創建之圖案化具有，舉例而言，比其他使用單一、直接光微影製程所能獲得之間距更小的間距。舉例而言，並參照第6圖，可在基材140之上形成犧牲層，且隨後使用光微影製程圖案化此犧牲層以形成圖案化犧牲結構600。藉由沉積並非等向性地蝕刻間隔件層605，可沿著第7圖中所圖示之圖案化犧牲結構600形成間隔件605s。結果，間隔件605s變得與圖案化犧牲結構600的側壁自對準。隨後，去除圖案化犧牲結構600，並可將其餘的間隔件605s用於圖案化鰭狀結構200，如第8圖中所圖示。可將上述方法舉例而言使用在非I/O區A中，形成用於n型及p型電晶體之鰭狀結構200。在一些實施例中，圖案化犧牲結構600及寬度間隔件605s的間隔(例如，沿著y方向)分別界定所得鰭狀結構200的間距及寬度(例如，沿
著y方向)。
如第7圖及第8圖中所圖示，平面部分205的形成可與鰭狀結構200的形成同時發生。舉例而言，如第7圖中所圖示，可沉積並圖案化硬質遮罩層以形成圖案化結構700。隨後將圖案化結構700用作蝕刻遮罩以界定第8圖中所圖示之平面部分205。在一些實施例中，可在基材140上形成多個圖案化結構700以界定平面部分，如平面部分205。舉例而言，採由前文所描述之方法可在I/O區中形成用於n型及p型電晶體之平面部分。
在一些實施例中，在形成鰭狀結構200及平面部分205之後，如第9圖中所圖示，去除間隔件605s及圖案化結構700。根據一些實施例，第10圖為第9圖的等角視圖。如前文所論述，可在基材140的不同區域中形成非I/O區A及I/O區B，舉例而言，彼此不相鄰，如第10圖中所圖示。在一些實施例中，為了便於描述，將非I/O區A及I/O區B圖示為彼此相鄰。再者，可在基材140的對應區上形成額外的鰭狀結構及平面部分。
在一些實施例中，基材140、鰭狀結構200、及平面部分205可包含矽、複合半導體、合金半導體或其等的組合。化合物半導體的範例包含，但不限於砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、及銻化銦(InSb)。合金半導體的範例包含，但不限於矽鍺(SiGe)、磷化砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦
(GaInP)及磷化砷化鎵銦(GaInAsP)。
在一些實施例中，鰭狀結構200及平面部分205可包含與基材140不同之半導體材料。舉例而言，可將不同的半導體材料或其等的組合(例如，SiGe、鍺(Ge)、或SiGe/Si堆疊)沉積在基材140上，且隨後如前文參考第6圖至第9圖所描述進行圖案化以形成鰭狀結構200、平面部分205或兩者。
出於範例的目的，半導體基材140、鰭狀結構200及平面部分205被描述成以矽製成的背景下。基於本文中之揭露內容，可使用其他半導體材料及其等的組合。這些半導體材料及其組合在本揭露內容的精神及範圍之內。
根據一些實施例，在鰭狀結構200及平面部分205的形成之後，形成如第3圖中所圖示之隔離結構145。舉例而言，但並不設限於以下實例，隔離結構145可包含介電層的堆疊，諸如襯墊介電層及填充介電層，在第3圖中整體地圖示為隔離結構145。在一些實施例中，在鰭狀結構200及平面部分205之上沉積隔離材料，以填充在置於基材140上之結構(諸如鰭狀結構200及平面部分205)間之間隙。在一些實施例中，鰭狀結構200及平面部分205嵌入於隔離材料中。舉例而言，但並不設限於以下實例，將隔離材料平坦化，使得隔離材料的頂部表面及鰭狀結構200及平面部分205的頂部表面實質上共平面。在一些實施例中，採用可流動式化學氣相沉積製程(例如，flowable chemical vapor deposition process，FCVD)沉積
隔離材料，以確保隔離材料填充鰭狀結構200與平面部分205間之空間而不致形成接縫或空隙。在一些實施例中，隔離材料為以氧化矽為基底之介電層，此介電層包含，舉例而言，氮及氫。為了改善其介電及結構性質，可使隔離材料在約攝氏800度至攝氏1200度間之溫度下經受濕式蒸汽退火(例如，暴露於100%水分子)。在濕式蒸汽退火期間，將隔離材料緻密化，且其氧氣含量可增加。隨後，回蝕製程蝕刻在鰭狀結構200及平面部分205的頂部表面下方之隔離材料，以形成第11圖中所圖示之隔離結構145。
參照第5圖，在方法500中，繼續操作510及在非I/O區A及I/O區B上形成犧牲閘極結構的製程。在一些實施例中，與在I/O區B中所形成之犧牲柵極結構相比較，在非I/O區A中所形成之犧牲閘極結構在沿著x方向上更窄。在一些實施例中，在非I/O區A中所形成之犧牲閘極結構在沿著y方向上具有與在I/O區B中所形成之犧牲閘極結構之不同長度。舉例而言，但並不設限於以下實例，第12圖為非I/O區A及I/O區B的等角視圖，其中鰭狀結構200上之陰影區域1200及平面部分205上之陰影區域1205代表對應的犧牲閘極結構，為簡單起見及便於描述，並未圖示其個別層。在一些實施例中，犧牲閘極結構包含犧牲閘極介電(例如，氧化矽或氧氮化矽)及犧牲閘極電極(例如，多晶矽)，將二者依序地沉積及圖案化以形成由陰影區域1200及1205所代表之犧牲結構。在
一些實施例中，第12圖中所圖示之犧牲閘極結構的數量及密度不受限制，且可能有更少或額外的犧牲閘極結構，並在本揭露內容的精神及範圍之內。
根據一些實施例，分別在由陰影區域1200與1205所代表之犧牲閘極結構間形成非I/O區A及I/O區B中之S/D磊晶結構。在一些實施例中，如前文所論述，由於在非I/O區A及I/O區B中所形成之犧牲閘極結構間之大小差異，非I/O區A與I/O區B間之毗鄰犧牲閘極結構間之節距或間隔不同。舉例而言，在非I/O區A中之毗鄰犧牲閘極結構間之間距PA比在I/O區B中之間距PB更短。在一些實施例中，第1圖所圖示之n型S/D磊晶結構120與130間之高度差異(例如，Hn)及p型S/D磊晶結構125與135間之高度差異(例如，Hp)係肇因於間距PA與間距PB間之大小差異。
參照第5圖，在方法500中，繼續操作515，及在非I/O區A的第一區域中凹陷鰭狀結構200並在I/O區B的第一區域中凹陷平面部分的製程。在一些實施例中，非I/O區A及I/O區B的第一區域為形成n型電晶體的區，如第1圖所圖示之n型電晶體100及110。或者，非I/O區A及I/O區B的第一區域可為形成p型電晶體的區域，如第1圖中所圖示之p型電晶體105及115。舉例而言，但並不設限於以下實例，將在具有n型電晶體(如第1圖中所圖示之n型電晶體100及110)之區域的背景下描述非I/O區A的第一區域及I/O區B的第一區域。在一
些實施例中，凹陷在非I/O區A的第一區域中之鰭狀結構200及在I/O區B的第一區域中之平面部分205，是藉由選擇性地遮蔽除了非I/O區A及I/O區B的第一區域外之基材140而實現。舉例而言，但並不設限於以下實例，第13圖為沿著第12圖中所圖示之切割線O-O’之截面視圖，圖示沿著y-z平面之非I/O區A及I/O區B。
在第13圖中，與第12圖相比較，第13圖亦包含額外的平面部分205，除了非I/O區A的第一區域A1及I/O區B的第一區域B1外，遮罩層1300覆蓋基材140。在一些實施例中，遮罩層1300在第一區域A1及B1中遮蔽每個犧牲閘極結構，這在第13圖中未圖示。結果，因此，在犧牲閘極結構間(例如，在第12圖中所圖示之陰影區域1200與1205間)發生操作515的凹陷製程。由於在由間距PA所界定之區域中凹陷鰭狀結構200，所以凹槽的第一尺寸是由鰭狀結構200沿著y方向的寬度所界定，且凹槽的第二尺寸是由間距PA(例如，藉由非I/O區A的第一區域A1中之毗鄰犧牲閘極結構間之間隔)所界定。類似地，由於在由間距PB所界定之區域中凹陷平面部分205，所以凹槽的第一尺寸是由平面部分205沿著y方向的寬度所界定，且凹槽的第二尺寸是由間距PB(例如，藉由在I/O區B的第一區域B1中之毗鄰犧牲閘極結構間之間隔)所界定。
在一些實施例中，遮罩層1300包含硬質遮罩材料(例如，氮化矽)或光阻劑層。可將遮罩層1300設置在基
材140上並隨後圖案化遮罩層，以便選擇性地去除遮罩層1300在第一區域A1及B1之上的部分以暴露下層的鰭狀結構200及平面部分205，如第13圖中所圖示。
一旦暴露在第一區域A1中之鰭狀結構200及在第一區域B1中之平面部分205，則蝕刻製程凹陷暴露的鰭狀及平面部分(例如，蝕刻)以減少暴露的鰭狀及平面部分高度。在一些實施例中，如第14圖中所圖示，蝕刻經凹陷的鰭狀結構200及平面部分205，直到它們的頂部表面與隔離結構145的頂部表面實質上共平面。在一些實施例中，蝕刻製程實質上並未蝕刻遮罩層1300、隔離結構145的材料及犧牲閘極結構。在一些實施例中，蝕刻製程為乾式蝕刻製程。舉例而言，但並不設限於以下實例，乾式蝕刻製程可包含含氧氣體、含氟氣體、含氯氣體、含溴氣體或其等的組合。含氧氣體的範例包含，但不限於，氧(O2)及二氧化硫(SO2)。含氟氣體的範例包含，但不限於，四氟化碳(CF4)六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及六氟乙烷(C2F6)。含氯氣體的範例包含，但不限於，氯(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)、四氯化矽(SiCl4)及三氯化硼(BCl3)。含溴氣體的範例包含，但不限於，溴化氫(HBr)及三溴甲烷(CHBr3)。
在一些實施例中，第15圖為前文所描述之操作515之後的非I/O區A的第一區域A1及I/O區B的第一區域B1的等角視圖。如第15圖中所圖示，操作515使鰭狀結構200及平面部分205凹陷至隔離結構145的
高度。如後文所論述，將在鰭狀結構200及平面部分205的凹陷部分上形成S/D磊晶結構120及130。
參照第5圖，在方法500中，繼續操作520及在凹陷的鰭狀結構及平面部分上，例如，在第一區域A1中之凹陷的鰭狀結構200及第一區域B1中之凹陷的平面部分205上形成S/D磊晶結構的製程。在一些實施例中，在操作520中所形成之S/D磊晶結構對應至如第1圖中所圖示S/D磊晶結構120及130。舉例而言，但並不設限於以下實例，使用單一沉積操作分別在第一區域A1中之凹陷鰭狀結構200及第一區域B1中之凹陷平面部分205上同時形成S/D磊晶結構120及130。
舉例而言，但並不設限於以下實例，S/D磊晶結構120及130可如下所形成。在一些實施例中，在操作520期間並未去除遮罩層1300。參照第16圖，舉例而言，使用矽烷(SiH4)前驅物，採用化學氣相沉積(chemical vapor deposition，CVD)製程，在第一區域A1中之經凹陷鰭狀結構200上及第一區域B1中之經凹陷平面部分205上成長S/D磊晶結構120及130。在一些實施例中，第一區域A1中之經凹陷鰭狀結構200及第一區域B1中之經凹陷平面部分205作為S/D磊晶結構120及130的晶種位置。在一些實施例中，S/D磊晶結構120及130並非在介電表面(諸如隔離結構145及第15圖中所圖示陰影區域1200及1205所代表之犧牲閘極結構)上成長。
在一些實施例中，S/D磊晶結構120及130包含
砷摻雜的矽(Si：As)磊晶層、磷摻雜的矽(Si：P)磊晶層、碳摻雜的矽(Si：C)磊晶層或其等的組合。可在磊晶層成長期間添加適當的前驅物如膦(phospine)、砷化氫、及烴，以引入前文所述之摻雜劑。舉例而言，但並不設限於以下實例，可在約攝氏680度的溫度下沉積Si：P及Si：As磊晶層，而可在約攝氏600度至約攝氏700度間之溫度下沉積Si：C磊晶層。在一些實施例中，摻入磊晶層中之磷或砷的量可為約3×1021原子/立方公分。舉例而言，但並不設限於以下實例，Si：C中之C的濃度可等於或小於約5原子百分比(at.%)。前文所述之摻雜劑及原子濃度為範例性的而非限制性的。因而，可使用不同的摻雜劑濃度及原子濃度並在本揭露內容的精神及範圍之內。
在一些實施例中，並由於前文所論述之間距PA與間距PB間之閘極間距差異，第一區域B1中之平面部分205的經蝕刻部分在x方向及y方向二者上均比第一區域A1中之鰭狀結構200的經蝕刻部分更寬。結果，由於磊晶層成長的成長動力學，n型S/D磊晶結構130形成為比n型S/D磊晶結構120更短，n型S/D磊晶結構130與n型S/D磊晶結構120之間的高度差異如前文參照的第1圖中所圖示之高度差異Hn。
在一些實施例中，針對(如後文所論述形成p型電晶體105及115之)非I/O區A及I/O區B的第二區域，重複方法500的操作515及520的製程，
參照第5圖，在方法500中，繼續操作525，及
在非I/O區A的第二區域A2中凹陷鰭狀結構200並在I/O區B的第二區域B2中凹陷平面部分205的製程。在一些實施例中，第二區域A2及B2為形成p型電晶體的區，如第1圖中所圖示之p型電晶體105及115。在一些實施例中，凹陷在I/O區B的第二區域A2中之鰭狀結構200及在第二區域B2中之平面部分205，是藉由選擇性地遮蔽除了第二區域A2及B2外之基材140(例如，形成p型電晶體的區域)所實現。舉例而言，參照第17圖，將遮罩層1700設置在基材140上。圖案化遮罩層1700以暴露第二區域A2及B2。同時，遮蔽非I/O區A及I/O區B的其他區域。
在一些實施例中，操作525的蝕刻製程類似於前文所論述之操作515的蝕刻製程。舉例而言，操作525的蝕刻製程可為乾式蝕刻製程，此乾式蝕刻製程包含含氧氣體、含氟氣體、含氯氣體、含溴氣體或其等的組合。含氧氣體的範例包含，但不限於，O2及SO2。含氟氣體的範例包含，但不限於，CF4、SF6、CH2F2、CHF3及C2F6。含氯氣體的範例包含，但不限於，Cl2、CHCl3、CCl4、SiCl4及BCl3。含溴氣體的範例包含，但不限於，HBr及CHBr3。
在一些實施例中，如第17圖中所圖示，蝕刻經凹陷的鰭狀結構200及平面部分205，直到它們的頂部表面與隔離結構145的頂部表面實質上共平面。在一些實施例中，蝕刻製程實質上並未蝕刻遮罩層1700、隔離結構145
的材料及犧牲閘極結構。
在一些實施例中，在操作525之後，類似於前文所論述的操作515，鰭狀結構200與平面部分205在犧牲閘極結構間之第二區域A2及B2中凹陷(例如，在間距PA及間距PB之內)。舉例而言，遮罩層1700在操作525的蝕刻製程期間覆蓋第二區域A2及B2中的犧牲閘極結構。
參照第5圖，在方法500中，繼續操作530及在經凹陷鰭狀結構及經凹陷平面部分上，例如，在第二區域A2中之凹陷的鰭狀結構200及第二區域B2中之凹陷的平面部分205上形成S/D磊晶結構的製程。在一些實施例中，在操作530中所形成之S/D磊晶結構對應至如第1圖中所圖示之p型S/D磊晶結構125及135。舉例而言，但並不設限於以下實例，使用單一沉積操作在第二區域A2中之凹陷鰭狀結構200及第二區域B2中之凹陷平面部分205上同時形成p型S/D磊晶結構125及135。
舉例而言，但並不設限於以下實例，p型S/D磊晶結構125及135可如下所形成。使用，舉例而言，SiH4及/或鍺烷(GeH4)前驅物通過CVD製程成長P型S/D磊晶結構125及135。在一些實施例中，第二區域A2中之經凹陷鰭狀結構200及第二區域B2中之經凹陷平面部分205作為p型S/D磊晶結構125及135的晶種位置。在一些實施例中，p型S/D磊晶結構125及135並非在介電表面(諸如隔離結構145)上及犧牲閘極結構上成長。
在一些實施例中，p型S/D磊晶結構125及135
包含硼摻雜矽鍺(SiGe：B)磊晶層、硼摻雜鍺(Ge：B)磊晶層、硼摻雜鍺錫(GeSn：B)磊晶層或其等的組合。可在磊晶層成長期間採用適當的前驅物(如二硼烷(B2H6))引入硼摻雜劑。舉例而言，但並不設限於以下實例，，可在約攝氏620度的溫度下沉積SiGe：B、可在約攝氏300度至約攝氏400度的溫度下沉積GeSn：B磊晶層、可在約攝氏500度至約攝氏600度之間的溫度下沉積Ge：B磊晶層。舉例而言，但並不設限於以下實例，前文所述之磊晶層中所摻入之硼的量可為約1×1021原子/立方公分。在一些實施例中，SiGe：B中鍺的濃度可在約為20原子百分比及約40原子百分比間。再者，GeSn：B中錫的濃度可在約5原子百分比及約10原子百分比間。前文所述之摻雜劑及原子濃度為範例性的而非限制性的。因而，可使用與前文所提供之不同的摻雜劑濃度及原子濃度並在本揭露內容的精神及範圍之內。
在一些實施例中，並由於前文所論述之間距PA與間距PB間之閘極間距差異，第二區域B2中之平面部分205的經蝕刻部分在x方向及y方向二者上均比第二區域A2中之鰭狀結構200的經蝕刻部分更寬。結果，由於磊晶層成長的成長動力學，p型S/D磊晶結構135形成為比p型S/D磊晶結構125更高，p型S/D磊晶結構及p型S/D磊晶結構125間的高度差異如前文參照的第1圖中所圖示之高度差異Hp。
根據一些實施例，第19A圖及第19B圖為用於形
成在非I/O及I/O區中，具有實質上共平面的頂部表面之S/D磊晶結構之方法1900的流程圖，如第3圖中所圖示之S/D磊晶結構120、125、130及135。在一些實施例中，擴大S/D磊晶結構與I/O區中的通道區間之間距以減輕HCI作用。在一些實施例中，有額外的蝕刻遮罩形成於方法1900的S/D磊晶結構中。可在方法1900的各種操作間進行其他產製操作，並可僅為清楚起見可省略這些其他產製操作。將參考第20圖至第28圖描述方法1900。
在一些實施例中，方法1900的操作1905及1910與前文參照第6圖至第12圖所論述之方法500的操作505及510一致。因而，方法1900的描述將從操作1915及第20圖開始。
參照第19A圖，在方法1900中，繼續操作1915及在非I/O區A的第一區域中凹陷鰭狀結構200的製程。在一些實施例中，非I/O區A的第一區域為形成有n型電晶體的區域，如第3圖中所圖示之n型電晶體100。或者，非I/O區A的第一區域可為形成p型電晶體的區域，如第3圖中所圖示之p型電晶體105。舉例而言，但並不設限於以下實例，將在具有n型電晶體(如圖3中所圖示之n型電晶體100)之區域的背景下描述非I/O區A的第一區域。在一些實施例中，凹陷在非I/O區A的第一區域中之鰭狀結構200是藉由選擇性地遮蔽除了非I/O區A的第一區域外之基材140(例如，在非I/O區A中形成n型電晶體的區域)所實現。舉例而言，但並不設限於以下實例，第
20圖為沿著第12圖中所圖示之切割線O-O’之截面視圖，圖示沿著y-z平面之非I/O區A及I/O區B。
在第20圖中，與第12圖相比較，第20圖亦包含額外的平面部分205，除了非I/O區A的第一區域A1外，遮罩層1300覆蓋基材140。在一些實施例中，遮罩層2000遮罩非I/O區A的第一區域A1及整個I/O區B中的每個犧牲閘極結構。結果，操作1915的凹陷製程發生在犧牲閘極結構間，例如，在陰影區域1200間，如第12圖中所圖示。由於鰭狀結構200在由間距PA所界定之區域中凹陷，所以凹陷的寬度是由鰭狀結構200沿著y方向的長度所界定，且凹陷的長度是由間距PA(例如，由非I/O區A的第一區域A1中之毗鄰犧牲閘極結構間之間隔)所界定。
在一些實施例中，遮罩層2000包含硬質遮罩材料(例如，氮化矽)或光阻劑層，可將遮罩層2000設置在基材140上並隨後圖案化遮罩層2000，以便選擇性地去除遮罩層2000在第一區域A1之上之部分，以暴露下層的鰭狀結構200，如第20圖中所圖示。
一旦暴露在第一區域A1中之鰭狀結構200，則蝕刻製程凹陷暴露的鰭狀結構(例如，蝕刻)以減少鰭狀結構的高度。在一些實施例中，如第21圖中所圖示，蝕刻經凹陷的鰭狀結構200，直到它們的頂部表面與隔離結構145的頂部表面實質上共平面。在一些實施例中，蝕刻製程實質上並未蝕刻遮罩層2000、隔離結構145的材料及犧牲
閘極結構。在一些實施例中，蝕刻製程為乾式蝕刻製程，類似於前文所描述參照方法500的操作515之蝕刻製程。舉例而言，但並不設限於以下實例，乾式蝕刻製程可包含含氧氣體、含氟氣體、含氯氣體、含溴氣體或其等的組合。含氧氣體的範例包含，但不限於，O2及SO2。含氟氣體的範例包含，但不限於，CF4、SF6、CH2F2、CHF3及C2F6。含氯氣體的範例包含，但不限於，Cl2、CHCl3、CCl4、SiCl4及BCl3。含溴氣體的範例包含，但不限於，HBr、及CHBr3。一旦凹陷在犧牲閘極結構間之第一區域A1中之鰭狀結構200，即從非I/O區A及I/O區B兩者去除遮罩層2000。
參照第19A圖，方法1900繼續操作1920及凹陷基材140在I/O區B的第一區域中的平面部分205的製程。在一些實施例中，I/O區B的第一區域為形成n型電晶體之區域，如第3圖中所圖示之n型電晶體110。或者I/O區B的第一區域可為形成p型電晶體的區域，如第3圖中所圖示之p型電晶體115。舉例而言，但並不設限於以下實例，將在形成n型電晶體(如第3圖中所圖示之n型電晶體110)的背景下描述I/O區B的第一區域。
在一些實施例中，凹陷在I/O區B的第一區域中之平面部分205，是藉由選擇性地遮蔽除了第一區域外之基材140所實現。舉例而言，並參照第22圖，可將遮罩層2200設置在基材140之上並在基材140之上圖案化遮罩層2200以便暴露I/O區B的第一區域B1。在一些實
施例中，遮罩層2200遮蔽第一區域B1的犧牲閘極結構，並暴露犧牲閘極結構間之區域，諸如第12圖中所圖示之由間距PB所界定之區域。隨後，將類似於前文參照的操作1915所描述之蝕刻製程用於減少犧牲閘極結構間之第一區域B1中之平面部分205的高度。在蝕刻製程之後，經凹陷平面部分205在隔離結構145的頂部表面及第一區域A1中之經凹陷鰭狀結構200上方具有高度h。在一些實施例中，高度h對應至圖1中所圖示之n型磊晶結構120與130間之高度差異Hn。在一些實施例中，高度h對應至第3圖中所圖示之n型磊晶結構120與130間之深度差異Dn。在一些實施例中，調整經凹陷平面部分205的高度h以補償第1圖中所圖示之高度差異Hn並實現n型磊晶結構120與130間之第3圖中所圖示之深度差異Dn。在一些實施例中，高度h實現第3圖中所圖示之頂部表面共平面性。在一些實施例中，進行定時蝕刻製程以使第一區域B1中之凹陷平面部分205實現符合期望的高度h。在一些實施例中，高度h在約0奈米至約30奈米(例如，約15奈米)的範圍間。在一些實施例中，在操作1920的蝕刻製程之後，採用乾式蝕刻或濕式蝕刻製程去除遮罩層2200。
在一些實施例中，第23圖為在前文所描述之操作1915與1920之後，非I/O區A的第一區域A1及I/O區B的第一區域B1的等角視圖。如第23圖中所圖示，操作1915及1920凹陷鰭狀結構200至隔離結構145的高
度，同時如前文參照第22圖所論述，凹陷平面部分205至隔離結構145及凹陷鰭狀結構200兩者上方之高度h。如後文所論述，將在鰭狀結構200的凹陷部分及平面部分205上形成S/D磊晶結構120及130。
參照第19A圖，方法1900繼續操作1925及在凹陷的鰭狀結構及平面部分上，例如，在第一區域A1中之凹陷的鰭狀結構200及第一區域B1中之凹陷的平面部分205上形成S/D磊晶結構的製程。在一些實施例中，在操作1925中所形成之S/D磊晶結構對應至如圖3中所圖示磊晶結構120及130。舉例而言，但並不設限於以下實例，使用單一沉積操作分別在第一區域A1中之凹陷鰭狀結構200及第一區域B1中之凹陷平面部分205上同時形成S/D磊晶結構120及130。
在一些實施例中，操作1925類似於前文所描述之方法500的操作530。舉例而言，S/D磊晶結構120及130可如下所形成。參照第24圖，將遮罩層2400設置在基板140上並圖案化遮罩層2400，以遮蔽除了第一區域A1及B1外之基材140。隨後，舉例而言，使用SiH4前驅物，採用CVD製程，在第一區域A1中之經凹陷鰭狀結構200上及第一區域B1中之經凹陷平面部分205上成長S/D磊晶結構120及130。在一些實施例中，第一區域A1中之經凹陷的鰭狀結構200及第一區域B1中之經凹陷的平面部分205作為S/D磊晶結構120及130的晶種位置。在一些實施例中，S/D磊晶結構120及130並非在
介電表面(諸如隔離結構145及第24圖中所圖示陰影區域1200及1205所代表之犧牲閘極結構)上成長。
在一些實施例中，S/D磊晶結構120及130包含Si：As磊晶層、Si：P磊晶層、Si：C磊晶層或其等的組合。可在磊晶層成長期間添加適當的前驅物如膦、砷化氫及烴，以引入前文所述之摻雜劑。舉例而言，但並不設限於以下實例，可在約攝氏680度的溫度下沉積Si：P及Si：As磊晶層，而可在攝氏600度至約攝氏700度間之溫度下沉積Si：C磊晶層。在一些實施例中，摻入磊晶層中之磷或砷的量可為約3×1021原子/立方公分。舉例而言，但並不設限於以下實例，Si：C中之C的濃度可等於或小於約5原子百分比(at.%)。前文所述之摻雜劑及原子濃度為範例性的而非限制性的。因而，可使用不同的摻雜劑濃度及原子濃度並在本揭露內容的精神及範圍之內。
在一些實施例中，並由於前文所論述之間距PA與間距PB間之閘極間距差異，第一區域B1中之平面部分205的經蝕刻部分在x方向及y方向二者上均比第一區域A1中之鰭狀結構200的經蝕刻部分更寬。結果，由於磊晶層成長的成長動力學，將n型S/D磊晶結構130形成為具有比n型S/D磊晶結構120更短的高度，如前文所論述。然而，因為凹陷鰭狀結構200與凹陷平面部分205間之高度偏移h，n型S/D磊晶結構120及130的頂部表面成長至相同的水平高度(例如，彼此共平面)，如第24圖中之虛線M所圖示。如前文所論述，高度h補償n型S/D磊晶
結構130與120間之高度差異，以實現第3圖及第27圖中所圖示之頂部表面共平面性。因而，如前文所論述，高度h實質上等於第1圖中所圖示之高度差異Hn及第3圖中所圖示之深度差異Dn。
在一些實施例中，針對(形成p型電晶體105及115之)非I/O區A及I/O區B的第二區域，重複方法1900的操作1915及1920的製程。然而，在第二區域中，如後文所論述，將平面部分205蝕刻至隔離結構145下方。
在一些實施例中，在操作1925之後，去除遮罩層2400。舉例而言，但並不設限於以下實例，可採用相對於遮罩層2400有選擇性之濕式蝕刻製程或乾式蝕刻製程去除遮罩層2400。
參照第19B圖，在方法1900中，繼續操作1930及在非I/O區A的第二區域A2中凹陷鰭狀結構200的製程。在一些實施例中，第二區域A2為形成p型電晶體的區域，如第3圖中所圖示之p型電晶體105。在一些實施例中，凹陷第二區域A2中之鰭狀結構200，是藉由選擇性地遮蔽除了第二區域A2外之基材140(例如，形成p型電晶體的區域)所實現。舉例而言，參照第25圖，將遮罩層2500設置在基材140上。圖案化遮罩層2500以暴露第二區域A2。同時，遮蔽非I/O區A及I/O區B的其他區域。
在一些實施例中，在第二區域A2中所用於凹陷鰭
狀結構200之蝕刻製程與前文所論述在第一區域A1中所用於凹陷鰭狀結構200之蝕刻製程類似。舉例而言，蝕刻製程為乾式蝕刻製程。舉例而言，但並不設限於以下實例，乾式蝕刻製程可包含含氧氣體、含氟氣體、含氯氣體、含溴氣體或其等的組合。含氧氣體的範例包含，但不限於，O2及SO2。含氟氣體的範例包含，但不限於，CF4、SF6、CH2F2、CHF3及C2F6。含氯氣體的範例包含，但不限於，Cl2、CHCl3、CCl4、SiCl4及BCl3。含溴氣體的範例包含，但不限於，HBr及CHBr3。一旦凹陷(例如，在犧牲閘極結構間之)第二區域A2中之鰭狀結構200，即從非I/O區A及I/O區B兩者去除遮罩層2500。舉例而言，但並不設限於以下實例，可採用相對於遮罩層2500有選擇性之濕式蝕刻製程或乾式蝕刻製程去除遮罩層2500。
在一些實施例中，如第25圖中所圖示，蝕刻經凹陷鰭狀結構200，直到它們的頂部表面與隔離結構145的頂部表面實質上共平面。在一些實施例中，蝕刻製程並未蝕刻遮罩層2500、隔離結構145的材料及犧牲閘極結構的層。
參照第19B圖，在方法1900中，繼續操作1935及在I/O區B的第二區域中凹陷平面部分的製程。在一些實施例中，除了蝕刻(例如，凹陷)I/O區B的不同區域外並將凹陷的平面部分蝕刻至隔離結構145下方的深度，而非蝕刻至隔離結構145上方的高度h，操作1935類似於前文所描之操作1920。再者，在操作1935中可使用在操
作1920中使用之類似遮蔽操作。舉例而言，並參照第26圖，將遮罩層2600設置在基材140上。圖案化遮罩層2600以暴露第二區域B2。同時，遮蔽非I/O區A及I/O區B的其他區域。
在一些實施例中，在第二區域B2中用於凹陷平面部分205之蝕刻製程與前文所論述在第一區域B1中用於凹陷平面部分205之蝕刻製程類似。在蝕刻製程之後，經凹陷平面部分205具有在隔離結構145的頂部表面下方之深度d。在一些實施例中，深度d對應至如第1圖中所圖示之p型磊晶結構125與135間之高度差異Hp。在一些實施例中，深度d對應至如第3圖中所圖示之p型磊晶結構125與135間之高度差異Dp。在一些實施例中，調整經凹陷平面部分205的深度d以補償第1圖中所圖示之高度差異Hp並實現p型磊晶結構間之第3圖中所圖示之深度差異Dp。在一些實施例中，深度d實現圖3中所圖示之頂部表面共平面性。在一些實施例中，進行定時蝕刻製程以使第二區域B2中之凹陷平面部分205實現符合期望的深度d。在一些實施例中，深度d在約0奈米至約30奈米(例如，約10奈米)的範圍間。在一些實施例中，在蝕刻製程操作1935之後，去除遮罩層2600。
在一些實施例中，如前文參照操作1915及1920所論述，操作1930及1935在犧牲閘極結構間之第二區域A2及B2中(例如，在間距PA及間距PB之內)凹陷鰭狀結構200及平面部分205。舉例而言，遮罩層2500及
2600在操作1930及1935的蝕刻製程期間覆蓋第二區域域A2及B2中的犧牲閘極結構。
參照第19B圖，在方法1900中，繼續操作1940及在經凹陷鰭狀結構及經凹陷平面部分上，例如，在第二區域A2中之凹陷的鰭狀結構200及第二區域B2中之凹陷的平面部分205上形成S/D磊晶結構的製程。在一些實施例中，在操作1940中所形成之S/D磊晶結構對應至如第3圖中所圖示之p型磊晶結構125及135。舉例而言，但並不設限於以下實例，使用單一沉積操作在第二區域A2中之凹陷鰭狀結構200及第二區域B2中之凹陷平面部分205上同時形成p型S/D磊晶結構125及135。
舉例而言，但並不設限於以下實例，p型S/D磊晶結構125及135可如下所形成。參照第27圖，將遮罩層2700設置在基板140上並圖案化遮罩層2700，以遮蔽除了第二區域A2及B2外之基材140。隨後，使用，舉例而言，SiH4及/或GeH4前驅物，採用CVD製程，在第二區域A2中之經凹陷鰭狀結構200上及第二區域B2中之經凹陷平面部分205上成長p型S/D磊晶結構125及135。在一些實施例中，第二區域A2中之經凹陷鰭狀結構200及第二區域B2中之經凹陷平面部分205作為p型S/D磊晶結構125及135的晶種位置。在一些實施例中，並非在介電表面(諸如隔離結構145)上及犧牲閘極結構上成長p型S/D磊晶結構125及135。
在一些實施例中，p型S/D磊晶結構125及135
包含SiGe：B磊晶層、Ge：B磊晶層、GeSn：B、或其等的組合。可在磊晶層成長期間採用適當的前驅物(如B2H6)引入硼摻雜劑。舉例而言，但並不設限於以下實例，可在約攝氏620度的溫度下沉積SiGe：B、可在約攝氏300度至約攝氏400度的溫度下沉積GeSn：B磊晶層、可在約攝氏500度至約攝氏600度之間的溫度下沉積Ge：B磊晶層。舉例而言，但並不設限於以下實例，前文所述之磊晶層中所摻入之硼的量可為約1×1021原子/立方公分。在一些實施例中，SiGe：B中鍺的濃度可在約為20原子百分比及約40原子百分比間。再者，GeSn：B中錫的濃度可在約5原子百分比及約10原子百分比間。前文所述之摻雜劑及原子濃度為範例性的而非限制性的。因而，可使用與前文所提供之不同的摻雜劑濃度及原子濃度並在本揭露內容的精神及範圍之內。
在一些實施例中，並由於前文所論述之間距PA與間距PB間之閘極間距差異，第二區域B2中之平面部分205的經蝕刻部分在x方向及y方向二者上均比第二區域A2中之鰭狀結構200的經蝕刻部分更寬。結果，由於磊晶層成長的成長動力學，p型S/D磊晶結構135形成為具有比n型S/D磊晶結構125更高的高度，如前文所論述。然而，因為凹陷鰭狀結構200與凹陷平面部分205間之深度偏移h，p型S/D磊晶結構125及135的頂部表面成長至相同的水平高度(例如，共平面)，如第28圖中之虛線M所圖示。如前文所論述，深度d補償p型S/D磊晶結構
125與135間之高度差異，以實現第3圖及第28圖中所圖示之頂部表面共平面性。因而，深度d實質上等於第1圖中所圖示之高度差異Hn及第3圖中所圖示之深度差異Dp。
在一些實施例中，如參照第4A圖及第4B圖所論述，可微調在操作1920及1935中所使用之蝕刻製程以增加n型及p型S/D磊晶結構125及135與它們對應的電晶體通道區的距離。在一些實施例中，在操作1920及1935中所使用之蝕刻製程包含等向性及非等向性的組分，可在蝕刻製程期間獨立地微調或關閉這些組分。
如第29A圖中之方向性箭頭所表示，包含非等向性組分之蝕刻製程去除在所有方向上之材料。具有非等向性組分之製程獲得具有如第29C圖中所圖示的側壁輪廓的S/D開口。在一些實施例中，S/D開口2900具有為自約0度至約90度範圍之側壁角度θ。因為其側壁輪廓的關係，S/D開口2900形成為緊鄰接近通道區，當導通電晶體時，通道區形成在閘極結構2205之下。在第29C圖中，可藉由在S/D開口2900的側壁邊緣與通道區(例如，閘極結構2905的邊緣)間所量測之水平間距S1界定S/D結構與通道區的接近度。在一些實施例中，HCI作用取決於水平間距S1，並在較小的間距S1有較強的HCI作用，在較大的間距S1有較弱的HCI作用。
另一方面，如第29B圖中所圖示，未具有等向性組分之蝕刻製程或具有主導非等向性組分之蝕刻製程優先
沿著垂直方向(例如，z軸)去除材料。未具有等向性組分或具有主導非等向性組分之蝕刻製程可獲得如第29D圖中所圖示之S/D開口2910之S/D開口。根據一些實施例，S/D開口2910具有實質上垂直的側壁輪廓，具有約90度的側壁角度θ，根據一些實施例。因為其垂直的側壁輪廓的關係，S/D開口2910與通道區以大於水平間距S1之水平間距S2(例如，S2大於S1)間隔分開。在一些實施例中，針對n型S/D磊晶結構130可實現之接近晶粒(proximity grain)(例如，S2-S1)約為2.8奈米。在一些實施例中，針對p型S/D磊晶結構135可實現之接近晶粒(例如，S2-S1)約為6奈米。
如前文所論述，藉由調整(例如，如藉由操作1920及1935所形成之)每個S/D開口與通道區間之水平距離，可減輕HCI對I/O區B中之電晶體的作用。根據一些實施例，在非I/O與I/O區間，方法1900中所描述之蝕刻製程可能有所不同，此舉可在S/D磊晶結構與電晶體的通道區間提供間距的獨立控制。此外，方法1900形成具有共平面的頂部表面之S/D磊晶結構，以及在基材的非I/O及I/O區中具有實質上類似的高度之S/D觸點的產製變得可能。
在一些實施例中，方法1900中的操作順序可不同於前文所描述之順序。舉例而言，可在操作1935之後並在操作1940之前進行執行操作1925。再者，由於第一區域A1及第二區域A2中之鰭狀結構被蝕刻相同的量，因此
可採用一個光遮罩在單一操作中進行操作1915及1930。因而，方法1900中之操作的置換及組合為可能的，並在本揭露內容的精神及範圍之內。
在一些實施例中，在相同的基材上進行方法500及1900。舉例而言，可將方法500用於在基材上形成第一I/O區及非I/O區，而可將方法1900用於在基材上形成第二I/O區及非I/O區。再者，可調整在操作1920及1935中所使用之蝕刻製程以減輕在基材的第二I/O區中所選之電晶體的HCI作用。
本揭露內容的實施例是針對用於形成n型及p型磊晶源極/汲極結構之方法，n型汲p型磊晶源極/汲極結構具有實質上共平面的頂部表面，及橫跨基材的I/O區與非I/O區之不同深度。結果，非I/O及I/O區中的S/D觸點具有實質上類似的高度。在一些實施例中，額外的蝕刻遮罩的使用可實現上述效益，此蝕刻遮罩解耦基材的I/O與非I/O區間之蝕刻製程。再者，基材的I/O區之內之n型及p型S/D磊晶結構之蝕刻製程的獨立控制為可能旳。在一些實施例中，藉由調變I/O FET中S/D中之開口的側壁輪廓以增加S/D磊晶結構與通道區間之間距，可減輕HCI作用。
在一些實施例中，製造半導體結構的方法包含在基材上，形成包括鰭狀結構之第一區及具有第一高度之平面部分之第二區。此方法更包含在基材上形成隔離結構，隔離結構覆蓋鰭狀結構及平面部分的底部。進一步地，此方
法包含在鰭狀結構上形成第一閘極結構及在平面部分上形成第二閘極結構，其中第一閘極結構以第一節距間隔分開，且第二閘極結構以大於第一節距之第二節距間隔分開。此方法亦包含在第一閘極結構間蝕刻鰭狀結構，直到經蝕刻鰭狀結構的頂部表面與該隔離結構的頂部表面共平面，並將第二閘極結構間之平面部分的第一高度減少至第二高度。最後，此方法包含在經蝕刻鰭狀結構上形成第一磊晶結構，及在經蝕刻平面部分上形成第二磊晶結構，其中第一及第二磊晶層的頂部表面為實質上共平面。
在一些實施例中，形成第一區域包含蝕刻基材以形成鰭狀結構。
在一些實施例中，形成第二區域包含蝕刻基材以形成平面部分。
在一些實施例中，蝕刻鰭狀結構包含將鰭狀結構的高度減少至第二高度以下。
在一些實施例中，蝕刻鰭狀結構包含將鰭狀結構的高度減少至第二高度以上。
在一些實施例中，減少第一高度至第二高度包含蝕刻平面部分，使得平面部分的頂部表面在隔離結構上方。
在一些實施例中，減少第一高度至第二高度包含蝕刻平面部分，使得平面部分的頂部表面在隔離結構下方。
在一些實施例中，形成第一磊晶結構及第二磊晶結構包含形成比第二磊晶結構更高之第一磊晶結構。
在一些實施例中，形成第一磊晶結構及第二磊晶結
構包含形成比第二磊晶結構更短之第一磊晶結構。
在一些實施例中，半導體結構包含具有第一電晶體之第一區，及具有第二及第三電晶體之第二區，其中第一電晶體的源極/汲極(S/D)磊晶層具有第一高度，且第二電晶體的S/D磊晶層具有比第一高度更短之第二高度。進一步地，第三電晶體的S/D磊晶層具有比第一高度更高之第三高度，及第一、第二及第三電晶體的S/D磊晶層的頂部表面為實質上共平面。
在一些實施例中，第一、第二及第三電晶體的S/D磊晶層的底部表面為非共平面。
在一些實施例中，第一區域每單位面積比第二區域包含更多的電晶體。
在一些實施例中，第一電晶體包含n型及p型電晶體。
在一些實施例中，第二電晶體包含n型電晶體，且第三電晶體包含p型電晶體。
在一些實施例中，第二電晶體的S/D磊晶層為n型，且第三電晶體的S/D磊晶層為p型。
在一些實施例中，第一區域為非輸入/輸出區域，且第二區域為輸入/輸出區域。
在一些實施例中，此製造半導體結構的方法包含在基材上形成包括鰭狀結構之第一區及具有平面部分之第二區。進一步地，此方法包含在鰭狀結構上形成第一閘極結構，在平面部分上形成第二閘極結構。此方法亦包含在第
一閘極結構間蝕刻鰭狀結構以形成第一開口，並在第二閘極結構間蝕刻平面部分以形成第二開口，其中第二開口大於第一開口。最後，此方法包含在第一開口中形成第一磊晶結構，並在第二開口中形成第二磊晶結構，其中第一及第二磊晶結構的頂部表面實質上共平面，且第一及第二磊晶結構的底部表面為非共面的。
在一些實施例中，蝕刻平面部分包含採用實質上非等向性的蝕刻製程形成第二開口。
在一些實施例中，蝕刻平面部分包含形成具有約90度的側壁角度之第二開口。
在一些實施例中，蝕刻鰭狀結構及平面部分包含形成具有高度之第二開口，此高度與第一開口的一高度不同。
應當理解，實施方式段落，及非發明摘要段落意圖用於解釋請求項。發明摘要段落可闡述一個或更多個但並非發明人(等)所考量之本揭露內容的所有可能實施例，且因而，無意以任何方式限制任何所附請求項。
上述揭露內容概述數種實施例的特徵，以便熟習此項技藝者可更瞭解本揭露內容的態樣。熟習此項技藝者應當理解，熟習此項技藝者可輕易地使用本揭露內容作為設計或修改其他製程及結構的基礎，以實現本文介紹的實施例的相同的目的及/或達成相同優點。熟習此項技藝者亦應當認識到，此均等構造不脫離本揭露內容的精神及範圍，且在不脫離本揭露內容的精神及範圍的情況下，熟習此項
技藝者可在本文中進行各種改變、替換、及變更。
A:非I/O區
B:I/O區
d:深度
h:高度
M:虛線
120:磊晶結構
125:磊晶結構
130:磊晶結構
135:磊晶結構
140:基材
145:隔離結構
200:鰭狀結構
205:平面部分
Claims (9)
- 一種製造半導體結構的方法，包含：形成包含複數個鰭狀結構之一第一區域於一基材上；形成一第二區域於該基材上，該第二區域包含具有一第一高度之一平面部分；形成一隔離結構於該基材上，該隔離結構覆蓋該些鰭狀結構及該平面部分的一底部；形成以一第一間距間隔分開之複數個第一閘極結構於該些鰭狀結構上；形成複數個第二閘極結構於該平面部分上，該些第二閘極結構以大於該第一間距之一第二間距間隔分開；蝕刻在該些第一閘極結構間的該些鰭狀結構，直到該些經蝕刻鰭狀結構的複數個頂部表面與該隔離結構的複數個頂部表面共平面；減少該些第二閘極結構間之該平面部分的該第一高度至一第二高度；形成複數個第一磊晶結構於該些經蝕刻鰭狀結構上；及形成複數個第二磊晶結構於該經蝕刻平面部分上，該些第二磊晶結構的複數個頂部表面與該些第一磊晶結構的複數個頂部表面實質上共平面。
- 如請求項1所述之方法，其中蝕刻該些鰭狀結構包含：將該些鰭狀結構的一高度減少至該第二高度以 下。
- 如請求項1所述之方法，其中減少該第一高度至該第二高度包含：蝕刻該平面部分，使得該平面部分的一頂部表面在該隔離結構上方。
- 如請求項1所述之方法，其中形成該些第一磊晶結構及該些第二磊晶結構包含：形成比該些第二磊晶結構更高之該些第一磊晶結構。
- 一種半導體結構，包含：一第一區域，具有複數個第一電晶體，其中該些第一電晶體的複數個源極/汲極(S/D)磊晶層具有一第一高度；及一第二區域，具有複數個第二電晶體及複數個第三電晶體，其中：該些第二電晶體的S/D磊晶層具有比該第一高度更短之一第二高度；該些第三電晶體的S/D磊晶層具有比該第一高度更高之一第三高度，其中該些第一、第二及第三電晶體的該些S/D磊晶層的複數個頂部表面實質上共平面；及該些第一、第二及第三電晶體的該些S/D磊晶層的複數個底部表面為非共平面。
- 如請求項5所述之半導體結構，其中該些第二電晶體的該些S/D磊晶層為n型，且該些第三電晶體的該等S/D磊晶層為p型。
- 如請求項5所述之半導體結構，其中該第一區域為一非輸入/輸出區域，且該第二區域為一輸入/輸出區域。
- 一種製造半導體結構的方法，包含：形成包含複數個鰭狀結構之一第一區域於一基材上；形成一第二區域於該基材上，該第二區域包含一平面部分；形成複數個第一閘極結構於該些鰭狀結構上；形成複數個第二閘極結構於該平面部分上；蝕刻在該些第一閘極結構間的該些鰭狀結構以形成複數個第一開口；蝕刻在該些第二閘極結構間之該平面部分以形成複數個第二開口，其中該些第二開口大於該些第一開口；形成複數個第一磊晶結構於該些第一開口中；及形成複數個第二磊晶結構於該些第二開口中，其中該些第一及該些第二磊晶結構的複數個頂部表面為實質上共平面，且該些第一及該些第二磊晶結構的複數個底部表面為非共平面。
- 如請求項8所述之方法，其中蝕刻該平面部分包含：採用一實質上非等向性的蝕刻製程形成該些第二開口。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063017306P | 2020-04-29 | 2020-04-29 | |
| US63/017,306 | 2020-04-29 | ||
| US17/107,091 | 2020-11-30 | ||
| US17/107,091 US12538558B2 (en) | 2020-04-29 | 2020-11-30 | Source/drain epitaxial structures for high voltage transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202209573A TW202209573A (zh) | 2022-03-01 |
| TWI769683B true TWI769683B (zh) | 2022-07-01 |
Family
ID=78161414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110103333A TWI769683B (zh) | 2020-04-29 | 2021-01-28 | 半導體結構與其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113571472B (zh) |
| TW (1) | TWI769683B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12283595B2 (en) | 2021-11-12 | 2025-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integration of multiple transistors having fin and mesa structures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180040618A1 (en) * | 2012-03-01 | 2018-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Devices Having Fin Field Effect Transistor (FinFET) Structures and Manufacturing and Design Methods Thereof |
| US20190006351A1 (en) * | 2017-07-03 | 2019-01-03 | Semiconductor Manufacturing International ( Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
| WO2020021913A1 (ja) * | 2018-07-26 | 2020-01-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
| US20200091285A1 (en) * | 2018-09-13 | 2020-03-19 | Intel Corporation | Iii-n metal-insulator-semiconductor field effect transistors with multiple gate dielectric materials |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8216906B2 (en) * | 2010-06-30 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing integrated circuit device with well controlled surface proximity |
| US8574995B2 (en) * | 2011-11-10 | 2013-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain doping method in 3D devices |
| US9461044B1 (en) * | 2015-11-30 | 2016-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor, semiconductor device and fabricating method thereof |
| US10453943B2 (en) * | 2016-11-29 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | FETS and methods of forming FETS |
| US10403550B2 (en) * | 2017-08-30 | 2019-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| DE102019121270B4 (de) * | 2018-09-28 | 2024-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bildungsverfahren einer Halbleitervorrichtung mit Finnenstrukturen |
| CN110970489B (zh) * | 2018-09-28 | 2023-05-23 | 台湾积体电路制造股份有限公司 | 半导体器件和形成半导体器件的方法 |
-
2021
- 2021-01-28 TW TW110103333A patent/TWI769683B/zh active
- 2021-04-28 CN CN202110468292.1A patent/CN113571472B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180040618A1 (en) * | 2012-03-01 | 2018-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Devices Having Fin Field Effect Transistor (FinFET) Structures and Manufacturing and Design Methods Thereof |
| US20190006351A1 (en) * | 2017-07-03 | 2019-01-03 | Semiconductor Manufacturing International ( Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
| WO2020021913A1 (ja) * | 2018-07-26 | 2020-01-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
| US20200091285A1 (en) * | 2018-09-13 | 2020-03-19 | Intel Corporation | Iii-n metal-insulator-semiconductor field effect transistors with multiple gate dielectric materials |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113571472B (zh) | 2025-01-17 |
| TW202209573A (zh) | 2022-03-01 |
| CN113571472A (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777664B2 (en) | Epitaxy source/drain regions of FinFETs and method forming same | |
| KR101800940B1 (ko) | 확장된 재성장 영역을 갖는 반도체 구조체 및 그 제조 방법 | |
| US12538558B2 (en) | Source/drain epitaxial structures for high voltage transistors | |
| US9472468B2 (en) | Nanowire CMOS structure and formation methods | |
| CN107689331B (zh) | 鳍结构及其形成方法 | |
| US12266655B2 (en) | Transistors with recessed silicon cap and method forming same | |
| US10340190B2 (en) | Semiconductor device structure and method for forming the same | |
| US20250324732A1 (en) | Methods for manufacturing semiconductor devices with tunable low-k inner air spacers | |
| US20240404885A1 (en) | Embedded stressors in epitaxy source/drain regions | |
| US12477794B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20240282640A1 (en) | Asymmetric epitaxy regions for landing contact plug | |
| TWI769683B (zh) | 半導體結構與其製造方法 | |
| US20220336644A1 (en) | Variable size fin structures | |
| US12021125B2 (en) | High selectivity etching with germanium-containing gases | |
| US20220301922A1 (en) | Etch profile control of isolation trench | |
| TW202234702A (zh) | 半導體裝置 | |
| US9496343B2 (en) | Secondary use of aspect ratio trapping holes as eDRAM structure | |
| US7808082B2 (en) | Structure and method for dual surface orientations for CMOS transistors | |
| US12057450B2 (en) | Epitaxy regions with large landing areas for contact plugs | |
| TWI778507B (zh) | 半導體元件及其形成方法 | |
| US20240421204A1 (en) | Gate structures of semiconductor devices and fabrication methods thereof |