TWI769431B - 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片 - Google Patents
增強型氮化鎵電晶體之結構與使用該結構之封裝晶片 Download PDFInfo
- Publication number
- TWI769431B TWI769431B TW109102410A TW109102410A TWI769431B TW I769431 B TWI769431 B TW I769431B TW 109102410 A TW109102410 A TW 109102410A TW 109102410 A TW109102410 A TW 109102410A TW I769431 B TWI769431 B TW I769431B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- gate electrode
- nitride layer
- group iii
- Prior art date
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 71
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 26
- 230000005669 field effect Effects 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000002258 gallium Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本發明揭露一種增強型氮化鎵電晶體之結構，包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電極之下表面；一III族阻障層，設置於該III族氮化物層之下表面；其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中。
Description
本發明是一種氮化鎵電晶體之結構，尤指一種掘入式和原生長晶p型氮化鎵(in-situ p-GaN)的增強型氮化鎵電晶體之結構。
氮化鎵高功率元件是由原本空乏型工作方式，轉而更有經濟效益的增強型模式。目前市場產品皆為p型氮化鎵作為閘極控制，但由於氮化鎵材料對於p型(p-GaN)活化不易(活化濃度<1×18cm-3)，導致氮化鎵與金屬-半導體介面(Metal-semiconductor interface)容易崩潰；導致整體閘極損壞而無法提升最佳化崩潰電壓和穩定性。另一方面，掘入式(recessed)閘極深度控制的缺點在於控制不易與介電層(dielectric layer)於過薄而易崩潰。兩種方法都屬於元件特性之臨限電壓(threshold voltage)；皆是由閘極負電壓轉為正電壓(即空乏型D-mode轉為增強型E-mode)。
本發明目的之一是提升閘極的臨限電壓。
本發明目的之一是提升介電層的崩潰電壓。
本發明揭露一種增強型氮化鎵電晶體之結構，包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電
極之下表面；一III族阻障層，設置於該III族氮化物層之下表面；以及其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中。
本發明揭露一種封裝晶片，包含：至少一增強型氮化鎵電晶體之結構，該結構包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電極之下表面；以及一III族阻障層，設置於該III族氮化物層之下表面；其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中；以及該封裝晶片為該結構之組合。
100、200:增強型氮化鎵電晶體之結構
source:源極電極
drain:汲極電極
gate:閘極電極
101、201:p-III族氮化物層
102、202:III族氮化物層
103、203:III族阻障層
PL:場效電板
D:介電層
C:通道層
B:緩衝層
S:基板
2DEG:二維電子氣
J、K:端
T:凸塊
diode:二極體
300:封裝晶片
30:非掘入式的增強型氮化鎵電晶體之結構
R:溝槽
圖1A顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖。
圖1B顯示基板上表面之凸塊之側面示意圖。
圖1C顯示基板上表面之凸塊之俯視示意圖。
圖1D顯示濃度分佈圖。
圖1E顯示掘入式閘極的能帶圖。
圖1F顯示p型氮化鎵閘極的能帶圖。
圖1G顯示掘入式閘極的能帶圖。
圖1H顯示p型氮化鎵閘極的能帶圖。
圖1I顯示汲極電流跟閘極電壓圖。
圖1J顯示汲極電流跟汲極電壓圖。
圖1K顯示本實施例之電場圖。
圖1L顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖。
圖2A顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖。
圖2B顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖。
圖3顯示一封裝晶片之示意圖。
請參考圖1A，圖1A顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖。結構100包含：源極電極source、汲極電極drain、閘極電極gate、p-III族氮化物層101、III族氮化物層102、III族阻障層103、場效電板PL、介電層D、通道層C、緩衝層B、以及基板S。
p-III族氮化物層101，設置於閘極電極gate之下；、III族氮化物層102接觸p-III族氮化物層101之下表面、汲極電極drain之下表面、以及源極電極source之下表面；III族阻障層103設置於III族氮化物層102之下表面。
在一實施例中，p-III族氮化物層101為P型氮化鎵(p-GaN)所實現、III族氮化物層102為氮化鎵(GaN)所實現。
請注意，在本實施例中，閘極電極gate為一L型電極，且閘極電極gate與源極電極source之間存在一溝槽R，源極電極source橫跨溝槽R，且溝槽R之底部終止於III族阻障層103之中，意即溝槽R之底部接近III族阻障層103與通道層C之交界；其中，閘極電極gate之一端設置於溝槽R之中，而汲極電極drain或源極電極source覆蓋部分p-III族氮化物層101之上表面。於一實施例中，閘極電極gate之一端J係垂直伸入於溝槽R中，且閘極電極gate之一端J不接觸III族阻障層103之側壁，閘極電極gate之一端J終止於III族阻障層103所延伸之平面。
除此之外，源極電極source亦為L型電極，閘極電極gate與源極電極source之間存在溝槽R，閘極電極gate另一端則接觸p-III族氮化物層101之上表面。
場效電板PL覆蓋部分閘極電極gate，且場效電板PL凸出於閘極電極gate上表面；以及介電層D填充於溝槽R並覆蓋源極電極source之表面、場效電板PL之表面、汲極電極drain之表面、閘極電極gate之表面、p-III族氮化物層101之表面、III族氮化物層102之表面以及III族阻障層103之表面。
源極電極source為另一個L型電極，源極電極source之一端接觸III族氮化物層102，另一端延伸於場效電板PL與p-III族氮化物層101之上，且源極電極source橫跨溝槽R。其中，二維電子氣2DEG位置如圖所示。
請同時參考圖1B與圖1C，圖1B顯示基板S上表面之凸塊T之側面示意圖，圖1C顯示基板S上表面之凸塊T之俯視示意圖，基板S上表面分布設置複數個凸塊T，凸塊T呈陣列形排列，且凸塊T凸出於基板S上表面，而基板S設置於緩衝層B之下表面；通道層C設置於緩衝層B之上，且通道層C設置於III族阻障層103之下表面。其中，緩衝層B可為氮化鋁鎵(AlxGa1-x N)所實現，且x=0.03~0.05。
凸塊T之高度小於1μm，凸塊T最大長度小於200nm，凸塊T之間的距離為490~500nm。
在一實施例中，凸塊T可為六角柱狀體所實現；上述之結構100可以減少先前技術之缺陷密度，並使結構100減少漏電以及磊晶厚度(磊晶厚度可小於4μm)；除此之外，因場效電板PL凸出於閘極電極gate上表面、以及源極電極source為另一個L型電極，可同時維持或增加結構100的高崩潰電壓。
順向導通(Vth)由掘入式和p-GaN閘極空乏至通道濃度降低(Vds=10V,Vgs=0V)，隨著Vgs=1、5、10V電壓增
加通道濃度提升，如圖1D濃度分佈圖所示，其中Electron Conc表示電子濃度；圖1E~1H能帶圖表示掘入式(recessed gate)和p-GaN閘極分別所需電壓。
請參考1I~1J圖，圖1I顯示汲極電流跟閘極電壓圖，圖1J顯示汲極電流跟汲極電壓圖。順向導通電壓隨著(Vgs>0V)由掘入式閘極增加導通電流濃度(-2V)，隨後；大電壓(Vgs>>0)增加p-GaN閘極導通(Vgs~2V)，以提升整體元件Vth=3.2V。
如圖1J所示一般掘入式閘極有較大的導通電阻(Rds,on)；然此本發明之結構100有相對低於傳統式結構的導通電阻(Rds,on~3m Ω-cm2)。
如圖1K所示，圖1K顯示本實施例之電場圖；在高電壓下，電場會由掘入式閘極轉移至p型氮化鎵閘極。。
請同時參考圖1L，圖1L顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖，結構100的源極電極source可以被一二極體diode所共用；或者本實施例之源極電極source可視為兩個源極電極source之耦接。
請參考圖2A，圖2A顯示本發明增強型氮化鎵電晶體之結構一實施例之示意圖。結構200包含：源極電極source、汲極電極drain、閘極電極gate、p-III族氮化物層201、III族氮化物層202、III族阻障層203、場效電板PL、介電層D、通道層C、緩衝層B、以及基板S。
p-III族氮化物層201，設置於閘極電極gate之下；、III族氮化物層202接觸p-III族氮化物層201之下表面、汲極電極drain之下表面、以及源極電極source之下表面；III族阻障層203設置於III族氮化物層202之下表面。
在一實施例中，p-III族氮化物層201為P參雜氮化鎵(GaN)所實現、III族氮化物層202為氮化鎵(GaN)所實現。
請注意，在本實施例中，汲極電極drain為一L
型電極，且閘極電極gate與汲極電極drain之間存在一溝槽R，且溝槽R之底部終止於III族阻障層203之中，意即溝槽R之底部接近III族阻障層203與通道層C之交界；其中，汲極電極drain之一端設置於溝槽R之中，而汲極電極drain或源極電極source覆蓋部分p-III族氮化物層201之上表面。於一實施例中，汲極電極drain之一端K係垂直伸入於溝槽R中，且汲極電極drain之一端K不接觸III族阻障層203之側壁，汲極電極drain之一端K終止於III族阻障層203所延伸之平面。
場效電板PL覆蓋部分閘極電極gate，且場效電板PL凸出於閘極電極gate上表面；以及介電層D填充於溝槽R並覆蓋、場效電板PL之表面、源極電極source之表面、汲極電極drain之表面、閘極電極gate之表面、p-III族氮化物層201之表面、III族氮化物層202之表面以及III族阻障層203之表面。
源極電極source為另一個L型電極，源極電極source之一端接觸III族氮化物層202，另一端延伸於場效電板PL與III族氮化物層202、閘極電極gate、以及溝槽R之上。
結構200的基板S上表面分布設置複數個凸塊T，凸塊T呈陣列形排列，且凸塊T凸出於基板S上表面，而基板S設置於緩衝層B之下表面；通道層C設置於緩衝層B之上，且通道層C設置於III族阻障層203之下表面。同前所述，緩衝層B可為氮化鋁鎵(AlxGa1-x N)所實現，且x=0.03~0.05。
凸塊T之高度小於1μm，凸塊T最大長度小於200nm，凸塊T之間的距離為490~500nm。
在一實施例中，凸塊T可為六角柱狀體所實現；上述之結構200可以減少先前技術之缺陷密度，並使結構200減少漏電以及磊晶厚度(磊晶厚度可小於4um)；除此之外，因源極電極source為一個L型電極，可同時維持或增加結構200的高崩潰電壓。
請同時參考圖2B，圖2B顯示本發明增強型氮化
鎵電晶體之結構一實施例之示意圖，結構200的源極電極source可以被一二極體diode所共用；或者本實施例之源極電極source可視為兩個源極電極source之耦接。
接著請同時參考圖3，圖3顯示一封裝晶片之示意圖。請注意，封裝晶片300可以包含至少一個結構100或200或及其組合。
在一實施例中，封裝晶片300包含兩個非掘入式的增強型氮化鎵電晶體之結構30、掘入式的增強型氮化鎵電晶體之結構100以及掘入式的增強型氮化鎵電晶體之結構200，其中至少一個非掘入式的增強型氮化鎵電晶體之結構30與至少其一的結構100或200共用其源極電極source。
在一實施例中，掘入式的增強型氮化鎵電晶體之結構200、非掘入式的增強型氮化鎵電晶體之結構30、與結構100或200均共用其汲極電極drain；除此之外，結構200之源極電極source可為克爾文源極電極(Kelvin Source)所實現。
綜上所述，本發明的結構利用掘入式的增強型氮化鎵電晶體之結構，可使增強型氮化鎵電晶體之結構臨限電壓大於2V、崩潰電壓大於1000V，且本發明結構無遲滯現象產生。
100:增強型氮化鎵電晶體之結構
source:源極電極
drain:汲極電極
gate:閘極電極
101:p-III族氮化物層
102:III族氮化物層
103:III族阻障層
PL:場效電板
D:介電層
C:通道層
B:緩衝層
S:基板
2DEG:二維電子氣
J:端
T:凸塊
diode:二極體
R:溝槽
Claims (12)
- 一種增強型氮化鎵電晶體之結構，包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電極之下表面；以及一III族阻障層，設置於該III族氮化物層之下表面；其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中；當該源極電極為另一個該L型電極，則該閘極電極與該源極電極之間存在該溝槽，且該閘極電極另一端接觸該p-III族氮化物層；該結構包含：一場效電板，覆蓋部分該閘極電極；以及一介電層，填充該溝槽並覆蓋該源極電極之表面、該場效電板之表面、該汲極電極之表面、該閘極電極之表面、該p-III族氮化物層之表面、該III族氮化物層之表面以及該III族阻障層之表面；該源極電極為另一個該L型電極，該源極電極之一端接觸該III族氮化物層，另一端延伸於該場效電板與該p-III族氮化物層之上；以及該源極電極為另一個該L型電極，該源極電極之一端接觸 該III族氮化物層，另一端延伸於該場效電板與該p-III族氮化物層之上。
- 根據請求項1所述的結構，其中，該源極電極被一二極體共用。
- 根據請求項2所述的結構，其中，該結構更包含：一通道層；一緩衝層；以及一基板，該基板上表面分布設置複數個凸塊，且該基板設置於該緩衝層之下表面；其中，該通道層設置於該緩衝層之上，且該通道層設置於該III族阻障層之下表面。
- 一種增強型氮化鎵電晶體之結構，包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電極之下表面；以及一III族阻障層，設置於該III族氮化物層之下表面；其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中；該汲極電極為該L型電極，該閘極電極與該汲極電極之間存在該溝槽，且該汲極電極另一端接觸該III族氮化物層；該結構包含：一場效電板，覆蓋部分該閘極電極；以及一介電層，填充該溝槽並覆蓋該源極電極之表面、該汲極電極之表面、該閘極電極之表面、該p-III族氮化物層之表面、該III族氮化物層之表面以及該III族阻障層之表面；以及該源極電極為該L型電極，該源極電極之一端接觸該III族氮化物層，另一端延伸於該場效電板與該p-III族氮化物層之上。
- 根據請求項4所述的結構，其中，該源極電極被一二極體共用。
- 根據請求項5所述的結構，其中，該結構更包含：一通道層；一緩衝層；以及一基板，該基板上表面分布設置複數個凸塊，且該基板設置於該緩衝層之下表面；其中，該通道層設置於該緩衝層之上，且該通道層設置於該III族阻障層之下表面。
- 一種封裝晶片，包含：至少一增強型氮化鎵電晶體之結構，該結構包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電極之下表面；一III族阻障層，設置於該III族氮化物層之下表面；以及其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中；以及該封裝晶片為該結構之組合；其中，當該源極電極為另一個該L型電極，該閘極電極與該源極電極之間存在該溝槽，且該閘極電極另一端接觸該p-III族氮化物層；該結構包含：一場效電板，覆蓋部分該閘極電極；以及 一介電層，填充該溝槽並覆蓋該源極電極之表面、該場效電板之表面、該汲極電極之表面、該閘極電極之表面、該p-III族氮化物層之表面、該III族氮化物層之表面以及該III族阻障層之表面；以及該源極電極為該L型電極，該源極電極之一端接觸該III族氮化物層，另一端延伸於該場效電板與該p-III族氮化物層之上。
- 根據請求項7所述的封裝晶片，其中，該源極電極被一二極體共用。
- 根據請求項8所述的結構，其中，該結構更包含：一通道層；一緩衝層；以及一基板，該基板上表面分布設置複數個凸塊，且該基板設置於該緩衝層之下表面；其中，該通道層設置於該緩衝層之上，且該通道層設置於該III族阻障層之下表面。
- 一種封裝晶片，包含：至少一增強型氮化鎵電晶體之結構，且該結構包含：一源極電極；一汲極電極；一閘極電極；一p-III族氮化物層，設置於該閘極電極之下；一III族氮化物層，接觸該p-III族氮化物層之下表面、該汲極電極之下表面、以及該源極電極之下表面；一III族阻障層，設置於該III族氮化物層之下表面；以及其中，該閘極電極或該汲極電極至少其一為一L型電極，且該閘極電極與該源極電極之間、或該閘極電極與該汲極電極之間至少其一存在一溝槽，該溝槽之底部終止於該III族阻障層之中；該閘極電極或該汲極電極之一端設置於該溝槽之中；以及該封裝晶片為該結構之組合；其中，該汲極電極為該L型電極，該閘極電極與該汲極電極之間存在該溝槽，且該汲極電極另一端接 觸該III族氮化物層；且該結構包含：一場效電板，覆蓋部分該閘極電極；一介電層，填充該溝槽並覆蓋該源極電極之表面、該汲極電極之表面、該閘極電極之表面、該p-III族氮化物層之表面、該III族氮化物層之表面以及該III族阻障層之表面；以及該源極電極為該L型電極，該源極電極之一端接觸該III族氮化物層，另一端延伸於該場效電板與該p-III族氮化物層之上。
- 根據請求項10所述的封裝晶片，其中，該源極電極被一二極體共用。
- 根據請求項11所述的結構，其中，該結構更包含：一通道層；一緩衝層；以及一基板，該基板上表面分布設置複數個凸塊，且該基板設置於該緩衝層之下表面；其中，該通道層設置於該緩衝層之上，且該通道層設置於該III族阻障層之下表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109102410A TWI769431B (zh) | 2020-01-22 | 2020-01-22 | 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片 |
| CN202010273269.2A CN113161416A (zh) | 2020-01-22 | 2020-04-09 | 增强型氮化镓晶体管的结构与使用该结构的封装芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109102410A TWI769431B (zh) | 2020-01-22 | 2020-01-22 | 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202129961A TW202129961A (zh) | 2021-08-01 |
| TWI769431B true TWI769431B (zh) | 2022-07-01 |
Family
ID=76882119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109102410A TWI769431B (zh) | 2020-01-22 | 2020-01-22 | 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113161416A (zh) |
| TW (1) | TWI769431B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298695A (zh) * | 2015-06-05 | 2017-01-04 | 台达电子工业股份有限公司 | 封装模组、封装模组堆叠结构及其制作方法 |
| TW201715722A (zh) * | 2015-10-28 | 2017-05-01 | 晶元光電股份有限公司 | 半導體功率元件 |
| TWI676293B (zh) * | 2018-10-09 | 2019-11-01 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008151138A1 (en) * | 2007-06-01 | 2008-12-11 | The Regents Of The University Of California | P-gan/algan/aln/gan enhancement-mode field effect transistor |
| JP5285252B2 (ja) * | 2007-09-12 | 2013-09-11 | 新日本無線株式会社 | 窒化物半導体装置 |
| JP5874173B2 (ja) * | 2011-02-25 | 2016-03-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US9343562B2 (en) * | 2013-12-06 | 2016-05-17 | Infineon Technologies Americas Corp. | Dual-gated group III-V merged transistor |
| DE102015118440A1 (de) * | 2015-10-28 | 2017-05-04 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| CN105762183B (zh) * | 2016-05-17 | 2019-01-04 | 中国电子科技集团公司第十三研究所 | 具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法 |
| TWI736600B (zh) * | 2017-03-31 | 2021-08-21 | 聯穎光電股份有限公司 | 高電子遷移率電晶體 |
| CN108417493A (zh) * | 2018-03-08 | 2018-08-17 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 |
-
2020
- 2020-01-22 TW TW109102410A patent/TWI769431B/zh active
- 2020-04-09 CN CN202010273269.2A patent/CN113161416A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298695A (zh) * | 2015-06-05 | 2017-01-04 | 台达电子工业股份有限公司 | 封装模组、封装模组堆叠结构及其制作方法 |
| TW201715722A (zh) * | 2015-10-28 | 2017-05-01 | 晶元光電股份有限公司 | 半導體功率元件 |
| TWI676293B (zh) * | 2018-10-09 | 2019-11-01 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113161416A (zh) | 2021-07-23 |
| TW202129961A (zh) | 2021-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107093628B (zh) | 一种极化掺杂增强型hemt器件 | |
| US7851825B2 (en) | Insulated gate e-mode transistors | |
| JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| US9275998B2 (en) | Inverted P-channel III-nitride field effect tansistor with Hole Carriers in the channel | |
| US10270436B2 (en) | Transistors having on-chip integrated photon source or photonic-ohmic drain to facilitate de-trapping electrons trapped in deep traps of transistors | |
| JP6161910B2 (ja) | 半導体装置 | |
| US11335799B2 (en) | Group-III nitride semiconductor device and method for fabricating the same | |
| US9190506B2 (en) | Field-effect transistor | |
| US10204995B2 (en) | Normally off HEMT with self aligned gate structure | |
| US20080308813A1 (en) | High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate | |
| US20140159116A1 (en) | III-Nitride Device Having an Enhanced Field Plate | |
| EP3038163A1 (en) | A group iii-n lateral schottky barrier diode and a method for manufacturing thereof | |
| US9391142B2 (en) | Semiconductor device | |
| CN112017959A (zh) | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 | |
| US20150263155A1 (en) | Semiconductor device | |
| US20220359669A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
| US20120274402A1 (en) | High electron mobility transistor | |
| CN107680999A (zh) | 高功率半导体元件 | |
| US12027516B1 (en) | GaN power semiconductor device integrated with self-feedback gate control structure | |
| KR102518586B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI815005B (zh) | 氮化物半導體裝置 | |
| CN117790534A (zh) | 一种高稳定性的GaN器件以及GaN桥式集成电路 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| TWI769431B (zh) | 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片 | |
| US20210066484A1 (en) | Enhancement mode high electron mobility transistor |