TWI768737B - 跳躍式資料清除方法與資料儲存系統 - Google Patents

Abstract

一種跳躍式資料清除方法與資料儲存系統。所述方法包括：從主機系統接收資料清除指令，其中所述資料清除指令用以清除屬於目標邏輯範圍內的資料；以及響應於所述資料清除指令，執行跳躍式資料清除操作。所述跳躍式資料清除操作包括將預設資料寫入至所述目標邏輯範圍內的多個不連續的邏輯區塊位址。

Description

跳躍式資料清除方法與資料儲存系統

本發明是有關於一種資料清除技術，且特別是有關於一種跳躍式資料清除方法與資料儲存系統。

一般來說，儲存於記憶體裝置中的資料可經由多種方式清除。例如，最常見且最快速的資料清除方式是藉由修改或清除特定邏輯區塊位址與實體區塊位址之間的映射關係。但是，這種資料清除方式並沒有真正將資料清除，實務上存在安全性風險。或者，也可以藉由下達全碟清除指令或指定邏輯範圍的清除指令給記憶體裝置，使記憶體裝置對全碟或在指定的邏輯範圍內執行亂數資料的覆寫，以達到實際清除資料的效果。

但是，無論是全碟清除或指定邏輯範圍內的資料清除，記憶體裝置預設都是執行循序寫入(sequential write)。實務上，這種大範圍的循序寫入，容易使得記憶體裝置內部預設優先使用的快取區被快速用盡，從而導致記憶體裝置在中後期的資料清除速度大幅下降。

本發明提供一種跳躍式資料清除方法與資料儲存系統，可提高記憶體裝置的資料清除效率。

本發明的實施例提供一種跳躍式資料清除方法，其用於記憶體裝置。所述跳躍式資料清除方法包括：從主機系統接收資料清除指令，其中所述資料清除指令用以清除屬於目標邏輯範圍內的資料；以及響應於所述資料清除指令，執行跳躍式資料清除操作。所述跳躍式資料清除操作包括將預設資料寫入至所述目標邏輯範圍內的多個不連續的邏輯區塊位址。

本發明的實施例另提供一種資料儲存系統，其包括主機系統與記憶體裝置。所述記憶體裝置耦接至所述主機系統。所述主機系統用以傳送資料清除指令至所述記憶體裝置。所述資料清除指令用以清除屬於目標邏輯範圍內的資料。響應於所述資料清除指令，所述記憶體裝置用以執行跳躍式資料清除操作。所述跳躍式資料清除操作包括將預設資料寫入至所述目標邏輯範圍內的多個不連續的邏輯區塊位址。

基於上述，在從主機系統接收對應於目標邏輯範圍的資料清除指令後，記憶體裝置可自動執行跳躍式資料清除操作。特別是，所述跳躍式資料清除操作包括將預設資料寫入至所述目標邏輯範圍內的多個不連續的邏輯區塊位址。藉此，可有效提高記憶體裝置的資料清除效率。

圖1是根據本發明的一實施例所繪示的資料儲存系統的示意圖。請參照圖1，資料儲存系統10包括主機系統11與記憶體裝置12。主機系統11可為任意型態的電腦系統。例如。主機系統11可為筆記型電腦、桌上型電腦、智慧型手機、平板電腦或工業電腦等。記憶體裝置12耦接至主機系統11並用以儲存來自主機系統11的資料。例如，記憶體裝置12可包括固態硬碟、隨身碟或其他類型的非揮發性記憶體儲存裝置。

主機系統11可經由序列先進附件(Serial Advanced Technology Attachment, SATA)介面、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)、通用序列匯流排(Universal Serial Bus, USB)或其他類型的連接介面電性連接至記憶體裝置12。因此，主機系統11可將資料儲存至記憶體裝置12及/或從記憶體裝置12讀取資料。

記憶體裝置12可包括連接介面121、記憶體模組122及記憶體控制器123。連接介面121用以將記憶體裝置12連接至主機系統11。例如，連接介面121可支援SATA、PCI Express或USB等連接介面標準。記憶體裝置12可經由連接介面121與主機系統11通信。在一實施例中，連接介面121也支援NVM Express (NVMe)標準。

記憶體模組122用以儲存資料。記憶體模組122可包括可複寫式非揮發性記憶體模組。記憶體模組122包括記憶胞陣列。例如，記憶體模組122可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存4個位元的快閃記憶體模組)或其他具有相似特性的記憶體模組。此外，記憶體模組122中的記憶胞是以臨界電壓的改變來儲存資料。

記憶體控制器123連接至連接介面121與記憶體模組122。記憶體控制器123可用以控制記憶體裝置12。例如，記憶體控制器123可控制連接介面121與記憶體模組122以進行資料存取與資料管理。例如，記憶體控制器123可包括中央處理單元(CPU)、或是其他可程式化之一般用途或特殊用途的微處理器、數位訊號處理器(Digital Signal Processor, DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits, ASIC)、可程式化邏輯裝置(Programmable Logic Device, PLD)或其他類似裝置或這些裝置的組合。

在一實施例中，記憶體控制器123亦稱為快閃記憶體控制器。在一實施例中，記憶體模組122亦稱為快閃記憶體模組。記憶體模組122可接收來自記憶體控制器123的指令序列並根據此指令序列存取儲存於記憶胞中的資料。

圖2是根據本發明的一實施例所繪示的管理記憶體模組的示意圖。請參照圖1與圖2，記憶體模組122包括多個實體單元201(1)~201(B)。實體單元201(1)~201(B)中的每一個實體單元皆包括多個記憶胞且用以非揮發性地儲存資料。例如，一個實體單元可包括一或多個實體頁、一或多個實體區塊或者其他的實體管理單元。一個實體頁中的多個記憶胞可被同時程式化以儲存資料。一個實體區塊中的多個記憶胞可被同時抹除。

在一實施例中，記憶體控制器123可將實體單元201(1)~201(A)劃分至儲存區210並將實體單元201(A+1)~201(B)劃分至閒置區220。當有來自於主機系統11的新資料需要儲存時，閒置區220中的一或多個實體單元可被選擇以儲存此資料並且被劃分至儲存區210。

在一實施例中，記憶體控制器123可配置多個邏輯單元202(1)~202(C)來映射儲存區210中的實體單元。一個邏輯單元可包括一或多個邏輯區塊位址(Logical Block Address, LBA)。

在一實施例中，記憶體控制器123可將邏輯單元與實體單元之間的映射關係則可記載於映射表格(亦稱為邏輯至實體映射表格)。例如，所述映射表格可包括快閃轉譯層(Flash Translation Layer, FTL)的映射表格或類似的映射表格。記憶體控制器123可根據此映射表格中的映射資訊來存取記憶體模組122。

在一實施例中，儲存區210中的實體單元201(1)~201(A)可儲存有效資料與無效資料。有效資料是屬於某一個邏輯單元的最新資料。無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料寫入至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存至儲存區210中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區210中但被標記為無效。

在一實施例中，若屬於某一邏輯單元的資料被更新，則記憶體控制器123可將此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係從所述映射表格中移除。同時，記憶體控制器123可建立此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體單元之間的新的映射關係並將此新的映射關係儲存於所述映射表格中。

在一實施例中，記憶體控制器123可將未儲存有效資料的一或多個實體單元關聯至閒置區220並可將此些實體單元抹除。被抹除的實體單元所儲存的資料將被清除。

在一實施例中，記憶體控制器123可從主機系統11接收寫入指令。此寫入指令可指示將來自主機系統11的資料儲存於一或多個邏輯區塊位址。記憶體控制器123可根據此寫入指令將此寫入指令所攜帶的資料寫入至此寫入指令所指定的邏輯區塊位址。須注意的是，在將此寫入指令所攜帶的資料寫入至此寫入指令所指定的邏輯區塊位址的過程中，記憶體控制器123可指示記憶體模組122將此寫入指令所攜帶的資料儲存至一或多個實體單元。然後，記憶體控制器123可將此寫入指令所指定的邏輯區塊位址映射至用於儲存此寫入指令所攜帶的資料的實體單元。同時，記憶體控制器123可將此寫入指令所指定的邏輯區塊位址與用於儲存此資料的實體單元之間的映射關係儲存於所述映射表格。藉此，記憶體控制器123可完成對應於此寫入指令的資料寫入操作。

在一實施例中，主機系統11可傳送資料清除指令至記憶體裝置12。記憶體控制器123可從主機系統11接收此資料清除指令。此資料清除指令用以清除屬於某一邏輯範圍(亦稱為目標邏輯範圍)內的資料。響應於此資料清除指令，記憶體控制器123可執行跳躍式資料清除操作。須注意的是，此跳躍式資料清除操作包括將預設資料寫入至此目標邏輯範圍內的多個不連續的邏輯區塊位址。例如，此預設資料可包括不屬於使用者資料的亂數資料或無意義資料。

在一實施例中，所述資料清除指令可包括至少一寫入指令。此至少一寫入指令可指示將所述預設資料寫入至所述目標邏輯範圍內的所有邏輯區塊位址。須注意的是，雖然所述資料清除指令(或寫入指令)是指示將所述預設資料寫入至所述目標邏輯範圍內的所有邏輯區塊位址，但是，記憶體控制器123並不會完全依照主機系統11的指示而將所述預設資料寫入至所述目標邏輯範圍內的所有邏輯區塊位址。

在一實施例中，在跳躍式資料清除操作中，記憶體控制器123可將所述預設資料寫入至所述目標邏輯範圍內的某一邏輯區塊位址(亦稱為第一邏輯區塊位址)與另一邏輯區塊位址(亦稱為第二邏輯區塊位址)。第一邏輯區塊位址與第二邏輯區塊位址之間存在P個邏輯區塊位址。這P個邏輯區塊位址不被寫入所述預設資料，且P為正整數。

換言之，在跳躍式資料清除操作中，記憶體控制器123可以跳躍式的寫入方式來略過所述目標邏輯範圍內的部分邏輯區塊位址，而僅對所述目標邏輯範圍內的一部分不連續的邏輯區塊位址進行跳躍式的資料寫入。藉此，可加快對所述目標邏輯範圍內的舊資料的覆寫速度。

圖3是根據本發明的一實施例所繪示的資料清除指令所指示清除的邏輯區塊位址的示意圖。請參照圖3，在一實施例中，來自圖1的主機系統11的資料清除指令指示將預設資料寫入至連續的9個邏輯區塊位址N~N+8。也就是說，對於主機系統11而言，主機系統11是想要藉由此資料清除指令來指示記憶體裝置12對邏輯區塊位址N~N+8進行所述預設資料的循序寫入，從而清除涵蓋邏輯區塊位址N~N+8的邏輯範圍內的舊資料。響應於此資料清除指令，記憶體控制器123可對此邏輯範圍內的邏輯區塊位址N~N+8執行跳躍式資料清除操作。

圖4是根據本發明的一實施例所繪示的跳躍式資料清除操作的示意圖。請參照圖4，接續於圖3的實施例，在跳躍式資料清除操作中，記憶體控制器123可略過所述邏輯範圍內的邏輯區塊位址N+1~N+3及N+5~N+7，而僅對所述邏輯範圍內的邏輯區塊位址N、N+4及N+8執行跳躍式的資料寫入，以將所述預設資料寫入至邏輯區塊位址N、N+4及N+8。

須注意的是，在圖4的實施例中，是假設P為3(即連續寫入的兩個邏輯區塊位址之間存在3個被略過的邏輯區塊位址)。然而，在另一實施例中，P也可以是其他正整數(例如1或4等等)。

在一實施例中，以相同或相似於圖4的跳躍式資料清除操作來跳躍式的覆蓋此目標邏輯範圍內的部分舊資料，可達到破壞此目標邏輯範圍內的舊資料的效果。此外，相較於完整對此目標邏輯範圍內的所有資料或所有邏輯區塊位址進行資料覆寫，所述跳躍式資料清除操作可有效減少所需寫入的資料量。

在一實施例中，在跳躍式資料清除操作中，在對所述目標邏輯範圍內的某一邏輯區塊位址進行資料寫入(即資料覆寫)之前，記憶體控制器123還可判斷此邏輯區塊位址是否有儲存有效資料。若此邏輯區塊位址有儲存有效資料，則記憶體控制器123可將所述預設資料寫入至此邏輯區塊位址，以覆蓋所述有效資料。然而，若此邏輯區塊位址未儲存有效資料，則記憶體控制器123可略過此邏輯區塊位址而不將所述預設資料寫入至此邏輯區塊位址。藉此，可減少無意義的資料覆寫行為。

在一實施例中，在跳躍式資料清除操作中，在對所述目標邏輯範圍內的某一邏輯區塊位址進行資料寫入(即資料覆寫)之前，記憶體控制器123還可判斷此邏輯區塊位址的映射資訊是否存在於所述映射表格中。若此邏輯區塊位址的映射資訊存在於所述映射表格中(即所述映射表格中有記載與此邏輯區塊位址有關的映射資訊)，表示此邏輯區塊位址當前有儲存有效資料。因此，記憶體控制器123可將所述預設資料寫入至此邏輯區塊位址，以覆蓋所述有效資料。然而，若此邏輯區塊位址的映射資訊不存在於所述映射表格中(即所述映射表格中未記載與此邏輯區塊位址有關的映射資訊)，表示此邏輯區塊位址當前未儲存有效資料。因此，記憶體控制器123可略過此邏輯區塊位址而不將所述預設資料寫入至此邏輯區塊位址。

在一實施例中，在從主機系統11接收所述資料清除指令之前，主機系統11可先傳送一個致能(enable)指令至記憶體裝置12。記憶體控制器123可從主機系統11接收此致能指令。響應於此致能指令，記憶體控制器123可致能所述跳躍式資料清除操作。例如，記憶體控制器123可根據此致能指令而將對應於所述跳躍式資料清除操作的一個控制參數設定為致能狀態。在此控制參數處於致能狀態的狀態下，當從主機系統11接收到所述資料清除指令(或寫入指令)時，記憶體控制器123可根據所述資料清除指令(或寫入指令)執行所述跳躍式資料清除操作。

在一實施例中，在記憶體裝置12完成所述跳躍式資料清除操作後，主機系統11可傳送一個禁能(disable)指令至記憶體裝置12。響應於此禁能指令，記憶體控制器123可禁能所述跳躍式資料清除操作。例如，記憶體控制器123可根據此禁能指令而將對應於所述跳躍式資料清除操作的一個控制參數設定為禁能狀態。在此控制參數處於禁能狀態的狀態下，當從主機系統11接收到寫入指令時，記憶體控制器123可根據此寫入指令執行正常的資料寫入操作。在正常的資料寫入操作中，記憶體控制器123可依照寫入指令的指示，將資料寫入至寫入指令所指示的所有邏輯區塊位址。以圖3為例，當接收到指示將資料寫入至邏輯區塊位址N~N+8的寫入指令時，在正常的資料寫入操作中，記憶體控制器123可對邏輯區塊位址N~N+8執行完整的循序寫入，而非如圖4所示的跳躍式的資料寫入。

圖5是根據本發明的一實施例所繪示的跳躍式資料清除方法的流程圖。請參照圖5，在步驟S501中，從主機系統接收資料清除指令，其中所述資料清除指令用以清除屬於目標邏輯範圍內的資料。在步驟S502中，響應於所述資料清除指令，執行跳躍式資料清除操作。所述跳躍式資料清除操作包括將預設資料寫入至所述目標邏輯範圍內的多個不連續的邏輯區塊位址。

然而，圖5中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖5中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖5的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，在從主機系統接收用以清除屬於目標邏輯範圍內的資料的資料清除指令後，記憶體裝置可自動執行跳躍式資料清除操作。特別是，所述跳躍式資料清除操作包括將預設資料寫入至所述目標邏輯範圍內的多個不連續的邏輯區塊位址。藉此，可有效提高記憶體裝置的資料清除效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:資料儲存系統 11:主機系統 12:記憶體裝置 121:連接介面 122:記憶體模組 123:記憶體控制器 210:儲存區 220:閒置區 201(1)~201(B):實體單元 202(1)~202(C):邏輯單元 S501、S502:步驟

圖1是根據本發明的一實施例所繪示的資料儲存系統的示意圖。 圖2是根據本發明的一實施例所繪示的管理記憶體模組的示意圖。 圖3是根據本發明的一實施例所繪示的資料清除指令所指示清除的邏輯區塊位址的示意圖。 圖4是根據本發明的一實施例所繪示的跳躍式資料清除操作的示意圖。 圖5是根據本發明的一實施例所繪示的跳躍式資料清除方法的流程圖。

S501、S502:步驟

Claims (9)

1. 一種跳躍式資料清除方法，用於一記憶體裝置，且該跳躍式資料清除方法包括：從一主機系統接收一資料清除指令，其中該資料清除指令用以清除屬於一目標邏輯範圍內的資料；以及響應於該資料清除指令，執行一跳躍式資料清除操作，其中該跳躍式資料清除操作包括：將一預設資料寫入至該目標邏輯範圍內的多個不連續的邏輯區塊位址；判斷該目標邏輯範圍內的一特定邏輯區塊位址是否有儲存有效資料；以及若該特定邏輯區塊位址未儲存該有效資料，不將該預設資料寫入至該特定邏輯區塊位址。
2. 如請求項1所述的跳躍式資料清除方法，其中該資料清除指令包括至少一寫入指令，且該至少一寫入指令指示將該預設資料寫入至該目標邏輯範圍內的所有邏輯區塊位址。
3. 如請求項1所述的跳躍式資料清除方法，其中該預設資料包括亂數資料或無意義資料。
4. 如請求項1所述的跳躍式資料清除方法，其中將該預設資料寫入至該目標邏輯範圍內的該多個不連續的邏輯區塊位址的步驟包括：將該預設資料寫入至該目標邏輯範圍內的一第一邏輯區塊位 址與一第二邏輯區塊位址，其中該第一邏輯區塊位址與該第二邏輯區塊位址之間存在P個邏輯區塊位址，該P個邏輯區塊位址不被寫入該預設資料，且P為正整數。
5. 如請求項1所述的跳躍式資料清除方法，其中判斷該目標邏輯範圍內的該特定邏輯區塊位址是否已儲存該有效資料的步驟包括：判斷該特定邏輯區塊位址的一映射資訊是否存在於一映射表格中。
6. 如請求項1所述的跳躍式資料清除方法，更包括：在從該主機系統接收該資料清除指令之前，從該主機系統接收一致能指令；以及響應於該致能指令，致能該跳躍式資料清除操作。
7. 一種資料儲存系統，包括：一主機系統；以及一記憶體裝置，耦接至該主機系統，其中該主機系統用以傳送一資料清除指令至該記憶體裝置，該資料清除指令用以清除屬於一目標邏輯範圍內的資料，並且響應於該資料清除指令，該記憶體裝置用以執行一跳躍式資料清除操作，其中該跳躍式資料清除操作包括：將一預設資料寫入至該目標邏輯範圍內的多個不連續的 邏輯區塊位址；判斷該目標邏輯範圍內的一特定邏輯區塊位址是否有儲存有效資料；以及若該特定邏輯區塊位址未儲存該有效資料，不將該預設資料寫入至該特定邏輯區塊位址。
8. 如請求項7所述的資料儲存系統，其中將該預設資料寫入至該目標邏輯範圍內的該多個不連續的邏輯區塊位址的操作包括：將該預設資料寫入至該目標邏輯範圍內的一第一邏輯區塊位址與一第二邏輯區塊位址，其中該第一邏輯區塊位址與該第二邏輯區塊位址之間存在P個邏輯區塊位址，該P個邏輯區塊位址不被寫入該預設資料，且P為正整數。
9. 一種跳躍式資料清除方法，用於一記憶體裝置，且該跳躍式資料清除方法包括：從一主機系統接收一致能指令；響應於該致能指令，致能一跳躍式資料清除操作；從該主機系統接收一資料清除指令，其中該資料清除指令用以清除屬於一目標邏輯範圍內的資料；以及響應於該資料清除指令，執行該跳躍式資料清除操作，其中該跳躍式資料清除操作包括將一預設資料寫入至該目標邏輯範圍內的多個不連續的邏輯區塊位址。

Images