[go: up one dir, main page]

TWI768761B - 在印刷電路板上優化填孔及製作細線路的方法 - Google Patents

在印刷電路板上優化填孔及製作細線路的方法 Download PDF

Info

Publication number
TWI768761B
TWI768761B TW110108773A TW110108773A TWI768761B TW I768761 B TWI768761 B TW I768761B TW 110108773 A TW110108773 A TW 110108773A TW 110108773 A TW110108773 A TW 110108773A TW I768761 B TWI768761 B TW I768761B
Authority
TW
Taiwan
Prior art keywords
substrate
copper
copper foil
dry film
plating
Prior art date
Application number
TW110108773A
Other languages
English (en)
Other versions
TW202236923A (zh
Inventor
葉錠強
楊豐吉
Original Assignee
萬億股份有限公司
葉錠強
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬億股份有限公司, 葉錠強 filed Critical 萬億股份有限公司
Priority to TW110108773A priority Critical patent/TWI768761B/zh
Priority to US17/376,537 priority patent/US11729917B2/en
Application granted granted Critical
Publication of TWI768761B publication Critical patent/TWI768761B/zh
Publication of TW202236923A publication Critical patent/TW202236923A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明是一種關於在印刷電路板上優化填孔及製作細線路的方法。優化填孔主要是藉由使用還原氧化石墨烯(Reduced Graphene Oxide，rGO)修飾孔壁，達到金屬化的效果，再進行電鍍填孔。其後之流程不同於現行印刷電路板的半加成製程，也與傳統的減成法技術有所差別。由於電鍍填孔與線路製程分開進行，可提升作業線路厚度均勻性、線型平坦性、線路密集化與層間互連之簡易化。

Description

在印刷電路板上優化填孔及製作細線路的方法
本發明是一種關於在印刷電路板上優化填孔及製作細線路的方法，可降低導通孔填充難度，並輕鬆作業細線路。特別之處在於，將層間互連(如盲孔、通孔)與線路獨立分開作業，線路製程可在電鍍填孔完成之前或之後進行。
印刷電路板(Printed Circuit Board，PCB)主要是於絕緣基材上作業金屬導線以形成電子線路，並將各項電子零組件連接到一起，使其發揮整體功能，以達中繼傳輸之目的。隨著科技蓬勃發展，電子產品往多功能與多樣化趨勢邁進，基板輕薄短小化、多層化與線路精細化為當前主要的發展趨勢，現今主流工藝HDI(High Density Interconnect)的減成法技術與半加成法技術皆受到規格上的嚴苛挑戰，諸如：減成法工藝仍因線路側蝕嚴重、作業線寬/線距已無法滿足小於50um的的規格需求；而半加成技術雖可改善線路尺寸更細化之要求，但受到線路方正性之要求高、整板作業之均勻度差、盲孔填充與線型要求難以兼顧...等問題，使得電鍍製程面臨諸多瓶頸且仍在克服中。
因此，為兼顧細線路作業良率與整板厚度均勻度的考量，並搭配簡化填孔難度的製程方法，本發明將針對改善上述困難提出解決之道。
本發明的目的在於提供一種在印刷電路板上作細線路與填孔的方法，具有細線路輕鬆作業、改善整板厚度均勻度與優化盲孔填孔機制等優點。
本發明在印刷電路板上優化填孔的方法主要包括下列步驟：(a)提供一上表面覆有銅箔及第一抗鍍乾膜的基板，於預定位置設有一盲孔，該盲孔有一上開口，且內壁為絕緣材質，該第一抗鍍乾膜有一對應的上開口圖形，且不溶於非鹼性溶液；(b)將還原氧化石墨烯(Reduced Graphene Oxide,rGO)修飾在該盲孔內的絕緣材質上；(c)對該基板進行電鍍作業，使銅沉積於該盲孔內；(d)除去基板表面的rGO及該第一抗鍍乾膜；及(e)除去不需導通的銅箔。
本發明的填孔與線路製作分別進行，因此基板僅鑽孔而無線路溝槽；因此第一抗鍍乾膜亦無線路圖形。
上述步驟(a)可包括下列步驟：提供一上表面覆有銅箔的基板，於該基板預定位置鑽孔；及壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成盲孔。
鑽孔後若欲製作線路，可壓合第二抗鍍乾膜在銅箔上，製作線路圖形；接著實施電鍍程序，使銅沉積於線路圖形內； 再除去第二抗鍍乾膜，便可得到線路。最後壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成盲孔。
對於芯基板，步驟(a)可包括下列步驟：提供一上下表面皆覆有銅箔的基板，於該基板預定位置鑽通孔或盲孔，則通孔或盲孔分別有一下開口或底部；壓合第二抗鍍乾膜在銅箔上，製作下開口周緣或底部圖形；實施電鍍程序，使銅沉積於下開口周緣或底部圖形內；除去第二抗鍍乾膜；最後壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成盲孔。第一抗鍍乾膜的上開口圖形露出上開口周緣的銅箔，使步驟(c)的銅沉積於上開口的周緣。
上述的第二抗鍍乾膜可同時製作線路圖形，實施電鍍程序時，使銅亦沉積於線路圖形內。
步驟(a)通常採用週期性反向脈衝(Periodic Pulse Reverse，PPR)垂直電鍍程序。
上述步驟(a)亦可包括下列步驟：提供一上表面覆有銅箔的基板；先壓合第一抗鍍乾膜在銅箔上；再於該基板預定位置鑽孔。
上述步驟(b)係先使第一抗鍍乾膜表面及盲孔內絕緣材質部分形成高分子層，再使氧化石墨烯(Graphene Oxide，GO)吸附並鍵結於高分子層，最後將GO還原形成還原氧化石墨烯(rGO)。
上述步驟(c)的銅通常亦沉積於第一抗鍍乾膜表面，形成面銅層。因此，步驟(d)需先除去面銅層，使表層的rGO暴露出；再除去基板表面的rGO及第一抗鍍乾膜。
本發明的線路亦可於步驟(e)完成，步驟(e)包括下列步驟：先壓合第二抗鍍乾膜在銅箔上，製作非導通圖形，亦即蓋住欲導通的區域；再除去非導通圖形內的銅箔；最後除去第二抗鍍乾膜，得到所需的線路。
本發明因此提供一套在印刷電路板上優化填孔及製作細線路的方法，包括下列步驟：(a1)提供一上表面覆有銅箔的基板，於該基板預定位置鑽孔，該孔有一上開口，且內壁為絕緣材質；(a2)壓合第二抗鍍乾膜在銅箔上，製作線路圖形；(a3)實施電鍍程序，使銅沉積於線路圖形內；(a4)除去第二抗鍍乾膜；(a5)壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成一盲孔，且該第一抗鍍乾膜不溶於非鹼性溶液；(b)將還原氧化石墨烯(Reduced Graphene Oxide，rGO)修飾在該盲孔內的絕緣材質上；(c)對該基板進行電鍍作業，使銅沉積於該盲孔內；(d)除去基板表面的rGO及該第一抗鍍乾膜；及(e)除去不需導通的銅箔。
同樣地，步驟(a3)係實施週期性反向脈衝(Periodic Pulse Reverse，PPR)垂直電鍍程序。
對於芯基板，步驟(a1)係提供一上下表面皆覆有銅箔的基板，於該基板預定位置鑽通孔或盲孔，則通孔或盲孔分別有一下開口或底部；步驟(a2)係壓合第二抗鍍乾膜在銅箔上，製作線路圖形以及下開口周緣或底部圖形；步驟(a3)係實施電鍍程序，使銅沉積於線路圖形內以及下開口周緣或底部圖形內。步驟(a5)的第一抗鍍乾膜的上開口圖形露出上開口周緣的銅箔，使步驟(c)的銅沉積於上開口的周緣。
步驟(b)、(c)及(d)亦可參照前述方法。
10:芯基板
11:增層基板
12:基板
20、21、22:銅箔
23:蝕刻線路
31、33、34:第一抗鍍乾膜
30、32、35:第二抗鍍乾膜
40、41:rGO層
50、51、52:電鍍銅填孔
55:通孔
56、57、58:盲孔
55’、56’、57’、58’:上開口
55”:下開口
57”、58”:底部
60、61:電鍍銅線路
62:環狀電鍍銅
63:電鍍銅底座
第1A、1B、1C圖為本發明實施例1中，芯基板先製作線路再填孔的示意圖。
第2A、2B、2C、2D圖為本發明實施例1中，增層基板先製作線路再填孔的示意圖。
第3圖為本發明實施例2中，芯基板製作線路及盲孔底座的示意圖。
第4A、4B、4C圖為本發明實施例3先填孔再製作線路的示意圖。
本發明提供一種在印刷電路板上優化填孔及製作細線路的方法，主要包括下列步驟：
(a)提供一上表面覆有銅箔及第一抗鍍乾膜的基板，於預定位置設有盲孔。盲孔有一上開口，且內壁為絕緣材質。第一抗鍍乾膜有一對應的上開口圖形，且不溶於非鹼性溶液。而鑽孔作業可在貼覆第一抗鍍 乾膜之前或之後進行。對於芯基板(core layer)，可鑽通孔或盲孔，並於填孔前先加強底部鍍銅構造。芯基板兩面可再疊壓增層基板(build-up layer)，形成多層結構。此外，電鍍線路則可在鑽孔作業與貼覆第一抗鍍乾膜之間完成。
(b)填孔前須先將還原氧化石墨烯(Reduced Graphene Oxide，rGO)修飾在盲孔內的絕緣材質上，達到金屬化效果。rGO亦可能附著在孔外絕緣材質，如第一抗鍍乾膜上。
(c)對基板進行電鍍作業，使銅沉積於盲孔內。藉由rGO的特殊結構及高導電性，可使孔內沉積的銅緻密而穩固。第一抗鍍乾膜上若附著rGO，則可能沉積一面銅層。
(d)面銅層可以蝕刻方式去除，露出的rGO及第一抗鍍乾膜則可使用酸性溶劑除去。
(e)以蝕刻方法除去不需導通的銅箔後，便完成填孔作業。
以下所舉實施例僅為說明本發明方法，本發明的範圍並不受其限制。此外，本說明書所謂通孔或盲孔，僅指鑽孔時電路板擊穿與否之差異。
實施例1(core layer通孔+build-up layer)
實施例1顯示在多層印刷電路板上形成線路及填孔的製程，其中芯基板的製程參見第1A、1B、1C圖，增層基板則參見第2A、2B、2C、2D圖。
步驟(a1) 提供一上、下表面分別覆有上、下銅箔20的絕緣芯基板10，銅箔20的厚度可為1~20um，絕緣芯基板10的厚度可為10~200um。在銅箔基板上預定位置進行雷射鑽孔，形成一通孔55。通孔55的直徑50~200um，通孔位於上、下銅箔的兩端分別為上開口55’及下開口55”。
步驟(a2) 對基板表面進行清潔、微蝕刻後，以熱壓滾輪使第二抗鍍乾膜30附著在銅箔20上。再以UV曝光、碳酸鈉顯影等程序製作線路圖形，並在下開口55”製作一直徑較大的圖形，以露出下開口55”的周緣。第二抗鍍乾膜30為市面上選用市面上大宗之材質，諸如：由聚乙烯膜、聚酯膜、光致抗合層…等材質。
步驟(a3) 對基板實施週期性反向脈衝(Periodic Pulse Reverse，PPR)電鍍程序，於線路圖形內沉積電鍍銅線路60，而下開口55”的周緣則形成環狀電鍍銅62。PPR電鍍程序的電鍍溶液包括CuSO4(80g/L)，H2SO4(200g/L)，氯離子(100ppm)，添加劑可選用SCHLOETTER AF系列產品。正向電流密度可為1~3 ASD，正向與反向電流密度比為1：2或1：3，正向與反向電鍍時間通常設為比為20：1，實際最佳的電鍍參數與時間的確立須按照線路規格與需求而定。
步驟(a4) 除去第二抗鍍乾膜30。
步驟(a5)以真空貼合使第一抗鍍乾膜31附著在基板的上、下表面，再以曝光顯影技術於上開口55’製作一圖形，以形成盲孔。此圖形較上開口55’的直徑稍大，使周緣的銅箔露出。
步驟(b)將基板浸入調節劑水溶液中，使通孔55內部的絕緣材質部分及第一抗鍍乾膜31表面形成高分子層。接著，將基板浸入氧化石墨烯(Graphene Oxide，GO)水溶液中，使氧化石墨烯吸附並鍵結於高分子層。最後，將基板放入還原劑溶液，將GO還原形成還原氧化石墨烯(rGO)層40。圖中rGO層40僅為示意，實際厚度則可忽略。rGO因具有良好的導電性，故可達到金屬化效果。在此步驟中，全程皆使用酸性藥劑，避免第一抗鍍乾膜31剝離。步驟(b)中，調節劑水溶液濃度為1-10g/L，pH=3-6，溫度為25-60℃；浸泡1-10分鐘後，取出水洗並吹乾。調節劑可選用聚胺類之藥劑或四級胺相關化合物，諸如：SCHLOETTER公司的產品SLOTOGO 3710、SLOTOSIT PCB 3510、聚基銨含脲基聚合物(Polyquaternium-2，PQT-2)、聚乙烯基季銨鹽(Quaternary polyvinylimidazole，PVI)、聚乙烯亞胺(Polyethyleneimine，PEI)、聚二烯丙基二甲基氯化銨(Poly(diallyldimethylammonium chloride)，PDACH)、聚酰胺-環氧氯丙烷(polyamidoamine-epiehlorohydrin，PAE)或超支化吉米奇季銨鹽(Hyperbranched Gemini quaternary ammonium salt，PN-320)。調節劑水溶液較佳操作範 圍為：4-10g/L，pH=3-5，溫度30-40℃。氧化石墨烯溶液濃度為0.1-1g/L，pH=2-4，溫度為20-45℃。GO水溶液較佳操作條件為：0.5-1g/L，pH=3-4，室溫；浸泡1-10分鐘後，取出水洗並吹乾。還原劑只要選用酸性藥劑皆可，諸如：SCHLOETTER公司的產品SLOTOGO 3730、氯化亞錫(SnCl2)、抗壞血酸、氫碘酸(HI)等。還原劑溶液pH=2-6，浸泡時間20-30分鐘，溶液溫度50-60℃，濃度0.01-1M，濃度依不同藥劑而有不同。
步驟(c) 以酸性清潔劑清洗基板，除去表面的雜質。再將基板浸入微蝕刻溶液中，除去氧化皮膜。最後將基板浸入電鍍溶液中進行電鍍作業，使銅離子沉積於通孔55內，形成電鍍銅填孔50。電鍍銅甚至溢出上開口55’，沉積在周緣的銅箔上。第一抗鍍乾膜31的表面亦有一面銅層。酸性清潔劑可使用SCHLOETTER公司的產品SLOTOCLEAN S20(0.5-5%)，在15-30℃下清洗3-10分鐘。微蝕刻溶液可使用SCHLOETTER公司的產品SLOTOETCH 584(10-40g/L)，在15-30℃下進行3-10分鐘。電鍍程序可使用市面上大宗的電鍍量產設備(垂直式連續電鍍線、龍門線、水平線…等等)、SCHLOETTER公司的Agesfol電鍍設備、S-Cell實驗槽或連續電鍍線等。電鍍溶液包括CuSO4(220g/L)，H2SO4(40g/L)，氯離子(60ppm)，添加劑(載運劑、光澤劑與平整劑)皆可使用SCHLOETTER公司的SLOTOCOUP系列產品。電流密度為0.5-5.0 ASD，時間為30-150分鐘，總 消耗電量約為0.25~5Ah。較佳操作條件為電流密度、時間須依照產品的規格不同而異。但必定能少於現行量產的作業電流與時間。
步驟(d1) 以蝕刻或其他方法除去第一抗鍍乾膜31表面的面銅層，使表層的rGO層40暴露出。
步驟(d2) 以KOH或NaOH等鹼性藥劑將第一抗鍍乾膜31剝除，順帶移走暴露出的rGO層40。
步驟(e) 對基板進行蝕刻，將暴露的銅箔20除去，完成電鍍銅線路60及電鍍銅填孔50。
接著，在步驟(e)所得的芯基板上，以電鍍銅50作為層間導通，藉由增層基板擴充線路的配置。操作步驟如下。
步驟(a1’) 在芯基板兩面貼合增層基板11及銅箔21。在增層基板11及銅箔21對應電鍍銅填孔50的位置進行雷射鑽孔至電鍍銅50，形成具有上開口56’的盲孔56。盲孔56的底部即為電鍍銅50。
步驟(a2’) 對基板表面進行清潔、微蝕刻後，壓合第二抗鍍乾膜32。再以UV曝光、顯影等程序製作線路圖形；第二抗鍍乾膜32的材質可與第1A圖中第二抗鍍乾膜30相同。
步驟(a3’) 以PPR電鍍程序對基板實施電鍍，於線路圖形內沉積電鍍銅線路61。
步驟(a4’) 除去基板上的第二抗鍍乾膜32。
步驟(a5’)以真空貼合使第一抗鍍乾膜33附著在基板上，再以曝光顯影技術於盲孔56的上開口56’製作一直徑較大的圖形。第一抗鍍乾膜33的材質可與第一抗鍍乾膜31相同，皆為不耐鹼性溶液之材質。
步驟(b’)將基板浸入調節劑水溶液中，使第一抗鍍乾膜33表面及盲孔56內部絕緣材質部分形成高分子層。接著，將基板浸入氧化石墨烯(Graphene Oxide，GO)水溶液中，使氧化石墨烯吸附並鍵結於高分子層。最後，將基板放入還原劑溶液，將氧化石墨烯還原形成還原氧化石墨烯(rGO)層41。在此步驟中，全程使用酸性藥劑，以避免第一抗鍍乾膜33剝離。
步驟(c’)以酸性清潔劑清洗基板，除去表面的雜質。再將基板浸入微蝕刻溶液中，除去氧化皮膜。最後將基板浸入電鍍溶液中進行電鍍作業，使銅離子沉積於步驟(b’)的盲孔56中，形成電鍍銅填孔51。電鍍銅甚至溢出上開口56’的周緣。電鍍銅填孔51是由盲孔56底部的電鍍銅填孔50開始沉積，因此形成一連續的層間導通。
步驟(d1’)以蝕刻或其他方法除去基板表面的面銅層，使表層的rGO層41暴露出。
步驟(d2’)以KOH或NaOH等鹼性藥劑將第一抗鍍乾膜33剝除，順帶移走乾膜表層的rGO層41。
步驟(e’)對基板進行蝕刻，將暴露的銅箔21除去，完成線路及填孔。
藉由重複步驟(a1’)~(c4’)，可形成一多層基板，各層基板之間則藉由電鍍填孔程序達到層間導通。
實施例2(core layer盲孔)
實施例2的操作步驟基本上與實施例1相同，不同之處在於一開始的芯基板為鑽盲孔，如第3圖所示。
步驟(a1) 提供一上、下表面覆有上、下銅箔20的芯基板10，在預定位置鑽一盲孔57至下銅箔20。盲孔57有一上開口57’及底部57”。
步驟(a2) 對基板表面進行清潔、微蝕刻後，以熱壓滾輪使第二抗鍍乾膜30附著在基板上。再以UV曝光、碳酸鈉顯影等程序製作線路及盲孔底部圖形。盲孔底部圖形的直徑較盲孔底部稍大。
步驟(a3)對基板實施週期性反向脈衝(Periodic Pulse Reverse，PPR)電鍍程序，於線路圖形內沉積電鍍銅線路60，而於盲孔底部圖形內沉積形成電鍍銅底座63。
步驟(a4) 除去基板上的第二抗鍍乾膜30。
步驟(a5) 以真空貼合使第一抗鍍乾膜31附著在基板的上、下表面，再以曝光顯影技術於上開口57’製作一圖形，以形成盲孔。此圖形較上開口57’的直徑稍大，使周緣的銅箔露出。
後續的rGO修飾及電鍍填孔程序與實施例1相同，故不再贅述。
實施例3
實施例3與實施例1、2差異較大，主要是鑽孔之前先貼合第一抗鍍乾膜，而線路製程則在填孔完成之後進行。詳細步驟請參見第4A、4B、4C圖，並說明如下。
步驟(a1) 提供一上下表面皆覆有銅箔22的基板12，並壓合第一抗鍍乾膜34於上表面的銅箔22上。
步驟(a2) 在預定位置鑽一盲孔58至下表面的銅箔22，並以電漿清除膠渣。盲孔58的兩端分別為上開口58’及底部58”。
步驟(b) 將還原氧化石墨烯(Reduced Graphene Oxide，rGO)40修飾在基板的絕緣部分，主要為盲孔58的內壁。
步驟(c) 將基板浸入電鍍溶液中進行電鍍作業，使銅沉積於盲孔底部的銅箔22上，形成緻密而穩固的電鍍銅填孔52。第一抗鍍乾膜34表面亦形成面銅層。
步驟(d1) 除去第一抗鍍乾膜34表面的面銅層，露出表層的rGO層40。
步驟(d2) 以KOH或NaOH等鹼性藥劑將第一抗鍍乾膜34剝除，順帶移走乾膜表層的rGO層40。
步驟(e1) 在基板的表面壓合第二抗鍍乾膜35，並製作非導通圖形，亦即蓋住需導通的線路及填孔區域。
步驟(e2) 將非導通圖形內暴露的銅箔22蝕刻除去，留下蝕刻線路23。
步驟(e3) 將第二抗鍍乾膜35剝除，完成線路23及電鍍填孔52。
綜上，本發明在印刷電路板上填孔的方法具有下列特徵及優點：
1.因傳統的半加成製程，電鍍銅作業線路需同時兼顧盲孔填充的需求，難以達成整板銅厚一致性與線型方正性之要求，因此，本發明提出將盲孔與線路各別獨立作業之方法，可避開傳統流程上容易面臨的難題。其中，不但能選擇最適於線路的電鍍條件作業，還能以rGO金屬化修飾孔壁，使盲孔於此製程的設計上能從底部送電的電鍍型態簡化填孔的難度；降低盲孔孔中包孔的機率。
2.線路作業主要可透過反向脈衝電鍍程序，搭配低銅高酸的電鍍銅藥浴於設備流場最適化的條件下作業，達成電路板疏密線路間銅厚一致性與獨立線型方正性之要求。
3.本製程中有關金屬化製程部分(步驟f1)，由於涉及乾膜之運用，無法採行現行金屬化技術(化銅、黑影…)，因礙於其鹼性作業而乾膜材質有不耐鹼性藥水之困擾，而無法使用。
4.本發明可使用酸性溶液的rGO作業金屬化，不但可以免除乾膜溶解的疑慮，還能利用rGO之優勢達成均勻填孔的需求。此外，rGO金屬化可透過作業參數調整，控制其電導性，使得電鍍過程中板面上的湧鍍情形大幅下降，可使電量集中於盲孔孔中增厚，大幅修正填孔均勻性之問題。
5.相較於前案，申請號106113528-印刷電路板線路的方法，雖同為填孔與線路各別獨立作業，但兩者主要差異在於：
(1)、盲孔填孔形態不同：申請號106113528之盲孔主要仍是仰賴電鍍添加劑的機制，達成整板盲孔填充並實現面銅超薄之工藝。而本發明則以rGO當導電層，搭配底部送電的電鍍形式作業盲孔，可增大添加劑的管控範圍，且無須考量電鍍系統中填孔爆發的時間機制，即可達成超級填充。此外，還可透過控制rGO之作業參數，降低面上的爬鍍情形，使蝕刻面銅的工序簡易。
(2)、細線路作業極限不同：申請號106113528之線路主要是待盲孔鍍銅完成後，再蓋乾膜以PPR電鍍作業線路，接著移去乾膜後蝕刻鍍銅層與銅箔層，完成線路，但此法礙於鍍銅層仍有一定的厚度，作業15um/15um的線寬線距等級仍有一定的困難度。而本發明只需考慮蝕刻銅箔層的厚度，因此，能夠輕鬆作業15um或15um以下的線路等級。
6.相較於前案，申請號105134459-印刷電路板的線路與層間導通製造方法，其主要差異如下：
(1)層間導通之盲孔設計不同：申請號105134459主要是強調在無盲孔底墊的設計下，直接鑽孔並金屬化修飾盲孔，其優勢主要是利用無底墊的設計使層間讓出許多空間作業線路。而本案並無修改電路板的設計，依循傳統的製造流程作業層間導通孔，利用其他製程步驟來達到細線路作業的可行性。
(2)基板有無銅箔之設計：申請號105134459仿照全加成製程設計，基板無銅箔，藉由金屬化修飾非導電基材後直接整板電鍍，最後蝕刻電鍍銅，使基材表面之線路成型的作業方法。而本案的電路板設計主要是利用含銅箔的基板作業，藉著乾膜製程的搭配使細線路作業得以完成，其中，線路成型的蝕刻段主要是針對基板上原先的基材銅作處理。
10:芯基板
20:銅箔
31:第一抗鍍乾膜
40:rGO層
50:電鍍銅填孔
60:電鍍銅線路
62:環狀電鍍銅

Claims (20)

  1. 一種在印刷電路板上優化填孔的方法，包括下列步驟：(a)提供一上表面覆有銅箔及第一抗鍍乾膜的基板，於預定位置設有一盲孔，該盲孔有一上開口，且內壁為絕緣材質，該第一抗鍍乾膜有一對應的上開口圖形，且不溶於非鹼性溶液；(b)將還原氧化石墨烯(Reduced Graphene Oxide，rGO)修飾在該盲孔內的絕緣材質上；(c)對該基板進行電鍍作業，使銅沉積於該盲孔內；(d)除去基板表面的rGO及該第一抗鍍乾膜；及(e)除去不需導通的銅箔。
  2. 如請求項1的方法，其中，步驟(a)包括下列步驟：提供一上表面覆有銅箔的基板，於該基板預定位置鑽孔；壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成盲孔。
  3. 如請求項1的方法，其中，步驟(a)包括下列步驟：提供一上表面覆有銅箔的基板，於該基板預定位置鑽孔；壓合第二抗鍍乾膜在銅箔上，製作線路圖形；實施電鍍程序，使銅沉積於線路圖形內；除去第二抗鍍乾膜；壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成盲孔。
  4. 如請求項3的方法，其中，步驟(a)係實施週期性反向脈衝(Periodic Pulse Reverse，PPR)垂直電鍍程序。
  5. 如請求項1的方法，其中，步驟(a)包括下列步驟：提供一上下表面皆覆有銅箔的基板，於該基板預定位置 鑽通孔或盲孔，則通孔或盲孔分別有一下開口或底部；壓合第二抗鍍乾膜在銅箔上，製作下開口周緣或底部圖形；實施電鍍程序，使銅沉積於下開口周緣或底部圖形內；除去第二抗鍍乾膜；壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成盲孔。
  6. 如請求項5的方法，其中，步驟(a)係實施週期性反向脈衝(Periodic Pulse Reverse，PPR)垂直電鍍程序。
  7. 如請求項5的方法，其中，第二抗鍍乾膜同時製作線路圖形，實施電鍍程序時，使銅亦沉積於線路圖形內。
  8. 如請求項1的方法，其中，步驟(a)的第一抗鍍乾膜的上開口圖形露出上開口周緣的銅箔，使步驟(c)的銅沉積於上開口的周緣。
  9. 如請求項1的方法，其中，步驟(a)包括下列步驟：提供一上表面覆有銅箔的基板；壓合第一抗鍍乾膜在銅箔上；於該基板預定位置鑽孔。
  10. 如請求項1的方法，其中，步驟(b)係先使第一抗鍍乾膜表面及盲孔內絕緣材質部分形成高分子層，再使氧化石墨烯(Graphene Oxide，GO)吸附並鍵結於高分子層，最後將GO還原形成還原氧化石墨烯(rGO)。
  11. 如請求項1的方法，其中，步驟(c)的銅並沉積於第一抗鍍乾膜表面，形成面銅層。
  12. 如請求項11的方法，其中，步驟(d)包括下列步驟：除去面銅層，使表層的rGO暴露出；除去基板表面的rGO及第一抗鍍乾膜。
  13. 如請求項1的方法，其中，步驟(e)包括下列步驟：壓合第二抗鍍乾膜在銅箔上，製作非導通圖形，亦即蓋 住欲導通的區域；除去非導通圖形內的銅箔；除去第二抗鍍乾膜。
  14. 一種在印刷電路板上優化填孔及製作細線路的方法，包括下列步驟：(a1)提供一上表面覆有銅箔的基板，於該基板預定位置鑽孔，該孔有一上開口，且內壁為絕緣材質；(a2)壓合第二抗鍍乾膜在銅箔上，製作線路圖形；(a3)實施電鍍程序，使銅沉積於線路圖形內；(a4)除去第二抗鍍乾膜；(a5)壓合第一抗鍍乾膜在銅箔上，製作上開口圖形，以形成一盲孔，且該第一抗鍍乾膜不溶於非鹼性溶液；(b)將還原氧化石墨烯(Reduced Graphene Oxide，rGO)修飾在該盲孔內的絕緣材質上；(c)對該基板進行電鍍作業，使銅沉積於該盲孔內；(d)除去基板表面的rGO及該第一抗鍍乾膜；及(e)除去不需導通的銅箔。
  15. 如請求項14的方法，其中，步驟(a3)係實施週期性反向脈衝(Periodic Pulse Reverse，PPR)垂直電鍍程序。
  16. 如請求項14的方法，其中：步驟(a1)係提供一上下表面皆覆有銅箔的基板，於該基板預定位置鑽通孔或盲孔，則通孔或盲孔分別有一下開口或底部；步驟(a2)係壓合第二抗鍍乾膜在銅箔上，製作線路圖形以及下開口周緣或底部圖形；步驟(a3)係實施電鍍程序，使銅沉積於線路圖形內以及下開口周緣或底部圖形內。
  17. 如請求項14的方法，其中，步驟(a5)的第一抗鍍乾膜的上開口圖形露出上開口周緣的銅箔，使步驟(c)的銅沉積 於上開口的周緣。
  18. 如請求項14的方法，其中，步驟(b)係先使第一抗鍍乾膜表面及盲孔內絕緣材質部分形成高分子層，再使氧化石墨烯(Graphene Oxide，GO)吸附並鍵結於高分子層，最後將GO還原形成還原氧化石墨烯(rGO)。
  19. 如請求項14的方法，其中，步驟(c)的銅並沉積於第一抗鍍乾膜表面，形成面銅層。
  20. 如請求項19的方法，其中，步驟(d)係先除去該面銅層，使表層的rGO暴露出，再除去基板表面的rGO及該第一抗鍍乾膜。
TW110108773A 2021-03-11 2021-03-11 在印刷電路板上優化填孔及製作細線路的方法 TWI768761B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110108773A TWI768761B (zh) 2021-03-11 2021-03-11 在印刷電路板上優化填孔及製作細線路的方法
US17/376,537 US11729917B2 (en) 2021-03-11 2021-07-15 Method for optimized filling hole and manufacturing fine line on printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110108773A TWI768761B (zh) 2021-03-11 2021-03-11 在印刷電路板上優化填孔及製作細線路的方法

Publications (2)

Publication Number Publication Date
TWI768761B true TWI768761B (zh) 2022-06-21
TW202236923A TW202236923A (zh) 2022-09-16

Family

ID=83104015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108773A TWI768761B (zh) 2021-03-11 2021-03-11 在印刷電路板上優化填孔及製作細線路的方法

Country Status (2)

Country Link
US (1) US11729917B2 (zh)
TW (1) TWI768761B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116321812A (zh) * 2023-02-20 2023-06-23 安捷利（番禺）电子实业有限公司 一种5g高频lcp材料埋嵌精细线路的加工方法
CN119072028B (zh) * 2024-08-27 2025-10-03 南通康源电路科技有限公司 选择性侧壁凹陷且金属化的hdi印制线路板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103491728A (zh) * 2013-09-30 2014-01-01 电子科技大学 一种印制电路板盲孔和精细线路的加工方法
TW201817297A (zh) * 2016-10-25 2018-05-01 萬億股份有限公司 印刷電路板的線路與層間導通之製造方法
TW201839180A (zh) * 2017-04-21 2018-11-01 萬億股份有限公司 製造印刷電路板線路的方法
CN112261801A (zh) * 2020-10-27 2021-01-22 惠州市特创电子科技有限公司 多层线路板的制作方法及多层线路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI450666B (zh) * 2007-11-22 2014-08-21 Ajinomoto Kk 多層印刷配線板之製造方法及多層印刷配線板
JP6406841B2 (ja) * 2014-03-24 2018-10-17 アトテック・ドイチュラント・ゲーエムベーハーＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ Ｇｍｂｈ 金属層形成方法およびプリント回路基板製造方法
US9756736B2 (en) * 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
TWI658764B (zh) * 2017-09-12 2019-05-01 National Chung Hsing University 在印刷電路板上製造銅柱的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103491728A (zh) * 2013-09-30 2014-01-01 电子科技大学 一种印制电路板盲孔和精细线路的加工方法
TW201817297A (zh) * 2016-10-25 2018-05-01 萬億股份有限公司 印刷電路板的線路與層間導通之製造方法
TW201839180A (zh) * 2017-04-21 2018-11-01 萬億股份有限公司 製造印刷電路板線路的方法
CN112261801A (zh) * 2020-10-27 2021-01-22 惠州市特创电子科技有限公司 多层线路板的制作方法及多层线路板

Also Published As

Publication number Publication date
US11729917B2 (en) 2023-08-15
TW202236923A (zh) 2022-09-16
US20220295645A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN101790288B (zh) 一种印制电路板的制造方法
TWI531289B (zh) 用於在一多層印刷電路板中製造一導電通路之方法
CN106604560B (zh) 电路板加工方法
TWI886143B (zh) 高密度互連印刷電路板的製造順序及高密度互連印刷電路板
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
CN114222445B (zh) 一种电路板制作方法及电路板
CN114340223A (zh) 基于高纵横比选择性半导通孔多层板的制作方法
TWI768761B (zh) 在印刷電路板上優化填孔及製作細線路的方法
CN110798988A (zh) 制作高频天线封装基板的加成法工艺和AiP封装天线结构
CN103596366B (zh) 一种高密度线路板的制造工艺
CN109890149B (zh) 一种双面压接pcb的制作方法及pcb
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP4488187B2 (ja) ビアホールを有する基板の製造方法
JP2013106034A (ja) プリント回路基板の製造方法
CN109862719B (zh) 一种实现一孔多网络的pcb制作方法及pcb
TWI650049B (zh) 印刷配線板及其製造方法
JP3596374B2 (ja) 多層プリント配線板の製造方法
CN117425290B (zh) 一种具有高散热性能的精密电路板及其制作方法
JP2005277258A (ja) 多層配線基板及びその製造方法
JP2009239184A (ja) 多層印刷配線板
JP4383219B2 (ja) プリント配線板の製造方法
US20070132087A1 (en) Via hole having fine hole land and method for forming the same
CN115835491A (zh) 一种电路板的制作方法及电路板
JP2005136282A (ja) 多層配線基板及びその製造方法
CN102833962A (zh) 一种互联电路板制作的方法及互联电路板