TWI768268B - 積體電路、流體噴出裝置及用於操作積體電路之方法 - Google Patents

Abstract

一種用以驅動複數個流體致動裝置之積體電路包括複數個第一非依電性記憶體胞元及控制邏輯。各第一非依電性記憶體胞元儲存一客製化位元。該控制邏輯基於該等客製化位元來組配該積體電路之一操作。

Description

積體電路、流體噴出裝置及用於操作積體電路之方法

本揭示係有關於包括客製化位元之積體電路。

舉一流體噴出系統作為一項實例，一噴墨列印系統可包括一列印頭、將液體墨水供應到該列印頭之一墨水供應器、以及控制該列印頭之一電子控制器。舉一流體噴出裝置作為一項實例，該列印頭透過複數個噴嘴或孔口並且朝向諸如一張紙之一列印媒體噴出墨滴，以便列印在該列印媒體上。在一些實例中，將該等孔口布置成至少一欄或一個陣列，使得當列印頭及列印媒體彼此相對移動時，從孔口適當地依序噴出墨水造成列印媒體上列印出字元或其他影像。

依據本發明之一實施例，係特地提出一種用以驅動複數個流體致動裝置之積體電路，該積體電路包含：複數個第一非依電性記憶體胞元，各第一非依電性記憶體胞元儲存一客製化位元；以及控制邏輯，用以基於該 等客製化位元來組配該積體電路之一操作。

100、120、200:積體電路

101₀~101_N、201₀~201_N、203₀~203_N、208₀~208_N、221、223、228、311、313、315、317、319、321、323、331、333:信號路徑

102₀~102_N、130、202₀~202_N、222、302、372:記憶體胞元

106:控制邏輯

122:位址修改器

124:位址信號路徑

126:經修改位址信號路徑

128、608:流體致動裝置

204₀~204_N、224:儲存元件

206:控制邏輯

210、344:重設信號路徑

230:寫入電路

232:讀取電路

234:單一介面

236:感測介面

300、370:電路

304、374:閂鎖器

306:內部(重設)讀取電壓調節器

308:寫入電壓調節器

310:反相器

312、316:及閘

314、318:或閘

320、322、332、334、336:電晶體

324:感測墊

330:浮閘電晶體

335:共同或接地節點

338:客製化致能信號路徑

340:鎖定信號路徑

342:選擇信號路徑

346:寫入致能信號路徑

348:發射信號路徑

350:記憶體寫入信號路徑

352:讀取致能信號路徑

354:預設信號路徑

356:客製化位元信號路徑

376:噴嘴資料鎖定位元信號路徑

500:流體噴出裝置

502:感測介面

504、506:流體噴出總成

508、520:載體

510、512、514、522:細長基材

516、524:電氣路由安排

600:流體噴出晶粒

602:第一欄

604:第二欄

606:欄

610、612、614、616、618、620、622、624、626、628、630、632:接觸墊

640:半導體基材

642:長度

644:厚度

646:寬度

648、650:縱向端

652:條區長度

700:流體噴出系統

701、719、703、705、717:通訊路徑

702:列印頭總成

704:服務站總成

704:墨水供應總成

713:介面連接

716:載運器總成

718:列印媒體傳輸總成

720:電子控制器

724:列印媒體

726:列印區

728:資料

800:方法

802~810:步驟

圖1A係一方塊圖，其繪示用以驅動複數個流體致動裝置之一積體電路之一項實例。

圖1B係一方塊圖，其繪示用以驅動複數個流體致動裝置之一積體電路之另一實例。

圖2繪示一位址修改器之一項實例。

圖3係一方塊圖，其繪示用以驅動複數個流體致動裝置之一積體電路之另一實例。

圖4A係一示意圖，其繪示用於對儲存一客製化位元之一記憶體胞元進行存取之一電路之一項實例。

圖4B係一示意圖，其繪示用於對儲存一鎖定位元之一記憶體胞元進行存取之一電路之一項實例。

圖5繪示一流體噴出裝置之一項實例。

圖6A及6B繪示一流體噴出晶粒之一項實例。

圖7係一方塊圖，其繪示一流體噴出系統之一項實例。

圖8A至8C係流程圖，其繪示用於操作一積體電路以驅動複數個流體致動裝置之一方法之實例。

在以下詳細說明中，參照形成其一部分之附圖，而且其中是以例示方式來展示特定實例，可在此等實例中實踐本揭露。要瞭解的是，可利用其他實例並且可施 作結構化或邏輯變更但不會脫離本揭露之範疇。因此，以下詳細說明並非限制概念，而且本揭露的範疇是由隨附申請專利範圍來界定。要瞭解的是，除非具體另外指出，否則本文中所述各種實例之特徵可彼此部分或整體組合。

對於各種地理區域、對於訂閱或非訂閱客戶、或對於其他理由，使一積體電路(例如：一半導體晶粒)表現出不同行為可有所助益。與其製作設計成表現出不同行為而可能必須予以個別追蹤或單獨管理之多個實體積體電路，不如將一些非依電性記憶體位元寫入至一積體電路(例如，在製造期間寫入)以變更積體電路之行為，這樣可能更容易。

因此，本文中揭示包括複數個記憶體胞元之積體電路(例如：流體噴出晶粒)，各該記憶體胞元儲存一客製化位元。在一項實例中，客製化位元可用於藉由將該等客製化位元與來自一噴嘴資料串流之一位址加總來修改輸入至該晶粒之一位址，以產生一經修改位址。該經修改位址可用於發射流體致動裝置，或用於基於該經修改位址來存取對應於該等流體致動裝置之記憶體胞元。在其他實例中，該等客製化位元可用於組配該積體電路之其他操作，下文將有說明。

一「邏輯高」信號於本文中使用時，係一邏輯「1」或「開啟」信號、或具有一與供應至一積體電路之邏輯電力約等電壓(例如：介於約1.8V與15V之間，諸如5.6V)之一信號。一「邏輯低」信號於本文中使用時， 係一邏輯「0」或「關閉」信號、或對於供應至積體電路之邏輯電力具有與一邏輯電力接地回波約等電壓(例如：約0V)之一信號。

圖1A係一方塊圖，其繪示用以驅動複數個流體致動裝置之一積體電路100之一項實例。積體電路100包括複數個記憶體胞元102₀至102_N，其中「N」係任何適合的記憶體胞元數量(例如：四個記憶體胞元)。積體電路100亦包括控制邏輯106。控制邏輯106係透過一信號路徑101₀至101_N分別電氣耦合至各記憶體胞元102₀至102_N。

各第一記憶體胞元102₀至102_N儲存一客製化位元。各第一記憶體胞元102₀至102_N可包括一非依電性記憶體胞元(例如：一浮閘電晶體、一可規劃熔絲、一單次寫入記憶體胞元等)。控制邏輯106可包括一微處理器、一特定應用積體電路(ASIC)、或其他適合用於對積體電路100之操作進行控制之邏輯電路系統。控制邏輯106可防止對複數個記憶體胞元102₀至102_N進行外部讀取存取。一旦將客製化位元寫入至記憶體胞元102₀至102_N，便可停用對複數個記憶體胞元102₀至102_N之寫入存取，諸如藉由寫入一鎖定位元來停用，下文將參照圖3作說明。

控制邏輯106可基於客製化位元來組配積體電路100之一操作。在一項實例中，該操作可用來基於客製化位元來修改輸入至積體電路100之一位址。在另一實例中，可基於客製化位元來防止或允許對積體電路之進一步記憶體胞元(例如：下文將參照圖1B作說明之記憶體胞 元130)或該等進一步記憶體胞元之一子集進行讀取及/或寫入存取。在又另一實例中，可基於客製化位元來反轉一資料串流(例如：一噴嘴資料串流)、或由積體電路100所接收之一資料串流之至少部分。可沿著資料串流路徑在任何地方反轉該資料串流或該資料串流之部分。多個客製化位元可用於多個反轉點。

在又另一實例中，可基於客製化位元來修改積體電路100之一組態暫存器(圖未示)中所儲存之位元之行為。舉例而言，可基於客製化位元來反轉及/或編碼組態暫存器中之一延遲位元，該延遲位元用於設定積體電路100之一功能之一延遲。在任何狀況中，單一客製化位元或該等客製化位元之一子集可用於組配積體電路100之單一操作。因此，客製化位元可用於組配積體電路100之多個操作，其中各操作係基於不同客製化位元來組配。

圖1B係一方塊圖，其繪示用以驅動複數個流體致動裝置之一積體電路120之另一實例。積體電路120包括複數個第一記憶體胞元102₀至102₃及控制邏輯106。另外，積體電路120包括流體致動裝置128及複數個第二記憶體胞元130。在這項實例中，控制邏輯106包括一位址修改器122。位址修改器122係電氣耦合至一位址信號路徑124、分別透過一信號路徑101₀至101₃電氣耦合至各第一記憶體胞元102₀至102₃、以及透過一經修改位址信號路徑126電氣耦合至流體致動裝置128及複數個第二記憶體胞元130。複數個第二記憶體胞元130各包括一非依電性記憶 體胞元(例如：一浮閘電晶體、一可規劃熔絲等)。在一項實例中，流體致動裝置128包括用以噴出液滴之噴嘴或流體泵浦。

在這項實例中，有四個用以儲存四個客製化位元之記憶體胞元102₀至102₃。該等客製化位元將積體電路120定義為16個獨特積體電路其中一者。這16個獨特積體電路各由於所儲存之客製化位元而在操作上有所不同。

位址修改器122透過位址信號路徑124接收一位址。在一項實例中，該位址係從諸如一流體噴出系統700之一主機列印設備輸入至積體電路120之一噴嘴資料串流之部分，下文將參照圖7作說明。位址修改器122亦從各第一記憶體胞元102₀至102₃接收所儲存客製化位元。位址修改器122基於客製化位元來修改輸入至積體電路120之位址，以在信號路徑126上提供一經修改位址。在一項實例中，控制邏輯106基於經修改位址來發射流體致動裝置128。在另一實例中，控制邏輯106基於經修改位址來存取一第二記憶體胞元130。

圖2繪示一位址修改器122之一項實例。在這項實例中，位址修改器122係一四位元加法器。四位元加法器122之一第一輸入透過信號路徑124接收四個位址位元(ADDR0、ADDR1、ADDR2及ADDR3)。四位元加法器122之一第二輸入分別透過信號路徑101₀至101₃接收四個客製化位元(CUST0、CUST1、CUST2及CUST3)。四位元加法器122將四個位址位元與四個客製化位元加總， 以在信號路徑126上產生包括四個位元之一經修改位址。在一項實例中，捨棄由該加總產生之最高有效位元。

圖3係一方塊圖，其繪示用以驅動複數個流體致動裝置之一積體電路200之另一實例。積體電路200包括複數個第一記憶體胞元202₀至202_N、複數個第一儲存元件204₀至204_N、以及控制邏輯206。另外，積體電路200包括一第二記憶體胞元222、一第二儲存元件224、一寫入電路230、以及一讀取電路232。控制邏輯206係透過一信號路徑201₀至201_N電氣耦合至各第一記憶體胞元202₀至202_N、分別透過一信號路徑203₀至203_N電氣耦合至各第一儲存元件204₀至204_N、以及電氣耦合至一重設信號路徑210。各第一記憶體胞元202₀至202_N係分別透過一信號路徑208₀至208_N電氣耦合至一對應第一儲存元件204₀至204_N。

控制邏輯206亦透過一信號路徑221電氣耦合至一第二記憶體胞元222，並且透過一信號路徑223電氣耦合至儲存元件224。第二記憶體胞元222係透過一信號路徑228電氣耦合至儲存元件224。各第一記憶體胞元202₀至202_N、第二記憶體胞元222、寫入電路230、以及讀取電路232係電氣耦合至單一介面(例如：單一導線)234。讀取電路232係電氣耦合至一介面(例如：感測介面)236。

重設信號路徑210可電氣耦合至一重設介面，該重設介面可以是一接觸墊、一插銷、一凸塊、一導線、或另一適合用於將信號傳送至及/或自積體電路200之 電氣介面，。重設介面可電氣耦合至一流體噴出系統(例如：一主機列印設備，諸如流體噴出系統700，下文將參照圖7作說明)。感測介面236可以是一接觸墊、一插銷、一凸塊、一導線、或另一適合用於將信號傳送及/或自積體電路200之電氣介面。感測介面236可電氣耦合至一流體噴出系統(例如：一主機列印設備，諸如圖7之流體噴出系統700)。

各第一記憶體胞元202₀至202_N儲存一客製化位元。各第一記憶體胞元202₀至202_N包括一非依電性記憶體胞元(例如：一浮閘電晶體、一可規劃熔絲等)。各第一儲存元件204₀至204_N包括一閂鎖器、或另一適合將可由數位邏輯直接使用之一邏輯信號(即，一邏輯高信號或一邏輯低信號)輸出之電路。控制邏輯206可包括一微處理器、一特定應用積體電路(ASIC)、或其他適合用於對積體電路200之操作進行控制之邏輯電路系統。

回應於重設信號路徑210上之一重設信號，控制邏輯206讀取(例如，回應於該重設信號之一第一邊緣)儲存在各第一記憶體胞元202₀至202_N中之客製化位元，並且將各客製化位元閂鎖(例如，回應於該重設信號之一第二邊緣)在一對應第一儲存元件204₀至204_N中。在一項實例中，控制邏輯206基於該等已閂鎖客製化位元來組配積體電路200之一操作。在一項實例中，該操作可基於該等已閂鎖客製化位元來修改輸入至積體電路200之一位址。在其他實例中，如上述，可基於該等已閂鎖客製化位元來修 改積體電路200之其他操作。

第二記憶體胞元222儲存一鎖定位元。第二記憶體胞元222包括一非依電性記憶體胞元(例如：一浮閘電晶體、一可規劃熔絲等)。第二儲存元件224包括一閂鎖器、或另一適合將可由數位邏輯直接使用之一邏輯信號(即，一邏輯高信號或一邏輯低信號)輸出之電路。回應於該重設信號，控制邏輯206讀取(例如，回應於該重設信號之一第一邊緣)儲存在第二記憶體胞元222中之鎖定位元，並且將該鎖定位元閂鎖(例如，回應於該重設信號之一第二邊緣)在第二儲存元件224中。另外，控制邏輯206基於該已閂鎖鎖定位元來允許或防止寫入至複數個第一記憶體胞元202₀至202_N。在一項實例中，控制邏輯206亦基於該已閂鎖鎖定位元來允許或防止寫入至第二記憶體胞元222。舉例而言，如果一「0」鎖定位元係儲存在第二記憶體胞元222中，則可修改儲存在第一記憶體胞元202₀至202_N中之客製化位元。一旦將一「1」鎖定位元寫入至第二記憶體胞元222，便無法修改儲存在第一記憶體胞元202₀至202_N中之客製化位元，也不能修改儲存在第二記憶體胞元222中之鎖定位元。

寫入電路230透過單一介面234將對應客製化位元寫入至複數個第一記憶體胞元202₀至202_N之各者。寫入電路230亦可透過單一介面234將鎖定位元寫入至第二記憶體胞元222。在一項實例中，寫入電路230可包括一電壓調節器及/或其他適合用於將客製化位元寫入至第 一記憶體胞元202₀至202_N並將鎖定位元寫入至第二記憶體胞元222之邏輯電路系統。

讀取電路232啟用外部存取(例如，經由感測介面236存取)以透過單一介面234讀取複數個第一記憶體胞元202₀至202_N之各者之客製化位元。讀取電路232亦可啟用外部存取(例如，經由感測介面236存取)以透過單一介面234讀取第二記憶體胞元222之鎖定位元。在一項實例中，讀取電路232可包括電晶體開關或其他適合用於啟用透過感測介面236對第一記憶體胞元202₀至202_N及第二記憶體胞元222進行外部讀取存取之邏輯電路系統。在一項實例中，控制邏輯206基於已閂鎖鎖定位元來允許或防止對複數個第一記憶體胞元202₀至202_N以及對第二記憶體胞元222進行外部讀取存取。舉例而言，如果一「0」鎖定位元係儲存在第二記憶體胞元222中，則可透過讀取電路232來讀取儲存在第一記憶體胞元202₀至202_N中之客製化位元、及儲存在第二記憶體胞元222中之鎖定位元。一旦將一「1」鎖定位元寫入至第二記憶體胞元222，便可透過讀取電路232來讀取儲存在第一記憶體胞元202₀至202_N中之客製化位元、及儲存在第二記憶體胞元222中之鎖定位元。

圖4A係一示意圖，其繪示用於對儲存一客製化位元之一記憶體胞元進行存取之一電路300之一項實例。在一項實例中，電路300係圖1A所示積體電路100、圖1B所示積體電路120、或圖3所示積體電路200之部分。 電路300包括一記憶體胞元302、一閂鎖器304、一內部(重設)讀取電壓調節器306、一寫入電壓調節器308、一反相器310、及閘312與316、或閘314與318、電晶體320與322、以及一感測墊324。記憶體胞元302包括一浮閘電晶體330以及電晶體332、334與336。

反相器310之輸入係電氣耦合至一鎖定信號路徑340。反相器310之輸出係透過一信號路徑311電氣耦合至及閘312之一第一輸入。及閘312之一第二輸入係電氣耦合至一客製化位元致能信號路徑338。及閘312之一第三輸入係電氣耦合至一選擇信號(ADDR[X]，其對應於來自一噴嘴資料串流之Y個位址位元其中一者，其中「Y」係任何適合的位元數(例如：4))路徑342。及閘312之輸出係透過一信號路徑313電氣耦合至或閘314之一第一輸入。或閘314之一第二輸入係電氣耦合至一重設信號路徑344。或閘314之輸出係透過一信號路徑315電氣耦合至記憶體胞元302之電晶體332之閘極、及閂鎖器304之閘極(G)輸入。

及閘316之一第一輸入係電氣耦合至一寫入致能信號路徑346。及閘316之一第二輸入係電氣耦合至一發射信號路徑348。及閘316之輸出係透過一信號路徑317電氣耦合至記憶體胞元302之電晶體334之閘極。或閘318之一第一輸入係電氣耦合至發射信號路徑348。或閘318之一第二輸入係電氣耦合至重設信號路徑344。或閘318之輸出係透過一信號路徑319電氣耦合至記憶體胞元302之電晶體336之閘極。

內部(重設)讀取電壓調節器306之一輸入係電氣耦合至重設信號路徑344。內部(重設)讀取電壓調節器306之一輸出係透過一信號路徑323電氣耦合至記憶體胞元302之浮閘電晶體330之源極-汲極路徑之一側。寫入電壓調節器308之一輸入係電氣耦合至一記憶體寫入信號路徑350。寫入電壓調節器308之一輸出係透過一信號路徑323電氣耦合至記憶體胞元302之浮閘電晶體330之源極-汲極路徑之一側。感測墊324係電氣耦合至電晶體320之源極-汲極路徑之一側。電晶體320之閘極及電晶體322之閘極係電氣連接至一讀取致能信號路徑352。電晶體320之源極-汲極路徑之另一側係透過一信號路徑321電氣耦合至電晶體322之源極-汲極路徑之一側。電晶體322之源極-汲極路徑之另一側係透過一信號路徑323電氣耦合至記憶體胞元302之浮閘電晶體330之源極-汲極路徑之一側。

浮閘電晶體330之源極-汲極路徑之另一側係透過一信號路徑331電氣耦合至電晶體332之源極-汲極路徑之一側、及閂鎖器304之資料(D)輸入。閂鎖器304之另一輸入係電氣耦合至一預設信號路徑354。閂鎖器304之輸出(Q)係電氣耦合至一客製化位元信號路徑356。電晶體332之源極-汲極路徑之另一側係透過一信號路徑333電氣耦合至電晶體334之源極-汲極路徑之一側、及電晶體336之源極-汲極路徑之一側。電晶體334之源極-汲極路徑之另一側係電氣耦合至一共同或接地節點335。電晶體336之源極-汲極路徑之另一側係電氣耦合至一共同或接地節 點335。

儘管電路300包括一個用於儲存一客製化位元之記憶體胞元302、及一個對應閂鎖器304，電路300仍可包括任何適當數量之記憶體胞元302及對應閂鎖器304，用於儲存一所欲數量之客製化位元。對於各客製化位元，各記憶體胞元及對應閂鎖器將以與針對記憶體胞元302及閂鎖器304所述類似之一方式來存取。

電路300接收客製化致能信號路徑338上之一客製化致能信號、鎖定信號路徑340上之一鎖定信號、選擇信號路徑342上之一位址或選擇信號、重設信號路徑344上之一重設信號、寫入致能信號路徑346上之一寫入致能信號、發射信號路徑348上之一發射信號、記憶體寫入信號路徑350上之一記憶體寫入信號、讀取致能信號路徑352上之一讀取致能信號、以及預設信號路徑354上之一預設信號。預設信號可在測試期間用於覆寫閂鎖器304，以從閂鎖器304輸出一所欲邏輯階。客製化致能信號及鎖定信號可用於啟用或停用對儲存客製化位元之記憶體胞元之寫入存取及外部讀取存取。位址信號可用於選擇儲存一客製化位元之其中一個記憶體胞元。客製化致能信號、寫入致能信號、記憶體寫入信號、讀取致能信號、及預設信號可基於儲存在一組態暫存器(圖未示)中之資料、或基於從一主機列印設備接收之資料。鎖定信號係從諸如圖3所示儲存元件224之一閂鎖器輸出之一內部信號。

諸如透過一資料介面，從一主機列印設備接 收位址信號。可透過一重設介面，從一主機列印設備接收重設信號。可透過一發射介面，從一主機列印設備接收發射信號。資料介面、重設介面、及發射介面各可包括一接觸墊、一插銷、一凸塊、一導線、或另一適合用於將信號傳送及/或自積體電路300之電氣介面。資料介面、重設介面、發射介面、及感測墊324各可電氣耦合至一流體噴出系統(例如：一主機列印設備，諸如圖7之流體噴出系統700)。

反相器310接收鎖定信號，並且在信號路徑311上輸出一反相鎖定信號。回應於一邏輯高客製化致能信號，一邏輯高反相鎖定信號、及一邏輯高選擇信號，及閘312在信號路徑313上輸出一邏輯高信號。回應於一邏輯低客製化致能信號，一邏輯低反相鎖定信號、或一邏輯低選擇信號，及閘312在信號路徑313上輸出一邏輯低信號。

回應於信號路徑313上之一邏輯高信號、或一邏輯高重設信號，或閘314在信號路徑315上輸出一邏輯高信號。回應於信號路徑313上之一邏輯低信號、及一邏輯低重設信號，或閘314在信號路徑315上輸出一邏輯低信號。回應於一邏輯高寫入致能信號、及一邏輯高發射信號，及閘316在信號路徑317上輸出一邏輯高信號。回應於一邏輯低寫入致能信號、或一邏輯低發射信號，及閘316在信號路徑317上輸出一邏輯低信號。回應於一邏輯高發射信號、或一邏輯高重設信號，或閘318在信號路徑319上輸出一邏輯高信號。回應於一邏輯低發射信號、及一邏輯低重 設信號，或閘318在信號路徑319上輸出一邏輯低信號。

回應於信號路徑315上之一邏輯高信號，將電晶體332開啟(即，導通)以啟用對記憶體胞元302之存取。回應於信號路徑315上之一邏輯低信號，將電晶體332關閉以停用對記憶體胞元302之存取。回應於信號路徑317上之一邏輯高信號，將電晶體334開啟以啟用對記憶體胞元302之寫入存取。回應於信號路徑317上之一邏輯低信號，將電晶體334關閉以停用對記憶體胞元302之寫入存取。回應於信號路徑319上之一邏輯高信號，將電晶體336開啟以啟用對記憶體胞元302之讀取存取。回應於信號路徑319上之一邏輯低信號，將電晶體336關閉以停用對記憶體胞元302之讀取存取。在一項實例中，電晶體334係一更強裝置，且電晶體336係一更弱裝置。因此，更強裝置可用於啟用寫入存取，且更弱裝置可用於啟用讀取存取，以提高用於將信號路徑331上電壓閂鎖之裕度。

回應於一邏輯高重設信號，致能內部(重設)讀取電壓調節器306以向信號路徑323輸出一讀取電壓偏置。回應於邏輯低重設信號，去能內部(重設)讀取電壓調節器306。因此，回應於重設信號從一邏輯低轉變為一邏輯高，電晶體332及336開啟，並且致能內部(重設)讀取電壓調節器306以讀取浮閘電晶體330之狀態(亦即，代表所儲存客製化位元之電阻)。將浮閘電晶體330之狀態傳遞至閂鎖器304之資料(D)輸入(亦即，作為代表所儲存客製化位元之一電壓)。回應於重設信號從邏輯高轉變為邏輯低， 藉由閂鎖器304將儲存在浮閘電晶體330中之客製化位元閂鎖、電晶體332及336關閉、以及去能內部(重設)讀取電壓調節器306。結果是，接著在閂鎖器304之輸出(Q)上可得客製化位元，並且因此在客製化位元信號路徑356上可得客製化位元，以供在其他數位邏輯中使用。

回應於一邏輯高讀取致能信號，將電晶體320及322開啟以啟用透過感測墊324對記憶體胞元302之外部存取。回應於一邏輯低讀取致能信號，將電晶體320及322關閉以停用透過感測墊324對記憶體胞元302之外部存取。因此，回應於一邏輯高客製化致能信號、一邏輯低鎖定信號、一邏輯高位址信號、一邏輯高讀取致能信號、以及一邏輯高發射信號，將電晶體320、322、332及336開啟以允許藉由一外部電路透過感測墊324讀取浮閘電晶體330。

回應於一邏輯高記憶體寫入信號，致能寫入電壓調節器308以向信號路徑323施加一寫入電壓。回應於一邏輯低記憶體寫入信號，停用寫入電壓調節器308。因此，回應於一邏輯高客製化致能信號、一邏輯低鎖定信號、一邏輯高位址信號、一邏輯高寫入致能信號、一邏輯高記憶體寫入信號、以及一邏輯高發射信號，將電晶體332、334及336開啟以允許藉由寫入電壓調節器308來寫入浮閘電晶體330。

圖4B係一示意圖，其繪示用於對儲存一鎖定位元之一記憶體胞元進行存取之一電路370之一項實例。 在一項實例中，電路370係圖3所示積體電路200之部分。電路370類似於先前參照圖4A所述及所示之電路300，差別在於在電路370中，記憶體胞元302係以一記憶體胞元372替換，並且閂鎖器304係以一閂鎖器374替換。記憶體胞元372儲存一鎖定位元，並且閂鎖器374回應於重設信號而將該鎖定位元閂鎖。

記憶體胞元372類似於先前所述之記憶體胞元302。閂鎖器374類似於先前所述之閂鎖器304，差別在於閂鎖器374不包括一預設信號輸入。閂鎖器374之輸出(Q)在鎖定信號路徑340上提供鎖定信號，該鎖定信號係反相器310(亦請參見圖4A之反相器310)之一輸入。代替輸入至及閘312之一選擇信號，一噴嘴資料鎖定位元信號係透過一噴嘴資料鎖定位元信號路徑376輸入至及閘312。噴嘴資料鎖定位元信號可用於選擇記憶體胞元372。噴嘴資料鎖定位元信號可基於從一主機列印設備，諸如透過一資料介面，接收之資料。類似於如先前所述圖4A之記憶體胞元302，可致能記憶體胞元372以供寫入或讀取存取。

圖5繪示一流體噴出裝置500之一項實例。流體噴出裝置500包括一感測介面502、一第一流體噴出總成504、以及一第二流體噴出總成506。第一流體噴出總成504包括一載體508及複數個細長基材510、512及514(例如：流體噴出晶粒，其將在下文參考圖6作說明)。載體508包括電氣路由安排516，電氣路由安排516係耦合至各細長基材510、512及514之一介面(例如：感測介面)，並且耦合 至感測介面502。第二流體噴出總成506包括一載體520及一細長基材522(例如：一流體噴出晶粒)。載體520包括電氣路由安排524，電氣路由安排524係耦合至細長基材522之一介面(例如：感測介面)，並且耦合至感測介面502。在一項實例中，第一流體噴出總成504係一彩色(例如：青色、品紅色及黃色)噴墨或流體噴射列印匣或筆，並且第二流體噴出總成506係一黑色噴墨或流體噴射列印匣或筆。

在一項實例中，各細長基材510、512、514及522包括圖1A之一積體電路100、圖1B之一積體電路120、圖3之一積體電路200、或圖4A及4B之電路300及/或370。因此，感測介面502可電氣耦合至各細長基材之感測介面236(圖3)或感測墊324(圖4A及4B)。各細長基材510、512、514及522之記憶體胞元可透過感測介面502及電氣路由安排516及524來存取。

在一項實例中，第一流體噴出總成504之各細長基材510、512及514之客製化位元在各細長基材之間變化。在一項實例中，各細長基材510、512、514及522包括四個非依電性記憶體胞元以儲存四個客製化位元。因此，該等客製化位元可將流體噴出總成504定義為4096個獨特流體噴出裝置其中一者，並且將流體噴出總成506定義為16個獨特流體噴出裝置其中一者。

圖6A繪示一流體噴出晶粒600之一項實例，並且圖6B繪示流體噴出晶粒600之末端的一放大圖。在一項實例中，流體噴出晶粒600包括圖1A之積體電路 100、圖1B之積體電路120、圖3之積體電路200、或圖4A及4B之電路300及/或370。晶粒600包括接觸墊之第一欄602、接觸墊之一第二欄604、以及流體致動裝置608之一欄606。

接觸墊之第二欄604與接觸墊之第一欄602對準，並且與接觸墊之第一欄602離一距離(亦即，沿著Y軸)。流體致動裝置608之欄606係相對於接觸墊之第一欄602及接觸墊之第二欄604縱向設置。流體致動裝置608之欄606亦布置在接觸墊之第一欄602與接觸墊之第二欄604之間。在一項實例中，流體致動裝置608係用以噴出液滴之噴嘴或流體泵浦。

在一項實例中，接觸墊之第一欄602包括六個接觸墊。接觸墊之第一欄602可按次序包括以下接觸墊：一資料接觸墊610、一時脈接觸墊612、一邏輯電力接地回波接觸墊614、一多用途輸入/輸出接觸(例如，感測)墊616、一第一高電壓電力供應接觸墊618、以及一第一高電壓電力接地回波接觸墊620。因此，接觸墊之第一欄602包括位處第一欄602頂端之資料接觸墊610、位處第一欄602底端之第一高電壓電力接地回波接觸墊620、以及直接位在第一高電壓電力接地回波接觸墊620上面之第一高電壓電力供應接觸墊618。儘管接觸墊610、612、614、616、618及620係按一特定順序繪示，但在其他實例中，仍可按一不同順序布置該等接觸墊。

在一項實例中，接觸墊之第二欄604包括六 個接觸墊。接觸墊之第二欄604可按次序包括以下接觸墊：一第二高電壓電力接地回波接觸墊622、一第二高電壓電力供應接觸墊624、一邏輯重設接觸墊626、一邏輯電力供應接觸墊628、一模式接觸墊630、以及一發射接觸墊632。因此，接觸墊604之第二欄包括位處第二欄604頂端之第二高電壓電力接地回波接觸墊622、直接位在第二高電壓電力接地回波接觸墊622下面之第二高電壓電力供應接觸墊624、以及位處第二欄604底端之發射接觸墊632。儘管接觸墊622、624、626、628、630及632係按一特定順序繪示，但在其他實例中，仍可按一不同順序布置該等接觸墊。

資料接觸墊610可用於將串列資料輸入至晶粒600，用於選擇流體致動裝置、記憶體位元、熱感測器、組態模式(例如，經由一組態暫存器選擇)等。資料接觸墊610亦可用於從晶粒600輸出串列資料，用於讀取記憶體位元、組態模式、狀態資訊(例如，經由一狀態暫存器讀取)等。時脈接觸墊612可用於將一時脈信號輸入至晶粒600，以將資料接觸墊610上之串列資料移位到該晶粒裡、或將串列資料從該晶粒移位至資料接觸墊610。邏輯電力接地回波接觸墊614為供應至晶粒600之邏輯電力(例如：約0V)提供一接地回波路徑。在一項實例中，邏輯電力接地回波接觸墊614係電氣耦合至晶粒600之半導體(例如：矽)基材640。多用途輸入/輸出接觸墊616可用於晶粒600之類比感測及/或數位測試模式。在一項實例中，多用途輸入/輸 出接觸(例如：感測)墊616可提供圖3之感測介面236或圖4A及4B之感測墊324。

第一高電壓電力供應接觸墊618及第二高電壓電力供應接觸墊624可用於向晶粒600供應高電壓(例如：約32V)。第一高電壓電力接地回波接觸墊620及第二高電壓電力接地回波接觸墊622可用於為高電壓電力供應提供一電力接地回波(例如，約0V)。高電壓電力接地回波接觸墊620及622未直接電氣連接至晶粒600之半導體基材640。特定接觸墊以高電壓電力供應接觸墊618及624以及高電壓電力接地回波接觸墊620及622排序，因為最內接觸墊可改善對晶粒600之電力遞送。分別在第一欄602底端處及第二欄604頂端處具有高電壓電力接地回波接觸墊620及622可提升製造之可靠度，並且可改善墨水短接保護。

邏輯重設接觸墊626可用作為一邏輯重設輸入，用以控制晶粒600之操作狀態。在一項實例中，邏輯重設接觸墊626可電氣耦合至圖3之重設信號路徑210或圖4A及4B之重設信號路徑344。邏輯電力供應接觸墊628可用於向晶粒600供應邏輯電力(例如：介於約1.8V與15V之間，諸如5.6V)。模式接觸墊630可用作為用以控制存取之一邏輯輸入，用來啟用/停用晶粒600之組態模式(即，功能模式)。發射接觸墊632可用作為一邏輯輸入，用以閂鎖來自資料接觸墊610之載入資料，並且用以啟用晶粒600之流體致動裝置或記憶體元件。在一項實例中，發射接觸墊632可電氣耦合至圖4A及4B之發射信號路徑348。

晶粒600包括具有一長度642(沿著Y軸)、一厚度644(沿著Z軸)、以及一寬度646(沿著X軸)之一細長基材640。在一項實例中，長度642係寬度646之至少二十倍。寬度646可為1mm或更小，並且厚度644可小於500微米。流體致動裝置608(例如：流體致動邏輯)及接觸墊610至632係設置在細長基材640上，並且係沿著細長基材之長度642布置。流體致動裝置608具有比細長基材640之長度642更小之一條區長度652。在一項實例中，條區長度652係至少1.2cm。接觸墊610至632可電氣耦合至流體致動邏輯。接觸墊之第一欄602可布置在細長基材640之一第一縱向端648附近。接觸墊之第二欄604可布置在細長基材640之與第一縱向端648對立一第二縱向端650附近。

圖7係一方塊圖，其繪示一流體噴出系統700之一項實例。流體噴出系統700包括諸如列印頭總成702之一流體噴出總成、以及諸如墨水供應總成710之一流體供應總成。在所示實例中，流體噴出系統700亦包括一服務站總成704、一載運器總成716、一列印媒體傳輸總成718、以及一電子控制器720。儘管以下說明提供用於墨水相關流體搬運之系統及總成之實例，所揭示之系統及總成仍亦適用於搬運墨水除外之流體。

列印頭總成702包括先前參照圖6A及6B所述及所示之至少一個列印頭或流體噴出晶粒600，其透過複數個孔口或噴嘴608噴出墨滴或液滴。在一項實例中，液滴係指向諸如列印媒體724之一媒體，以便列印到列印 媒體724上。在一項實例中，列印媒體724包括任何類型之適合片體材料，諸如紙張、卡紙、透明體、聚脂樹脂、織物、及類似材料。在另一實例中，列印媒體724包括用於三維(3D)列印之媒體，諸如一粉末床，或用於生物列印及/或藥物發現測試之媒體，諸如一貯器或容器。在一項實例中，噴嘴608係布置成至少一欄或陣列，使得從噴嘴608適當地依序噴出之墨水造成字元、符號及/或其他圖形或影像列印到列印媒體724上，因為列印頭總成702與列印媒體724係彼此相對移動。

墨水供應總成710將墨水供應至列印頭總成702，並且包括用於存放墨水之一貯器712。如此，在一項實例中，墨水從貯器712流動至列印頭總成702。在一項實例中，將列印頭總成702及墨水供應總成710一起罩覆在一噴墨或流體噴射列印匣或筆中。在另一實例中，墨水供應總成710與列印頭總成702分離，並且透過諸如一供應管及/或閥之一介面連接713將墨水供應至列印頭總成702。

載運器總成716相對於列印媒體傳輸總成718定位列印頭總成702，並且列印媒體傳輸總成718相對於列印頭總成702定位列印媒體724。因此，將一列印區726界定在介於列印頭總成702與列印媒體724之間的一區域中之相鄰於噴嘴608處。在一項實例中，列印頭總成702係一掃描型列印頭總成，使得載運器總成716相對於列印媒體傳輸總成718移動列印頭總成702。在另一實例中，列印頭總成702係一非掃描型列印頭總成，使得載運器總成 716相對於列印媒體傳輸總成718將列印頭總成702固定在一規定位置處。

服務站總成704為印頭總成702之吐出、擦拭、加蓋、及/或底塗作準備，以維持列印頭總成702之功能，更具體而言，維持噴嘴608之功能。舉例而言，服務站總成704可包括一橡膠輪葉或擦拭器，其在列印頭總成702上方週期性通過以擦拭並清潔多餘墨水之噴嘴608。另外，服務站總成704可包括覆蓋列印頭總成702之一蓋體，用以保護噴嘴608免於在非使用期間內變乾。另外，服務站總成704可包括一痰盂，列印頭總成702在吐出期間將墨水噴出到該痰盂裡，以確保貯器712維持適當位準之壓力及流動性，並且確保噴嘴608不堵塞或滲水。服務站總成704之功能可包括服務站總成704與列印頭總成702之間的相對動作。

電子控制器720透過一通訊路徑703與列印頭總成702通訊，透過一通訊路徑705與服務站總成704通訊，透過一通訊路徑717與載運器總成716通訊，並且透過一通訊路徑719與列印媒體傳輸總成718通訊。在一項實例中，當將列印頭總成702安裝在載運器總成716中時，電子控制器720與列印頭總成702可透過通訊路徑701經由載運器總成716進行通訊。電子控制器720亦可與墨水供應總成710通訊，使得在一項實作態樣中，可檢測一新(或已用)墨水供應。

電子控制器720從諸如一電腦之一主機系統 接收資料728，並且可包括用於暫時儲存資料728之記憶體。可沿著一電子、紅外線、光學或其他資訊轉移路徑將資料728發送至流體噴出系統700。資料728舉例而言，代表要列印之一文件及/或檔案。如此，資料728形成用於流體噴出系統700之一列印工作，並且包括至少一個列印工作命令及/或命令參數。

在一項實例中，電子控制器720提供列印頭總成702之控制，包括用於從噴嘴608噴出墨滴之定時控制。如此，電子控制器720界定所噴出墨滴之一圖案，該等所噴出墨滴在列印媒體724上形成字元、符號、及/或其他圖形或影像。定時控制以及從而所噴出墨滴之圖案係藉由列印工作命令及/或命令參數來確定。在一項實例中，形成一部分電子控制器720之邏輯及驅動電路系統係位於列印頭總成702上。在另一實例中，形成一部分電子控制器720之邏輯及驅動電路系統係位於列印頭總成702外。

圖8A至8C係流程圖，其繪示用於操作一積體電路以驅動複數個流體致動裝置之一方法800之實例。在一項實例中，方法800可藉由圖1A之積體電路100、圖1B之積體電路120、圖3之積體電路200、圖4A之電路300、及/或圖4B之電路370來實施。如圖8A所示，於802，方法800包括讀取儲存在一對應複數個第一非依電性記憶體胞元中之複數個客製化位元。於804，方法800包括從一噴嘴資料串流接收一位址。於806，方法800包括將該等客製化位元與該位址加總以產生一經修改位址。

在一項實例中，該複數個客製化位元包括四個客製化位元，並且該位址包括四個位元。在這種狀況中，將該等客製化位元與該位址加總可包括將該等客製化位元與該位址加總以產生包括四個位元之一經修改位址，其中捨棄由該加總所產生之最高有效位元。如圖8B所示，於808，方法800可更包括基於該經修改位址來發射流體致動裝置。如圖8C所示，於810，方法800可更包括基於該經修改位址來存取複數個第二非依電性記憶體胞元之一第二非依電性記憶體胞元。

雖然已在本文中繪示並說明特定實例，各種替代及/或均等實作態樣仍可替代該等所示及所述特定實例，但不會脫離本揭露之範疇。本申請案係意欲涵蓋本文中所論述之特定實例之任何調適或變例。因此，用意在於，本揭露僅受到申請專利範圍及其均等論述限制。

100:積體電路

101₀~101_N:信號路徑

102₀~102_N:記憶體胞元

106:控制邏輯

Claims (15)

1. 一種用以驅動複數個流體致動裝置之積體電路，該積體電路包含：複數個第一非依電性記憶體胞元，各第一非依電性記憶體胞元儲存一客製化位元；控制邏輯組件，用以基於該等客製化位元來組配該積體電路之一操作；以及複數個第二非依電性記憶體胞元，其中該操作是用來基於該等客製化位元來修改輸入至該積體電路之一位址，其中該控制邏輯組件是用來基於該經修改位址來存取一第二非依電性記憶體胞元。
2. 如請求項1之積體電路，其中該控制邏輯組件是用來基於該經修改位址來發射流體致動裝置。
3. 如請求項1之積體電路，其中該操作包括下列至少一者：防止或允許存取該積體電路之進一步記憶體胞元、反轉由該積體電路所接收之一資料串流之至少部分、或修改該積體電路之一組態暫存器中所儲存位元之行為。
4. 如請求項1或2之積體電路，其中該複數個第一非依電性記憶體胞元包含四個記憶體胞元，以及其中，該等客製化位元將該積體電路定義為16個獨特積體電路其中一者。
5. 如請求項1或2之積體電路，其中一旦將該等客製化位元寫入至該等第一非依電性記憶體胞元，便停用對該複數個第一非依 電性記憶體胞元之寫入存取。
6. 如請求項1或2之積體電路，其中該控制邏輯組件防止對該複數個第一非依電性記憶體胞元之外部讀取存取。
7. 一種流體噴出裝置，其包含：一載體；以及複數個流體噴出晶粒，其係彼此平行布置在該載體上，各流體噴出晶粒具有一長度、一厚度、及一寬度，該長度係該寬度之至少二十倍，其中各流體噴出晶粒包含：複數個流體致動裝置；複數個第一非依電性記憶體胞元，各第一非依電性記憶體胞元儲存一客製化位元；複數個第二非依電性記憶體胞元；以及控制邏輯組件，用以基於該等客製化位元來組配該流體噴出晶粒之一操作，其中該等客製化位元在各該流體噴出晶粒之間變化，及其中對於各流體噴出晶粒，該操作是用來基於該等客製化位元來修改輸入至該流體噴出晶粒之一位址，其中對於各流體噴出晶粒，該控制邏輯組件是用來基於該經修改位址來存取一第二非依電性記憶體胞元。
8. 如請求項7之流體噴出裝置，其中對於各流體噴出晶粒，該控制邏輯組件是用來基於該經修改位址來發射流體致動裝置。
9. 如請求項7或8之流體噴出裝置，其中對於各流體噴出晶粒，該複數個第一非依電性記憶體胞元包含四個記憶體胞元，以及其中該複數個流體噴出晶粒之該等客製化位元將該流體噴出裝置定義為4096個獨特流體噴出裝置其中一者。
10. 如請求項7或8之流體噴出裝置，其中對於各流體噴出晶粒，一旦將該等客製化位元寫入至該等第一非依電性記憶體胞元，便停用對該複數個第一非依電性記憶體胞元之寫入存取。
11. 如請求項7或8之流體噴出裝置，其中對於各流體噴出晶粒，該複數個第一非依電性記憶體胞元係單次寫入記憶體胞元。
12. 如請求項7或8之流體噴出裝置，其中對於各流體噴出晶粒，該控制邏輯組件防止對該複數個第一非依電性記憶體胞元之外部讀取存取。
13. 一種用於操作一積體電路以驅動複數個流體致動裝置之方法，該方法包含：讀取儲存在一對應複數個第一非依電性記憶體胞元中之複數個客製化位元；從一噴嘴資料串流接收一位址；將該等客製化位元與該位址加總以產生一經修改位址；以及基於該經修改位址來存取複數個第二非依電性記憶體胞元之一第二非依電性記憶體胞元。
14. 如請求項13之方法，其更包含：基於該經修改位址來發射流體致動裝置。
15. 如請求項13或14之方法，其中該複數個客製化位元包含四個客製化位元，並且該位址包含四個位元，以及其中將該等客製化位元與該位址加總包含將該等客製化位元與該位址加總以產生包含四個位元之一經修改位址，其中捨棄由該加總所產生之最高有效位元。

Images