TWI768118B - 與傳熱板有關的半導體封裝元件及其製造方法 - Google Patents

Abstract

本申請可以提供一種半導體封裝元件和製造該半導體封裝元件的方法。半導體封裝元件可以包括設置在互連層的第一表面上的第一半導體晶片、設置在互連層的第二表面上的第二半導體晶片和第三半導體晶片。半導體封裝元件可以包括傳熱板，該傳熱板設置在第二半導體晶片與第三半導體晶片之間、與互連層的第二表面接觸並且與第一半導體晶片重疊。傳熱板可以被配置為提供熱輻射路徑。

Description

與傳熱板有關的半導體封裝元件及其製造方法

本公開總體而言涉及一種半導體封裝元件技術，並且更具體地，涉及一種與傳熱板有關的半導體封裝元件及其製造方法。

半導體封裝元件已經用於諸如行動電話或電腦的電子系統中。有大量精力集中在將多個半導體晶片整合到單個封裝元件中，使得單個封裝元件執行多功能操作，同時還能夠以高速處理大量資料。例如，已經提出2.5維(2.5D)系統級封裝(SIP)技術來將處理器晶片和記憶晶片並排設置在載板上。由於各種類型的半導體晶片嵌入在單個封裝元件中，因此可能需要用於輻射由單個封裝元件中的特定半導體晶片產生的熱量的冷卻結構，以防止單個封裝元件的性能劣化。

本申請要求於2017年11月16日提交的申請號為10-2017-0153368的韓國專利申請的優先權，該申請通過引用整體併入本文。

根據一個實施例，一種半導體封裝元件可以包括設置在互連層的第一表面上的第一半導體晶片。所述半導體封裝元件可以包括彼此間隔開並且設置在所述互連層的第二表面上的第二半導體晶片和第三半導體晶片。所述半導體封裝元件可以包括傳熱板，所述傳熱板設置在所述第二半導體晶 片與所述第三半導體晶片之間、與所述互連層的第二表面接觸並且與所述第一半導體晶片重疊。所述傳熱板可以提供熱輻射路徑。

根據一個實施例，一種半導體封裝元件可以包括設置在互連層的第一表面上的第一半導體晶片。所述半導體封裝元件可以包括設置在所述互連層的第二表面上的第二半導體晶片，使得所述第一半導體晶片的四個角區域(corner region)分別與所述第二半導體晶片的邊緣區域重疊。所述半導體封裝元件可以包括傳熱板，所述傳熱板設置在所述第二半導體晶片之間以與所述互連層的第二表面接觸並且與所述第一半導體晶片重疊。所述傳熱板可以提供熱輻射路徑。

根據一個實施例，提供了一種製造半導體封裝元件的方法。所述方法可以包括將傳熱板設置在第二半導體晶片與第三半導體晶片之間。所述方法可以包括形成用於固定所述第二半導體晶片和所述第三半導體晶片以及所述傳熱板的封膠層。所述方法可以包括在所述第二半導體晶片和所述傳熱板上形成互連層，使得所述互連層的第二表面與所述第二半導體晶片和所述傳熱板接觸。所述方法可以包括將第一半導體晶片設置在所述互連層的第一表面上以與所述傳熱板重疊。

100、100S:半導體封裝元件

100W:重建晶片

101W、102W:第一表面、第二表面

110:互連層

111、112:第一表面、第二表面

114、114A、114B、114C:再分配圖案

115、115A、115B:電介質層

116A、116B、116C、116D、116E、116F:開口

120:半導體晶片

120C:角區域

121、121A、121B:內部連接器

130、130A、130B、130C:半導體晶片

130E:邊緣區域

131、131A:頂表面

132、132A:底表面

133、133A:側表面

135、135A、135B:晶片墊

136:基底邏輯半導體裸晶

136A:矽通孔

136B:內部互連線

136S:側表面

137A、137B、137C、137D:核心半導體裸晶

138A、138B:矽通孔

139:內部保護層

140:傳熱板

141:頂表面

142:底表面

143、143A:側表面

150:封膠層

151:頂表面

152:底表面

159:初始封膠層

160、160A、160B:外部連接器

170:電路基板

171:內部間隔

180:散熱器

181:熱介面材料層

191、193:第一載體、第二載體

7800:記憶卡

7810:記憶體

7820:記憶體控制器

7830:主機

8710:電子系統

8711:控制器

8712:輸入/輸出單元

8713:記憶體

8714:介面

8715:匯流排

A-A':剖面線

D1、D2:第一距離、第二距離

E1、E2、E3:區域

H1、H2:第一高度、第二高度

T:厚度

〔圖1〕是示出根據一個實施例的半導體封裝元件的平面圖。

〔圖2〕是沿圖1的線A-A'截取的截面圖。

〔圖3〕是示出圖2中所示的半導體封裝元件的熱傳導路徑的截面圖。

〔圖4〕是示出根據一個實施例的半導體封裝元件的截面圖。

〔圖5至圖7〕是示出在根據一個實施例的半導體封裝元件中包括的互連層的配置的截面圖。

〔圖8〕是示出在根據一個實施例的半導體封裝元件中包括的半導體晶片的截面圖。

〔圖9至圖14〕是示出根據一個實施例的製造半導體封裝元件的方法的截面圖。

〔圖15〕是示出採用包括根據一個實施例的半導體封裝元件的記憶卡的電子系統的方塊圖。

〔圖16〕是示出包括根據一個實施例的半導體封裝元件的電子系統的方塊圖。

本文中使用的術語可以對應於考慮到它們在實施例中的功能而選擇的詞語，並且這些術語的含義可以被解釋為根據實施例所屬領域的普通技術而不同。如果被詳細定義，則這些術語可以根據其定義解釋。除非另外定義，否則本文中使用的術語(包括技術術語和科學術語)具有與實施例所屬領域的普通技術人員通常理解的含義相同的含義。

應當理解，儘管本文中可以使用術語“第一”、“第二”、“第三”等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開，但不用於僅定義元件本身或用於表示特定次序。

還應理解，當一個元件或層被稱為在另一元件或層“上”、“之上”、“下”、“之下”或“外部”時，該元件或層可以與該另一元件或層直接接觸，或者可以存在中間元件或層。用於描述元件或層之間的關係的其他詞語應以類似的方式來解釋(例如，“在...之間”對“直接在...之間”或“相鄰”對“直接相鄰”)。

例如，如圖式中所示，空間相對術語，諸如“之下”、“下方”、“下面”、“之上”、“上方”、“頂”、“底”等可以用於描述一 個元件和/或特徵與另一個元件和/或特徵的關係。應當理解，除了圖式中所示的取向之外，空間相對術語旨在包括使用和/或操作中的設備的不同取向。例如，當圖式中的設備翻轉時，描述為在其他元件或特徵下面和/或下方的元件將被定向為在其他元件或特徵之上。該設備可以以其他方式定向(旋轉90度或在其他取向處)，並且相應地解釋本文中使用的空間相對描述符。

半導體封裝元件可以包括諸如半導體晶片或半導體裸晶的電子設備。半導體晶片或半導體裸晶可以通過使用裸晶切割製程來將諸如晶片的半導體基板分離成多個片來獲得。半導體晶片可以對應於記憶晶片、邏輯晶片(包括專用積體電路(ASIC)晶片)或片上系統(SoC)。記憶晶片可以包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁性隨機存取記憶體(MRAM)電路、電阻式隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。半導體封裝元件可以用於諸如行動電話的通信系統、與生物技術或醫療保健相關的電子系統或可穿戴電子系統中。

在整個說明書中，相同的圖式標記表示相同的元件。儘管一個圖式標記沒有參考圖式而被提及或描述，但是該圖式標記可以參考另一個圖式而被提及或描述。另外，即使圖式標記未在圖式中示出，但是其也可以參考另一個圖式而被提及或描述。

本公開可以提供半導體封裝元件，每個半導體封裝元件可以被配置為包括多個半導體晶片和傳熱板，所述多個半導體晶片在互連層上面和下面三維地層疊，並且所述傳熱板可以被設置為與多個半導體晶片中的任意一個垂直地重疊並與互連層接觸。

圖1是示出根據一個實施例的半導體封裝元件100的平面圖。圖2是沿圖1的線A-A'截取的截面圖。

參考圖1和圖2，半導體封裝元件100可以包括第一半導體晶片120、第二半導體晶片130以及設置在第一半導體晶片120與第二半導體晶片130之間的互連層110。互連層110可以具有彼此相對的第一表面111和第二表面112。第一半導體晶片120可以設置在互連層110的第一表面111(對應於圖2中的底表面)上。第一半導體晶片120可以通過內部連接器121而連接到互連層110的第一表面111。內部連接器121可以是具有相對小尺寸的微凸塊。第二半導體晶片130可以設置在互連層110的第二表面112(對應於圖2中的頂表面)上。

第三半導體晶片130A可以另外設置在互連層110的第二表面112上，以與第二半導體晶片130橫向間隔開。第四半導體晶片130B和第五半導體晶片130C也可以設置在互連層110的第二表面112上，以與第二半導體晶片130橫向間隔開。傳熱板140可以設置在互連層110的與第一半導體晶片120相對的第二表面112上，以與第一半導體晶片120垂直重疊。第二半導體晶片至第五半導體晶片130、130A、130B和130C以及傳熱板140的全部可以被設置為與互連層110的第二表面112接觸。傳熱板140可以具有與互連層110的第二表面112接觸的底表面142。

傳熱板140可以設置在第二半導體晶片130與第三半導體晶片130A之間。當從圖1的平面圖觀察時，在X軸方向上第二半導體晶片130與第三半導體晶片130A之間的第一距離D1可以被設置為比在與X軸方向垂直的Y軸方向上第二半導體晶片130與第四半導體晶片130B之間的第二距離D2大。傳熱板140可以設置在彼此間隔開第一距離D1的第二半導體晶片130與第三半導體晶片130A之間，並且可以延伸到彼此間隔開第一距離D1的第四半導體晶片 130B與第五半導體晶片130C之間的間隔中。因此，傳熱板140可以實質上定位成與第一半導體晶片120的大部分垂直重疊。結果，第二半導體晶片至第五半導體晶片130、130A、130B和130C中的每一個可以具有與第一半導體晶片120的四個角區域120C中的任意一個重疊的邊緣區域130E或者與第一半導體晶片120的四個角區域120C中的任意一個相鄰的部分。

再次參考圖2，半導體封裝元件100還可以包括覆蓋互連層110的第二表面112的封膠層150。封膠層150可以不設置在互連層110的第一表面111上。外部連接器160代替封膠層150可以設置在互連層110的第一表面111上，以將半導體封裝元件100連接到外部設備。外部連接器160可以包括尺寸大於內部連接器121的焊球。封膠層150可以包括諸如環氧樹脂封裝膠(EMC)材料的密封劑。

第二半導體晶片至第五半導體晶片130、130A、130B和130C以及傳熱板140可以設置在封膠層150中。在這種情況下，封膠層150可以被形成為具有與第二半導體晶片130的頂表面131設置在相同水平面處的頂表面151。即，第二半導體晶片130的頂表面131可以被暴露在與封膠層150的頂表面151相同的水平面處。另外，傳熱板140的頂表面141也可以被暴露在與封膠層150的頂表面151相同的水平面處。封膠層150可以被形成為覆蓋並保護第二半導體晶片130和第三半導體晶片130A的側表面，並填充第二半導體晶片130與傳熱板140之間的間隙以及第三半導體晶片130A與傳熱板140之間的間隙。因此，傳熱板140可以被設置為實質上穿透封膠層150在第二半導體晶片130與第三半導體晶片130A之間的一部分。即，傳熱板140可以提供從互連層110的第二表面112延伸以到達封膠層150的頂表面151的水平面的熱輻射路徑(即，熱傳導路徑)。

圖3是示出圖2中所示的半導體封裝元件100的熱傳導路徑的截面圖。

參考圖3，半導體封裝元件100可以安裝在電路基板170上。電路基板170可以是印刷電路板(PCB)或包括電路圖案的主機板。例如，半導體封裝元件100可以通過外部連接器160連接到電路基板170。第一半導體晶片120可以設置在位於第一半導體晶片120之下的電路基板170與位於第一半導體晶片120之上的互連層110之間。另外，在平面圖中，第一半導體晶片120可以由外部連接器160包圍。即，第一半導體晶片120可以設置在由互連層110、電路基板170和外部連接器160包圍的內部間隔171中。

熱量可以由位於內部間隔171中的第一半導體晶片120的運行來產生，並且由第一半導體晶片120的運行產生的熱量可以被保持在內部間隔171中。然而，根據一個實施例，由第一半導體晶片120的運行產生的熱量可以通過傳熱板140傳輸到半導體封裝元件100的外部區域中。傳熱板140可以包括導熱材料，該導熱材料的導熱率比封膠層150的導熱率高。因此，由第一半導體晶片120的運行產生的熱量可以被快速地傳輸到半導體封裝元件100的外部區域中。因此，由於傳熱板140防止了由第一半導體晶片120的運行產生的熱量累積在內部間隔171中，因此第一半導體晶片120的溫度可能不會過度升高。即，傳熱板140可以用作將第一半導體晶片120產生的熱量快速地傳輸到半導體封裝元件100的外部區域中的熱傳導路徑。傳熱板140可以被形成為包括導熱材料(諸如銅材料或鋁材料)，該導熱材料的導熱率比用於形成封膠層150的EMC材料的導熱率高。

由於第一半導體晶片120設置在內部間隔171中，因此從互連層110的第一表面111到第一半導體晶片120的與互連層110相對的表面的第一高度H1可以比與互連層110和電路基板170之間的距離相對應的第二高度H2小。 為了使第一高度H1小於第二高度H2，第一半導體晶片120可以具有比與每個外部連接器160的高度相對應的第二高度H2小的厚度T。

圖4是示出根據一個實施例的半導體封裝元件100S的截面圖。

參考圖4，半導體封裝元件100S可以提供如下結構：散熱器180另外附接到在圖3的半導體封裝元件100中包括的封膠層150的頂表面151。散熱器180還可以附接到傳熱板140的頂表面141。散熱器180可以輻射從傳熱板140傳輸的熱量。因此，由第一半導體晶片120產生的熱量可以通過散熱器180而更有效地輻射。在這種情況下，熱介面材料層181可以位於散熱器180與傳熱板140之間的介面處。熱介面材料層181可以改善傳熱板140與散熱器180之間的熱交換。

散熱器180可以延伸以附接到第二半導體晶片130的頂表面131和封膠層150的頂表面151。由於第二半導體晶片130的頂表面131被封膠層150暴露，因此第二半導體晶片130與散熱器180之間的熱交換可以通過熱介面材料層181而更容易地發生。散熱器180和熱介面材料層181可以延伸到第二半導體晶片130和第三半導體晶片130A上。因此，由第二半導體晶片130和第三半導體晶片130A產生的熱量也可以通過散熱器180來輻射。

傳熱板140可以被設置成使得傳熱板140的側表面143面對第二半導體晶片130的側表面133。傳熱板140的與第二半導體晶片130相對的側表面143A可以面對第三半導體晶片130A的側表面133A。傳熱板140可以被設置成使得傳熱板140的側表面143與第二半導體晶片130的側表面133相鄰。因此，由第二半導體晶片130的運行產生的熱量可以通過第二半導體晶片130的側表面133傳輸到傳熱板140，而傳輸到傳熱板140的熱量可以被傳導到散熱器180並且可以輻射到半導體封裝元件100的外部區域中。因此，由第三半導體晶片130A的運行產生的熱量可以通過第三半導體晶片130A的側表面133A傳輸到傳 熱板140，而傳輸到傳熱板140的熱量可以被傳導到散熱器180並且可以輻射到半導體封裝元件100的外部區域中。這樣，散熱器180可以更有效地改善半導體封裝元件100S的冷卻效率。

再次參考圖2，由於半導體封裝元件100的第一半導體晶片120可以通過傳熱板140來冷卻下來，因此第一半導體晶片120可以被設置在互連層110的第一表面111上。此外，由於第二半導體晶片130設置在互連層110的與第一半導體晶片120相對的第二表面112上，因此在平面圖中第二半導體晶片130的至少一部分可以與第一半導體晶片120的至少一部分重疊。即，由於第二半導體晶片130的至少一部分可以層疊在第一半導體晶片120的至少一部分之上，因此當從平面圖觀察時，與第一半導體晶片120和第二半導體晶片130並排設置的情況相比，可以減小半導體封裝元件100的總寬度。

由於在平面圖中第二半導體晶片130層疊在第一半導體晶片120之上，使得第二半導體晶片130的至少一部分與第一半導體晶片120的至少一部分重疊，因此可以減小設置在第一半導體晶片120與第二半導體晶片130之間的信號路由路徑的長度。互連層110可以包括再分配圖案114以及覆蓋再分配圖案114以使再分配圖案114彼此絕緣的電介質層115。在這種情況下，在平面圖中，第二半導體晶片130的至少一部分可以與第一半導體晶片120的至少一部分重疊。因此，可以減小用於將第一半導體晶片120和第二半導體晶片130彼此連接的再分配圖案114的長度。

圖5至圖7是示出在圖1至圖4中所示的半導體封裝元件100和100S中的任意一個中包括的互連層110的示例的截面圖。圖5至圖7是分別示出圖2中示出的半導體封裝元件100的一些部分的放大視圖。

圖5是示出圖2的“E1”區域的放大截面圖。互連層110可以包括使再分配圖案114與傳熱板140電絕緣的第一電介質層115A。互連層110還可 以包括使再分配圖案114彼此電絕緣的第二電介質層115B。第一電介質層115A和第二電介質層115B可以被層壓以彼此接觸並提供電介質層(圖2中的115)。由於互連層110被配置為包括電介質層(圖2的115)和再分配圖案114，因此互連層110可以具有比普通PCB的厚度小的厚度。因此，可以減小半導體封裝元件(圖2中的100)的總厚度。

第一半導體晶片120的邊緣區域(實質上，角區域120C中的一個)可以與第二半導體晶片130的邊緣區域130E垂直地重疊。具有用於在第一半導體晶片120與第二半導體晶片130之間的信號傳輸的介面結構的實體層可以設置在第一半導體晶片120的角區域120C中，而具有用於在第一半導體晶片120與第二半導體晶片130之間的信號傳輸的介面結構的另一實體層也可以設置在第二半導體晶片130的邊緣區域130E中。

在一個實施例中，第一晶片墊135A可以設置在第二半導體晶片130的邊緣區域130E上，以將第二半導體晶片130電連接到第一半導體晶片120。另外，第一內部連接器121A可以設置在第一半導體晶片120的角區域120C上，以將第一半導體晶片120電連接到第二半導體晶片130。第一內部連接器121A可以對應於內部連接器121中的一些。

第一再分配圖案114A可以設置在互連層110中，使得第一再分配圖案114A的第一端部電連接到第二半導體晶片130的第一晶片墊135A，而第一再分配圖案114A的第二端部電連接到第一內部連接器121A。第一再分配圖案114A可以對應於再分配圖案114中的一些，並且可以設置在第二半導體晶片130的邊緣區域130E與第一半導體晶片120的角區域120C之間。

第一再分配圖案114A可以用作垂直信號路徑，所述垂直信號路徑將第二半導體晶片130的邊緣區域130E實質上垂直連接到第一半導體晶片120的角區域120C。在平面圖中，第一再分配圖案114A可以被設置為與第二半 導體晶片130的邊緣區域130E和第一半導體晶片120的角區域120C重疊。因此，根據一個實施例，可以減小第一再分配圖案114A的長度，並且還可以減小第一半導體晶片120與第二半導體晶片130之間的信號路徑的路由長度。

第一電介質層115A可以被形成為具有用於使第一晶片墊135A暴露的第一開口116A，以便將第一再分配圖案114A的第一端部連接到第一晶片墊135A。第一再分配圖案114A的第一端部可以填充第一開口116A以連接到第一晶片墊135A。第二電介質層115B可以被形成為具有用於使第一再分配圖案114A的第二端部暴露的第二開口116B，以便將第一再分配圖案114A的第二端部連接到第一內部連接器121A。第一內部連接器121A可以延伸為填充第二開口116B以連接到第一再分配圖案114A。

圖6是示出圖2的“E2”區域的放大截面圖。在平面圖中，與再分配圖案114中的一個相對應的第二再分配圖案114B可以從與第二半導體晶片130重疊的區域延伸到第二半導體晶片130的外部區域中。在平面圖中，第二再分配圖案114B可以延伸到與封膠層150重疊的區域中。因此，在平面圖中，與外部連接器160中的一個相對應的第一外部連接器160A可以連接到第二再分配圖案114B，並且可以設置為與封膠層150的位於第二半導體晶片130的外部區域處的一部分重疊。結果，第一外部連接器160A可以是將第二半導體晶片130電連接到外部設備的連接器。

第二再分配圖案114B可以延伸到第二半導體晶片130的外部區域中，以將第一外部連接器160A連接到與第二半導體晶片130的晶片墊中的一個相對應的第二晶片墊135B。因為第二再分配圖案114B延伸到第二半導體晶片130的外部區域中，所以第一電介質層115A也可以延伸以與封膠層150的底表面152接觸。

第二再分配圖案114B可以被設置在互連層110中，使得第二再分配圖案114B的第一端部電連接到第二半導體晶片130的第二晶片墊135B，而第二再分配圖案114B的第二端部電連接到第一外部連接器160A。第一電介質層115A可以被形成為具有用於使第二晶片墊135B暴露的第三開口116C，以將第二再分配圖案114B的第一端部連接到第二晶片墊135B。第二再分配圖案114B的第一端部可以填充第三開口116C以連接到第二晶片墊135B。第二電介質層115B可以被形成為具有用於使第二再分配圖案114B的第二端部暴露的第四開口116D，以便將第二再分配圖案114B的第二端部連接到第一外部連接器160A。第一外部連接器160A可以延伸為填充第四開口116D以連接到第二再分配圖案114B。

圖7是示出圖2的“E3”區域的放大截面圖。在平面圖中，與再分配圖案114中的一個相對應的第三再分配圖案114C可以從與第三半導體晶片130A重疊的區域延伸到第三半導體晶片130A的外部區域中。因此，與外部連接器160中的一個相對應的第二外部連接器160B可以連接到第三再分配圖案114C，並且可以被設置為與第三半導體晶片130A重疊。在一個實施例中，如圖2中所示，連接到第三再分配圖案114C的另一個外部連接器160可以被設置為與封膠層150重疊。第二外部連接器160B可以是將第一半導體晶片120電連接到外部設備的連接器。

第三再分配圖案114C可以延伸到第一半導體晶片120的外部區域中，以將第二外部連接器160B連接到第二內部連接器121B，該第二內部連接器121B與連接到第一半導體晶片120的內部連接器121中的一個相對應。由於第三再分配圖案114C延伸到第一半導體晶片120的外部區域中，因此第一電介質層115A也可以延伸以與第三半導體晶片130A重疊。

第三再分配圖案114C可以被設置在互連層110中，使得第三再分配圖案114C的第一端部電連接到第二內部連接器121B，而第三再分配圖案114C的第二端部電連接到第二外部連接器160B。第二電介質層115B可以被形成為具有用於使第三再分配圖案114C的第一端部暴露的第五開口116E，以便將第三再分配圖案114C的第一端部連接到第二內部連接器121B。第二內部連接器121B可以延伸為填充第五開口116E以連接到第三再分配圖案114C的第一端部。第二電介質層115B可以被形成為具有用於使第三再分配圖案114C的第二端部暴露的第六開口116F，以便將第三再分配圖案114C的第二端部連接到第二外部連接器160B。第二外部連接器160B可以延伸為填充第六開口116F以連接到第三再分配圖案114C的第二端部。

這樣，再分配圖案114可以包括具有不同形狀的第一再分配圖案至第三再分配圖案114A、114B和114C。

圖8是示出圖2中的第二半導體晶片130的截面圖。

參考圖2和圖8，第二半導體晶片130可以包括垂直層疊的多個半導體裸晶。例如，第二半導體晶片130可以包括基底邏輯半導體裸晶136以及順序層疊在基底邏輯半導體裸晶136上的第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D。包括基底邏輯半導體裸晶136以及第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D的第二半導體晶片130可以用作諸如高頻寬記憶記憶體(HBM)裝置的高性能記憶體件。第三半導體晶片至第五半導體晶片(圖1中的130A、130B和130C)中的每一個半導體晶片可以被設置為具有與第二半導體晶片130實質上相同的配置和功能。

基底邏輯半導體裸晶136以及第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D可以通過裸晶間(inter-die)連接器138B 而彼此電連接。裸晶間連接器138B可以包括微凸塊。第一核心半導體裸晶至第三核心半導體裸晶137A、137B和137C中的每一個可以包括穿透其主體的第一矽通孔(TSV)138A，並且第一核心半導體裸晶至第三核心半導體裸晶137A、137B和137C的第一矽通孔(TSV)138A可以通過裸晶間連接器138B垂直地連接以構成輸入/輸出(I/O)路徑。在第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D之中的與最頂部的半導體裸晶相對應的第四核心半導體裸晶137D中可以不包括矽通孔(TSV)。然而，在一些其他實施例中，第四核心半導體裸晶137D也可以包括矽通孔(TSV)。

第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D可以包括實質上相同的積體電路以執行相同的操作。第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D可以包括DRAM單元以提供資料記憶體(data bank)。基底邏輯半導體裸晶136可以控制第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D的運行。

基底邏輯半導體裸晶136可以包括第二矽通孔(TSV)136A，第二TSV 136A通過裸晶間連接器138B而耦接到第一核心半導體裸晶137A的第一TSV 138A。基底邏輯半導體裸晶136可以包括將第二半導體晶片130電連接到互連層(圖2的110)的晶片墊135。晶片墊135可以包括圖5中所示的第一晶片墊135A和圖6中所示的第二晶片墊135B。基底邏輯半導體裸晶136還可以包括將第二TSV 136A連接到晶片墊135的內部互連線136B。

第二半導體晶片130以及第三半導體晶片至第五半導體晶片(圖1的130A、130B和130C)可以提供記憶體件，並且第一半導體晶片(圖2的120)可以是諸如中央處理單元(CPU)或圖形處理單元(GPU)的處理器。在這種情況下，圖1的半導體封裝元件100或圖4的半導體封裝元件100S可以對 應於片上系統(SoC)。因此，第一半導體晶片120和第二半導體晶片130可以以高速與寬頻寬來彼此傳輸資料。

第二半導體晶片130還可以包括內部保護層139，該內部保護層139覆蓋並保護基底邏輯半導體裸晶136以及第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D。內部保護層139可以被形成為包括諸如EMC材料或底部填充材料的密封劑。內部保護層139可以被形成為使基底邏輯半導體裸晶136的側表面136S暴露並且覆蓋第一核心半導體裸晶至第四核心半導體裸晶137A、137B、137C和137D的側表面。內部保護層139可以被形成為使第四核心半導體裸晶137D的頂表面(即，第二半導體晶片130的頂表面131)暴露。

圖9至圖14是示出根據一個實施例的製造半導體封裝元件的方法的截面圖。

參考圖9，第二半導體晶片130、傳熱板140和第三半導體晶片130A可以設置在第一載體191上。傳熱板140可以設置在彼此間隔開的第二半導體晶片130與第三半導體晶片130A之間。在這種情況下，如圖1中所示，第四半導體晶片和第五半導體晶片(圖1的130B和130C)也可以設置為與第二半導體晶片130和第三半導體晶片130A間隔開。第二半導體晶片130可以安裝在第一載體191上，使得在第二半導體晶片130的底表面132上的晶片墊135面對第一載體191的表面。因此，第二半導體晶片130的頂表面131可以位於第一載體191的相對側。

第二半導體晶片130、傳熱板140和第三半導體晶片130A可以使用粘合層而暫時附接到第一載體191的表面。在後續製程中，第一載體191可以用作支撐件，用於支撐第二半導體晶片130、傳熱板140和第三半導體晶片 130A。第一載體191可以具有晶片形式，使得晶片級封裝技術應用於第一載體191。

參考圖10，初始封膠層159可以形成在第一載體191上，以覆蓋第二半導體晶片130、傳熱板140和第三半導體晶片130A。初始封膠層159可以固定第二半導體晶片130、傳熱板140和第三半導體晶片130A的相對位置。初始封膠層159可以由密封層來形成，以保護第二半導體晶片130、傳熱板140和第三半導體晶片130A。

平坦化製程可以應用於初始封膠層159的頂表面以去除初始封膠層159的上部。可以使用諸如研磨製程的去除製程來執行平坦化製程。初始封膠層159的上部可以通過平坦化製程來選擇性地去除，以提供具有減小的厚度和平坦化表面的封膠層150。可以執行平坦化製程以使傳熱板140的頂表面141暴露。此外，在執行平坦化製程之後，可以使第二半導體晶片130的頂表面131暴露，並且也可以使第三半導體晶片130A的頂表面131A暴露。

封膠層150可以將第二半導體晶片130、傳熱板140和第三半導體晶片130A固定到第一載體191，以形成重建晶片(reconstruction wafer)100W。重建晶片100W可以被配置為包括填充第二半導體晶片130、傳熱板140和第三半導體晶片130A之間的間隙的封膠層150。重建晶片100W可以具有要由處理半導體晶片的裝置處置的晶片形狀。即，重建晶片100W可以是具有彼此相對的第一表面101W和第二表面102W的晶片形層。因此，可以使用各種半導體製程在重建晶片100W上形成再分配層和凸塊。

在形成重建晶片100W之後，第一載體191可以與重建晶片100W脫離。

參考圖11，可以翻轉重建晶片100W，使得重建晶片100W的第一表面101W位於比重建晶片100W的第二表面102W高的水平面處。然後第二 載體193可以附接到重建晶片100W的第二表面102W以支撐重建晶片100W。在一些其他實施例中，可以省略用於將第二載體193附接到重建晶片100W的製程。封膠層150的與第二載體193相對的底表面152可以被暴露在重建晶片100W的第一表面101W處。另外，第二半導體晶片130的與第二載體193相對的底表面132可以被暴露在重建晶片100W的第一表面101W處。此外，傳熱板140的與第二載體193相對的底表面142也可以被暴露在重建晶片100W的第一表面101W處。而且，第三半導體晶片130A的與第二載體193相對的底表面132A可以被暴露在重建晶片100W的第一表面101W處。

參考圖12，互連層110可以形成在重建晶片100W的第一表面101W上。互連層110可以被設置為包括電介質層115和嵌入電介質層115中的再分配圖案114。互連層110可以形成在重建晶片100W上，使得互連層110的第二表面112與重建晶片100W的第一表面101W接觸，並且互連層110的第一表面111被暴露。電介質層115中的一些再分配圖案114可以被形成為電連接到第二半導體晶片130。

參考圖13，第一半導體晶片120可以使用內部連接器121安裝在互連層110的第一表面111上。在這種情況下，內部連接器121可以與互連層110接觸以電連接到一些再分配圖案114。外部連接器160可以附接到互連層110的第一表面111。外部連接器160可以附接到互連層110，以電連接到互連層110中的一些再分配圖案114。

在第二載體193在先前製程中附接到重建晶片100W的情況下，第二載體193可以在外部連接器160附接到互連層110之後與重建晶片100W脫離。

參考圖14，可以使用裸晶切割技術來執行分離製程以將半導體封裝元件100彼此分離。如圖4中所示，散熱器(圖4的180)可以使用熱介面材料層(圖4的181)另外附接到每個半導體封裝元件100。

根據上述實施例，提供了半導體封裝元件，每個半導體封裝元件被配置為包括在互連層上面和下面三維地層疊的多個半導體晶片。在平面圖中，互連層可以被配置為包括延伸到半導體晶片的外部區域中的再分配圖案。由於半導體晶片中的一個被設置為與其餘的半導體晶片垂直地且部分地重疊，因此可以減小在半導體晶片中包括的實體層之間的路由路徑的長度，並且也可以減小每個半導體封裝元件的平面面積。

每個半導體封裝元件還可以包括與多個半導體晶片中的任何一個重疊的傳熱板。傳熱板可以穿透半導體封裝元件的封膠層，以提供從互連層延伸以到達半導體封裝元件的頂表面的熱傳導路徑。因此，傳熱板可以提高半導體封裝元件的冷卻效率。

圖15是示出包括採用根據實施例的至少一個半導體封裝元件的記憶卡7800的電子系統的方塊圖。記憶卡7800可以包括諸如非易失性記憶體件的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以儲存資料或讀出所儲存的資料。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施例的至少一個半導體封裝元件。

記憶體7810可以包括應用本公開的實施例的技術的非易失性記憶體件。記憶體控制器7820可以控制記憶體7810，使得其回應於來自主機7830的讀取/寫入請求而讀出所儲存的資料或儲存資料。

圖16是示出包括根據實施例的至少一個半導體封裝元件的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出單元8712 和記憶體8713。控制器8711、輸入/輸出單元8712和記憶體8713可以通過匯流排8715而彼此耦接，匯流排8715提供經由其移動資料的路徑。

在一個實施例中，控制器8711可以包括微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同功能的邏輯裝置中的一個或更多個。控制器8711或記憶體8713可以包括根據本公開實施例的至少一個半導體封裝元件。輸入/輸出單元8712可以包括選自小鍵盤、鍵盤、顯示裝置、觸控式螢幕等中的至少一個。記憶體8713是用於儲存資料的設備。記憶體8713可以儲存要由控制器8711執行的資料和/或命令等。

記憶體8713可以包括諸如DRAM的易失性記憶體件和/或諸如快閃記憶體的非易失性記憶體件。例如，快閃記憶體可以被安裝到諸如移動終端或臺式電腦的資訊處理系統。快閃記憶體可以構成固態盤(SSD)。在這種情況下，電子系統8710可以將大量資料穩定地儲存在快閃記憶體儲系統中。

電子系統8710還可以包括被配置為向通信網路傳輸資料和從通信網路接收資料的介面8714。介面8714可以是有線型或無線型。例如，介面8714可以包括天線或者有線或無線收發器。

電子系統8710可以被實現為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可擕式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊傳輸/接收系統中的任意一種。

如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可以用於具有以下技術的通信系統中：CDMA(碼分多址)、GSM(全球移動通信系統)、NADC(北美數位蜂窩)、E-TDMA(增強時分多址)、WCDMA(寬頻碼分多址)、CDMA2000、LTE(長期演進)或Wibro(無線寬頻互聯網)。

已經出於說明性目的公開了本公開的實施例。本領域技術人員將理解，在不脫離本公開和所附請求項的範圍和精神的情況下，可以進行各種修改、添加和替換。

100:半導體封裝元件

110:互連層

111、112:第一表面、第二表面

114:再分配圖案

115:電介質層

120:第一半導體晶片

121:內部連接器

130:第二半導體晶片

130A:第三半導體晶片

131:頂表面

140:傳熱板

141:頂表面

142:底表面

150:封膠層

151:頂表面

160:外部連接器

A-A':剖面線

E1、E2、E3:區域

Claims (19)

1. 一種半導體封裝元件，包括：第一半導體晶片，其設置在互連層的第一表面上；第二半導體晶片和第三半導體晶片，所述第二半導體晶片和所述第三半導體晶片彼此間隔開並且設置在所述互連層的第二表面上；以及傳熱板，其設置在所述第二半導體晶片與所述第三半導體晶片之間，與所述互連層的第二表面接觸並且與所述第一半導體晶片重疊；其中，所述傳熱板提供熱輻射路徑；其中，所述傳熱板具有底表面，所述底表面與所述互連層的第二表面接觸；以及其中，所述傳熱板具有面對所述第二半導體晶片的側表面的一個側表面和面對所述第三半導體晶片的側表面的另一個側表面。
2. 如請求項1所述的半導體封裝元件，還包括封膠層，所述封膠層覆蓋所述互連層的第二表面以及所述第二半導體晶片和所述第三半導體晶片的側表面，並且填充所述第二半導體晶片與所述傳熱板之間的間隙。
3. 如請求項2所述的半導體封裝元件，其中，所述傳熱板被設置為穿透所述封膠層；以及其中，所述封膠層將所述傳熱板的頂表面暴露。
4. 如請求項3所述的半導體封裝元件，其中，所述封膠層被設置為使所述第二半導體晶片的頂表面暴露。
5. 如請求項1所述的半導體封裝元件，還包括附接到所述傳熱板的散熱器。
6. 如請求項5所述的半導體封裝元件，其中，所述散熱器延伸至與所述第二半導體晶片的頂表面接觸。
7. 如請求項5所述的半導體封裝元件，還包括設置在所述散熱器與所述傳熱板之間的熱介面材料層。
8. 如請求項2所述的半導體封裝元件，其中，所述互連層包括：再分配圖案，其從所述互連層的與所述第二半導體晶片重疊的一部分延伸到所述互連層的與所述封膠層重疊的另一部分；以及電介質層，其使所述再分配圖案彼此絕緣。
9. 如請求項1所述的半導體封裝元件，其中，所述第二半導體晶片具有與所述第一半導體晶片的角區域重疊的邊緣區域。
10. 如請求項9所述的半導體封裝元件，其中，所述互連層包括第一再分配圖案，所述第一再分配圖案與所述第一半導體晶片的所述角區域和所述第二半導體晶片的所述邊緣區域兩者重疊，並且所述第一再分配圖案將所述第一半導體晶片垂直地電連接到所述第二半導體晶片。
11. 如請求項9所述的半導體封裝元件，其中，具有用於在所述第一半導體晶片與所述第二半導體晶片之間的信號傳輸的介面結構的實體層設置在所述第一半導體晶片的角區域中，而具有用於在所述第一半導體晶片與所述第二半導體晶片之間的信號傳輸的介面結構的另一個實體層設置在所述第二半導體晶片的邊緣區域中。
12. 如請求項1所述的半導體封裝元件，還包括附接到所述互連層的第一表面的外部連接器。
13. 如請求項12所述的半導體封裝元件，其中，所述互連層包括第二再分配圖案，所述第二再分配圖案將所述外部連接器中的一個外部連接器電連接到所述第二半導體晶片。
14. 如請求項13所述的半導體封裝元件，其中，所述第二再分配圖案延伸使得所述第二再分配圖案的第一端部連接到所述第二半導體晶片的晶片墊，而所述第二再分配圖案的第二端部連接到所述外部連接器中的一個外部連接器。
15. 如請求項13所述的半導體封裝元件，其中，所述互連層包括具有第一開口和第二開口的電介質層，所述第一開口使所述第二半導體晶片的晶片墊暴露，而所述第二開口使所述第二再分配圖案的第二端部暴露；以及其中，所述第一開口用所述第二再分配圖案的第一端部來填充，而所述第二開口用所述一個外部連接器來填充。
16. 如請求項11所述的半導體封裝元件，其中，所述互連層還包括第三再分配圖案，所述第三再分配圖案將所述第二半導體晶片電連接到外部連接器中的一個外部連接器。
17. 如請求項11所述的半導體封裝元件，其中，外部連接器被設置為包圍所述第一半導體晶片的側表面。
18. 如請求項11所述的半導體封裝元件，其中，從所述互連層的第一表面到所述第一半導體晶片的與所述互連層相對的表面的高度比附接到所述互連層的第一表面的外部連接器的高度小。
19. 一種半導體封裝元件，包括：第一半導體晶片，其設置在互連層的第一表面上； 第二半導體晶片，其設置在所述互連層的第二表面上，使得所述第一半導體晶片的四個角區域分別與所述第二半導體晶片的邊緣區域重疊；以及傳熱板，其設置在所述第二半導體晶片之間以與所述互連層的第二表面接觸並且與所述第一半導體晶片重疊；其中，所述傳熱板提供熱輻射路徑；其中，所述傳熱板具有底表面，所述底表面與所述互連層的第二表面接觸；以及其中，所述傳熱板具有面對所述一個第二半導體晶片的側表面的一個側表面和面對另一個第二半導體晶片的側表面的另一個側表面。

Images