TWI766595B - 鍵合兩半導體結構的方法 - Google Patents
鍵合兩半導體結構的方法 Download PDFInfo
- Publication number
- TWI766595B TWI766595B TW110106737A TW110106737A TWI766595B TW I766595 B TWI766595 B TW I766595B TW 110106737 A TW110106737 A TW 110106737A TW 110106737 A TW110106737 A TW 110106737A TW I766595 B TWI766595 B TW I766595B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- bonding layer
- bonding
- pattern
- area
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 230000008021 deposition Effects 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 20
- 238000000151 deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
本發明提供一種鍵合兩半導體結構的方法，包含提供一基底，該基底上形成有一元件圖案，且該基底上定義有一周邊區，將該基底傾斜一角度，並進行一斜角沉積步驟，在該基底與該元件圖案上形成一鍵合層，以及進行一平坦化步驟，移除部分該鍵合層。
Description
本發明係有關於半導體製程，尤其是關於一種利用斜角沉積的方式，改善半導體晶圓鍵合品質的方法。
在半導體製程領域中，不同晶圓或是不同的裸晶(die)上可包含有不同的電路元件。為了節省產品空間，常將不同晶圓或是不同的裸晶相互鍵合，以達到立體堆疊結構，並且減小產品的面積提高產品的元件密度。
在不同的晶圓或裸晶彼此鍵合時，位於邊界的部分經常可能發生問題。舉例來說，在兩個裸晶彼此鍵合時，可能由於用於鍵合的材料層(例如氧化矽層)未能完整地覆蓋整個裸晶的邊界區，導致兩裸晶之間的邊界區產生一空隙，如此一來後續的製程中，該空隙處的結構較為脆弱，容易導致成品的損壞。
為了避免以上問題，本發明提供一種鍵合兩半導體結構的方法，包含提供一基底，該基底上形成有一圖案，且該基底上定義有一周邊區，將該基底傾斜一角度，並進行一斜角沉積步驟，在該基底與該圖案上形成一鍵合層，進行一平坦化步驟，移除部分該鍵合層，以及在該平坦化步驟之後，更包含將
該基底與一第二基底鍵合。
在一些實施例中，若晶圓或裸晶上的圖案(例如元件圖案)無法覆蓋完整的晶圓或是裸晶時，在鍵合層(例如氧化矽)沉積於圖案後，將會在晶圓或是裸晶留下部分未被沉積鍵合層的區域，該區域在兩片晶圓或裸晶彼此鍵合之後，會產生空隙並且影響元件的效能。本發明的其中一特徵在於，在另一些改善的實施例中，使用斜角沉積的方式，讓上述未被填滿的周邊區能夠充分地填滿鍵合層，因此在兩晶圓被彼此鍵合後，並不容易在周邊區產生空隙，提高元件的品質。
10:基底
12:元件區
14:周邊區
16:元件圖案
18:未填滿區域
20:鍵合層
30:基底
40:突出側壁
第1圖到第3圖繪示根據本發明一實施例的鍵合兩晶圓的剖面結構流程示意圖。
第4圖到第6圖繪示根據本發明另一實施例的鍵合兩晶圓的剖面結構流程示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以
翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。
請參考第1圖到第3圖，第1圖到第3圖繪示根據本發明一實施例的鍵合兩晶圓的剖面結構流程示意圖。如第1圖所示，首先，提供一基底10，基底10上包含有元件區12以及周邊區14，其中元件區12上包含有至少一元件圖案16，元件圖案16例如為各種電子元件圖案，如導電線路、電晶體、開關、電容、電阻等。而元件圖案16形成於基底10上的元件區12內，卻未形成於周邊區14內。
此處所述的基底10例如為常見的半導體基底，如矽基底、矽鍺基底、碳化矽基底、絕緣覆矽基底(silicon-on-insulator,SOI)，或由其他半導體材料製成的基底。在實務上，此處所述的基底10可能是一整片晶圓(wafer)或是經過切割的裸晶(die)，均屬於本發明的涵蓋範圍內。
另外值得注意的是，在一些實施例中，元件圖案16靠近周邊區14的地方可能會產生類似斜角的剖面結構，其產生的原因可能包含因為元件圖案靠近周邊區的部分，所具有的元件較少或是排列較為鬆散，因此導致該區域的應力支撐比起其他區域略低。不過本發明不限定元件圖案16必須要包含有斜角，不論元件圖案16的剖面是否包含有斜角均屬於本發明的涵蓋範圍內。
如第2圖所示，為了讓基底10與另一片基底(圖未示)進行鍵合，在基底10上沉積一鍵合層20，其中可以用物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)等方式形成鍵合層20，鍵合層20的材質例如為氧化矽，但不限於此。其中鍵合層20覆蓋住元件區12的元件圖案16以及部份的周邊區14。接著，可能會經過一次平坦化步驟，例如為化學機械研磨(CMP)以移除多餘的鍵合
層20。值得注意的是，在一些情況中，鍵合層20可能因為在沉積過程中並未沉積足夠的厚度在周邊區14內，或是因為鍵合層20在平坦化步驟過程中，在周邊區14內的鍵合層20被移除的速率較快(因為靠近邊界受到的應力可能更大)等原因，導致平坦化步驟後，鍵合層20並未完整地覆蓋周邊區14，導致周邊區14的部分基底10被曝露，在此可以定義出一未填滿區域18(如第2圖所示)。或是在一些實施例中，雖然鍵合層20完整地覆蓋周邊區14而沒有基底10被曝露，但位於周邊區14的鍵合層20的頂面較低(比位於元件圖案16上的鍵合層20頂面更低)，也可能會產生未填滿區域18。以上若存在有未填滿區域的情況，都可能會影響到後續鍵合步驟。
如第3圖所示，當將基底10與另一片基底30透過接觸鍵合層20彼此鍵合在一起時，由於上述所留下的未填滿區域18存在，因此在基底10與基底30之間會留下空隙(也就是未填滿區域18)。後續步驟中，該空隙會成為結構上的薄弱點，造成元件容易從此處斷裂或是分離，且若經歷一些浸泡的製程，溶劑也可能會從該空隙滲入到兩基底之間，不利於產品的品質。
為了避免上述情況的發生，本發明提出另一種改良的鍵合兩晶圓的方法。請參考第4圖到第6圖，第4圖到第6圖繪示根據本發明另一實施例的鍵合兩晶圓的剖面結構流程示意圖。首先，第4圖接續第1圖的結構，也就是說與上述實施例相同，提供一基底10，基底10上包含有元件區12以及周邊區14，其中元件區12上包含有至少一元件圖案16，元件圖案16例如為各種電子元件圖案，如導電線路、電晶體、開關、電容、電阻等。而元件圖案16形成於基底10上的元件區12內，卻未形成於周邊區14內。
接下來如第4圖所示，沉積一鍵合層20。本實施例與上述實施例不同之處在於，本實施例在進行沉積步驟以形成鍵合層20時，先將基底10傾斜一角度，本實施例中並不特定限制角度，僅須滿足傾斜後周邊區14的水平位置高於元件區12內的元件圖案16即可。接著同樣以物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)等方式形成鍵合層20。由於沉積步驟會先從水平位置較高處開始沉積，因此在傾斜基底10之後，鍵合層20更容易填滿周邊區14，因此相較於上述實施例更不容易產生未填滿區域。
在本發明的一些實施例中，傾斜基底角度後進行沉積的方法，也可以搭配旋轉基底等製程進行，以提高沉積的材料層的均勻度。舉例來說，可以用定速旋轉基底搭配傾斜沉積製程，如此一來，基底的每一個不同邊界都可沉積均勻厚度的材料層。上述實施例也屬於本發明的涵蓋範圍內。
接下來，如第5圖所示，將基底10回到原本的水平面(進行傾斜之前的水平方向)後，進行平坦化步驟，以移除多餘的鍵合層20，然後如第6圖所示，將另外一個基底30接觸基底10上的鍵合層20，以鍵合基底10與基底30。
值得注意的是，本實施例中因為在沉積鍵合層20之前，先將基底10傾斜一角度(如第4圖所示)，所以沉積過程中更容易把基底10上的周邊區14優先填滿，也有可能會突出部分的周邊區14，因此在後續進行平坦化步驟完成後(第5圖)，周邊區14內的鍵合層20可能會包含有一突出側壁40。該突出側壁40可以有效地保護基底10與基底30之間的鍵合結構，而不容易出現類似上述第一實施例(第3圖)所示的結構薄弱點。因此也有助於提高半導體元件的品質。
綜上所述，在一些實施例中，例如第1圖至第3圖所示的實施例，若晶圓或裸晶上的圖案(例如元件圖案)無法覆蓋完整的晶圓或是裸晶時，在鍵合層(例如氧化矽)沉積於圖案後，將會在晶圓或是裸晶留下部分未被沉積鍵合層的區域，該區域在兩片晶圓或裸晶彼此鍵合之後，會產生空隙並且影響元件的效能。本發明的其中一特徵在於，在另一些改善的實施例中(例如第4圖至第6圖所示的實施例)，使用斜角沉積的方式，讓上述未被填滿的周邊區能夠充分地填滿鍵合層，因此在兩晶圓被彼此鍵合後，並不容易在周邊區產生空隙，提高元件的品質。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:基底
12:元件區
14:周邊區
16:元件圖案
20:鍵合層
Claims (6)
- 一種鍵合兩半導體結構的方法，包含：提供一基底，該基底上形成有一元件圖案，且該基底上定義有一周邊區；將該基底傾斜一角度，並進行一斜角沉積步驟，在該基底與該元件圖案上形成一鍵合層；該斜角沉積步驟完成後，先將該基底回復至一原先水平方向，然後進行一平坦化步驟，移除部分該鍵合層。
- 如申請專利範圍第1項所述的方法，其中，在該斜角沉積步驟後，該基底上的該周邊區內包含有該鍵合層。
- 如申請專利範圍第1項所述的方法，其中該基底上的該圖案也具有一斜角，該斜角靠近該周邊區。
- 如申請專利範圍第1項所述的方法，其中，在該平坦化步驟之後，更包含將該基底與一第二基底鍵合。
- 如申請專利範圍第4項所述的方法，其中，在該基底與該第二基底鍵合之後，該鍵合層位於該基底與該第二基底之間的該周邊區中。
- 如申請專利範圍第1項所述的方法，其中該鍵合層包含有氧化矽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110106737A TWI766595B (zh) | 2021-02-25 | 2021-02-25 | 鍵合兩半導體結構的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110106737A TWI766595B (zh) | 2021-02-25 | 2021-02-25 | 鍵合兩半導體結構的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI766595B true TWI766595B (zh) | 2022-06-01 |
| TW202234464A TW202234464A (zh) | 2022-09-01 |
Family
ID=83103641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110106737A TWI766595B (zh) | 2021-02-25 | 2021-02-25 | 鍵合兩半導體結構的方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI766595B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100248463A1 (en) * | 2009-03-31 | 2010-09-30 | Tobias Letz | Enhancing adhesion of interlayer dielectric materials of semiconductor devices by suppressing silicide formation at the substrate edge |
| TW201234449A (en) * | 2010-10-19 | 2012-08-16 | Lam Res Corp | Methods for depositing bevel protective film |
-
2021
- 2021-02-25 TW TW110106737A patent/TWI766595B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100248463A1 (en) * | 2009-03-31 | 2010-09-30 | Tobias Letz | Enhancing adhesion of interlayer dielectric materials of semiconductor devices by suppressing silicide formation at the substrate edge |
| TW201234449A (en) * | 2010-10-19 | 2012-08-16 | Lam Res Corp | Methods for depositing bevel protective film |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202234464A (zh) | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240387439A1 (en) | Direct gang bonding methods and structures | |
| KR102609290B1 (ko) | 상호연결부를 위한 확산 배리어 칼라 | |
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| US8105898B2 (en) | Method and structure for performing a chemical mechanical polishing process | |
| US10510630B2 (en) | Molding structure for wafer level package | |
| CN110444470A (zh) | 一种改善半导体器件内不同线宽电晶体栅极高度的方法 | |
| US20230207303A1 (en) | Semiconductor packaging method | |
| TWI766595B (zh) | 鍵合兩半導體結構的方法 | |
| JP6531743B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| CN112599409A (zh) | 晶圆键合方法 | |
| TWI593057B (zh) | 藉由硏磨以分隔電子部件而在半導體基材上形成電子部件 | |
| CN110931373B (zh) | 一种半导体器件及其制造方法 | |
| JPH06252109A (ja) | 半導体装置の製造方法 | |
| TWI744203B (zh) | 鍵合兩半導體結構的方法 | |
| JP7488116B2 (ja) | 電極形成方法 | |
| CN108520863B (zh) | 浅沟槽绝缘结构的制造方法 | |
| JP2022164271A (ja) | 積層デバイスチップの製造方法 | |
| CN215869300U (zh) | 一种半导体结构 | |
| KR102466929B1 (ko) | 부분 soi 기판 및 그 제조 방법 | |
| KR102860528B1 (ko) | 반도체 소자의 제조방법 | |
| JP2024147517A (ja) | 密度勾配を有する多結晶シリコンカーバイド基板及びその製造方法 | |
| CN110534423A (zh) | 半导体器件及其制作方法 | |
| KR100312647B1 (ko) | 반도체 소자의 평탄화방법 | |
| CN115881553A (zh) | 一种半导体结构及其制备方法 | |
| JPH10209267A (ja) | 半導体ウェーハの製造方法 |