TWI766438B - 半導體元件的製造方法 - Google Patents
半導體元件的製造方法 Download PDFInfo
- Publication number
- TWI766438B TWI766438B TW109140117A TW109140117A TWI766438B TW I766438 B TWI766438 B TW I766438B TW 109140117 A TW109140117 A TW 109140117A TW 109140117 A TW109140117 A TW 109140117A TW I766438 B TWI766438 B TW I766438B
- Authority
- TW
- Taiwan
- Prior art keywords
- precursor
- deposition
- etch
- monolayer
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H10W10/014—
-
- H10W10/17—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本文中描述在溝槽之中形成介電材料的方法。在方法的實施例中,此方法包含將第一前驅物引入至介電層的溝槽中,使得部分的第一前驅物與介電層反應並附著在溝槽的側壁上。此方法更包含部分地蝕刻在溝槽的側壁上之部分的第一前驅物以暴露溝槽的側壁的上部分。此方法更包含將第二前驅物引入至溝槽中,使得部分的第二前驅物與第一前驅物的其餘部分反應,以在溝槽的底部形成介電材料。
Description
本揭露的一些實施例是關於半導體元件的製造方法,尤其是關於沉積材料的方法。
半導體元件被用於各種電子應用中,諸如,舉例而言,個人電腦、手機、數位相機及其他電子設備。半導體元件通常藉由以下方式所產製:依次在半導體基材之上沉積絕緣或介電層、導電層及半導體材料層,並使用微影製程圖案化各種材料層以在其上形成電路組件及元件。
半導體產業藉由不斷減小最小特徵尺寸以不斷改善各種電子組件(例如,電晶體、二極體、電阻器、電容器等)的積體密度,此舉允許將更多的組件整合至給定的區域之中。
在本揭露的一些實施例中,一種半導體元件的製造
方法包含:將第一前驅物引入至溝槽中,使得部分的第一前驅物與溝槽的側壁反應以形成第一前驅物產物。蝕刻第一前驅物產物以暴露溝槽的側壁的上部分。將第二前驅物引入至溝槽中,使得部分的第二前驅物與第一前驅物產物反應。
在本揭露的一些實施例中,一種半導體元件的製造方法包含:在第一前驅物與暴露表面間之自限反應中,沿著間隙之中之暴露表面形成第一前驅物層。藉由部分地蝕刻第一前驅物層再暴露間隙的上部分之中之部分的表面。沿著第一前驅物層的其餘部分形成第二前驅物層。
在本揭露的一些實施例中,一種半導體元件的製造方法包含:在第一材料之中形成溝槽。沿著溝槽的側壁及底部,形成第一前驅物材料的第一單層。沿著溝槽的側壁的上部分,部分地去除第一單層。在溝槽之中之第一單層的其餘部分之上,形成第二前驅物材料的第二單層。
A-A:截面
B-B:截面
C-C:截面
H1:第一高度
H2:第二高度
101:基材
103:鰭狀結構
105:隔離區
107:閘極介電層
109:閘極電極
111:源極/汲極區
201N:n型區
201P:p型區
203:分隔件
301:溝槽
400:第一間隙填充原子層沉積製程
401:第一間隙填充材料
403:區段
405:沉積及蝕刻系統
407:第一前驅物輸送系統
409:蝕刻前驅物輸送系統
411:第二前驅物輸送系統
413:沉積及蝕刻腔室
415:氣體供應源
417:流量控制器
419:前驅物氣體控制器
421:控制單元
423:歧管
425:噴頭
427:殼體
429:安裝平台
431:排氣出口
433:真空泵
435:沖洗氣體輸送系統
437:處理單元
439:顯示器
441:輸入/輸出組件
443:中央處理單元
445:記憶體
447:大量儲存裝置
449:視訊轉接器
451:輸入/輸出介面
453:匯流排
455:網路介面
457:區域網路/廣域網路
501:第一單層
503:第二單層
505:薄膜
601:虛設介電層
603:虛設閘極層
605:遮罩層
701:遮罩
703:虛設閘極
705:通道區
707:閘極密封間隔件
801:閘極間隔件
1001:第一層間介電質
1003:接觸蝕刻停止層
1201:凹槽
1301:區
1401:閘極遮罩
1403:第二層間介電質
1501:閘極觸點
1503:源極/汲極觸點
1600:第二間隙填充原子層沉積製程
1601:第三單層
1603:第二間隙填充材料
當與隨附圖示一起閱讀時,可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此產業中之標準實務,各種特徵並未按比例繪製。實際上,為論述的清楚性,可任意增加或減少各種特徵的尺寸。
第1圖例示根據一些實施例,以三維視圖例示之鰭式場效電晶體(FinFET)的範例。
第2至4A圖例示根據一些實施例,鰭式場效電晶體的製造中之中間階段的截面視圖。
第4B及4C圖例示根據一些實施例,用於進行間隙填充製程之系統及控制單元。
第5A至5F圖例示根據一些實施例,以第4A圖中所強調之區段的放大視圖例示間隙填充製程中之中間步驟。
第6至15B圖例示根據一些實施例,在FinFET的製造中之進一步中間階段的截面視圖。
第16A至16F圖例示根據一些其他實施例,以第4A圖中強調之區段的放大視圖例示間隙填充製程中之中間步驟。
後文揭露內容提供用於實行本揭露的不同特徵之許多不同實施例、或範例。後文描述組件及佈置之特定範例以簡化本揭露內容。當然,這些僅為範例且未意圖具限制性。舉例而言,在後文的描述中,在第二特徵之上或上之第一特徵的形成可包含以直接接觸方式形成第一特徵及第二特徵的實施例,且亦可包含在第一特徵與第二特徵間形成額外特徵,使得第一特徵及第二特徵可不直接接觸的實施例。此外,在各種範例中,本揭露內容可能重複元件符號及/或字母。此重複係出於簡單及清楚的目的,且重複本身並不規範所論述的各種實施例及/或配置間之關係。
進一步,為便於描述,本文中可使用諸如「在...之下」、「在...下方」、「較低」、「在...上方」、「較
高」、及類似者的空間相對術語,以描述圖示中所例示之一個元件或特徵與另一元件(等)或特徵(等)的關係。除圖示中所描繪之定向之外,空間相對術語亦意圖涵蓋元件在使用或操作中之不同定向。設備能以其他方式定向(旋轉90度或以其他定向),且本文中使用之空間相對描述語可同樣以相應的方式解釋。
本文中所揭露之實施例為針對半導體元件及形成半導體元件的方法。特別來說,在本文中揭露半導體元件的形成中所使用之間隙填充沉積技術及選擇性膜沉積技術。根據一些實施例,間隙填充沉積技術在原子層沉積製程中使用間隙填充材料以填充及/或過度填充在工件之中所形成之間隙。間隙填充材料可為導電材料、半導體材料、介電材料。在一些實施例中,間隙填充材料為被沉積在導電材料、介電材料及/或半導體材料(例如,半導體基材)的間隙之中之介電材料。在其他實施例中,間隙填充材料為被沉積在介電材料(例如,硬質遮罩層、層間介電層、聚合物層或類似者)的間隙之中之導電材料及/或半導體材料。
在其他實施例中,選擇性膜沉積技術在原子層沉積製程或化學氣相沉積(chemical vapor deposition,CVD)製程中使用選擇性膜材料以在目標表面及/或非目標表面上沉積選擇性膜。選擇性膜可為介電材料或可為導電材料。在一些實施例中,在介電質之上之目標表面及/或非目標表面矽/金屬上進行選擇性膜沉積。在其他實施例中,在諸如金屬/矽之上之介電質之目標表面及/或非目標表面
上進行選擇性膜沉積。然而,可使用其他目標表面及/或非目標表面。可將這些選擇性膜技術用於形成諸如選擇性襯墊、選擇性硬質遮罩之其他結構,並可應用於形成半導體元件的中間階段(例如,生產線的前端(front-end of the line,FEOL)、生產線的中間端(middle of the line,MOL)及/或生產線的後端(back-end of the line,BEOL))。此外,可將這些選擇性膜技術用於不同的技術世代,包含5奈米、3奈米及超越這些世代。
現參考第1圖,第1圖例示根據一些實施例,以三維視圖例示之鰭式場效電晶體的範例。鰭式場效電晶體包含在基材101(例如,半導體基材)上之鰭狀結構103。將隔離區105(例如,淺溝槽隔離(shallow trench isolation STI)區)置於基材101中,且鰭狀結構103從相鄰的隔離區105間突出並在相鄰的隔離區105間上方突出。儘管將隔離區105描述/例示成與基材101分離,但如本文中所使用的,術語「基材」可用於僅指代半導體基材或包含隔離區的半導體基材。額外地,儘管將鰭狀結構103例示為具有基材101之單一、連續材料,鰭狀結構103及/或基材101可包含單一材料或複數種材料。在此背景中,鰭狀結構103指代在相鄰的隔離區105間延伸之部分。
閘極介電層107為沿著側壁並在鰭狀結構103的頂部表面之上,且閘極電極109在閘極介電層107之上。相對於閘極介電層107及閘極電極109,將源極/汲極區
111置於鰭狀結構103的相對側。第1圖進一步例示在後文圖示中所使用之參考截面視面。截面A-A沿著閘極電極109的縱軸並在,舉例而言,垂直於鰭式場效電晶體的源極/汲極區111間之電流方向之方向上。橫截面B-B垂直於橫截面A-A,且沿著鰭狀結構103的縱軸並,舉例而言,在鰭式場效電晶體的源極/汲極區111間之電流流動的方向。截面C-C與截面A-A平行,並延伸通過鰭式場效電晶體的源極/汲極區111。為清楚起見,後續圖示指代這些參考截面視面。
在使用閘極最終製程所形成之鰭式場效電晶體的背景中,論述本文中之一些實施例。在其他實施例中,可使用閘極最初製程。而且,一些實施例考量在平面元件中所使用之態樣,諸如平面場效電晶體、奈米結構(例如,奈米片材(nanosheet)、奈米線材(nanowire)、全環繞閘極(gate all around,GAA)或類似物)、場效電晶體(nanostructure field effect transistors,NSFET)或類似物。
此外,在使用鰭式場效電晶體的淺溝槽隔離區的形成中使用間隙填充沉積技術的背景中,論述本文中之實施例。然而,可將間隙填充沉積技術應用於填充用於形成元件的其他特徵之間隙,且所有這些實施例均不脫離本揭露內容的精神及範圍。
第2至4A圖及第6至16B圖為根據一些實施例,在鰭式場效電晶體的製造中之中間階段的截面視圖。除了
多個鰭狀結構/鰭式場效電晶體之外,第2至4A及6圖例示第1圖中所例示之參考橫截面A-A。除了多個鰭狀結構/鰭式場效電晶體之外,沿著第1圖中之參考橫截面A-A例示第7A、8A、9A、10A、11A、12A、13A、14A及15A圖,且沿著第1圖中類似的橫截面B-B例示第7B、8B、9B、10B、11B、12B、13B、13C、14B及15B圖。除了多個鰭狀結構/鰭式場效電晶體之外,沿著第1圖的參考橫截面C-C例示第9C及9D圖。第4B及4C圖分別例示用於進行根據一些實施例之間隙填充製程的系統及控制單元。第5A至5F圖各以第4A圖中所強調之區段的放大視圖例示間隙填充製程的實施例的中間步驟。第16A至16F圖各以第4A圖中所強調之區段的放大視圖例示間隙填充製程的另一實施例的中間步驟。
在第2至4A圖及第6至16B圖中,描述一種製程,藉此將介電材料沉積在兩個毗鄰的半導體鰭狀結構103間之間隙之中。然而,儘管在本文中所描述的製程被描述成被沉積在兩個毗鄰的半導體鰭狀結構103間,但所描述的製程不限於此實施例,且可在任何合適的實施例中利用。舉例而言,在另一實施例中,可將間隙填充沉積製程利用來填充覆蓋主動元件之介電層中之間隙。可在製造製程之中之任何合適的步驟處使用間隙填充製程,且所有這些間隙填充製程完全意圖被包含在實施例的範圍之中。
在第2圖中,提供基材101。基材101可為半導體基材,諸如塊狀半導體、絕緣體上半導體
(semiconductor-on-insulator,SOI)或類似者,此半導體基材可被(例如,採用p型或n型摻雜劑)摻雜或無摻雜。基材101可為晶圓,諸如矽晶圓。通常而言,絕緣體上半導體基材為在絕緣體層上所形成之半導體材料的層。絕緣體層可為,舉例而言,埋入的氧化物(buried oxide,BOX)層、氧化矽層或類似者。將絕緣層提供至通常為矽或玻璃基材之基材上。亦可使用其他基材,諸如多層或梯度基材。在一些實施例中,基材101的半導體材料可包含矽、鍺,包含碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb)之化合物半導體,包含矽鍺(SiGe)、磷化砷化鎵(GaAsP)、砷化鋁銦(InAlAs)、砷化鋁鎵(GaAlAs)、砷化銦鎵(InGaAs)、磷化鎵銦(InGaP)及/或鎵磷化砷化銦(InAsGaP)之合金半導體或其組合。
基材101具有n型區201N及p型區201P。n型區201N可用於形成n型元件,諸如n型金屬氧化物半導體(metal-oxide-semiconductor,NMOS)電晶體,例如,n型鰭式場效電晶體。p型區201P可用於形成p型元件,諸如p型金屬氧化物(PMOS)電晶體,例如,p型鰭式場效電晶體。n型區201N可與p型區201P實體地分離(如藉由所例示之分隔件203),且可將任意數量的元件特徵(例如,其他主動元件、摻雜區、隔離結構等)置於n型區201N與p型區201P之間。
在第3圖中,在基材101中形成鰭狀結構103。
鰭狀結構103為半導體條狀物。在一些實施例中,可藉由在基材101中蝕刻溝槽301,以在基材101中形成鰭狀結構103。蝕刻製程可為任何可接受的蝕刻製程,諸如反應離子蝕刻(reactive ion etch,RIE)、中性束蝕刻(neutral beam etch,NBE)、類似製程或其組合。蝕刻可為非等向性製程。此外,可將溝槽301形成為具有約5:1至約20:1間之寬高比。然而,可使用任何合適的寬高比。
可藉由任何合適的方法圖案化鰭狀結構。舉例而言,可使用一個或更多個光微影製程,包含雙圖案化或多圖案化製程,以圖案化鰭狀結構103。通常而言,雙圖案化或多圖案化製程結合光微影製程及自對準製程,而允許待創建之圖案化具有,舉例而言,比其他使用單一、直接光微影製程所能獲得之間距更小的間距。舉例而言,在一個實施例中,使用光微影製程,以在基材之上形成犠牲層並圖案化犠牲層。使用自對準製程,以在圖案化的犠牲層旁邊形成間隔件。接著將犠牲層去除,接著將其餘的間隔件用於圖案化鰭狀結構103。在一些實施例中,遮罩(或其他層)可保留在鰭狀結構103上。
在第4A至4C圖中例示根據一些實施例,第一間隙填充原子層沉積(atomic layer deposition,ALD)製程400及沉積及蝕刻系統405。特別來說,根據特定實施例,第4A圖例示將第一間隙填充原子層沉積製程400用於在最終形成鰭狀結構103的相鄰的鰭狀結構間之隔離
區105時,在溝槽301之中形成第一間隙填充材料401。第4A圖進一步例示在以下附圖中所引用之區段403。第4B圖例示根據一些實施例,用於進行第一間隙填充原子層沉積製程400之沉積及蝕刻系統405。
儘管在本文中揭露第一間隙填充原子層沉積製程400的實施例係關於隔離區105的最終構造中,在鰭狀結構103間填充溝槽301的範例,可將第一間隙填充原子層沉積製程400作為形成半導體元件之中間步驟,用於在任何合適的間隙中形成介電材料或半導體材料,且所有這些實施例均不脫離本揭露內容的精神及範圍。特別來說,可將第一間隙填充原子層沉積製程400用於在具有約5:1至約20:1的寬高比之間隙之中形成無空隙且無縫的介電材料或半導體材料。然而,亦可將第一間隙填充原子層沉積製程400用於填充具有其他寬高比之間隙。
見第4A圖,此圖圖示根據一些實施例,將第一間隙填充原子層沉積製程400用於在溝槽301之中形成第一間隙填充材料401。在這些實施例中,第一間隙填充材料401可為諸如氧化矽或氮化矽(例如,氧化矽(SiO)、氮化矽(SiN)、碳氧化矽(SiOC)、碳氮氧化矽(SiOCN)、低介電常數(k)間隔件、或高介電常數介電質、碳氮化矽(SiCN))、金屬氧化物(例如,氧化鋁(Al2O3)、氧化鈦(TiO2))、金屬氮化物(例如,氮化鋁(AlN)、氮化鈦(TiN))或類似物之介電膜。在所例示的實施例中,使用第一間隙填充原子層沉積製程400,以將隔離區105形成為氮化矽。
儘管將所例示之實施例圖示為在n型區201N及p型區201P二者中進行第一間隙填充原子層沉積製程400,但亦可藉由使用舉例而言適當的遮蔽技術單獨地沉積第一間隙填充材料401,以在其他區中進行第一間隙填充原子層沉積製程400時,保護區中之一個區,且所有這些實施例均不脫離本揭露內容的精神及範圍。
第4B圖例示根據一些實施例,用於進行第一間隙填充原子層沉積製程400之沉積及蝕刻系統405。可將沉積及蝕刻系統405利用於接收來自第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411之前驅物材料,並將材料層形成至鰭狀結構103間之基材101上。在實施例中,第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411可彼此協合工作以將各種不同的前驅物材料及蝕刻材料供應至沉積及蝕刻腔室413,在腔室中放置基材101(及結果為鰭狀結構103)。然而,第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411可具有彼此類似的物理組件。
舉例而言,第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411可各包含氣體供應源415及流量控制器417(在第4B圖中參照第一前驅物輸送系統407標記,但為了清楚起見而未標記關於蝕刻前驅物輸送系統409及第二前驅物輸送系統411)。在以氣態儲存第一前驅物之實施例中,氣體供應源415可將第
一前驅物供應至沉積及蝕刻腔室413。氣體供應源415可為容器,諸如位於沉積及蝕刻腔室413的局部或可位於遠離沉積及蝕刻腔室413之氣體儲存缸。在其他實施例中,氣體供應源415可為獨立地製備第一前驅物並將第一前驅物輸送至流量控制器417之設施。可將用於任何合適的第一前驅物的來源利用作氣體供應源415,且所有這些來源完全意圖被包含在實施例的範圍之中。
氣體供應源415可將符合需求的前驅物供應至流量控制器417。可將流量控制器417利用於控制前驅物至前驅物氣體控制器419的流動,並最終流至沉積及蝕刻腔室413,從而亦有助於控制沉積及蝕刻腔室413之中之壓力。流量控制器417可為,例如,比例閥、調變閥、針閥、壓力調節器、質量流量控制器、這些的組合或類似物。然而,可將任何合適的方法利用於控制及調節載流氣體至前驅物罐(並未另外例示)的流動,且所有這些組件及方法完全意圖被包含在實施例的範圍之中。
然而,如熟習此項技藝者將認知,儘管在本文中已將第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411描述成具有一致的組件,但此僅為例示性範例,並未意圖以任何方式限制實施例。可利用任何類型的合適的前驅物輸送系統,具有與沉積及蝕刻系統405之中之任何其他前驅物輸送系統一致或不同的任意類型及數量的個別組件。所有這些前驅物系統完全意圖被包含在實施例的範圍之中。
此外,在第一前驅物以固態或液態儲存之實施例中,氣體供應源415可儲存載流氣體,且可將載流氣體引入至前驅物罐(並未另外例示)中,此前驅物罐以固態或液態儲存第一前驅物。接著在將第一前驅物輸送至前驅物氣體控制器419之前,當第一前驅物蒸發亦或昇華至前驅物罐的氣態區段中時,將載流氣體用於推動並攜帶第一前驅物。可利用任何合適的方法及單元的組合以提供第一前驅物,且所有這些單元的組合完全意圖被包含在實施例的範圍之中。
第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411可將它們個別的前驅物材料供應至前驅物氣體控制器419中。前驅物氣體控制器419將第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411與沉積及蝕刻腔室413連接並隔離,以便將符合需求的前驅物材料輸送至沉積及蝕刻腔室413。前驅物氣體控制器419可包含諸如閥、流量計、感應器及類似物之裝置,以控制每個前驅物氣體的輸送速率,並可藉由從控制單元421所接收之的指令控制(後文參照第4C圖進一步描述)。
一旦從控制單元421接收指令,前驅物氣體控制器419即可打開及關閉閥,以便將第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411中的其中之一連接至沉積及蝕刻腔室413,並將符合需求的前驅物材料引導通過歧管423至沉積及蝕刻腔室
413中,並到達噴頭425。可將噴頭425利用於將選擇的前驅物材料分散至沉積及蝕刻腔室413中,並可將噴頭425設計成均勻地分散前驅物材料,以便最小化可能由於不均勻分散而產生的不符合需求的製程條件。在實施例中,噴頭425可具有圓形設計,其開口圍繞噴頭425均勻地分散,以允許將符合需求的前驅物材料分散至沉積及蝕刻腔室413中。
然而,如熟習此項技藝者將認知,通過單一噴頭425或通過如前文所述之單一引入點將前驅物材料引入至沉積及蝕刻腔室413僅意圖為例示性,而未意圖限制於實施例。可利用任意數量的分離及獨立的噴頭425或用於將前驅物材料引入沉積及蝕刻腔室413中的其他開口。噴頭425的所有這些組合及其他引入點完全意圖被包含在實施例的範圍之中。
沉積及蝕刻腔室413可接收所想要的前驅物材料,並將該前驅物材料暴露於基材101及鰭狀結構103,且沉積及蝕刻腔室413可為適用於分散前驅物材料並使前驅物材料與基材101及鰭狀結構103接觸之任何符合需求的形狀。在第4B圖中所例示的實施例中,沉積及蝕刻腔室413具有圓柱形側壁及底部。然而,沉積及蝕刻腔室413不限於圓柱形,並可利用任何其他合適的形狀,諸如中空的方管、八角形或類似物。此外,沉積及蝕刻腔室413可被對各種製程材料呈惰性之材料所製成的殼體427所圍繞。藉此,殼體427可為能承受沉積製程中所涉及之化學性及壓
力之任何合適的材料,在實施例中,殼體427可為鋼、不銹鋼、鎳(Ni)、鋁(Al)、這些的合金、這些的組合或類似物。
在沉積及蝕刻腔室413之中,可將基材101放置在安裝平台429上,以便在沉積製程期間定位並控制基材101及鰭狀結構103。安裝平台429可包含加熱機構,以便在沉積製程期間加熱基材101。此外,雖然在第4B圖中例示單一安裝平台429,但可在沉積及蝕刻腔室413之中額外地包含任意數量的安裝平台429。
此外,沉積及蝕刻腔室413及安裝平台429可為群集工具(cluster tool)系統(未圖示)的一部分。群集工具系統可與自動化搬運系統協合使用,以便在沉積製程之前將基材101放置在沉積及蝕刻腔室413之中,在沉積製程期間定位、維持基材101,並在沉積製程之後,從沉積及蝕刻腔室413移除基材101。
沉積及蝕刻腔室413亦可具有排氣出口431,用於使廢氣離開沉積及蝕刻腔室413。可將真空泵433連接至沉積及蝕刻腔室413的排氣出口431,以有助於排空廢氣。在控制單元421的控制之下,亦可將真空泵433利用於將沉積及蝕刻腔室413之中之壓力減少並控制至符合需求的壓力。
第4B圖進一步例示沖洗(purge)氣體輸送系統435。在實施例中,沖洗氣體輸送系統435可為氣態缸或其他設施,氣態缸或其他設施向沉積及蝕刻腔室413提供
諸如氮氣、氬氣、氙氣或其他非反應性氣體之沖洗氣體。此外,在控制單元421的控制之下,亦可將沖洗氣體輸送系統435及/或真空泵433利用於從沉積及蝕刻腔室413中排空前驅物材料,以準備引入下一個前驅物材料。
第4C圖例示可被利用於控制前驅物氣體控制器419及真空泵433之控制單元421的實施例。控制單元421可為可在工業環境中被用於控制製程機器之任何形式的電腦處理器。在實施例中控制單元421可包含處理單元437,諸如桌上型電腦、工作站、膝上型電腦或為特定應用所定製之專用單元。控制單元421可配有顯示器439及輸入/輸出(I/O)組件441,諸如指令輸出、感應器輸入、滑鼠、鍵盤、印表機、這些的組合或類似物。處理單元437可包含中央處理單元(central processing unit,CPU)443、記憶體445、大量儲存裝置447、視訊轉接器449及連接至匯流排453之輸入/輸出介面451。
匯流排453可為一個或更多個多種匯流排架構中的任何類型,包含記憶體匯流排或記憶體控制器、周邊匯流排或視訊匯流排。中央處理單元443可包含任何類型的電子數據處理器,而記憶體445可包含任何類型的系統記憶體,諸如靜態隨機存取記憶體(static random access memory,SRAM)、動態隨機存取記憶體(dynamic random access memory,DRAM)或唯讀記憶體(read-only memory,ROM)。大量儲存裝置447可包含任何類型的儲存裝置,此儲存裝置配置成儲存數據、程
序及其他資訊,並經由匯流排453使數據、程序及其他資訊可存取。大量儲存裝置447可包含,舉例而言,一個或更多個硬碟驅動器、磁碟驅動器或光碟驅動器。
視訊轉接器449及輸入/輸出(I/O)介面451提供將外部輸入及輸出裝置耦合至處理單元437之介面。如第3圖中所例示,輸入及輸出裝置的範例包含耦合至視訊轉接器449之顯示器439及耦合至輸入/輸出介面451之輸入/輸出組件441,諸如滑鼠、鍵盤、印表機及類似物。可將其他裝置耦合至處理單元437,並可利用額外的或更少的介面卡。舉例而言,可將序列介面卡(未圖示)用於為印表機提供序列介面。處理單元437亦可包含網路介面455,網路介面455可為連接到區域網路(local area network,LAN)/廣域網路(wide area network,WAN)457之有線連結及/或無線連結。
應當注意,控制單元421可包含其他組件。舉例而言,控制單元421可包含電源供應器、電纜、主機板、可移除儲存媒體、外殼及類似物。這些其他組件(儘管未圖示在第4C圖中)被視為控制單元421的一部分。
第5A至5F圖以第4A圖的區段403的放大視圖但未按比例例示根據一些實施例,間隙填充原子層沉積製程404的一系列原子層沉積及部分蝕刻步驟。特別來說,第5A至5F圖例示間隙填充原子層沉積製程404的實施例,其中在最終形成隔離區105時,在溝槽301之中形成第一間隙填充材料401。
第5A圖例示在鰭狀結構103之上及溝槽301之中所形成之第一單層501的沉積。在實施例中,沉積及蝕刻系統405使用第一前驅物材料以將第一單層501沉積至鰭狀結構103上及溝槽301之中。第一前驅物材料可為諸如具有或不具有鹵基之矽(Si)之化學物質,或可為具有或不具有鹵基之金屬(例如,矽烷(SiH4)、乙矽烷(Si2H6)、二氯矽烷(DCS)(SiH2Cl2)、N-(二乙氨基甲矽烷基)-N-乙基乙胺(SAM24)、四氯化鈦(TiCl4)、三甲基鋁(Al(CH3)3)、四氯化矽(SiCl4)或類似物。在所例示的實施例中,可使用二氯矽烷(DCS)(SiH2Cl2)作為第一前驅物材料,以形成第一單層501。可利用諸如原子層沉積(原子層沉積)之沉積製程在沉積及蝕刻腔室413中形成第一單層501。然而,此材料及此製程意圖為例示性,而未意圖具限制性,因為可利用其他符合需求的材料,諸如其他介電材料及其他合適的沉積製程(例如,化學氣相沉積(chemical vapor deposition,CVD))。
在實施例中,可藉由將第一前驅物材料放入至第一前驅物輸送系統407中,以開始形成第一單層501。舉例而言,在將第一單層501形成為二氯矽烷的薄膜之實施例中,第一前驅物材料可為諸如二氯矽烷之前驅物,並可置於第一前驅物輸送系統407中。然而,如熟習此項技藝者將認知,此前驅物並非唯一可形成二氯矽烷層之前驅物,且並未意圖將二氯矽烷的使用限制於實施例。可利用任何合適的態相(固態、液態、或氣態)之任何合適的前驅物材
料。
此外,可將第一蝕刻前驅物置於蝕刻前驅物輸送系統409中。在將第一間隙填充材料401控制在溝槽301之中之符合需求的高度之實施例中,第一蝕刻前驅物可為諸如氫氣(H2)、鹵化物氣體(X2)、鹵化氫氣體(HX)、或類似物之蝕刻化學物質,可將蝕刻化學品利用為或不利用為電漿。可將第一蝕刻前驅物置於蝕刻前驅物輸送系統409中,並可將第一蝕刻前驅物用於部分地蝕刻第一前驅物材料的第一單層501。舉例而言,在將矽烷或四氯化矽利用作第一前驅物材料之實施例中,可將氫電漿用作第一蝕刻前驅物,並在第一前驅物材料為金屬之實施例中,可將鹽酸(HCl)氣體用作第一蝕刻前驅物。然而,並未意圖將鹵化物蝕刻氣體作為第一蝕刻前驅物的描述限制於實施例,且可將任何其他合適的第一蝕刻前驅物,諸如氫氣、鹵化氫、這些的組合或類似物,利用作第一蝕刻前驅物。
此外,可將第二前驅物材料置於第二前驅物輸送系統411中。在待形成為第一間隙填充材料401的氮化矽層之實施例中,第二前驅物材料可為可含有氮氣之前驅物材料,以便與第一前驅物材料反應以形成氮化矽薄膜。舉例而言,在將二氯矽烷利用作第一前驅物材料之實施例中,可將氨用作第二前驅物材料,並將氨置於第二前驅物輸送系統411中。然而,並未意圖將氨作為第二前驅物材料的描述限制於實施例,且可將任何諸如氧氣、臭氧、氮氣、這些的組合或類似物之其他合適的前驅物材料(用於形成
任何其他合適的材料(例如,氧化物))在沒有電漿之高溫沉積中或在具有電漿之沉積中,利用作第二前驅物材料。
一旦已將第一前驅物材料、第一蝕刻前驅物、及第二前驅物材料分別置於第一前驅物輸送系統407、蝕刻前驅物輸送系統409及第二前驅物輸送系統411中,可藉由控制單元421向前驅物氣體控制器419發送指令以將第一前驅物輸送系統407連接至沉積及蝕刻腔室413,以開始第一間隙填充材料401的形成。一旦連接,第一前驅物輸送系統407即可通過前驅物氣體控制器419及歧管423將第一前驅物材料(例如,二氯矽烷)輸送至噴頭425。接著,噴頭425可將第一前驅物材料分散至沉積及蝕刻腔室413中,其中第一前驅體材料可被基材101及鰭狀結構103的暴露表面吸附並與基材101及鰭狀結構103的暴露表面發生反應。
在形成氮化矽層之實施例中,可將第一前驅物材料能以約1標準升/分鐘(slm)至約5標準升/分鐘(slm)間之流動速率、每個循環持續約50秒流動至沉積及蝕刻腔室413中。此外,沉積及蝕刻腔室413可保持在約3托至約5托間之壓力及約攝氏450度至約攝氏700度間之溫度。然而,如熟習此項技藝者將認知,因為可利用任何合適的製程條件而仍落在實施例之範圍之中,這些製程條件僅意圖為例示性。
當第一前驅物材料被吸附至基材101及鰭狀結構103上時,第一前驅物材料將與位於基材101及鰭狀結構
103的暴露表面上之敞開的活性部位反應。然而,一旦基材101及鰭狀結構103上之所有敞開的活性部位均已與第一前驅物材料反應,則反應即將停止,因為不再有將與第一前驅物材料鍵合之敞開活性部位。此限制造成第一前驅物材料與基材101及鰭狀結構103的反應為自限性,且在基材101及鰭狀結構103的表面上形成反應的第一前驅物材料的單層,從而允許對第一單層501的厚度有更精確的控制。
在基材101及鰭狀結構103上之自限反應結束之後,可沖洗沉積及蝕刻腔室413之第一前驅物材料。舉例而言,控制單元421可指示前驅物氣體控制器419斷開第一前驅物輸送系統407(含有待從沉積及蝕刻腔室413沖洗之第一前驅物材料)並連接沖洗氣體輸送系統435以將沖洗氣體輸送至沉積及蝕刻腔室413。在實施例中,沖洗氣體輸送系統435可為氣態缸或其他設施,氣態缸或其他設施向沉積及蝕刻腔室413提供諸如氮氣、氬氣、氙氣或其他非反應性氣體之沖洗氣體。此外,控制單元421亦可啟動真空泵433,以便向沉積及蝕刻腔室413施加壓力差,以助於第一前驅物材料的去除。沖洗氣體可與真空泵433一起將第一前驅物材料從沉積及蝕刻腔室413沖洗持續約3秒。然而,可使用任何合適的時間。
見第5B圖,在已完成第一前驅物材料的沖洗之後,可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435並將蝕刻前驅物輸送系統
409(含有第一蝕刻前驅物)連接至沉積及蝕刻腔室413,以開始引入第一蝕刻前驅物(例如,鹵化物氣體)至沉積及蝕刻腔室413中。一旦連接,蝕刻前驅物輸送系統409即可將第一蝕刻前驅物輸送至噴頭425。接著,噴頭425可將第一蝕刻前驅物分散至沉積及蝕刻腔室413中,其中可將第一蝕刻前驅物用於部分地蝕刻第一單層501。根據一些實施例,可將第一單層501部分地蝕刻至等於或低於溝槽301的底部上方之符合需求高度(例如,第一高度H1)。根據一些實施例,部分蝕刻為乾式蝕刻或電漿蝕刻,並被定時以停止在溝槽301之中之符合需求的高度處。然而,可使用任何合適的蝕刻製程及/或製程條件。
藉由利用定時的蝕刻,第一單層501的未消耗部分保留在溝槽301的底部處。在將第一間隙填充材料401最終形成為隔離區105之特定實施例中,第一高度H1可在約20奈米與約50奈米間。然而,可使用任何合適的高度。藉此,藉由第一單層501的部分蝕刻,鰭狀結構103的表面暴露在第一高度H1上方。
在前文所論述之使用二氯矽烷作為第一前驅物材料以部分地蝕刻第一單層501之實施例中,可將高溫鹵化物氣體以約0.1標準升/分鐘至約1.0標準升/分鐘之間的流動速率、持續約3秒至約20秒引入沉積及蝕刻腔室413中。此外,可將沉積及蝕刻腔室413保持在約0托至約150托間之壓力及約攝氏75度至約攝氏550度間之溫度。然而,如熟習此項技藝者將認知,因為可將任何合適的製程
條件利用於使用其他合適的製程條件以引入其他合適的蝕刻化學物質而仍落在實施例之範圍之中,這些製程條件僅意圖為例示性。
在結束第一單層501的部分蝕刻之後,可沖洗沉積及蝕刻腔室413之第一蝕刻前驅物。舉例而言,控制單元421可指示前驅物氣體控制器419斷開蝕刻前驅物輸送系統409(含有待從沉積及蝕刻腔室413沖洗之第一蝕刻前驅物)並連接沖洗氣體輸送系統435以將沖洗氣體輸送至沉積及蝕刻腔室413。此外,控制單元421亦可啟動真空泵433,以便向沉積及蝕刻腔室413施加壓力差,以助於第一蝕刻前驅物的去除。沖洗氣體可與真空泵433一起將第一蝕刻前驅物從沉積及蝕刻腔室413沖洗持續約3秒。然而,可使用任何合適的時間。
見第5C圖,在已沖洗第一個蝕刻前驅物之後,可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435並將第二前驅物輸送系統411(含有第二前驅物材料)連接至沉積及蝕刻腔室413,而開始引入第二前驅物材料(例如,氨)至沉積及蝕刻腔室413。一旦連接,第二前驅物輸送系統411即可將第二前驅物材料前驅物輸送至噴頭425。接著,噴頭425可將第二前驅物材料分散至沉積及蝕刻腔室413中。藉此,第二前驅物材料的第二單層503(例如,氨)可被吸附在第一單層501(例如,二氯矽烷)的其餘表面上,並在另一個自限反應中與第一單層501反應,以在基材101及鰭狀結構
103的表面上形成第一間隙填充材料401(例如,氮化矽)的薄膜505。
在前文所論述以二氯矽烷形成氮化矽層之實施例中,可將氨以約2標準升/分鐘至約10標準升/分鐘間之流動速率、持續約30秒引入至沉積及蝕刻腔室413中。此外,可將沉積及蝕刻腔室413保持在約0托至約150托間之壓力及保持在約攝氏450度至約攝氏700度間之溫度。然而,如熟習此項技藝者將認知,因為可利用任何合適的製程條件以引入任何合適的前驅物材料而仍落在實施例之範圍之中,這些製程條件僅意圖為例示性。
在已形成第一間隙填充材料401(例如,氮化矽)的薄膜505之後,可使用,例如,來自沖洗氣體輸送系統435之沖洗氣體從沉積及蝕刻腔室413持續沖洗第三前驅物約三秒。一旦已沖洗沉積及蝕刻腔室413,即已完成用於形成第一間隙填充材料401的之第一循環,使得第一層薄膜505留在溝槽301的底部處。
見第5D圖,一旦已完成用於形成第一間隙填充材料401之第一循環,即可開始類似於第一循環之第二循環。根據一些實施例,可藉由在第一間隙填充材料401的薄膜505之上形成另一層的第一單層501(例如,二氯矽烷),以開始第二循環。可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435並將第一前驅物輸送系統407(含有第一前驅物材料)連接至沉積及蝕刻腔室413,以啟始第一單層501的形成。一旦連接,第
一前驅物輸送系統407即可將第一前驅物材料輸送至噴頭425。藉此,在薄膜505之上並沿著鰭狀結構103的暴露表面形成另一層的第一單層501。
當第一前驅物材料被吸附至薄膜505(例如,氮化矽)及鰭狀結構103上時,第一前驅物材料將與位於薄膜505及鰭狀結構103的暴露表面上之敞開的活性部位反應。然而,一旦薄膜505及鰭狀結構103上之所有敞開的活性部位均已與第一前驅物材料反應,此反應將停止,因為不再有將與第一前驅物材料鍵合之敞開的活性部位。此限制造成第一前驅物材料與薄膜505及鰭狀結構103的反應為自限性,且在薄膜505及鰭狀結構103的表面上形成反應的第一前驅物材料,(例如,二氯矽烷)的單層,從而允許對第一單層501的厚度有更精確的控制。在薄膜505及鰭狀結構103上之自限反應已結束之後,可沖洗沉積及蝕刻腔室413之第一前驅物材料。
繼續至第5E圖,藉由再次引入第一蝕刻前驅物(例如,鹵化物氣體)以執行第一單層501的部分蝕刻,可繼續第二個循環。可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435並再次連接蝕刻前驅物輸送系統409,以開始再次引入第一蝕刻前驅物至沉積及蝕刻腔室413。一旦再次連接,蝕刻前驅物輸送系統409可將第一蝕刻前驅物輸送至噴頭425,以將第一蝕刻前驅物分散至沉積及蝕刻腔室413中,其中將第一蝕刻前驅物用於部分地蝕刻被形成在薄膜505及鰭狀結構
103之上之第一單層501。根據一些實施例,可將第一單層501部分地蝕刻至等於或低於溝槽301的底部上方之符合需求的高度(例如,第一高度H1)。藉此,第一單層501的未消耗部分保留在溝槽301底部處之薄膜505之上,且鰭狀結構103的表面暴露在第一高度H1上方。
繼續至第5F圖,可藉由再次引入第二前驅物材料(例如,氨)以在溝槽301之中之第一單層501的未消耗部分之上形成另一第二單層503,以繼續第二個循環。可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435並再次連接第二前驅物輸送系統411,來開始再次引入第二前驅物材料至沉積及蝕刻腔室413。一旦再次連接,第二前驅物輸送系統411可將第二前驅物材料輸送至噴頭425,以將第二前驅物材料分散至沉積及蝕刻腔室413中。藉此,第二前驅物材料的第二單層503可吸附在置於第一層薄膜505之上之第一單層501的未消耗部分的其餘的表面上。第二單層503在另一自限反應中與第一單層501的第一前驅物材料反應,以在第一層薄膜505之上形成第一間隙填充材料401(例如,氮化矽)的另一薄膜505。
在自限反應已完成且已形成第二層薄膜505之後,可從沉積及蝕刻腔室413沖洗第三前驅物。一旦沖洗沉積及蝕刻腔室413,即已完成用於形成第一間隙填充材料401之第二循環,使得第二層薄膜505置於溝槽301的底部處之第一層薄膜505之上。
能以前文所揭露之方式重複進一步的循環,以在第一間隙填充材料401的無空隙及無縫沉積中繼續填充溝槽301。可重複這些循環,直到第一間隙填充材料401將溝槽301的區域填充至符合需求的厚度(例如,第一高度H1)為止。然而,可藉由進行更多的循環或更少的循環實現第一間隙填充材料401的其他符合需求的厚度,包含填充及/或過度填充溝槽301。一旦第一間隙填充材料401已達到符合需求的厚度,即可從沉積及蝕刻腔室413移除基材101以供進一步處理。
然而,如熟習此項技藝者將認知,上述形成第一間隙填充材料401之製程僅意圖為例示性,並未意圖限制於實施例。可利用任何其他合適的製程形成第一間隙填充材料401,且這些合適的製程形完全意圖被包含在實施例的範圍之中。
在一些其他實施例中,可將第一間隙填充材料401形成為並非部分地填充溝槽301(前文所述),但形成為在最初時完全地填充及/或過度填充溝槽301並覆蓋鰭狀結構103。在這些其他實施例中,將去除製程應用於第一間隙填充材料401,以去除鰭狀結構103上之第一間隙填充材料401的多餘材料。在一些實施例中,可利用諸如化學機械研磨(chemical mechanical polish,CMP)、回蝕製程、其組合或類似製程之平坦化製程。平坦化製程暴露鰭狀結構103,使得鰭狀結構103及第一間隙填充材料401的頂部表面在完成平坦化製程之後為齊平。
一旦平坦化,即凹陷第一間隙填充材料401以將隔離區105形成至符合需求的高度。根據一些實施例,凹陷第一間隙填充材料401至符合需求的高度(例如,第一高度H1),且使得n型區201N及p型區201P中的鰭狀結構103的上部分從相鄰的隔離區105之間突出。進一步,藉由使用適當的蝕刻,隔離區105的頂部表面可具有如所例示之平坦表面、凸起狀表面、凹入狀表面(諸如凹碟狀)、或其組合。可使用可接受的蝕刻製程凹陷隔離區105,諸如對第一間隙填充材料401的材料具有選擇性的蝕刻製程(例如,以比鰭狀結構103的材料更快的速率蝕刻第一間隙填充材料401的材料)。根據一些實施例,一旦第一間隙填充材料401已達到符合需求厚度,即可對第一間隙填充材料401執行可選擇的退火製程及/或可選擇的處理(例如,氧化處理、緻密化製程或類似物)以形成隔離區105。一旦已形成隔離區105,即可從沉積及蝕刻腔室413移除基材101以供進一步處理。儘管將隔離區105例示為單一層,但一些實施例可利用多個層。舉例而言,在一些實施例中,可首先沿著基材101及鰭狀結構103的表面形成襯墊(未圖示)。此後,可在襯墊之上形成諸如前文所論述之填充材料。
儘管第一間隙填充原子層沉積製程400的實施例是針對在最終形成隔離區105(見第1圖)中在溝槽301中形成第一間隙填充材料401,在最終形成其他結構時,第一間隙填充原子層沉積製程400亦可利用於填充其他間隙。
可將第一間隙填充原子層沉積製程400用於填充任何目標間隙,第一單層501在目標間隙中在自限反應中與材料反應,在此材料中形成目標間隙且第二單層503以自限反應與第一單層501反應,以在目標間隙之中形成第一間隙填充材料401的薄膜。可使用第一間隙填充原子層沉積製程400形成的其他結構的範例包含,但不限於諸如虛設閘極電極、閘極間隔件、頂部間隔件、底部間隔件、虛設遮罩、源極/汲極區、閘極觸點、源極/汲極觸點、介電栓塞或類似物。
此外,參照第2至3圖描述的製程僅為如何形成鰭狀結構103的一個範例,參照第4A至5F圖所描述的製程僅為如何形成隔離區105的一個範例。在一些實施例中,可將異質磊晶結構用於鰭狀結構103。舉例而言,在最初形成第一間隙填充材料401以填充及過度填充溝槽301的實施例中並在凹陷第一間隙填充材料401以形成隔離區105之前,可凹陷鰭狀結構103,並可在凹陷的鰭狀結構103上磊晶成長不同於鰭狀結構103之材料。在這些實施例中,鰭狀結構103包含凹陷的材料及置於凹陷的材料之上方之磊晶成長的材料。在又進一步實施例中,可將與基材101不同的材料之同質磊晶結構用於鰭狀結構103。舉例而言,在最初形成第一間隙填充材料401以填充及過度填充溝槽301的實施例中,可凹陷鰭狀結構103,並代替凹陷鰭狀結構103可磊晶成長不同於基材101之材料。在這些實施例中,鰭狀結構103包含從基材101成長的磊
晶成長的材料。在同質磊晶或異質磊晶結構為磊晶地成長之一些實施例中,可在成長期間原位摻雜磊晶成長材料,儘管可一起使用原位摻雜與植入製程,但在成長期間被原位摻雜可免除之前及後續的植入製程。
仍進一步,在n型區201N(例如,n型金屬氧化物半導體區)中磊晶成長與p型區201P(例如,p型金屬氧化物半導體區)中不同之材料可能為有利的。在各種實施例中,鰭狀結構103的上部分可由矽-鍺(SixGe1-x,其中x可在約0與1的範圍內)、碳化矽、純或實質上純的鍺、三-五(III-V)族化合物半導體、二-六(II-VI)族化合物半導體或類似者,所形成。舉例而言,用於形成三-五(III-V)化合物半導體的可用材料包含但不限於砷化銦、砷化鋁(AlAs)、砷化鎵、磷化銦、氮化鎵(GaN)、砷化銦鎵、砷化鋁銦、銻化鎵(GaSb)、銻化鋁(AlSb)、磷化鋁(AlP)、磷化鎵及類似物。
此外,可在鰭狀結構103及/或基材101中形成適當的井(未圖示)。在一些實施例中,可在n型區201N中形成P型井,並可在p型區201P中形成N型井。在一些實施例中,可在n型區201N及p型區201P二者中形成P型井或N型井。
在具有不同井類型之實施例中,可使用光阻劑及/或其他遮罩(未圖示),以實現n型區201N及p型區201P之不同植入步驟。舉例而言,可在n型區201N中之鰭狀結構103及隔離區105之上形成光阻劑。圖案化光阻劑以
暴露基材101的p型區201P。可藉由使用旋轉塗佈技術形成光阻劑,並可使用可接受的光微影製程技術圖案化光阻劑。一旦圖案化光阻劑,在p型區201P中執行n型雜質植入,且光阻劑可作為遮罩以實質地防止n型雜質被植入至n型區201N中。n型雜質可為等於或少於1018/立方公分,諸如在約1016/立方公分至約1018/立方公分間,之濃度被植入至區中之磷(P)、砷(As)、銻(Sb)或類似物。在植入n型雜質之後,(諸如藉由可接受的灰化製程)去除光阻劑。
在p型區201P的植入之後,在p型區201P中之鰭狀結構103及隔離區105之上形成光阻劑。圖案化光阻劑以暴露基材101的n型區201N。可藉由使用旋轉塗佈技術形成光阻劑,並可使用可接受的光微影製程技術圖案化光阻劑。一旦圖案化光阻劑,在n型區201N中進行p型雜質植入,且光阻劑可充當遮罩以實質地防止p型雜質被植入至p型區201P中。p型雜質可為等於或少於1018/立方公分,諸如在約1016/立方公分至約1018/立方公分間,之濃度被植入至區中之硼(B)、氟化硼(BF)、銦(In)或類似者。在植入之後,可(諸如藉由可接受的灰化製程)去除光阻劑。
在n型區201N及p型區201P的植入之後,可執行退火以修復植入損壞並活化已植入之p型及/或n型雜質。在一些實施例中,可在成長期間原位摻雜磊晶鰭狀結構的成長材料,儘管可一起使用原位摻雜與植入製程,在
成長期間原位摻雜可免除之前及/或之後的植入製程。
在第6圖中,在已如前文所述形成隔離區105之後,在鰭狀結構103上形成虛設介電層601。虛設介電層601可為,舉例而言,氧化矽、氮化矽、其組合或類似物,且可根據可接受的技術沉積或熱成長虛設介電層601。在虛設介電層601之上形成虛設閘極層603,並在虛設閘極層603之上形成遮罩層605。可在虛設介電層601之上沉積虛設閘極層603,且接著,諸如藉由化學機械研磨,平坦化虛設閘極層603。可在虛設閘極層603之上沉積遮罩層605。虛設閘極層603可為導電或非導電材料,且可選自包含以下各者之群組:非晶矽、多晶矽、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物及金屬。可藉由物理氣相沉積(physical vapor deposition,)、化學氣相沉積、濺鍍沉積或其他用於沉積所選材料之技術,以沉積虛設閘極層603。可由對毗鄰的材料的蝕刻具有高蝕刻選擇性之其他材料,例如,隔離區105及/或虛設介電層601,製成虛設閘極層603。遮罩層605可包含一層或更多層的材料,舉例而言,氮化矽、氮氧化矽(SiON)或類似者。在此範例中,單一虛設閘極層603及單一遮罩層605形成於橫跨n型區201N及p型區201P。應注意圖示虛設介電層601僅覆蓋延伸至隔離區105上方之部分的鰭狀結構103,僅出於例示性目的。在一些實施例中,可沉積虛設介電層601使得虛設介電層601覆蓋延伸至隔離區105上方之部分的鰭狀結構103,
並進一步覆蓋隔離區105。在這些實施例中,虛設介電層601將虛設閘極層603與鰭狀結構103及隔離區105分離。
第7A至15B圖例示實施例元件的製造中之各種額外步驟。第7A至15B圖例示在n型區201N亦或p型區201P中之特徵。舉例而言,第7A至15B圖中所例示之結構可同時被應用於n型區201N及p型區201P二者。在隨附各附圖之正文中描述n型區201N及p型區201P的結構上之差異(若有)。
在第7A及7B圖中,可使用可接受的光微影製程及蝕刻技術圖案化遮罩層605(參見第6圖)以形成遮罩701。接著可將遮罩701的圖案轉移至虛設閘極層603。在一些實施例中(未例示),亦可藉由可接受的蝕刻技術將遮罩701的圖案轉移至虛設介電層601以形成虛設閘極703。虛設閘極703覆蓋鰭狀結構103的對應通道區705。可將遮罩701的圖案用於使每個虛設閘極703與毗鄰的虛設閘極703實體地分離。虛設閘極703亦可具有實質垂直於對應鰭狀結構103的縱軸方向之縱軸方向。
進一步地在第7A及7B圖中,可在虛設閘極703、遮罩701及/或鰭狀結構103的暴露表面上形成閘極密封間隔件707。非等項性蝕刻之後之熱氧化或沉積可形成閘極密封間隔件707。閘極密封間隔件707可由氧化矽、氮化矽、氮氧化矽或類似物所形成。
在閘極密封間隔件707的形成之後,可執行用於
輕度摻雜源極/汲極(lightly doped source/drain。LDD)區(未明確地例示)之植入。在具有不同元件類型之實施例中,與前文所論述之植入類似,在暴露p型區201P時,可在n型區201N之上形成遮罩(諸如光阻劑),並可將適當類型的(例如,p型)雜質植入至p型區201P中之暴露鰭狀結構103中。接著可去除遮罩。隨後,在暴露n型區201N時,可在p型區201P之上形成遮罩(諸如,光阻劑),並可將適當類型的(例如,n型)雜質植入至n型區201N中之暴露鰭狀結構103中。接著可去除遮罩。n型雜質可為前文所論述之n型雜質中的任何雜質,且p型雜質可為前文所論述之p型雜質中的任何雜質。輕度摻雜源極/汲極區可具有自約1015/立方公分至約1019/立方公分之濃度的雜質。可將退火製程用於修復植入損壞並活化植入的雜質。
在第8A及8B圖中,在沿著虛設閘極703及遮罩701的側壁之閘極密封間隔件707上形成閘極間隔件801。可藉由共形地沉積絕緣材料並隨後非等向性地蝕刻絕緣材料,以形成閘極間隔件801。閘極間隔件801的絕緣材料可為氧化矽、氮化矽、氮氧化矽、碳氮化矽、其組合或類似物。
應注意到,前文揭露內容總體上描述形成間隔件及輕度摻雜源極/汲極區的製程。可使用其他製程及順序。舉例而言,可利用更少或額外的間隔件,可利用不同順序的步驟(例如,可在形成閘極間隔件801之前蝕刻閘極密封
間隔件707,而獲致「L形狀」密封間隔件,可形成並去除間隔件及/或執行類似動作)。此外,可使用不同結構及步驟,以形成n型及p型元件。舉例而言,可在形成閘極密封間隔件707之前形成用於n型元件之輕度摻雜源極/汲極區,而可在形成閘極密封間隔件707之後形成用於p型元件之輕度摻雜源極/汲極區。
在第9A至9B圖中,在鰭狀結構103中形成源極/汲極區111。在鰭狀結構103中形成源極/汲極區111,使得各虛設閘極703置於源極/汲極區111的相鄰的對之間。在一些實施例中,源極/汲極區111可延伸至鰭狀結構103中且亦可穿透鰭狀結構103。在一些實施例中,將閘極間隔件801用於以適當的橫向距離分隔源極/汲極區111與虛設閘極703,因而源極/汲極區111不與隨後形成的鰭式場效電晶體的所得閘極短路。可選擇源極/汲極區111的材料以在對應的通道區705中施加應力,從而改善性能。
可藉由遮蔽p型區201P並蝕刻n型區201N中之鰭狀結構103的源極/汲極區以在鰭狀結構103中形成凹槽,以形成n型區201N中之源極/汲極區111。接著,在凹槽中磊晶成長n型區201N中之源極/汲極區111。源極/汲極區111可包含任何諸如適用於n型鰭式場效電晶體之可接受的材料。舉例而言,若鰭狀結構103為矽,在n型區201N中之源極/汲極區111可包含在通道區705中施加拉伸應變之材料,諸如矽、碳化矽、摻磷碳化矽、
磷化矽(SiP)或類似者。n型區201N中之源極/汲極區111可具有從鰭狀結構103的對應表面凸出之表面,並可具有刻面。
可藉由遮蔽n型區201N並蝕刻p型區201P中之鰭狀結構103的源極/汲極區以在鰭狀結構103中形成凹槽,以形成p型區201P中之源極/汲極區111。接著,在凹槽中磊晶成長p型區201P中之源極/汲極區111。源極/汲極區111可包含任何諸如適用於p型鰭式場效電晶體之可接受的材料。舉例而言,若鰭狀結構103為矽,則在p型區201P中之源極/汲極區111可包含在通道區705中施加壓縮應變之材料,諸如矽鍺、硼摻雜矽鍺、鍺(Ge)、鍺鍚(GeSn)或類似者。p型區201P中之源極/汲極區111可具有從鰭狀結構103的對應表面凸出之表面,並可具有刻面。
類似於前文所論述用於形成輕度摻雜源極/汲極區之製程,可採用摻雜劑植入源極/汲極區111及/或鰭狀結構103,隨後進行退火。源極/汲極區111可具有在約1019/立方公分及約1021/立方公分間的雜質濃度。用於源極/汲極區111之n型及/或p型雜質可為前文所論述之任何雜質。在一些實施例中,可在成長期間原位摻雜源極/汲極區111。
由於用於在n型區201N和p型區201P中形成源極/汲極區111之磊晶製程,磊晶源極/汲極區的上表面具有刻面,這些刻面橫向地向外擴展超過鰭狀結構103的
側壁。在一些實施例中,如第9C圖中所例示,這些刻面造成相同鰭式場效電晶體的毗鄰的源極/汲極區111合併。在其他實施例中,如第9D圖中所例示,在完成磊晶製程之後,毗鄰的源極/汲極區111保持分離。在第9C及9D圖所例示的實施例中,形成閘極間隔件801而覆蓋鰭狀結構103的部分的側壁,這些側壁延伸至隔離區105上方,從而阻擋磊晶成長。在一些其他實施例中,可調整用於形成閘極間隔件801之間隔件蝕刻,以去除間隔件材料以允許磊晶成長區延伸至隔離區105的表面。
在第10A及10B圖中,在第9A及9B圖中所例示之結構之上沉積第一層間介電質(interlayer dielectric,ILD)1001。第一層間介電質1001可由介電材料形成,並可藉由任何合適的方法,諸如化學氣相沉積、電漿加強化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)或流動式化學氣相沉積(flowable chemical vapor deposition,FCVD),沉積第一層間介電質1001。介電材料可包含磷矽酸鹽玻璃(phospho-silicate glass,PSG)、硼矽酸鹽玻璃(boro-silicate glass,BSG)、硼摻雜磷矽酸鹽玻璃(boron-doped phospho-silicate glass,BPSG)、無摻雜矽酸鹽玻璃(undoped silicate glass,USG)或類似者。可使用藉由任何可接受的製程所形成之其他絕緣材料。在一些實施例中,接觸蝕刻停止層(contact etch stop layer,CESL)1003置於第一層間介電質
1001與源極/汲極區111、遮罩701及閘極間隔件801間。接觸蝕刻停止層1003可包含諸如,氮化矽、氧化矽、氮氧化矽或類似者,之介電材料,此介電材料具有比覆蓋接觸蝕刻停止層1003之第一層間介電質1001的材料更低的蝕刻速率。
在第11A及11B圖中,可進行平坦化製程,諸如化學機械研磨,以使第一層間介電質1001的頂部表面與虛設閘極703或遮罩701的頂部表面齊平。平坦化製程亦可去除虛設閘極703上之遮罩701,及沿著遮罩701的側壁之部分的閘極密封間隔件707及閘極間隔件801。在平坦化製程之後,虛設閘極703、閘極密封間隔件707、閘極間隔件801及第一層間介電質1001的頂部表面為齊平。據此,通過第一層間介電質1001及接觸蝕刻停止層1003暴露虛設閘極703的頂部表面。在一些實施例中,遮罩701可保留,在此種情況下,平坦化製程使第一層間介電質1001的頂部表面與及遮罩701的頂部表面齊平。
在第12A及12B圖中,在蝕刻步驟(等)中去除虛設閘極703及遮罩701(若存在),因而形成凹槽1201。亦可去除在凹槽1201中之部分的虛設介電層601。在一些實施例中,僅去除虛設閘極703且虛設介電層601保留並被凹槽1201所暴露。在一些實施例中,從裸晶的第一區(例如,核心邏輯區)中之凹槽1201去除虛設介電層601,且虛設介電層601保留在裸晶的第二區(例如,輸入/輸出區)中之凹槽1201中。在一些實施例中,藉由非等向性乾
式蝕刻製程去除虛設閘極703。舉例而言,蝕刻製程可包含使用反應氣體(等)之乾式蝕刻製程,此反應氣體選擇性地蝕刻虛設閘極703,但不蝕刻或少量蝕刻第一層間介電質1001、接觸蝕刻停止層1003或閘極間隔件801。每個凹槽1201暴露及/或覆蓋對應鰭狀結構103的通道區705。各通道區705置於相鄰的一對源極/汲極區111間。在去除製程期間,當蝕刻虛設閘極703時,可將虛設介電層601用作蝕刻停止層。在去除虛設閘極703之後,可接著可選擇地去除虛設介電層601。
在第13A及13B圖中,針對替換閘極形成閘極介電層107及閘極電極109。第13C圖例示第13B圖的區1301的詳細視圖。可將閘極介電層107形成為被沉積在鰭狀結構103的頂部表面之上並沿著鰭狀結構103的側壁之一層或更多層延伸。可進一步沿著閘極密封間隔件707及/或閘極間隔件801的側壁在凹槽1201之中沉積閘極介電層107。亦可在閘極密封間隔件707、閘極間隔件801、接觸蝕刻停止層1003及第一層間介電質1001的頂部表面之上的凹槽1201外部的表面上形成閘極介電層107。在一些實施例中,閘極介電層107包含一個或更多個介電層,諸如一個或更多層的氧化矽、氮化矽、金屬氧化物、金屬矽酸鹽或類似物。舉例而言,在一些實施例中,閘極介電層107包含藉由熱或化學氧化所形成之氧化矽的交界層及覆蓋的高介電常數介電材料,諸如鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、錳(Mn)、鋇(Ba)、鈦(Ti)、鉛(Pb)
及其組合的金屬氧化物或矽酸鹽。閘極介電層107可包含具有大於約7.0的介電常數之介電層。閘極介電層107的形成方法可包含分子束沉積(molecular-beam deposition,MBD)、原子層沉積、電將加強化學氣相沉積及類似方法。在部分的虛設介電層601保留在凹槽1201中之實施例中,閘極介電層107包含虛設介電層601的材料(例如,氧化矽)。
在閘極介電層107之上分別沉積閘極電極109,且閘極電極109填充凹槽1201的其餘部分。閘極電極109可包含諸如氮化鈦(TiN)、氧化鈦(TiO)、氮化鉭(TaN)、碳化鉭(TaC)、鈷(Co)、釕(Ru)、鋁(Al)、鎢(W)、其組合或其多層之含金屬材料。舉例而言,儘管在第13B圖中將閘極電極109例示為單一層,但閘極電極109可包含任意數量的襯墊層109A、任意數量的功函數微調層109B及填充材料109C,如第13C圖中所例示。在填充凹槽1201之後,可進行平坦化製程,諸如化學機械研磨,以去除閘極介電層107及閘極電極109的材料的多餘部分,這些多餘部分在第一層間介電質1001的頂部表面之上。因此,閘極電極109的材料及閘極介電層107的其餘部分形成所得鰭式場效電晶體的替換閘極。可將閘極電極109及閘極介電層107統稱為「閘極堆疊」。閘極及閘極堆疊可沿著鰭狀結構103的通道區705的側壁延伸。
在n型區201N及p型區201P中之閘極介電層
107的形成可同時發生,使得每區中之閘極介電層107是由相同材料所形成,且閘極電極109的形成可同時發生,使得每個區中之閘極電極109是由相同材料所形成。在一些實施例中,各區中之閘極介電層107可由相異製程所形成,使得閘極介電層107可為不同材料,及/或各區中之閘極電極109可由相異製程所形成,使得閘極電極109可為不同材料。當使用相異製程時,可將各種遮蔽步驟用於遮蔽及暴露適當的區域。
在第14A及14B圖中,在閘極堆疊(包含閘極介電層107及對應的閘極電極109)之上形成閘極遮罩1401,且可在閘極間隔件801的相對部分間設置閘極遮罩1401。在一些實施例中,形成閘極遮罩1401之步驟包含凹陷閘極堆疊層,因而在閘極堆疊層正上方並在閘極間隔件801的相對部分間形成凹槽。將包含一層或更多層介電材料,諸如氮化矽、氮氧化矽或類似者之閘極遮罩1401填充至凹槽中,隨後藉由平坦化製程以去除延伸至凹陷外部並在第一層間介電質1001的平面表面之上之介電材料的多餘部分。
亦如第14A及14B圖所例示,在第一層間介電質1001之上沉積第二層間介電質1403。在一些實施例中,第二層間介電質1403是藉由流動式化學氣相沉積方法所形成之可流動膜。在一些實施例中,第二層間介電質1403是由磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜磷矽酸鹽玻璃、無摻雜矽酸鹽玻璃或類似者之介電材料所形成,且可藉由
任何合適的方法,諸如化學氣相沉積及電漿加強化學氣相沉積,所沉積。隨後形成的閘極觸點1501(第15A及15B圖)穿透第二層間介電質1403及閘極遮罩1401,以接觸凹陷的閘極電極109的頂部表面。
在第15A及15B圖中,根據一些實施例,形成通過第二層間介電質1403及第一層間介電質1001之閘極觸點1501及源極/汲極觸點1503。形成通過第一層間介電質1001及第二層間介電質1403之用於源極/汲極觸點1503之開口,並形成通過第二層間介電質1403及閘極遮罩1401之用於閘極觸點1501之開口。可使用可接受的光微影及蝕刻技術形成開口。在開口中形成襯墊(未圖示),諸如擴散阻障層、黏附層或類似者,及導電材料。襯裡可包含鈦、氮化鈦、鉭、氮化鉭或類似者。導電材料可為銅(Cu)、銅合金、銀(Ag)、金(Au)、鎢、鈷、鋁、鎳、或類似者。可進行平坦化製程,諸如化學機械研磨,以從第二層間介電質1403的表面去除多餘材料。其餘的襯墊及導電材料在開口中形成源極/汲極觸點1503及閘極觸點1501。可進行退火製程以在源極/汲極區111與源極/汲極觸點1503間之交界處形成矽化物。將源極/汲極觸點1503實體地及電性耦合至源極/汲極區111,且閘極觸點1501實體地及電性地耦合至閘極電極109。可以不同的製程形成源極/汲極觸點1503及閘極觸點1501,或者可以相同的製程形成源極/汲極觸點1503及閘極觸點1501。儘管圖示為被形成在相同的橫截面,但應理解到,源極/汲
極觸點1503及閘極觸點1501中的每個觸點可被形成在不同的橫截面,此舉可避免觸點的短路。
又根據其他實施例,第16A至16F圖例示第二間隙填充原子層沉積製程1600。舉例而言,根據其他實施例,在最終形成隔離區105時,第二間隙填充原子層沉積製程1600可用於第3圖的溝槽301中形成第二間隙填充材料1603。第二間隙填充原子層沉積製程1600類似於第5A至5F圖中所例示之第一間隙填充原子層沉積製程400;然而,第二間隙填充原子層沉積製程1600使用第三前驅物以在鰭狀結構103之上形成第三單層1601以形成第二間隙填充材料1603的薄層聚積,而非在第一單層501之上沉積第二前驅體以形成第一間隙填充材料401。根據一些實施例,第三單層1601層層堆疊地沉積以形成薄層聚積。在特定實施例中,可將第二間隙填充材料1603用於在隔離區105的最終構造中之介電膜(例如,矽(Si))的無空隙及無縫沉積中。一旦第二間隙填充材料1603的薄層聚積已達到符合需求的厚度,即可在第二間隙填充材料1603上進行備選的退火製程及/或可選擇的處理(例如,氧化處理、氮化處理、緻密化處理或類似者)以形成隔離區105。然而,可將第二間隙填充原子層沉積製程1600及第二間隙填充材料1603用於在間隙之中之無空隙及無縫的結構的最終構造中之任何間隙中沉積介電膜。舉例而言,一旦已形成隔離區105,則可將第二間隙填充原子層沉積製程1600用於形成在虛設介電層601間之間隙之中及在
隔離區105之上之虛設閘極層603,如前文所述。
儘管第二間隙填充原子層沉積製程1600的實施例是針對在隔離區105的最終構造及/或虛設閘極層603的最終構造中形成第二間隙填充材料1603,仍可將第二間隙填充原子層沉積製程1600利用於填充其他結構的最終構造之其他間隙。可將第二間隙填充原子層沉積製程1600用於填充任何目標間隙,第三單層1601在目標間隙中在自限反應中與材料反應,在此材料中在目標間隙之中形成第二間隙填充材料1603的薄層聚積,薄層聚積係由層層堆疊之第三單層1601的沉積所形成。可使用第二間隙填充原子層沉積製程1600所形成之其他結構的範例包含,但不限於,諸如虛設閘極電極、閘極間隔件、頂部間隔件、底部間隔件、虛設遮罩、源極/汲極區、閘極觸點、源極/汲極觸點、介電栓塞或類似物之結構。
第16A圖例示在鰭狀結構103之上及溝槽301之中所形成之第三單層1601的沉積過程。根據一些實施例,沉積及蝕刻系統405使用第三前驅物材料以將第三單層1601沉積至鰭狀結構103上並在溝槽301之中沉積第三單層1601。
根據一些實施例,類似於前文關於第5A圖所闡述之第一單層501的形成過程,可將第三單層1601形成為薄膜(例如,矽烷、二氯矽烷(DCS)或類似物)。藉此,可將矽烷置於第一前驅物輸送系統407之中。
在一些實施例中,沉積及蝕刻系統405使用第二
蝕刻前驅物以蝕刻第三單層1601。第二蝕刻前驅物可為適用於前文參照第5B圖所闡述之第一蝕刻前驅物的任何蝕刻前驅物材料。在本實施例中,將氫(H2)電漿用作第二蝕刻材料,以供部分地蝕刻第三單層1601。藉此,將氫(H2)置於蝕刻前驅物輸送系統409之中。
一旦已將第三前驅物材料及第二前驅物分別置於第一前驅物輸送系統407及蝕刻前驅物輸送系統409中,可藉由控制單元421向前驅物氣體控制器419發送指令以將第一前驅物輸送系統407連接至沉積及蝕刻腔室413,以開始形成第二間隙填充材料1603。一旦連接,第一前驅物輸送系統407即可通過前驅物氣體控制器419及歧管423將第三前驅物材料(例如,矽烷)輸送至噴頭425。接著,噴頭425可將第三前驅物材料分散至沉積及蝕刻腔室413中。根據一些實施例,可使用用於沉積如此材料的任何合適的製程條件,使第三前驅物材料流動至沉積及蝕刻腔室413中,其中第三前驅物材料可被基材101及鰭狀結構103的暴露表面吸附並與基材101及鰭狀結構103的暴露表面發生反應。藉此,在基材101及鰭狀結構103的表面上之反應中形成反應的第三前驅物材料的單層,從而允許第三單層1601的厚度有更精確的控制。
在已形成第三單層1601之後,如前文所論述,可使用前驅物氣體控制器419及/或真空泵433沖洗沉積及蝕刻腔室413中之第三前驅物材料,以助於去除第三前驅物材料。沖洗氣體可與真空泵433一起將第三前驅物材料
從沉積及蝕刻腔室413沖洗持續約3秒。然而,可使用任何合適的時間。
見第16B圖,在已完成第三前驅物材料的沖洗之後,可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435並將蝕刻前驅物輸送系統409(含有第二蝕刻前驅體)連接至沉積及蝕刻腔室413,以開始引入第二蝕刻前驅物(例如,氫氣電漿)至沉積及蝕刻腔室413中。一旦連接,蝕刻前驅物輸送系統409即可將第二蝕刻前驅物輸送至噴頭425。接著,噴頭425可將第二蝕刻前驅物(例如,氫電漿)分散至沉積及蝕刻腔室413中,其中可將第二蝕刻前驅物用於部分地蝕刻第三單層1601。
根據一些實施例,可使用任何合適的製程條件使第二蝕刻前驅物流動至沉積及蝕刻腔室413中,以供蝕刻諸如第三單層1601之材料,其中第二蝕刻前驅物可與第三單層1601的暴露表面發生反應。根據一些實施例,可將第三單層1601部分地蝕刻至等於或低於溝槽301的底部上方之符合需求高度(例如,第二高度H2在約20奈米與約50奈米間)。根據一些實施例,部分蝕刻為乾式蝕刻或電漿蝕刻,並被定時以停止在溝槽301之中之符合需求的高度處。然而,可使用任何合適的蝕刻製程時間及/或製程條件。藉此,第三單層1601的未消耗部分保留在溝槽301的底部處。在將第二間隙填充材料1603最終形成為隔離區105之特定實施例中,第二高度H2可為約20奈米與
約50奈米間的隔離區105的符合需求的高度。然而,可使用任何合適的高度。藉此,藉由第三單層1601的部分蝕刻,鰭狀結構103的表面暴露在第二高度H2上方。
在結束第三單層1601的部分蝕刻之後,可沖洗沉積及蝕刻腔室413之第二蝕刻前驅物。舉例而言,控制單元421可指示前驅物氣體控制器419斷開蝕刻前驅物輸送系統409(含有待從沉積及蝕刻腔室413沖洗之第二蝕刻前驅物)並連接沖洗氣體輸送系統435以將沖洗氣體輸送至沉積及蝕刻腔室413。此外,控制單元421亦可啟動真空泵433,以便向沉積及蝕刻腔室413施加壓力差,以助於去除第二蝕刻前驅物。沖洗氣體可與真空泵433一起將第二蝕刻前驅物從沉積及蝕刻腔室413沖洗持續約3秒。然而,可使用任何合適的時間。
見第16C圖,在已完成第二蝕刻前驅物的沖洗之後,可藉由控制單元421向前驅物氣體控制器419發送指令以斷開沖洗氣體輸送系統435,以將第三前驅物材料再次引入沉積及蝕刻腔室413,並將第一前驅物輸送系統407(含有第三前驅物材料)再次連接至沉積及蝕刻腔室413。一旦連接,第一前驅物輸送系統407即可將第三前驅物材料輸送至噴頭425。接著,噴頭425可將第三前驅物材料分散至沉積及蝕刻腔室413中,其中可將第三前驅物材料用於在第三單層1601的未消耗部分之上及鰭狀結構103的暴露部分之上形成另一層第三單層1601。
一旦連接,第三前驅物材料即可流動至沉積及蝕刻
腔室413中,其中第三前驅物材料可被吸附並在第三單層1601的未消耗部分及鰭狀結構103的暴露表面上之另一反應中反應,以形成第三單層1601的後續薄膜。藉此,在溝槽301之中形成第二間隙填充材料1603(例如,矽(Si))的聚積。在已形成第三單層1601的後續薄膜之後,可沖洗沉積及蝕刻腔室413之第三前驅物材料,如前文所論述。
見第16D圖,在已完成第三前驅物材料的沖洗之後,如前文所論述,可將第二蝕刻前驅物(例如,氫電漿)經由蝕刻前驅物輸送系統409再次引入至沉積及蝕刻腔室413中。一旦已再次連接蝕刻前驅物輸送系統409,即可藉由噴頭425將第二蝕刻前驅物分配至沉積及蝕刻腔室413中,其中第二蝕刻前驅物被用於將第三單層1601的後續薄膜部分地蝕刻至第二高度H2。一旦已結束第三單層1601的後續薄膜的部分蝕刻,即可沖洗沉積及蝕刻腔室413之第二蝕刻前驅物,如前文所論述。
繼續至第16E圖,在已完成第二蝕刻前驅物的沖洗之後,可在第三單層1601的未消耗的部分之上形成又另一薄層的第三單層1601,以增加第二間隙填充材料1603(例如,矽(Si))的聚積。藉由進行如前文所述的另一循環,即第三前驅物材料(例如,二氯矽烷(DCS))沉積及反應、沖洗第三前驅物材料的沉積及蝕刻腔室413、使用第二蝕刻前驅物(例如,氫電漿)的後續部分蝕刻及第二蝕刻前驅物的沖洗,可形成又一薄層的第三單層1601以增
加第二間隙填充材料1603的聚積。
現在參考第16F圖,在已完成第二蝕刻前驅物的沖洗之後,亦可在第三單層1601的未消耗部分之上形成另一薄層的第三單層1601,以進一步增加第二間隙填充材料1603(例如,矽(Si))的聚積。藉由進行如前文所述的再進一步一循環,即第三前驅物材料沉積及反應、沖洗沉積及蝕刻腔室413中的第三前驅物材料、使用第二蝕刻前驅物(例如,氫電漿)的後續部分蝕刻及第二蝕刻前驅物的沖洗,可形成再進一步薄層的第三單層1601以增加第二間隙填充材料1603的聚積。
能以前文所揭露之方式重複進一步的循環,以在第二間隙填充材料1603的無空隙及無縫沉積中繼續填充溝槽301。可重複這些循環,直到第二間隙填充材料1603將溝槽301的區域填充至符合需求的厚度(例如,第二高度H2)為止。然而,可藉由進行更多的循環或更少的循環實現第二間隙填充材料1603的其他符合需求的厚度,包含填充及/或過度填充溝槽301。根據一些實施例,一旦第二間隙填充材料1603已達到符合需求的厚度,即可在第二間隙填充材料1603上進行備選的退火製程及/或備選的處理(例如,氧化處理、緻密化處理、或類似者)以形成隔離區105。一旦已形成隔離區105,即可從沉積及蝕刻腔室413移除基材101以供進一步處理。
根據在本文中揭露的實施例,可使用本文描述的方法及系統形成諸如鰭式場效電晶體元件的半導體元件。特
別來說,實施例揭露用於在溝槽之中形成介電材料的方法及系統,並可具有一個或更多個以下優點及/或益處中。所揭露在自限反應中採用沿著側壁的及在溝槽的底部處之暴露表面的材料沉積第一前驅物材料的方法允許第一前驅物材料的沉積的精確控制。從溝槽的上部分對第一前驅物材料的蝕刻允許在第一前驅物材料及第二前驅物材料間之自限反應中之第二前驅物材料的精確沉積,以在溝槽之中形成符合需求的介電材料的單層。此外,這些單層的形成使得在任意厚度的目標表面上之介電膜的選擇性沉積變成可能。藉此,介電結構的形成可在可縮小至非常小的溝槽(舉例而言,寬高比在約5:1至約20:1間之溝槽)之自下而上的製程中以無縫且無空隙之方式形成。此外,即使在包含懸垂結構或傾斜配置之溝槽之中,這些沉積方法允許將間隙填充材料的精確沉積及控制為無縫且無空隙。藉此,實現改善的元件性能及產量。
所揭露的鰭式場效電晶體實施例亦可應用於奈米結構元件,諸如奈米結構(例如,奈米片材、奈米線材、全環繞閘極或類似物)場效電晶體(NSFET)。在奈米結構場效電晶體實施例中,由奈米結構鰭狀結構替換鰭狀結構,這些奈米結構是藉由圖案化通道層及犧牲層的交替層堆疊所形成。以類似於上述實施例之方式形成虛設閘極堆疊及源極/汲極區。在去除虛設閘極堆疊之後,可在通道區中部分地或全部地去除犧牲層。以類似於上述的實施例之方式形成替換閘極結構,這些替換閘極結構可部分地或完全地
填充藉由去除犧牲層所留下之開口,且替換閘極結構可部分地或完全地圍繞奈米結構場效電晶體元件的通道區中之通道層。能以類似於上述實施例之方式形成層間介電質及替換閘極結構的觸點及源極/汲極區。可如美國專利申請案第2016/0365414號公開案中所揭露般形成奈米結構元件,此專利申請案的全部內容以引用的方式併入本文中。
在一些實施例中,一種半導體元件的製造方法包含:將第一前驅物引入至溝槽中,使得部分的第一前驅物與溝槽的側壁反應以形成第一前驅物產物。蝕刻第一前驅物產物以暴露溝槽的側壁的上部分。將第二前驅物引入至溝槽中,使得部分的第二前驅物與第一前驅物產物反應。
在一些實施例中,第一前驅物包含矽烷。
在一些實施例中,蝕刻第一前驅物產物之步驟使用氫電漿。
在一些實施例中,第二前驅物包含氨。
在一些實施例中,第二前驅物與第一前驅物相同。
在一些實施例中第一前驅物包含金屬。
在一些實施例中,溝槽位於介電材料之中。
在另一些實施例中,一種半導體元件的製造方法包含:在第一前驅物與暴露表面間之自限反應中,沿著間隙之中之暴露表面形成第一前驅物層。藉由部分地蝕刻第一前驅物層再暴露間隙的上部分之中之部分的表面。沿著第一前驅物層的其餘部分形成第二前驅物層。
在一些實施例中,形成第二前驅物層包含在第一前
驅物層與第二前驅物層間之自限反應中,形成第二材料的單層。
在一些實施例中,第二材料的單層包含矽。
在一些實施例中,第二材料的單層包含金屬。
在一些實施例中,形成第二前驅物層更包含沿著間隙之中之再暴露表面,形成第二前驅物層。
在一些實施例中,第二前驅物層與第一前驅物層相同。
在一些實施例中,蝕刻第一前驅物層包含使用氫電漿。
在一些實施例中,形成第一前驅物層包含形成第一矽層。
在又另一些實施例中,一種半導體元件的製造方法包含:在第一材料之中形成溝槽。沿著溝槽的側壁及底部,形成第一前驅物材料的第一單層。沿著溝槽的側壁的上部分,部分地去除第一單層。在溝槽之中之第一單層的其餘部分之上,形成第二前驅物材料的第二單層。
在一些實施例中,形成第一單層包含在第一自限反應中,在溝槽之中形成第一膜層。
在一些實施例中,部分地去除第一單層包含使用鹵化物氣體。
在一些實施例中,形成第二單層包含在第二自限反應中,形成第二膜層。
在一些實施例中,形成第二單層包含在第一單層之
上形成第二膜層,第二膜層及第一膜層包含相同的材料。
前文概述數種實施例的特徵,因而熟習此項技藝者可更理解本揭露內容的態樣。熟習此項技藝者應當理解,熟習此項技藝者可輕易地使用本揭露內容作為設計或修改其他製程及結構之基礎,以實現本文介紹的實施例的相同目的及/或達成相同優點。熟習此項技藝者亦應當認識到,這些效構造不脫離本揭露內容的精神及範圍,且在不脫離本揭露內容之精神及範圍之情況下,熟習此項技藝者可在本文中進行各種改變、替換及變更。
H1:第一高度
101:基材
103:鰭狀結構
105:隔離區
301:溝槽
401:第一間隙填充材料
501:第一單層
503:第二單層
505:薄膜
Claims (10)
- 一種半導體元件的製造方法,包含:將一第一前驅物引入至一溝槽中,使得部分的該第一前驅物與該溝槽的複數個側壁反應以形成一第一前驅物產物;蝕刻該第一前驅物產物以暴露該溝槽的該些側壁的複數個上部分,使得該第一前驅物產物的一其餘部分沿著該溝槽的該些側壁的複數個底部分與一底表面延伸;及將一第二前驅物引入至該溝槽中,使得部分的該第二前驅物與該第一前驅物產物反應。
- 如請求項1所述之方法,其中該第一前驅物包含矽烷。
- 如請求項1所述之方法,其中該第一前驅物包含一金屬。
- 如請求項1所述之方法,其中該溝槽位於一介電材料之中。
- 一種半導體元件的製造方法,包含:在一第一前驅物與複數個暴露表面間之一自限反應中,沿著一間隙之中之該些暴露表面形成一第一前驅物層;藉由部分地蝕刻該第一前驅物層,再次暴露該間隙的複 數個上部分之中之一部分的表面,其中該第一前驅物層的一其餘部分沿著該間隙的複數個底部分的表面與一底表面延伸;及沿著該第一前驅物層的該其餘部分形成一第二前驅物層。
- 如請求項5所述之方法,其中形成該第二前驅物層包含:在該第一前驅物層與一第二前驅物間之一自限反應中,形成一第二材料的一單層。
- 如請求項5所述之方法,其中形成該第二前驅物層更包含:沿著該間隙之中之再暴露表面,形成該第二前驅物層。
- 一種半導體元件的製造方法,包含:形成一溝槽在一第一材料之中;沿著該溝槽的複數個側壁及一底部,形成一第一前驅物材料的一第一單層;沿著該溝槽的該些側壁的複數個上部分,部分地去除該第一單層,使得該第一單層的一其餘部分沿著該溝槽的該些側壁的複數個底部分與一底表面延伸;及在該溝槽之中之該第一單層的該其餘部分之上,形成一第二前驅物材料的一第二單層。
- 如請求項8所述之方法,其中形成該第一單層包含在一第一自限反應中,在該溝槽之中形成一第一膜層。
- 如請求項8所述之方法,其中形成該第二單層包含在一第二自限反應中,形成一第二膜層。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063016488P | 2020-04-28 | 2020-04-28 | |
| US63/016,488 | 2020-04-28 | ||
| US17/025,528 | 2020-09-18 | ||
| US17/025,528 US11955370B2 (en) | 2020-04-28 | 2020-09-18 | Semiconductor devices and methods of manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202140839A TW202140839A (zh) | 2021-11-01 |
| TWI766438B true TWI766438B (zh) | 2022-06-01 |
Family
ID=76559178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109140117A TWI766438B (zh) | 2020-04-28 | 2020-11-17 | 半導體元件的製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113066756A (zh) |
| TW (1) | TWI766438B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12110587B2 (en) * | 2021-11-12 | 2024-10-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deposition apparatus and method with EM radiation |
| JP2024134431A (ja) * | 2023-03-20 | 2024-10-03 | 株式会社Screenホールディングス | 基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180350668A1 (en) * | 2017-06-06 | 2018-12-06 | Applied Materials, Inc. | Bottom-Up Growth Of Silicon Oxide And Silicon Nitride Using Sequential Deposition-Etch-Treat Processing |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160002784A1 (en) * | 2014-07-07 | 2016-01-07 | Varian Semiconductor Equipment Associates, Inc. | Method and apparatus for depositing a monolayer on a three dimensional structure |
| US9865456B1 (en) * | 2016-08-12 | 2018-01-09 | Micron Technology, Inc. | Methods of forming silicon nitride by atomic layer deposition and methods of forming semiconductor structures |
| US10037884B2 (en) * | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| WO2018200211A1 (en) * | 2017-04-24 | 2018-11-01 | Applied Materials, Inc. | Methods for gapfill in high aspect ratio structures |
| JP7205929B2 (ja) * | 2018-04-09 | 2023-01-17 | 東京エレクトロン株式会社 | 低容量相互接続用のエアギャップを備えた半導体デバイスを形成する方法 |
-
2020
- 2020-11-17 TW TW109140117A patent/TWI766438B/zh active
-
2021
- 2021-01-08 CN CN202110022475.0A patent/CN113066756A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180350668A1 (en) * | 2017-06-06 | 2018-12-06 | Applied Materials, Inc. | Bottom-Up Growth Of Silicon Oxide And Silicon Nitride Using Sequential Deposition-Etch-Treat Processing |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202140839A (zh) | 2021-11-01 |
| CN113066756A (zh) | 2021-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12119392B2 (en) | Semiconductor device and method | |
| KR102591917B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| KR102301872B1 (ko) | 반도체 소자, 제조 방법, 및 제조 도구 | |
| TWI775304B (zh) | 半導體裝置及其製造方法 | |
| US20250048726A1 (en) | Semiconductor device and method of manufacture | |
| US11532731B2 (en) | Semiconductor devices and methods of manufacture | |
| TWI766438B (zh) | 半導體元件的製造方法 | |
| US11955370B2 (en) | Semiconductor devices and methods of manufacture | |
| US20230387273A1 (en) | System and methods of manufacturing semiconductor devices | |
| CN113257667B (zh) | 半导体器件和制造方法 | |
| US20250336713A1 (en) | Deposition Method for Semiconductor Device |