TWI766497B - 資料存取方法及系統 - Google Patents

Abstract

一種資料存取方法包括處理器發送請求資訊。當請求資訊為本地訪問時，處理器通過其對應的仲裁器及記憶體控制器對存儲介質進行讀取操作或寫入操作。當請求資訊為非本地記憶體訪問時，處理器通過其對應的仲裁器、記憶體控制器及DMA控制器對存儲介質進行讀取操作或寫入操作。本申請還提供資料存取系統。

Description

資料存取方法及系統

本申請涉及一種資料存取方法及系統。

片上系統(System-on-a-Chip，SoC)是一種積體電路晶片，SoC包 括一個或多個處理器單元，可包括內部記憶體(例如，靜態隨機存取記憶體(SRAM))，或者可與容量大於內部記憶體的容量的外部記憶體裝置(例如，動態隨機存取記憶體(DRAM))通信。

目前SoC上多處理器對記憶體的訪問是匯流排方式，通過單一記 憶體控制器訪問動態隨機存取記憶體器的記憶體，SoC上的多個處理器單元共用一個大的記憶體池，在多個處理器要進行資料傳輸時，使得資料傳輸效率低，時延高。

有鑑於此，有必要提供一種資料存取方法以及系統，可以提高數 據傳輸效率，降低時延。

本申請一實施方式提供一種資料存取方法，所述資料存取方法應 用於資料存取系統中，所述資料存取系統包括片上系統和存儲介質，所述片上系統和所述存儲介質之間通過匯流排通信，所述片上系統包括至少兩個處理器和每個處理器的各自搬運模組，所述搬運模組包括DMA控制器、仲裁器及記憶體控制器，所述資料存取方法包括：所述處理器發送請求資訊，其中所述請求資訊包括操作類型和位址，所述操作類型包括讀取操作或寫入操作；當所述請求資訊為本地訪問時，基於所述位址，所述處理器通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的本地記憶體訪問；以及，當所述請求資訊為非本地記憶體訪問時，基於所述位址，所述處理器通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的非本地記憶體訪問。

根據本申請的一些實施方式，所述當所述請求資訊為本地訪問 時，基於所述位址，所述處理器通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的本地記憶體訪問包括：當所述請求資訊為本地訪問時，所述處理器的工作模式為記憶體控制模式，所述處理器向其對應的所述記憶體控制器發送第一控制命令，所述第一控制命令用於指示所述記憶體控制器獲取所述請求資訊；所述記憶體控制器根據所述請求資訊向所述仲裁器發送匯流排請求信號，所述仲裁器將匯流排使用權發送給所述記憶體控制器；所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作。

根據本申請的一些實施方式，所述記憶體控制器根據所述位址對 所述存儲介質進行讀取操作或寫入操作包括：在進行讀取操作時，所述記憶體控制器根據所述位址讀取第一資料，所述處理器接收所述記憶體控制器發送的所述第一資料；或者，在進行寫入操作時，所述記憶體控制器根據所述位址將所述處理器發送的第二資料寫入至所述存儲介質。

根據本申請的一些實施方式，所述當所述請求資訊為非本地記憶 體訪問時，基於所述位址，所述處理器通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的非本地記憶體訪問包括：當所述請求資訊為非本地記憶體訪問時，所述處理器的工作模式為DMA控制模式，所述處理器向其對應的所述DMA控制器發送第二控制命令，所述第二控制命令用於指示所述DMA控制器獲取所述請求資訊；所述DMA控制器根據所述請求資訊向對應的所述仲裁器發送匯流排請求信號，所述仲裁器將匯流排使用權發送給所述DMA控制器；所述DMA控制器根據所述位址通過對應的所述記憶體控制器對所述存儲介質進行讀取操作或寫入操作。

根據本申請的一些實施方式，所述DMA控制器根據所述位址通 過對應的所述記憶體控制器對所述存儲介質進行讀取操作或寫入操作包括：所述DMA控制器將所述位址發送給所述記憶體控制器，所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作。

根據本申請的一些實施方式，所述DMA控制器將所述位址發送 給所述記憶體控制器，所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作包括：在進行寫入操作時，所述DMA控制器接收所述處理器發送的第三資料，並向所述位址中目的地址所對應的仲裁器發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器將所述第三資料發送給所述目的地址對應的第一記憶體控制器，以使得所述第一記憶體控制器將所述第三資料寫入至所述存儲介質；或者，在進行讀取操作時，所述DMA控制器根據所述位址中的源位址向對應的仲裁器發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器將所述源位址發送給所述源位址對應的第二記憶體控器，所述第二記憶體控制器根據所述源位址讀取第四資料，所述DMA控制器接收所述第四資料，所述處理器通過所述DMA控制器讀取所述第四資料。

根據本申請的一些實施方式，所述處理器包括以下一種或多種： 中央處理單元、圖形處理單元、數位訊號處理器。

本申請一實施方式提供一種資料存取系統，所述資料存取系統包 括片上系統和存儲介質，所述片上系統和所述存儲介質之間通過匯流排通信，所述片上系統包括至少兩個處理器和每個處理器的各自搬運模組，所述搬運模組包括DMA控制器、仲裁器及記憶體控制器；所述處理器發送請求資訊，其中所述請求資訊包括操作類型和位址，所述操作類型包括讀取操作或寫入操作；所述處理器，用於在所述請求資訊為本地訪問時，基於所述位址，通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成本地記憶體訪問，在所述請求資訊為非本地記憶體訪問時，基於所述位址，通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成非本地記憶體訪問。

根據本申請的一些實施方式，所述片上系統與所述存儲介質之間 通過晶圓堆疊方式連接。

根據本申請的一些實施方式，所述存儲介質為動態隨機存取內 存。

本申請實施方式提供的資料存取方法以及系統，在本地訪問時， 通過記憶體控制器進行資料存取，在非本地訪問時，通過DMA控制器進行資料存取。如此，本申請實施方式提供的資料存取方法以及系統，無需等待匯流排閒置，可以縮短資料搬移時間，提高資料存取效率。

下面將結合本申請實施方式中的附圖，對本申請實施方式中的技 術方案進行清楚、完整地描述，顯然，所描述的實施方式是本申請一部分實施方式，而不是全部的實施方式。

基於本申請中的實施方式，本領域普通技術人員在沒有付出創造 性勞動前提下所獲得的所有其他實施方式，都是屬於本申請保護的範圍。

請參閱圖1，圖1是根據本申請一實施方式的一種資料存取系統 100結構圖，如圖1所示，所述資料存取系統100包括片上系統10（System-on-a-chip，SoC）和存儲介質20，所述片上系統10和所述存儲介質20之間通過匯流排通信，所述匯流排為擴展周邊元件連接高速(Peripheral Component Interconnect express，PCIe)匯流排。

在本申請實施例中，所述資料存取系統100解決由單一記憶體控 制器43訪問動態隨機存取記憶體存在的頻寬不足，而造成的處理效率下降的問題，可以提高片上系統10上所述處理器30對所述存儲介質20的存取速度。

在本申請實施例中，在所述存儲介質20上為每個處理器30分配其 對應的記憶體位址空間。

在本申請實施例中，所述片上系統10在單個晶片上集成一個完整 的系統，包括中央處理器30 (central processing unit，CPU)、記憶體、以及週邊電路等。所述片上系統10包括至少兩個處理器30和每個處理器30的各自搬運模組40，所述搬運模組40包括DMA控制器41、仲裁器42及記憶體控制器43。

在本申請實施例中，所述處理器30包括中央處理單元、圖形處理 單元或數位訊號處理器。

在本申請實施中，所述存儲介質20可以為非易失性高速傳輸匯流 排(non-volatile memory express，NVMe)固態硬碟(solid state disk，SSD)，也可以為其他類型的存儲介質20。在其中一種可能實現方式中，所述存儲介質20為動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）。

在本申請實施例中，每個存儲介質20中均運行直接記憶體存取控 制器(direct memory access，DMA)，即DMA控制器41，DMA控制器41用於直接將待讀取的資料從存儲介質搬遷到處理器對應的記憶體，如雙倍速率同步動態隨機記憶體。

在本申請實施例中，所述記憶體控制器43是電腦系統內部控制內 存並且負責記憶體與中央處理器30之間資料交換的重要組成部分。資料以記憶體控制器43至中央處理器30的方式進行傳輸。

在本申請實施例中，片上系統10中多個設備或模組可能同時申請 對匯流排的使用權，為避免產生匯流排衝突，由仲裁器42合理地控制和管理系統中需要佔用匯流排的申請者，在多個申請者同時提出匯流排請求時，以一定的優先演算法仲裁獲得對匯流排的使用權的處理器30。

所述處理器30發送請求資訊，其中所述請求資訊包括操作類型和 位址，所述操作類型包括讀取操作或寫入操作。

所述處理器30，用於在所述請求資訊為本地訪問時，基於所述地 址，通過其對應的仲裁器42及記憶體控制器43對所述存儲介質20進行讀取操作或寫入操作，以完成本地記憶體訪問，在所述請求資訊為非本地記憶體訪問時，基於所述位址，通過其對應的仲裁器42、記憶體控制器43及DMA控制器41對所述存儲介質20進行讀取操作或寫入操作，以完成非本地記憶體訪問。

請一併參閱圖2及圖3，圖2及圖3是根據本申請一實施方式的搬運 模組40的工作流程示意圖。當所述請求資訊為本地訪問時，基於所述位址，所述處理器30通過其對應的仲裁器42及記憶體控制器43對所述存儲介質20進行讀取操作或寫入操作，以完成所述處理器30的本地記憶體訪問。當所述請求資訊為非本地記憶體訪問時，基於所述位址，所述處理器30通過其對應的仲裁器42、記憶體控制器43及DMA控制器41對所述存儲介質20進行讀取操作或寫入操作，以完成所述處理器30的非本地記憶體訪問。

如圖2所示，以處理器30為中央處理器30為例，中央處理器CUP1 其對應的搬運模組40有仲裁器A1，記憶體控制器B1，DMA控制器C1。CPU2的搬運模組40有仲裁器A2，記憶體控制器B2，DMA控制器C2。中央處理器30CPU3其對應的搬運模組40有仲裁器A3，記憶體控制器B3，DMA控制器C3。中央處理器30CPU4其對應的搬運模組40有仲裁器A4，記憶體控制器B4，DMA控制器C4。每個中央處理器都有其對應的存儲空間位址，在中央處理器訪問其自身的記憶體空間時為本地訪問，在中央處理器訪問其他中央處理器的記憶體空間是為非本地訪問。

請一併參閱圖3，各個處理器30對應的搬運模組40的工作流程如 下：

在CPU1要進行本地訪問時，所述CPU1的工作模式為記憶體控制 器模式，CPU1向記憶體控制器B1發送第一控制命令，所述第一控制命令用於指示所述記憶體控制器B1獲取所述請求資訊。所述記憶體控制器B1根據所述請求資訊向所述仲裁器A1發送匯流排請求信號，所述仲裁器A1將匯流排使用權發送給所述記憶體控制器B1，所述記憶體控制器B1根據所述請求資訊中的所述位址對所述存儲介質20進行讀取操作或寫入操作。

在進行讀取操作時，所述記憶體控制器B1根據所述位址讀取第 一資料，所述CPU1接收所述記憶體控制器B1發送的所述第一資料。在進行寫入操作時，所述記憶體控制器B1根據所述位址將CPU1發送的第二資料寫入至所述存儲介質20。

在CPU1要進行非本地訪問時，CPU1要與CPU2之間進行數據傳 輸時，CPU1工作模式為DMA控制模式，CPU1向其對應的DMA控制器C1發送第二控制命令，所述第二控制命令用於指示所述DMA控制器C1獲取所述請求資訊，所述DMA控制器C1根據所述請求資訊向對應的所述仲裁器A1發送匯流排請求信號，所述仲裁器A1將匯流排使用權發送給所述DMA控制器C1，所述DMA控制器C1根據所述位址通過對應的所述記憶體控制器43對所述存儲介質20進行讀取操作或寫入操作。

在進行寫入操作時，所述DMA控制器C1接收所述CPU1發送的第 三資料，並向所述位址中目的地址所對應的仲裁器A2發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器C1將所述第三資料發送給所述目的地址對應的第一記憶體控制器B2，以使得所述第一記憶體控制器B2將所述第三資料寫入至所述CPU2對應的存儲介質20，即所述位址中的目的地址。

在進行讀取操作時，所述DMA控制器C1根據所述位址中的源地 址向對應的仲裁器A2發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器C1將所述源位址發送給所述源位址對應的第二記憶體控器B2，所述第二記憶體控制器B2根據所述源位址即CPU2對應的記憶體讀取第四資料，所述DMA控制器C1接收所述第四資料，所述CPU1通過所述DMA控制器C1讀取所述第四資料。

在本申請實施例中，在進行本地訪問時，每個處理器30利用其對 應的記憶體控制器43直接對存儲介質20進行存取，在進行非本地訪問時，每個處理器30利用其對應的DMA控制器41進行處理器30之間的資料搬移，縮短了資料傳輸的時間，提高效率。

在其中一種可能實現方式中，所述片上系統10與所述存儲介質20 之間通過晶圓堆疊方式連接。

在本申請實施例中，通過晶圓堆疊方式（Wafer on Wafer）將片 上系統10晶圓與存儲介質20晶圓的IO訊號線連接一起，簡化了IO引腳的數量，存儲介質20的IO口無須引出引腳，由此降低延遲與功耗，且由於片上系統10的晶片與存儲介質20的晶片整合，印刷電路板減少存儲介質20的佈局與面積，降低了電路板生產費用及佈線難度。

請參閱圖4，圖4是根據本申請一實施方式的一種資料存取方法流 程示意圖。所述方法應用於資料存取系統100，所述資料存取系統100包括片上系統10和存儲介質20，所述片上系統10和所述存儲介質20之間通過匯流排通信，所述片上系統10包括至少兩個處理器30和每個處理器30的各自搬運模組40，所述搬運模組40包括DMA控制器41、仲裁器42及記憶體控制器43，如圖4所示，所述資料存取方法包括以下步驟：

步驟S10：所述處理器發送請求資訊，其中所述請求資訊包括 操作類型和位址，所述操作類型包括讀取操作或寫入操作。

步驟S20：當所述請求資訊為本地訪問時，基於所述位址，所述 處理器通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的本地記憶體訪問。

在本申請實施例中，在所述處理器30進行本地訪問，要對其所分 配的記憶體進行資料存取時，由其對應的記憶體控制器43進行資料搬移，可以提高資料存取效率。

請一併參閱圖5，其為步驟S20的細化流程示意圖。本發明的至少 一個實施例中，所述當所述請求資訊為本地訪問時，基於所述位址，所述處理器30通過其對應的仲裁器42及記憶體控制器43對所述存儲介質20進行讀取操作或寫入操作，以完成所述處理器30的本地記憶體訪問包括：

步驟S201：當所述請求資訊為本地訪問時，所述處理器工作模 式為記憶體控制模式，所述處理器向其對應的所述記憶體控制器發送第一控制命令，所述第一控制命令用於指示所述記憶體控制器獲取所述請求資訊。

步驟S202：所述記憶體控制器根據所述請求資訊向所述仲裁器 發送匯流排請求信號，所述仲裁器將匯流排使用權發送給所述記憶體控制器。

步驟S203：所述記憶體控制器根據所述位址對所述存儲介質進行 讀取操作或寫入操作。

在本申請實施例中，在所述處理器30要對分配給其的記憶體位址 空間進行資料存取進行本地訪問時，所述處理器30進行本地訪問，通過所述處理器30對應的記憶體控制器43進行資料搬移，實現對自身記憶體的讀取操作或寫入操作。

在其中一種可能實現方式中，本地訪問時使用IMC Bus 進行通 信。

進一步地，在進行讀取操作時，所述記憶體控制器43根據所述位 址讀取第一資料，所述處理器30接收所述記憶體控制器43發送的所述第一資料。

或，在進行寫入操作時，所述記憶體控制器43根據所述位址將所 述處理器30發送的第二資料寫入至所述存儲介質20。

步驟S30：當所述請求資訊為非本地記憶體訪問時，基於所述位 址，所述處理器通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的非本地記憶體訪問。

在其中一種可能實現方式中，非本地訪問使用快速通道互聯匯流 排（Quick Path Interconnect，QPI）進行通信。

請一併參閱圖6，其為步驟S30的細化流程示意圖。本發明的至少 一個實施例中，所述當所述請求資訊為非本地記憶體訪問時，基於所述位址，所述處理器30通過其對應的仲裁器42、記憶體控制器43及DMA控制器41對所述存儲介質20進行讀取操作或寫入操作，以完成所述處理器30的非本地記憶體訪問包括：

步驟S301：當所述請求資訊為非本地記憶體訪問時，所述處理器 工作模式為DMA控制模式，所述處理器向其對應的所述DMA控制器發送第二控制命令，所述第二控制命令用於指示所述DMA控制器獲取所述請求資訊。

步驟S302：所述DMA控制器根據所述請求資訊向對應的所述仲 裁器發送匯流排請求信號，所述仲裁器將匯流排使用權發送給所述DMA控制器，所述DMA控制器根據所述位址通過對應的所述記憶體控制器對所述存儲介質進行讀取操作或寫入操作。

在其中一種可能實現方式中，所述DMA控制器41將所述地址發 送給所述記憶體控制器43，所述記憶體控制器43根據所述位址對所述存儲介質20進行讀取操作或寫入操作。

進一步地，在進行寫入操作時，所述DMA控制器41接收所述處 理器30發送的第三資料，並向所述位址中目的地址所對應的仲裁器42發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器41將所述第三資料發送給所述目的地址對應的第一記憶體控制器，以使得所述第一記憶體控制器將所述第三資料寫入至所述存儲介質20；

或，在進行讀取操作時，所述DMA控制器41根據所述位址中的 源位址向對應的仲裁器42發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器41將所述源位址發送給所述源位址對應的第二記憶體控器，所述第二記憶體控制器根據所述源位址讀取第四資料，所述DMA控制器41接收所述第四資料，所述處理器30通過所述DMA控制器41讀取所述第四資料。

在本申請實施例中，所述處理器30要訪問其他處理器30的記憶體 地址空間時，即進行非本地訪問，通過所述處理器30對應的DMA控制器41進行資料搬移，提高處理器訪問其他處理器記憶體的速率。

對於本領域技術人員而言，顯然本申請不限於上述示範性實施例 的細節，而且在不背離本申請的精神或基本特徵的情況下，能夠以其他的具體形式實現本申請。因此，無論從哪一點來看，均應將本申請上述的實施例看作是示範性的。

100:資料存取系統 10:片上系統 20:存儲介質 30:處理器 40:搬運模組 41:DMA控制器 42:仲裁器 43:記憶體控制器

圖1是根據本申請一實施方式的一種資料存取系統結構圖。 圖2及圖3是根據本申請一實施方式的搬運模組的工作流程示意圖。 圖4是根據本申請一實施方式的一種資料存取方法流程示意圖。 圖5是圖4步驟S20的細化流程示意圖。 圖6是圖4步驟S30的細化流程示意圖。

無

S10~S30:步驟

Claims (10)

1. 一種資料存取方法，其改良在於，所述資料存取方法應用於資料存取系統中，所述資料存取系統包括片上系統和存儲介質，所述片上系統和所述存儲介質之間通過匯流排通信，所述片上系統包括至少兩個處理器和每個處理器的各自搬運模組，所述搬運模組包括DMA控制器、仲裁器及記憶體控制器，所述資料存取方法包括： 所述處理器發送請求資訊，其中所述請求資訊包括操作類型和位址，所述操作類型包括讀取操作或寫入操作； 當所述請求資訊為本地訪問時，基於所述位址，所述處理器通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的本地記憶體訪問；以及， 當所述請求資訊為非本地記憶體訪問時，基於所述位址，所述處理器通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的非本地記憶體訪問。
2. 如請求項1所述的資料存取方法，其中，所述當所述請求資訊為本地訪問時，基於所述位址，所述處理器通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的本地記憶體訪問包括： 當所述請求資訊為本地訪問時，所述處理器的工作模式為記憶體控制模式，所述處理器向其對應的所述記憶體控制器發送第一控制命令，所述第一控制命令用於指示所述記憶體控制器獲取所述請求資訊； 所述記憶體控制器根據所述請求資訊向所述仲裁器發送匯流排請求信號，所述仲裁器將匯流排使用權發送給所述記憶體控制器； 所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作。
3. 如請求項2所述的資料存取方法，其中，所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作包括： 在進行讀取操作時，所述記憶體控制器根據所述位址讀取第一資料，所述處理器接收所述記憶體控制器發送的所述第一資料； 或者，在進行寫入操作時，所述記憶體控制器根據所述位址將所述處理器發送的第二資料寫入至所述存儲介質。
4. 如請求項1所述的資料存取方法，其中，所述當所述請求資訊為非本地記憶體訪問時，基於所述位址，所述處理器通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成所述處理器的非本地記憶體訪問包括： 當所述請求資訊為非本地記憶體訪問時，所述處理器的工作模式為DMA控制模式，所述處理器向其對應的所述DMA控制器發送第二控制命令，所述第二控制命令用於指示所述DMA控制器獲取所述請求資訊； 所述DMA控制器根據所述請求資訊向對應的所述仲裁器發送匯流排請求信號，所述仲裁器將匯流排使用權發送給所述DMA控制器； 所述DMA控制器根據所述位址通過對應的所述記憶體控制器對所述存儲介質進行讀取操作或寫入操作。
5. 如請求項4所述的資料存取方法，其中，所述DMA控制器根據所述位址通過對應的所述記憶體控制器對所述存儲介質進行讀取操作或寫入操作包括： 所述DMA控制器將所述位址發送給所述記憶體控制器，所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作。
6. 如請求項5所述的資料存取方法，其中，所述DMA控制器將所述位址發送給所述記憶體控制器，所述記憶體控制器根據所述位址對所述存儲介質進行讀取操作或寫入操作包括： 在進行寫入操作時，所述DMA控制器接收所述處理器發送的第三資料，並向所述位址中目的地址所對應的仲裁器發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器將所述第三資料發送給所述目的地址對應的第一記憶體控制器，以使得所述第一記憶體控制器將所述第三資料寫入至所述存儲介質； 或者，在進行讀取操作時，所述DMA控制器根據所述位址中的源位址向對應的仲裁器發送匯流排請求信號，在獲得匯流排使用權後，所述DMA控制器將所述源位址發送給所述源位址對應的第二記憶體控器，所述第二記憶體控制器根據所述源位址讀取第四資料，所述DMA控制器接收所述第四資料，所述處理器通過所述DMA控制器讀取所述第四資料。
7. 如請求項1至6任一項所述的資料存取方法，所述處理器包括以下一種或多種：中央處理單元、圖形處理單元、數位訊號處理器。
8. 一種資料存取系統，其改良在於，所述資料存取系統包括片上系統和存儲介質，所述片上系統和所述存儲介質之間通過匯流排通信，所述片上系統包括至少兩個處理器和每個處理器的各自搬運模組，所述搬運模組包括DMA控制器、仲裁器及記憶體控制器； 所述處理器發送請求資訊，其中所述請求資訊包括操作類型和位址，所述操作類型包括讀取操作或寫入操作； 所述處理器，用於在所述請求資訊為本地訪問時，基於所述位址，通過其對應的仲裁器及記憶體控制器對所述存儲介質進行讀取操作或寫入操作，以完成本地記憶體訪問，在所述請求資訊為非本地記憶體訪問時，基於所述位址，通過其對應的仲裁器、記憶體控制器及DMA控制器對所述存儲介質進行讀取操作或寫入操作，以完成非本地記憶體訪問。
9. 如請求項8所述的資料存取系統，其中，所述片上系統與所述存儲介質之間通過晶圓堆疊方式連接。
10. 如請求項8所述的資料存取系統，其中，所述存儲介質為動態隨機存取記憶體。

Images