TWI763201B

TWI763201B - 訊號收發電路、操作訊號發送電路的方法，以及設定延遲電路的方法

Info

Publication number: TWI763201B
Application number: TW109145669A
Authority: TW
Inventors: 何軒廷; 黃亮維; 李彥邦; 張佳琳
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2020-12-23
Filing date: 2020-12-23
Publication date: 2022-05-01
Also published as: TW202226772A; US11632229B2; US20220200778A1

Abstract

本發明揭露了一種訊號收發電路、操作訊號發送電路的方法，以及設定延遲電路的方法。訊號收發電路用來發送一輸出訊號並接收一輸入訊號，包含：一延遲電路，用來延遲一第一時脈以產生一第二時脈；一第一數位類比轉換器，用來根據該第一時脈將一第一數位訊號轉換為該輸出訊號；一第二數位類比轉換器，用來根據該第二時脈將該第一數位訊號轉換為一回音消除訊號；一類比前端電路，用來接收該輸入訊號及該回音消除訊號，並產生一類比訊號；以及一類比數位轉換器，用來將該類比訊號轉換為一第二數位訊號。

Description

訊號收發電路、操作訊號發送電路的方法，以及設定延遲電路的方法

本發明是關於訊號收發電路，尤其是關於降低或消除訊號收發電路中的混合回音（hybrid echo）。

在習知的訊號收發電路中，訊號接收端通常會收到不想要的回音（echo）；回音來自於訊號發送端，且與訊號發送端所發送的輸出訊號息息相關。訊號接收端通常會實作用來消除回音的回音消除電路，而回音消除電路是根據訊號發送端所提供的回音消除訊號來消除回音。一般而言，在實際的電路上，產生輸出訊號的電路與訊號接收端之間有一實體距離（即，第一實體距離），產生回音消除訊號的電路與訊號接收端之間有另一實體距離（即，第二實體距離）；不幸的是，因為第一實體距離不會完全等於第二實體距離，所以回音與回音消除訊號之間存在相位差，因而在訊號接收端造成混合回音。混合回音過大會造成訊號收發電路或採用該訊號收發電路的系統效能下降，或甚至造成一些無法預期的錯誤。因此，需要一種電路或方法來降低或消除混合回音。

鑑於先前技術之不足，本發明之一目的在於提供一種訊號收發電路、操作訊號發送電路的方法，以及設定延遲電路的方法，以改善先前技術的不足。

本發明揭露一種訊號收發電路，用來發送一輸出訊號並接收一輸入訊號，包含：一延遲電路，用來延遲一第一時脈以產生一第二時脈；一第一數位類比轉換器，用來根據該第一時脈將一第一數位訊號轉換為該輸出訊號；一第二數位類比轉換器，耦接該延遲電路，用來根據該第二時脈將該第一數位訊號轉換為一回音消除訊號；一類比前端電路，用來接收該輸入訊號及該回音消除訊號，並產生一類比訊號；以及一類比數位轉換器，耦接該類比前端電路，用來將該類比訊號轉換為一第二數位訊號。

本發明另揭露一種設定一延遲電路的方法，該延遲電路應用於一訊號收發電路且根據一延遲參數延遲一第一時脈以產生一第二時脈，該訊號收發電路包含一第一數位類比轉換器、一第二數位類比轉換器及一類比數位轉換器，該第一數位類比轉換器根據該第一時脈操作，該第二數位類比轉換器根據該第二時脈操作，該類比數位轉換器產生一數位訊號。該方法包含：(A)設定該延遲電路的該延遲參數；(B)於複數個待量測相位量測該數位訊號的功率，以產生複數個量測功率；(C)計算該些量測功率之一平均功率，該平均功率對應於該延遲參數；(D)重複步驟(A)至步驟(D)以產生複數個平均功率；以及(E)以對應於該些平均功率之最小值之該延遲參數設定該延遲電路。

本發明另揭露一種操作一訊號發送電路的方法，該訊號發送電路發送一輸出訊號且包含一延遲電路、一第一數位類比轉換器及一第二數位類比轉換器。該方法包含：提供一第一時脈至該延遲電路及該第一數位類比轉換器；該第一數位類比轉換器根據該第一時脈將一數位訊號轉換為該輸出訊號；該延遲電路延遲該第一時脈以產生一第二時脈；提供該第二時脈至該第二數位類比轉換器；以及該第二數位類比轉換器根據該第二時脈將該數位訊號轉換為一回音消除訊號。

有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本發明之揭露內容包含訊號收發電路、操作訊號發送電路的方法，以及設定延遲電路的方法。由於本發明之訊號收發電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本發明之設定延遲電路的方法的部分或全部流程可以是軟體及/或韌體之形式，在不影響該方法發明之充分揭露及可實施性的前提下，以下方法發明之說明將著重於步驟內容而非硬體。

圖1為本發明訊號收發電路之一實施例的功能方塊圖。訊號收發電路100耦接數位處理電路200。數位處理電路200產生的數位輸出訊號Dout由訊號收發電路100轉換成輸出訊號Vout並且傳送出去（例如透過天線發送）。訊號收發電路100接收外部的輸入訊號Vin（例如透過天線接收），然後產生數位輸入訊號Din。

訊號收發電路100包含訊號發送電路110及訊號接收電路120。訊號發送電路110包含數位類比轉換器112、數位類比轉換器114及延遲電路116。訊號接收電路120包含類比前端（analog front-end）電路122及類比數位轉換器124。

數位類比轉換器112根據時脈CLK操作，將數位處理電路200所產生的數位輸出訊號Dout轉換成輸出訊號Vout。輸出訊號Vout的回音Vout'經由回音路徑130傳送至訊號接收電路120的類比前端電路122。數位類比轉換器114根據時脈CLK'操作，將數位輸出訊號Dout轉換成回音消除訊號Vec。類比前端電路122用來對輸入訊號Vin進行處理（例如放大、降頻等），類比前端電路122的另一個目的是利用回音消除訊號Vec來消除回音Vout'，以降低回音Vout'對輸入訊號Vin的干擾（即，目標是使類比訊號Sin不包含回音Vout'）。類比數位轉換器124用來將類比訊號Sin轉換成數位輸入訊號Din。

延遲電路116用來延遲時脈CLK以產生時脈CLK'。數位處理電路200以控制訊號SC控制延遲電路116的延遲參數。舉例來說，延遲電路116包含電容陣列及複數個開關（開關受到控制訊號SC控制），開關的導通與否決定電容的串/並聯個數（即，決定電容陣列的等效電容值），而電容陣列的等效電容值（即，延遲電路116的延遲參數）與延遲電路116的延遲量有關。

在一些情況下，數位類比轉換器114在實際電路上的位置比數位類比轉換器112更接近類比前端電路122，導致回音Vout'與回音消除訊號Vec之間存在相位差（即，在訊號接收電路120造成混合回音）。為了解決此問題，延遲電路116延遲時脈CLK，使得時脈CLK'落後於時脈CLK（即，時脈CLK'的相位晚於時脈CLK的相位）。「使時脈CLK'的相位晚於時脈CLK的相位」等效於「使數位類比轉換器114的回音消除訊號Vec較數位類比轉換器112的輸出訊號Vout晚出發」，如此一來，在訊號接收電路120中回音Vout'及回音消除訊號Vec之間的相位差較小（相較於數位類比轉換器112及數位類比轉換器114使用相同的時脈），因此可以有效減少混合回音。

本技術領域具有通常知識者知悉延遲電路116的細節，故不再贅述。在一些實施例中，延遲電路116可以用相位內插器實作，相位內插器對時脈CLK進行相位內插（即，根據時脈CLK進行相位內插）以產生時脈CLK'。換言之，相位內插器藉由相位內插來達到延遲時脈CLK的效果。以數位的控制訊號SC控制相位內插器為本技術領域具有通常知識者所熟知，故不再贅述（請參考：http://iram.cs.berkeley.edu/serialio/cs254/interpolator/interp.html）。

請參閱圖2，圖2是本發明訊號發送電路的操作方法的流程圖，包含以下步驟。

步驟S210：提供時脈CLK至延遲電路116及數位類比轉換器112（即，第一數位類比轉換器）。

步驟S220：數位類比轉換器112根據時脈CLK將數位輸出訊號Dout轉換為輸出訊號Vout。

步驟S230：延遲電路116延遲時脈CLK以產生時脈CLK'。對相位內插器而言，根據時脈CLK來內插產生時脈CLK'等效於延遲時脈CLK來產生時脈CLK'。

步驟S240：提供時脈CLK'至數位類比轉換器114（即，第二數位類比轉換器）。

步驟S250：數位類比轉換器114根據時脈CLK'將數位輸出訊號Dout轉換為回音消除訊號Vec。

以下討論如何決定延遲電路116的延遲參數。請參閱圖3，圖3是本發明設定延遲電路的方法的流程圖，包含以下步驟。

步驟S310：設定延遲電路116的延遲參數。舉例來說，此步驟是數位處理電路200透過控制訊號SC控制延遲電路116的等效電容值。另舉例來說，如果延遲電路116是以相位內插器實作，則此步驟可以是數位處理電路200透過控制訊號SC控制相位內插器內部的開關。

步驟S320：數位處理電路200決定一待量測相位。

步驟S330：數位處理電路200在該待量測相位量測數位輸入訊號Din的功率，以產生對應於該待量測相位的量測功率。

步驟S340：數位處理電路200判斷是否仍有待量測的相位。在一些實施例中，數位處理電路200於數位輸入訊號Din的符號持續時間（symbol duration time）內的多個待量測相位量測數位輸入訊號Din的功率，而符號持續時間是數位輸入訊號Din之符元率（symbol rate）的倒數。舉例來說，如果數位處理電路200被設定為於N個待量測相位量測數位輸入訊號Din的功率（N為正整數），則數位處理電路200會執行N次的步驟S320及S330，並且得到N個量測功率（分別對應於該N個待量測相位）。當沒有未處理的待量測相位時（步驟S340判斷為否），數位處理電路200執行步驟S350。

步驟S350：數位處理電路200計算N個量測功率的平均，這個步驟所產生的平均功率對應於在步驟S310中所設定的延遲參數。換言之，一個延遲參數對應於一個平均功率。

步驟S360：數位處理電路200判斷是否繼續設定延遲電路116的延遲參數。舉例來說，如果數位類比轉換器112與數位類比轉換器114之間的實體距離差約等效於0 ps至250 ps（picosecond，皮秒）的範圍，並且延遲電路116的延遲解析度為2.5 ps，則數位處理電路200以M個延遲參數（M為整數且1

M

100，分別對應於延遲時間2.5 ps、5.0 ps、…、247.5 ps及250 ps）設定延遲電路116。當所有的延遲參數已被使用過（即，數位處理電路200不選擇下一個延遲參數，步驟S360判斷為否），則數位處理電路200執行步驟S370，否則數位處理電路200執行步驟S310。

步驟S370：數位處理電路200為延遲電路116決定最終的延遲參數。更明確地說，數位處理電路200找出該M個平均功率的最小值，並且以對應於該最小的平均功率的延遲參數作為該最終的延遲參數，然後以該最終的延遲參數設定延遲電路116。

如上所述，圖3的流程可以為延遲電路116決定一個較佳的延遲參數，使得數位輸入訊號Din的功率相對較小（即，其所包含的混合回音相對較小）。在一些實施例中，數位處理電路200以有限狀態機（finite state machine, FSM）實作圖3的流程。在另一些實施例中，數位處理電路200是具有程式執行能力的電路，其執行程式碼或程式指令（例如，儲存在數位處理電路200的儲存電路210中）來完成圖3的流程。

請參閱圖4A-4C，圖4A-4C是回音Vout'、回音消除訊號Vec及混合回音（即，Vout'-Vec）的波形示意圖，圖4A-4C對應於不同的延遲參數（即，圖4A-4C有各自的平均功率）。圖4A-4C中的「T」代表數位輸入訊號Din的符號持續時間，而時間點t1、t2、...、tk、...、tN分別對應於一個待量測相位（1

k

N）。如圖4B所示，對應於時間點t1的混合回音的振幅為0，對應於時間點t2的混合回音的振幅不為0。由此可見，若步驟S320及S330只執行一次，可能會因為取樣率過低（有可能伴隨頻疊失真（aliasing））而造成誤判（即，若在時間點t1量測功率則會得到較小的功率，而誤以為混合回音相對較小）。圖3的方法的目的便是在找出對應於相對較小之混合回音的延遲參數。當延遲電路116的解析度夠高時，則圖3的流程理想上可以找到使回音Vout'與回音消除訊號Vec實質上對齊（即，兩者的相位差實質上為0，如圖4C所示）的最終的延遲參數。

綜上所述，本發明藉由延遲數位類比轉換器的時脈來克服或抵消實體電路上之訊號路程差所造成的訊號延遲，以得到更好的回音消除效果（即，混合混音的振幅或功率更低）。因此，本發明之訊號收發電路有更好的表現。

由於本技術領域具有通常知識者可藉由本案之裝置發明的揭露內容來瞭解本案之方法發明的實施細節與變化，因此，為避免贅文，在不影響該方法發明之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。此外，在一些實施例中，前揭的流程圖中所提及的步驟可依實際操作調整其前後順序，甚至可同時或部分同時執行。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:訊號收發電路 200:數位處理電路 Dout:數位輸出訊號 Vout:輸出訊號 Vin:輸入訊號 Din:數位輸入訊號 110:訊號發送電路 120:訊號接收電路 112,114:數位類比轉換器 116:延遲電路 122:類比前端電路 124:類比數位轉換器 CLK,CLK':時脈 Vout':回音 130:回音路徑 Vec:回音消除訊號 Sin:類比訊號 SC:控制訊號 210:儲存電路 t1,t2,tk,tN:時間點 T:符號持續時間 S210,S220,S230,S240,S250,S310,S320,S330,S340,S350,S360,S370:步驟

圖1為本發明訊號收發電路之一實施例的功能方塊圖；圖2是本發明訊號發送電路的操作方法的流程圖；圖3是本發明設定延遲電路的方法的流程圖；以及圖4A-4C是回音Vout'、回音消除訊號Vec及混合回音的波形示意圖。

100:訊號收發電路

200:數位處理電路

Dout:數位輸出訊號

Vout:輸出訊號

Vin:輸入訊號

Din:數位輸入訊號

110:訊號發送電路

120:訊號接收電路

112,114:數位類比轉換器

116:延遲電路

122:類比前端電路

124:類比數位轉換器

CLK,CLK':時脈

Vout':回音

130:回音路徑

Vec:回音消除訊號

Sin:類比訊號

SC:控制訊號

210:儲存電路

Claims

一種訊號收發電路，用來發送一輸出訊號並接收一輸入訊號，包含：一延遲電路，用來延遲一第一時脈以產生一第二時脈；一第一數位類比轉換器，用來根據該第一時脈將一第一數位訊號轉換為該輸出訊號；一第二數位類比轉換器，耦接該延遲電路，用來根據該第二時脈將該第一數位訊號轉換為一回音消除訊號；一類比前端電路，用來接收該輸入訊號及該回音消除訊號，並產生一類比訊號；以及一類比數位轉換器，耦接該類比前端電路，用來將該類比訊號轉換為一第二數位訊號。
如請求項1之訊號收發電路，其中該延遲電路係一相位內插器。
一種設定一延遲電路的方法，該延遲電路應用於一訊號收發電路且根據一延遲參數延遲一第一時脈以產生一第二時脈，該訊號收發電路包含一第一數位類比轉換器、一第二數位類比轉換器及一類比數位轉換器，該第一數位類比轉換器根據該第一時脈操作，該第二數位類比轉換器根據該第二時脈操作，該類比數位轉換器產生一數位訊號，該方法包含： (A) 設定該延遲電路的該延遲參數； (B) 於複數個待量測相位量測該數位訊號的功率，以產生複數個量測功率； (C) 計算該些量測功率之一平均功率，該平均功率對應於該延遲參數； (D) 重複步驟(A)至步驟(D)以產生複數個平均功率；以及 (E) 以對應於該些平均功率之最小值之該延遲參數設定該延遲電路。
如請求項3之方法，其中該些待量測相位係該數位訊號之一符號持續時間內的複數個相位。
如請求項3之方法，其中該延遲電路係一相位內插器。
一種操作一訊號發送電路的方法，該訊號發送電路發送一輸出訊號且包含一延遲電路、一第一數位類比轉換器及一第二數位類比轉換器，該方法包含：提供一第一時脈至該延遲電路及該第一數位類比轉換器；該第一數位類比轉換器根據該第一時脈將一數位訊號轉換為該輸出訊號；該延遲電路延遲該第一時脈以產生一第二時脈；提供該第二時脈至該第二數位類比轉換器；以及該第二數位類比轉換器根據該第二時脈將該數位訊號轉換為一回音消除訊號。
如請求項6之方法，其中該延遲電路係一相位內插器。