[go: up one dir, main page]

TWI763252B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI763252B
TWI763252B TW110101310A TW110101310A TWI763252B TW I763252 B TWI763252 B TW I763252B TW 110101310 A TW110101310 A TW 110101310A TW 110101310 A TW110101310 A TW 110101310A TW I763252 B TWI763252 B TW I763252B
Authority
TW
Taiwan
Prior art keywords
insulating layer
film
gate insulating
layer
oxide semiconductor
Prior art date
Application number
TW110101310A
Other languages
English (en)
Other versions
TW202119640A (zh
Inventor
宮本敏行
野村昌史
羽持貴士
岡崎健一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202119640A publication Critical patent/TW202119640A/zh
Application granted granted Critical
Publication of TWI763252B publication Critical patent/TWI763252B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本發明的一個方式的目的是防止由靜電破壞引起的良率的下降提供高可靠性的半導體裝置。提供一種半導體裝置，該半導體裝置包括：閘極電極層；閘極電極層上的第一閘極絕緣層；位於第一閘極絕緣層上且具有比第一閘極絕緣層小的厚度的第二閘極絕緣層；第二閘極絕緣層上的氧化物半導體層；以及與氧化物半導體層電連接的源極電極層及汲極電極層，其中，第一閘極絕緣層為對應於在電子自旋共振法中在g值為2.003時出現的信號的自旋密度為1×1017spins/cm3以下的含有氮的矽膜，並且，第二閘極絕緣層為具有比第一閘極絕緣層低的氫濃度的含有氮的矽膜。

Description

半導體裝置
本說明書等所公開的發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置，因此電光裝置、發光顯示裝置、半導體電路以及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)或影像顯示裝置(有時簡稱為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公 報
[專利文獻2]日本專利申請公開第2007-96055號公報
在進行使用氧化物半導體的半導體裝置的大量生產(以下，簡稱為量產)的情況下，從開發成本及開發速度的角度來看，有效的是利用實用化了的量產技術，即利用使用非晶矽或多晶矽等矽類半導體材料的電晶體的結構、製程條件或生產裝置等。
另一方面，氧化物半導體的載流子產生機制與矽類半導體材料的載流子產生機制大不相同，該氧化物半導體的物性極大地影響到電晶體特性或電晶體的可靠性。
尤其是，當將用於矽類半導體材料的閘極絕緣層用於氧化物半導體時，閘極絕緣層與該氧化物半導體之間的介面特性不夠好。因此，需要開發適於使用氧化物半導體的半導體裝置的閘極絕緣層。
另外，由使用非晶矽或多晶矽等矽類半導體材料的電晶體構成的半導體裝置可應用於第八代(2160mm長×2460mm寬)或更高代的玻璃基板，所以具有生產性高及成本低的優點。然而，當使用玻璃基板時，由於玻璃基板具有較高的絕緣性及較大的面積，靜電放電(ESD：Electrostatic Discharge)破壞的問題尤其明顯。這是在使用氧化物半導體材料的情況下當然也需要考慮的問題。
鑒於上述問題，本發明的一個方式的目的之一是在不 太改變實用化了的量產技術的電晶體結構、製程條件或生產裝置等的情況下提供一種具有穩定的電特性和高可靠性的半導體裝置。
另外，本發明的一個方式的目的之一是提供一種能夠防止由靜電破壞引起的良率的下降的半導體裝置。
所公開的本發明的一個方式是一種半導體裝置，該半導體裝置作為閘極電極層與氧化物半導體層之間的閘極絕緣層包括從閘極電極層一側依次層疊有膜中缺陷少且含有氮的矽膜與氫濃度低且含有氮的矽膜的結構。更明確地說，例如可以採用以下結構。
本發明的一個方式是一種半導體裝置，該半導體裝置包括：閘極電極層；閘極電極層上的第一閘極絕緣層；位於第一閘極絕緣層上且具有比第一閘極絕緣層小的厚度的第二閘極絕緣層；第二閘極絕緣層上的氧化物半導體層；以及與氧化物半導體層電連接的源極電極層及汲極電極層，其中，第一閘極絕緣層為對應於在電子自旋共振法中在g值為2.003時出現的信號的自旋密度為1×1017spins/cm3以下的含有氮的矽膜，並且，第二閘極絕緣層為具有比第一閘極絕緣層低的氫濃度的含有氮的矽膜。
本發明的另一個方式是一種半導體裝置，該半導體裝置包括：閘極電極層；閘極電極層上的第一閘極絕緣層；位於第一閘極絕緣層上且具有比第一閘極絕緣層大的厚度的第二閘極絕緣層；位於第二閘極絕緣層上且具有比第二 閘極絕緣層小的厚度的第三閘極絕緣層；第三閘極絕緣層上的氧化物半導體層；以及與氧化物半導體層電連接的源極電極層及汲極電極層，其中，第二閘極絕緣層為對應於在電子自旋共振法中在g值為2.003時出現的信號的自旋密度為1×1017spins/cm3以下的含有氮的矽膜，並且，第一閘極絕緣層及第三閘極絕緣層為具有比第二閘極絕緣層低的氫濃度的含有氮的矽膜。另外，閘極電極層較佳為含有銅。
在上述半導體裝置中，氧化物半導體層可以包括構成元素相同但組成不同的第一氧化物半導體層與第二氧化物半導體層的疊層結構。
另外，上述半導體裝置較佳為還包括：覆蓋源極電極層及汲極電極層且與氧化物半導體層部分接觸的第一絕緣層；以及第一絕緣層上的第二絕緣層，其中第一絕緣層為具有比第二絕緣層低的氫濃度的含有氮的矽膜，並且第二絕緣層為對應於在電子自旋共振檢法中在g值為2.003時出現的信號的自旋密度為1×1017spins/cm3以下的含有氮的矽膜。
藉由本發明的一個方式提供的半導體裝置是利用與實用化了的量產技術相差不多的製造方法製造的具有穩定的電特性和高可靠性的半導體裝置。
另外，藉由本發明的一個方式可以提供能夠防止由靜電破壞引起的良率的下降的半導體裝置。
300:電晶體
310:電晶體
320:電晶體
330:電晶體
340:電晶體
400:基板
402:閘極電極層
404:閘極絕緣層
404a:閘極絕緣層
404b:閘極絕緣層
404c:閘極絕緣層
407:閘極絕緣層
408:氧化物半導體層
408a:氧化物半導體層
408b:氧化物半導體層
410a:源極電極層
410b:汲極電極層
414:絕緣層
414a:絕緣層
414b:絕緣層
500:基板
502:閘極絕緣層
502a:閘極絕緣層
502b:閘極絕緣層
502c:閘極絕緣層
504:層間絕緣層
505:彩色濾光層
506:絕緣層
507:隔壁
510:電晶體
511a:閘極電極層
511b:閘極電極層
512:氧化物半導體層
513a:導電層
513b:導電層
520:電容元件
521a:導電層
521b:導電層
522:氧化物半導體層
523:導電層
525:絕緣層
530:佈線層交叉部
533:導電層
540:發光元件
541:電極層
542:電致發光層
543:電極層
601:基板
602:光電二極體
606a:半導體膜
606b:半導體膜
606c:半導體膜
608:黏合層
613:基板
631a:閘極絕緣層
631b:閘極絕緣層
632:絕緣層
633:層間絕緣層
634:層間絕緣層
640:電晶體
641a:電極層
641b:電極層
642:電極層
643:導電層
645:導電層
656:電晶體
658:光電二極體重設信號線
659:閘極信號線
671:光電感測器輸出信號線
672:光電感測器基準信號線
700:玻璃基板
702:鎢膜
704a:第一氮化矽膜
704b:第二氮化矽膜
704c:第三氮化矽膜
706:氧氮化矽膜
708:氧化物半導體層
710:電極層
712:氧氮化矽膜
4001:基板
4002:像素部
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封材料
4006:基板
4008:液晶層
4010:電晶體
4011:電晶體
4013:液晶元件
4015:連接端子電極
4016:端子電極
4018:FPC
4019:各向異性導電層
4020a:閘極絕緣層
4020b:閘極絕緣層
4021:絕緣層
4031:電極層
4032:絕緣層
4033:絕緣層
4034:電極層
4035:間隔物
4038:絕緣層
4510:隔壁
4511:電致發光層
4513:發光元件
4514:填充材料
9000:桌子
9001:外殼
9002:腿部
9003:顯示部
9004:顯示按鈕
9005:電源供應線
9033:卡子
9034:開關
9035:電源開關
9036:開關
9038:操作開關
9100:電視機
9101:外殼
9103:顯示部
9105:支架
9107:顯示部
9109:操作鍵
9110:遙控器
9201:主體
9202:外殼
9203:顯示部
9204:鍵盤
9205:外部連接埠
9206:指向裝置
9630:外殼
9631:顯示部
9631a:顯示部
9631b:顯示部
9632a:區域
9632b:區域
9633:太陽能電池
9634:充放電控制電路
9635:電池
9636:DCDC轉換器
9637:轉換器
9638:操作鍵
9639:按鈕
在圖式中：
圖1A至圖1C是示出半導體裝置的一個方式的平面圖及剖面圖；
圖2A至圖2D是示出半導體裝置的製程的一個例子的圖；
圖3A至圖3D是示出半導體裝置的一個方式的剖面圖；
圖4A至圖4C是說明半導體裝置的一個方式的圖；
圖5A和圖5B是說明半導體裝置的一個方式的圖；
圖6A和圖6B是說明半導體裝置的一個方式的圖；
圖7A和圖7B是說明半導體裝置的一個方式的圖；
圖8A至圖8C是示出電子裝置的圖；
圖9A至圖9C是示出電子裝置的圖；
圖10A和圖10B示出ESR測試的結果；
圖11A和圖11B示出TDS測試的結果；
圖12示出氮化矽膜的膜質的評估結果；
圖13A和圖13B是氮化矽膜的疊層結構的剖面照片；
圖14A至圖14D示出SIMS測試的評估結果；
圖15示出閘極絕緣層的耐受電壓的評估結果。
下面，參照圖式詳細地說明本發明的實施方式。但 是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。因此，本發明不應被看作僅限定於以下實施方式的描述內容。
另外，在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，在本說明書所說明的每個圖式中，每個結構的大小、膜的厚度或區域為了清晰可見而有時被誇大。因此，不一定侷限於其尺度。
在本說明書等中，為方便起見，附加了第一、第二等序數詞，這些序數詞並不表示製程順序或疊層順序。另外，這些序數詞在本說明書等中不表示用來特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖3D對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出包含氧化物半導體層的底閘極型電晶體。
圖1A至圖1C示出電晶體300的結構實例。圖1A是電晶體300的平面圖，圖1B是沿著圖1A中的虛線X1-Y1的剖面圖，圖1C是沿著圖1A中的虛線V1-W1的剖面 圖。
電晶體300包含：設置在具有絕緣表面的基板400上的閘極電極層402；閘極電極層402上的閘極絕緣層404；與閘極絕緣層404接觸且與閘極電極層402重疊的氧化物半導體層408；以及與氧化物半導體層408電連接的源極電極層410a及汲極電極層410b。
在電晶體300中，閘極絕緣層404包含與閘極電極層402接觸的閘極絕緣層404a以及閘極絕緣層404a上的閘極絕緣層404b。
作為閘極絕緣層404a及閘極絕緣層404b使用含有氮的矽膜。與氧化矽膜相比，含有氮的矽膜的介電常數高，為了得到相同的靜電容量所需要的厚度大，所以可以在物理上加厚閘極絕緣層。因此，可以抑制電晶體300的耐受電壓的下降，進而可以藉由提高耐受電壓來抑制半導體裝置的靜電破壞。
作為含有氮的矽膜例如可以舉出氮化矽膜、氮氧化矽膜、氧氮化矽膜。由於氮含量越多介電常數越高，所以較佳為採用氮化矽膜。此外，由於與氧化矽的能隙8eV相比氮化矽的能隙低，為5.5eV，相應的固有電阻也低，所以藉由使用氮化矽膜可以提高耐ESD性能。另外，當利用CVD法形成氮化矽膜時，不需要使用在利用CVD法形成氮氧化矽膜等含有氧及氮的矽膜時使用的作為溫室效應氣體的N2O氣體。注意，在本說明書中，“氧氮化矽膜”是指在其組成中氧含量多於氮含量的膜，而“氮氧化矽 膜”是指在其組成中氮含量多於氧含量的膜。
在本實施方式中，作為閘極絕緣層404a及閘極絕緣層404b使用氮化矽膜。
閘極絕緣層404a使用比閘極絕緣層404b厚且膜中缺陷少的氮化矽膜。例如，將閘極絕緣層404a的厚度設定為300nm以上且400nm以下。另外，對應於在電子自旋共振(ESR：Electron Spin Resonance)法中在Nc中心(g值為2.003)出現的信號的自旋密度為1×1017spins/cm3以下，較佳為5×1016spins/cm3以下的氮化矽膜。如此，藉由作為閘極絕緣層404a使用膜中缺陷少且厚度大(例如，300nm以上)的氮化矽膜，例如可以將閘極絕緣層404a的耐受電壓提高到300V以上。
另外，由於閘極絕緣層404b與氧化物半導體層408接觸，所以作為閘極絕緣層404b使用氫濃度低的氮化矽膜。將閘極絕緣層404b的氫濃度設定為至少比閘極絕緣層404a低的濃度。例如，在利用電漿CVD法形成閘極絕緣層404a及閘極絕緣層404b的情況下，藉由降低供應氣體中的氫濃度，可以使閘極絕緣層404b的氫濃度低於閘極絕緣層404a。明確而言，當作為閘極絕緣層404a及閘極絕緣層404b形成氮化矽膜時，使用來形成閘極絕緣層404b的供應氣體中的氨流量低於用來形成閘極絕緣層404a的供應氣體中的氨流量，或者在不使用氨的情況下形成閘極絕緣層404b即可。
另外，將閘極絕緣層404b的厚度設定為25nm以上 且150nm以下。作為閘極絕緣層404b設置氫濃度低的氮化矽膜，這樣可以抑制氫或氫化合物(例如，水)混入氧化物半導體層408。由於在氧化物半導體中氫為載流子生成要因而有可能使電晶體的臨界電壓向負方向漂移(shift)，所以藉由作為閘極絕緣層404b設置氫濃度低的氮化矽膜，可以使電晶體具有穩定的電特性。另外，藉由作為閘極絕緣層404b設置氫濃度低的氮化矽膜，閘極絕緣層404b還用作防止閘極絕緣層404a所含有的氫或氫化合物等雜質擴散到氧化物半導體層408中的障壁膜。
另外，在本實施方式中，由於閘極絕緣層404a及閘極絕緣層404b都是氮化矽膜，所以有時根據材料或成膜條件閘極絕緣層之間的介面不明確。因此，在圖1B和圖1C中，示意性地以虛線示出閘極絕緣層404a與閘極絕緣層404b之間的介面。這在其他的圖式中也是同樣的。
以下說明氧化物半導體層的結構。
氧化物半導體層大致分為單晶氧化物半導體層和非單晶氧化物半導體層。非單晶氧化物半導體層包括非晶氧化物半導體層、微晶氧化物半導體層、多晶氧化物半導體層及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體層具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體層。
微晶氧化物半導體層例如包括大於或等於1nm且小 於10nm的尺寸的微晶(也稱為奈米晶)。因此，微晶氧化物半導體層的原子排列的有序度比非晶氧化物半導體層高。因此，微晶氧化物半導體層的缺陷態密度低於非晶氧化物半導體層。
CAAC-OS膜是包含多個結晶部的氧化物半導體層之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體層。下面，詳細說明CAAC-OS膜。
在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)所得到的CAAC-OS膜的影像中，不能明確地觀察到結晶部與結晶部之間的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易產生起因於晶界的電子遷移率的降低。
由從大致平行於樣本面的方向利用TEM所得到的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態，因此也包括-5°以上且5°以下的角度的狀態。另外，“垂直”是指在80°以 上且100°以下的角度的範圍中配置兩條直線的狀態，因此也包括85°以上且95°以下的角度的狀態。
另一方面，由從大致垂直於樣本面的方向利用TEM所得到的CAAC-OS膜的影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間沒有確認到金屬原子的排列的有序性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在藉由out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜的情況下，在繞射角度(2θ)為31°附近有時出現峰值。由於該峰值歸屬於InGaZnO4結晶的(009)面，所以可以確認到CAAC-OS膜的結晶具有c軸配向性並且c軸在大致垂直於CAAC-OS膜的被形成面或頂面的方向上配向。
另一方面，在藉由從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜的情況下，在2θ為56°附近有時出現峰值。該峰值歸屬於InGaZnO4結晶的(110)面。在此，假設樣本是InGaZnO4的單晶氧化物半導體層，在將2θ固定為56°附近的狀態下，一邊以樣本面的法線向量為軸(
Figure 110101310-A0101-12-0011-45
軸)旋轉樣本一邊進行分析(
Figure 110101310-A0101-12-0011-46
掃描)，此時觀察到六個歸屬於等價於(110)面的結晶面的峰值。另一方面，在該樣本是CAAC-OS膜的情況下，即使在將2θ固定為56°附近的狀態下進行
Figure 110101310-A0101-12-0011-47
掃描也不能觀 察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸在平行於被形成面或頂面的法線向量的方向上配向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於平行於結晶的ab面的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸在平行於CAAC-OS膜的被形成面或頂面的法線向量的方向上配向。由此，例如，在藉由蝕刻等改變CAAC-OS膜的形狀的情況下，有時結晶的c軸未必平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度未必均勻。例如，在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面近旁產生的結晶生長而形成的情況下，有時頂面附近的區域的晶化度高於被形成面附近的區域。另外，在對CAAC-OS膜添加雜質時，被添加雜質的區域的晶化度變化，有時部分性地形成晶化度不同的區域。
注意，在藉由out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為36°附近的峰值示出不具有c軸配向性的結晶包括在CAAC-OS膜的一部分中。較佳的是，CAAC-OS膜在2θ為31°附近出現峰值並在2θ為36°附近不出現峰值。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
注意，氧化物半導體層408例如為包括非晶氧化物半導體層、微晶氧化物半導體層和CAAC-OS膜中的任何一個的結構，也可以包括上述結構中的兩種以上。另外，也可以是上述中的兩種以上的疊層膜。
CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材，且藉由濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，藉由使該平板狀的濺射粒子在保持結晶狀態的情況下到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由減少成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子附著基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以 上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，於是濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由提高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，設定為100vol.%是較佳的。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以規定的比例混合，進行加壓處理，在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及混合粉末時的莫耳數比可以根據所製造的濺射靶材適當地改變。
也可以將覆蓋源極電極層410a及汲極電極層410b且與氧化物半導體層408接觸的絕緣層414作為構成要素包括在電晶體300中。
絕緣層414可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或者氮氧化矽膜等。注意，當絕緣層414使用含有氮的矽膜，較佳為使用氮化矽膜時，進一步可以降低半導體裝置的製程中或者製 程之後的半導體裝置中的靜電破壞，所以是較佳的。
圖2A至圖2D示出電晶體300的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成閘極電極層402。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受在後面進行的加熱處理程度的耐熱性。例如，可以使用諸如硼矽酸鋇玻璃和硼矽酸鋁玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺為材料的化合物半導體基板、SOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
閘極電極層402可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。此外，閘極電極層402可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層402既可以是單層結構，又可以是疊層結構。也可以使閘極電極層402具有錐形形狀，例如可以將錐角設定為30°以上且70°以下。在此，錐角是指具有錐形形狀的層的側面與該層的底面之間的角度。
另外，作為閘極電極層402的材料還可以使用氧化銦氧化錫、含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦氧 化鋅、添加有氧化矽的氧化銦錫等導電材料。
或者，作為閘極電極層402的材料還可以使用含有氮的In-Ga-Zn類氧化物、含有氮的In-Sn類氧化物、含有氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧化物、含有氮的In類氧化物、金屬氮化物(氮化銦、氮化鋅、氮化鉭、氮化鎢等)。由於上述材料具有5eV以上的功函數，所以藉由使用上述材料形成閘極電極層402，可以使電晶體的臨界電壓成為正值，由此可以實現常閉(normally-off)的開關電晶體。
接著，以覆蓋閘極電極層402的方式形成包含閘極絕緣層404a及閘極絕緣層404b的閘極絕緣層404(參照圖2A)。閘極絕緣層404可以採用含有氮的矽膜。在本實施方式中，層疊由氮化矽膜構成的閘極絕緣層404a與由氮化矽膜構成的閘極絕緣層404b而形成閘極絕緣層404。從降低面內不均勻性、微粒的混入以及成膜時間(節拍時間)的觀點來看，有效的是利用CVD法形成閘極絕緣層404。另外，當在大面積基板上進行成膜的情況下CVD法也是有效的。
在本實施方式中，利用電漿CVD法連續地形成閘極絕緣層404a及閘極絕緣層404b。首先，在以矽烷(SiH4)、氮(N2)及氨(NH3)的混合氣體為供應氣體的狀態下形成用作閘極絕緣層404a的氮化矽膜，然後將供應氣體轉換為矽烷(SiH4)與氮(N2)的混合氣體形成用作閘極絕緣層404b的氮化矽膜。
在以矽烷(SiH4)、氮(N2)及氨(NH3)的混合氣體為電漿CVD法的供應氣體的狀態下形成的氮化矽膜中的缺陷少於在以矽烷(SiH4)與氮(N2)的混合氣體為供應氣體的狀態下形成的氮化矽膜。因此，閘極絕緣層404a中的缺陷至少少於閘極絕緣層404b。例如，可以將對應於在電子自旋共振(ESR)法中在Nc中心(g值為2.003)出現的信號的自旋密度設定為1×1017spins/cm3以下，設定為5×1016spins/cm3以下是較佳的。另外，由於在混合氣體含有氨的狀態下形成的氮化矽膜的覆蓋性高於以矽烷與氮的混合氣體為供應氣體的狀態下形成的膜，所以作為與閘極電極層402接觸的閘極絕緣層設置使用上述混合氣體而形成的氮化矽膜是有效的。另外，藉由作為閘極絕緣層404a使用膜中缺陷少且厚度為300nm以上且400nm以下的氮化矽膜，可以將閘極絕緣層404的耐受電壓提高到300V以上。
另外，在材料氣體不含有氨的情況下形成的閘極絕緣層404b的氫濃度比閘極絕緣層404a低。藉由以與氧化物半導體層408接觸的方式設置這種膜，可以抑制氫從閘極絕緣層404b混入氧化物半導體層408。另外，閘極絕緣層404b還用作防止閘極絕緣層404a所含有的氫或氫化合物混入氧化物半導體層408的障壁膜。
藉由作為閘極絕緣層404層疊膜中缺陷少且厚度大的閘極絕緣層404a與氫濃度低的閘極絕緣層404b，在得到良好的耐受電壓的同時可以抑制氫等雜質擴散到氧化物半 導體層408中。由此，可以抑制包含該閘極絕緣層404的電晶體的靜電破壞，並且可以對該電晶體賦予穩定的電特性。
接著，在閘極絕緣層404b上形成氧化物半導體層並利用蝕刻處理將其加工為島狀來形成氧化物半導體層408(參照圖2B)。
氧化物半導體層408既可以具有非晶結構又可以具有結晶性。在使成膜之後的氧化物半導體層具有非晶結構的情況下，可以藉由在後面的製程中進行加熱處理來形成具有結晶性的氧化物半導體層408。用來使該非晶氧化物半導體層結晶化的加熱處理的溫度為250℃以上且700℃以下，較佳為400℃以上，更較為500℃以上，進一步較佳為550℃以上。另外，該加熱處理也可以兼作製程中的其他加熱處理。
作為氧化物半導體層408的成膜方法，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。
當形成氧化物半導體層408時，較佳為盡可能地降低膜中的氫濃度。為了降低氫濃度，例如，在藉由濺射法進行成膜時，作為供應到濺射裝置的成膜室內的氛圍氣體適當地使用：如氫、水、羥基或者氫化物等雜質被去除的高純度的稀有氣體(典型的有氬)、氧、稀有氣體和氧的混合氣體。
另外，藉由在去除殘留在成膜室內的水分的同時引入去除了氫及水分的濺射氣體來進行成膜，可以降低形成的氧化物半導體層的氫濃度。為了去除殘留在成膜室內的水分，較佳為使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。此外，也可以使用具備冷阱的渦輪泵。由於低溫泵對如氫分子、水(H2O)等包含氫原子的化合物(較佳為還包括包含碳原子的化合物)等進行排出的能力較高，所以可以降低使用該低溫泵進行排氣的成膜室中形成的膜中的雜質濃度。
另外，較佳為以不暴露於大氣的方式連續地形成閘極絕緣層404和氧化物半導體層。藉由以不暴露於大氣的方式連續地形成閘極絕緣層404和氧化物半導體層，可以防止氫或氫化合物(例如，水等)附著於氧化物半導體層表面，所以可以抑制雜質的混入。
另外，在藉由濺射法形成氧化物半導體層的情況下，使用於成膜的金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用相對密度高的金屬氧化物靶材，可以形成緻密的膜。
另外，為了降低有可能包含在氧化物半導體層中的雜質的濃度，在將基板400保持為高溫的狀態下形成氧化物半導體層也是有效的。將加熱基板400的溫度設定為150℃以上且450℃以下，較佳為將基板溫度設定為200℃以上且350℃以下即可。另外，藉由在進行成膜時以高溫加 熱基板，可以形成結晶氧化物半導體層。
當作為氧化物半導體層408使用CAAC-OS膜時，作為獲得該CAAC-OS膜的方法，例如可以將成膜溫度設定為200℃以上且450℃以下來形成氧化物半導體層，而實現大致垂直於其表面的c軸配向。或者，也可以在形成薄的氧化物半導體層之後，進行200℃以上且700℃以下的加熱處理，而實現大致垂直於其表面的c軸配向。或者，也可以在形成薄的第一層之後，進行200℃以上且700℃以下的加熱處理，然後形成第二層，而實現大致垂直於其表面的c軸配向。
用於氧化物半導體層408的氧化物半導體至少含有銦(In)。尤其較佳為含有銦及鋅(Zn)。此外，作為用來減小使用該氧化物半導體的電晶體的電特性的不均勻的穩定劑(stabilizer)，較佳為除了上述元素以外還含有鎵(Ga)。此外，作為穩定劑較佳為含有錫(Sn)、鉿(Hf)、鋁(Al)和鋯(Zr)中的一種或多種。
另外，作為其他穩定劑，也可以含有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn 類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
例如，In-Ga-Zn類氧化物是指作為主要成分含有In、Ga、Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以含有In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或與其相似的組成的氧化物。或者，較佳為使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In- Sn-Zn類氧化物或與其相似的組成的氧化物。
注意，使用含有銦的氧化物半導體的電晶體不侷限於此，可以根據所需要的電特性(場效應遷移率、臨界值、不均勻性等)而使用適當的組成的氧化物半導體。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需要的電特性。
例如，使用In-Sn-Zn類氧化物半導體的電晶體可以較容易獲得較高的場效應遷移率。但是，使用In-Ga-Zn類氧化物半導體的電晶體也可以藉由降低塊內缺陷密度來提高場效應遷移率。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成相似是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2
Figure 110101310-A0101-12-0022-50
r2。r例如可以為0.05。其他氧化物也是同樣的。
另外，較佳為對氧化物半導體層408進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下或低於基板的應變點。加熱處理可以在減壓下或氮氛圍下等進行。藉由進行該加熱處理可以去除賦予n型導電性的雜質的氫。
另外，用於脫水化或脫氫化的加熱處理只要在形成氧化物半導體層之後就可以在電晶體的製程中的任何時序進 行。另外，用於脫水化或脫氫化的加熱處理也可以多次進行，還可以兼作其他加熱處理。
在加熱處理中，氮或氦、氖、氬等稀有氣體較佳為不包含水、氫等。另外，較佳為將引入到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，設定為7N(99.99999%)以上是較佳的(即，將雜質濃度設定為1ppm以下，設定為0.1ppm以下是較佳的)。
另外，可以在藉由加熱處理對氧化物半導體層408進行加熱之後，在維持該加熱溫度的狀態下或在從該加熱溫度降溫的過程中，對相同爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(Cavity Ring Down laser Spectroscopy：光腔衰蕩光譜法)方式的露點計進行測試時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為不使氧氣體或一氧化二氮氣體包含水、氫等。或者，較佳為將引入到加熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，設定為0.1ppm以下是較佳的)。即使在利用脫水化處理或脫氫化處理的雜質排出製程中氧化物半導體的主要構成要素的氧減少，也可以藉由利用氧氣體或一氧化二氮氣體供給氧，來使氧化物半導體層高度純化且電性i型(本質)化。
另外，當進行脫水化處理或脫氫化處理時氧化物半導體的主要構成要素的氧有可能脫離而減少，所以可以對經過脫水化處理或脫氫化處理的氧化物半導體層引入氧(至少包括氧自由基、氧原子和氧離子中的一種)來對該層供應氧。
藉由對經過脫水化處理或脫氫化處理的氧化物半導體層引入氧而供應氧，可以使氧化物半導體層高度純化且i型(本質)化。包含高度純化了且i型(本質)化了的氧化物半導體的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。
當對氧化物半導體層408引入氧時，既可以對氧化物半導體層408直接引入氧，又可以以透過在後面形成的絕緣層的方式對氧化物半導體層408引入氧。作為氧(至少包括氧自由基、氧原子和氧離子中的一種)的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。另外，可以使用含有氧的氣體進行氧的引入處理。作為含有氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。此外，在氧的引入處理中，也可以使含有氧的氣體包含稀有氣體。
例如當藉由離子植入法對氧化物半導體層408注入氧離子時，可以將劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下。
另外，對氧化物半導體層408供應氧的製程只要在形成氧化物半導體層之後就可以在電晶體的製程中的任何時 序進行。另外，氧的引入也可以多次進行。
接著，在氧化物半導體層408上形成導電膜並對其進行加工來形成源極電極層410a及汲極電極層410b(參照圖2C)。
作為源極電極層410a及汲極電極層410b，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側和上側中的一者或兩者上層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。另外，源極電極層410a及汲極電極層410b也可以使用導電金屬氧化物形成。導電金屬氧化物例如可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2)、氧化銦氧化鋅(In2O3-ZnO)或者使這些金屬氧化物材料含有氧化矽的材料。
另外，作為源極電極層410a及汲極電極層410b可以使用含有氮的In-Ga-Zn-O膜、含有氮的In-Sn-O膜、含有氮的In-Ga-O膜、含有氮的In-Zn-O膜、含有氮的Sn-O膜、含有氮的In-O膜等金屬氮化物膜。由於這些膜含有與氧化物半導體層408相同的構成元素，所以可以使源極電極層410a或汲極電極層410b與氧化物半導體層408之間的介面穩定。例如，源極電極層410a及汲極電極層410b可以具有從與氧化物半導體層408接觸的一側依次 層疊有含有氮的In-Ga-Zn-O膜與鎢膜的疊層結構。
接著，以覆蓋源極電極層410a、汲極電極層410b以及露出的氧化物半導體層408的方式形成絕緣層414(參照圖2D)。
絕緣層414可以利用電漿CVD法、濺射法使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或者氮氧化矽膜等形成。注意，當作為絕緣層414使用包含含有氮的矽膜的層，較佳為使用包含氮化矽膜的層時，進一步可以降低半導體裝置的製程中或者製程之後的半導體裝置中的靜電破壞，所以是較佳的。
可以在形成絕緣層414之後進行加熱處理。將加熱處理的溫度設定為200℃以上是較佳的，例如可以設定為220℃。
藉由上述步驟可以形成本實施方式的電晶體300。
圖3A示出電晶體310的結構實例。與圖1A至圖1C的電晶體300同樣，圖3A所示的電晶體310包含：設置在具有絕緣表面的基板400上的閘極電極層402；位於閘極電極層402上且包含閘極絕緣層404a及閘極絕緣層404b的閘極絕緣層404；設置在閘極絕緣層404b上且與閘極電極層402重疊的氧化物半導體層408；與氧化物半導體層408電連接的源極電極層410a及汲極電極層410b。另外，還可以將覆蓋源極電極層410a及汲極電極層410b且與氧化物半導體層408接觸的絕緣層414作為構成要素包括在電晶體310中。
電晶體310與電晶體300的不同點為電晶體310中的氧化物半導體層408具有疊層結構。換言之，在電晶體310中，氧化物半導體層408包含與閘極絕緣層404接觸的氧化物半導體層408a以及與絕緣層414接觸的氧化物半導體層408b。
另外，電晶體310中的氧化物半導體層408以外的結構與電晶體300相同，可以參照電晶體300的說明。
較佳為使包含在氧化物半導體層408中的氧化物半導體層408a和氧化物半導體層408b的構成元素為相同，並使兩者的組成不同。在作為氧化物半導體層408a和氧化物半導體層408b形成含有銦及鎵的氧化物半導體層的情況下，較佳為將靠近閘極電極層402的一側(通道一側)的氧化物半導體層408a的銦與鎵的含量比設定為In>Ga。另外，較佳為將離閘極電極層402遠的一側(背通道一側)的氧化物半導體層408b的銦與鎵的含量比設定為In
Figure 110101310-A0101-12-0027-51
Ga。
在氧化物半導體中，重金屬的s軌道主要有助於載流子傳導，並且藉由增加銦的含量比s軌道的重疊率呈現增加的傾向，由此具有In>Ga的組成的氧化物的遷移率比具有In
Figure 110101310-A0101-12-0027-52
Ga的組成的氧化物高。另外，Ga的氧缺陷的形成能量比In大而Ga不容易產生氧缺陷，由此具有In
Figure 110101310-A0101-12-0027-54
Ga的組成的氧化物與具有In>Ga的組成的氧化物相比具有穩定的特性。
藉由在通道一側使用具有In>Ga的組成的氧化物半導 體並在背通道一側使用具有In
Figure 110101310-A0101-12-0028-48
Ga的組成的氧化物半導體，可以進一步提高電晶體的遷移率及可靠性。例如，可以將氧化物半導體層408a的原子數比設定為In：Ga：Zn=3：1：2，將氧化物半導體層408b的原子數比設定為In：Ga：Zn=1：1：1。
另外，也可以作為氧化物半導體層408a和氧化物半導體層408b使用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、奈米晶氧化物半導體、非晶氧化物半導體或CAAC-OS的結構。另一方面，非晶氧化物半導體容易吸收氫等雜質，並且，容易產生氧缺陷而n型化。因此，通道一側的氧化物半導體層408a較佳為使用CAAC-OS等具有結晶性的氧化物半導體。
另外，當作為背通道一側的氧化物半導體層408b使用非晶氧化物半導體時，由於形成源極電極層410a及汲極電極層410b時的蝕刻處理，氧化物半導體層408b容易產生氧缺陷而n型化。因此，作為氧化物半導體層408b較佳為使用具有結晶性的氧化物半導體。
另外，氧化物半導體層408可以利用濺射法形成，並且藉由使濺射靶材含有銦，可以降低在成膜時產生的微粒。因此，較佳為採用含有銦的氧化物半導體層408a及含有銦的氧化物半導體層408b。
另外，在氧化物半導體層408b中，也可以使與絕緣層414接觸的區域的厚度薄於與源極電極層410a及汲極 電極層410b接觸的區域的厚度。例如，藉由當對成為源極電極層410a及汲極電極層410b的導電膜進行加工時對氧化物半導體層408b的一部分進行蝕刻，或者藉由在形成源極電極層410a及汲極電極層410b之後對氧化物半導體層408b的露出的區域進行蝕刻處理來可以形成厚度薄的區域。藉由減少用作電晶體310的通道形成區的區域的厚度，可以使與源極電極層410a及汲極電極層410b接觸的區域的電阻小於通道形成區。因此，可以降低氧化物半導體層408與源極電極層410a及汲極電極層410b之間的接觸電阻。
圖3B示出電晶體320的結構實例。與圖1A至圖1C的電晶體300同樣，圖3B所示的電晶體320包含：設置在具有絕緣表面的基板400上的閘極電極層402；位於閘極電極層402上且包含閘極絕緣層404a及閘極絕緣層404b的閘極絕緣層404；設置在閘極絕緣層404b上且與閘極電極層402重疊的氧化物半導體層408；與氧化物半導體層408電連接的源極電極層410a及汲極電極層410b；以及覆蓋源極電極層410a及汲極電極層410b且與氧化物半導體層408接觸的絕緣層414。
電晶體320與電晶體300的不同點為電晶體320中的絕緣層414包含與氧化物半導體層408的一部分接觸的絕緣層414a以及與絕緣層414a接觸的絕緣層414b。
絕緣層414a可以採用與閘極絕緣層404b相同的結構。藉由設置絕緣層414a，可以抑制氫或氫化合物混入 氧化物半導體層408，所以進一步可以提高電晶體的電特性的穩定性。
絕緣層414b可以採用與閘極絕緣層404a相同的結構。藉由設置絕緣層414b，進一步可以降低製程中或者形成之後的半導體裝置中的靜電破壞。
另外，電晶體320中的其他構成要素可以採用與電晶體300相同的結構，可以參照電晶體300的說明。
圖3C示出電晶體330的結構實例。與圖1A至圖1C的電晶體300同樣，圖3C所示的電晶體330包含：設置在具有絕緣表面的基板400上的閘極電極層402；閘極電極層402上的閘極絕緣層404；與閘極絕緣層404接觸且與閘極電極層402重疊的氧化物半導體層408；以及與氧化物半導體層408電連接的源極電極層410a及汲極電極層410b。另外，也可以將覆蓋源極電極層410a及汲極電極層410b且與氧化物半導體層408接觸的絕緣層414作為構成要素包括在電晶體330中。
電晶體330與電晶體300的不同點為電晶體330中的閘極絕緣層404包含與閘極電極層402接觸的閘極絕緣層404c、與閘極絕緣層404c接觸的閘極絕緣層404a以及閘極絕緣層404a上的閘極絕緣層404b。電晶體330中的閘極絕緣層404以外的結構與電晶體300相同，可以參照電晶體300的說明。
在本實施方式中，閘極絕緣層404c、閘極絕緣層404a及閘極絕緣層404b使用氮化矽膜，各閘極絕緣層利 用電漿CVD法連續地形成。明確而言，在供應矽烷(SiH4)與氮(N2)的混合氣體形成用作閘極絕緣層404c的氮化矽膜之後，將供應氣體轉換為矽烷(SiH4)、氮(N2)及氨(NH3)的混合氣體而形成用作閘極絕緣層404a的氮化矽膜，然後將供應氣體轉換為矽烷(SiH4)與氮(N2)的混合氣體形成用作閘極絕緣層404b的氮化矽膜。
至少與藉由供應矽烷(SiH4)、氮(N2)及氨(NH3)的混合氣體來形成的閘極絕緣層404a相比，藉由供應矽烷(SiH4)與氮(N2)的混合氣體來形成的閘極絕緣層404c在成膜氛圍中的氨少的狀態下形成並且氨含量少。由於氮原子上的孤電子對的作用，氨用作金屬錯合物的配體。因此，例如在將銅用於閘極電極層402的情況下，如果以與該閘極電極層接觸的方式形成氨含量多的閘極絕緣層，則藉由如下算式1所示的反應銅有可能擴散到閘極絕緣層中。
Figure 110101310-A0101-12-0031-1
在圖3C所示的電晶體330中，藉由以與閘極電極層402接觸的方式形成氨含量至少比閘極絕緣層404a低的閘極絕緣層404c，可以抑制閘極電極層402的材料(例如，銅)擴散到閘極絕緣層404中。換句話說，閘極絕緣 層404c可以用作構成閘極電極層402的金屬材料的障壁膜。藉由設置閘極絕緣層404c，可以進一步提高電晶體的可靠性。
另外，包含在電晶體330中的閘極絕緣層404a及閘極絕緣層404b可以採用與電晶體310相同的結構。藉由設置具有上述結構的閘極絕緣層，可以防止電晶體的靜電破壞並可以對電晶體賦予穩定的電特性，由此可以獲得高可靠性的半導體裝置。
將閘極絕緣層404c的厚度設定為30nm以上且100nm以下，設定為30nm以上且50nm以下是較佳的。另外，如上所述，較佳為將用來防止電晶體的靜電破壞而設置的閘極絕緣層404a的厚度設定為300nm以上且400nm以下，較佳為將用作防止氫擴散到氧化物半導體層408中的障壁膜的閘極絕緣層404b的厚度設定為25nm以上且150nm以下。注意，較佳為適當地調節各閘極絕緣層的厚度，來使閘極絕緣層404的厚度(閘極絕緣層404c、閘極絕緣層404a及閘極絕緣層404b的厚度的總和)為355nm以上且550nm以下。
圖3D示出電晶體340的結構實例。圖3D所示的電晶體340與圖3C的電晶體330的不同點為電晶體340包含閘極絕緣層404(更明確地說，閘極絕緣層404b)與氧化物半導體層408之間的閘極絕緣層407。電晶體340中的閘極絕緣層407以外的結構與電晶體330相同，可以參照電晶體330的說明。
作為與氧化物半導體層408接觸的閘極絕緣層407，較佳為使用氧化矽膜、氧化鎵膜、氧化鋁膜等含有氧的絕緣層。另外，閘極絕緣層407更佳為包含含有多於化學計量組成的氧的區域(氧過剩區域)。這是因為如下緣故：藉由使與氧化物半導體層408接觸的絕緣層包含氧過剩區域，能夠對氧化物半導體層408供應氧，由此在防止氧從氧化物半導體層408脫離的同時可以填補氧缺陷。為了在閘極絕緣層407中形成氧過剩區域，例如可以在氧氛圍下形成閘極絕緣層407。或者，也可以對成膜之後的閘極絕緣層407引入氧而形成氧過剩區域。
將閘極絕緣層407的厚度設定為25nm以上且100nm以下。注意，較佳為適當地調節各閘極絕緣層的厚度，來使閘極絕緣層404的厚度(閘極絕緣層404c、閘極絕緣層404a及閘極絕緣層404b的厚度的總和)與閘極絕緣層407的厚度的總和為355nm以上且550nm以下。
另外，雖然圖1A至圖3D所示的電晶體的結構彼此有所不同，但是本發明的一個方式不侷限於該結構，可以適當地組合而採用各種結構。
本實施方式所示的電晶體作為閘極絕緣層包含從閘極電極層一側依次層疊有厚度大(例如，300nm厚)且膜中缺陷少的含有氮的矽膜與氫濃度低的含有氮的矽膜的結構。該電晶體的電特性變動及靜電破壞得到抑制。藉由使用這種電晶體，可以以高良率地製造高可靠性的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
藉由使用實施方式1所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖4A中，以圍繞設置在基板4001上的像素部4002的方式設置密封材料4005，使用基板4006進行密封。在圖4A中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，藉由信號線驅動電路4003和掃描線驅動電路4004供應到像素部4002的各種信號及電位由FPC(Flexible printed circuit：撓性印刷電路)4018a及4018b供應。
在圖4B和圖4C中，以圍繞設置在基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由基板4001、密封材料4005以及基板4006密封。在圖4B和圖4C中，在基板4001上的與 由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的信號線驅動電路4003。在圖4B和圖4C中，藉由信號線驅動電路4003和掃描線驅動電路4004供應到像素部4002的各種信號及電位由FPC4018供應。
此外，圖4B和圖4C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到基板4001的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃上晶片)方法、打線接合方法、TAB(Tape Automated Bonding：捲帶式自動接合)方法等。圖4A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖4B是藉由COG方法安裝信號線驅動電路4003的例子，圖4C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件處於密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置除了密封有顯示元件的面板之外還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方法將IC(積體電路)直接安裝到顯示元 件的模組。
此外，設置在基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件包括由電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)、有機EL等。此外，也可以應用電子墨水顯示裝置(電子紙)等的對比度因電作用而發生變化的顯示媒介。
使用圖4A至圖6B對半導體裝置的一個方式進行說明。圖6A和圖6B相當於沿著圖4B的線M-N的剖面圖。
如圖4A至圖4C以及圖6A和圖6B所示那樣，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電層4019電連接到FPC4018、FPC4018b所具有的端子。
連接端子電極4015由與第一電極層4034相同的導電層形成，並且，端子電極4016由與電晶體4010、4011的源極電極層及汲極電極層相同的導電層形成。
此外，設置在基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，圖6A和圖6B例示出像素部4002所包括的電晶體4010以及掃描線驅動電路4004所包括的電晶體4011。在圖6A中，在電晶體4010、4011上設置有絕緣層4032，在圖6B中還設置有用作平坦化絕 緣層的絕緣層4021。
作為電晶體4010、4011，可以使用實施方式1所示的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體300相同的結構的電晶體的例子。電晶體4010、4011是底閘極結構的電晶體。
電晶體4010、4011包含用作閘極絕緣層4020a的厚度大(例如，300nm厚)且缺陷少的含有氮的矽膜以及用作閘極絕緣層4020b的氫濃度低的含有氮的矽膜。因此，電晶體4010、4011的電特性變動及靜電破壞得到抑制。
此外，可以在與驅動電路用的電晶體4011的氧化物半導體層的通道形成區域重疊的位置還設置導電層。藉由將導電層設置在與氧化物半導體層的通道形成區域重疊的位置，可以進一步降低電晶體4011的臨界電壓的變化量。此外，導電層的電位可以與電晶體4011的閘極電極層的電位相同或不同，並且，還可以將導電層用作第二閘極電極層。此外，導電層的電位可以處於浮動狀態。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。藉由利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6A中，液晶元件4013包括第一電極層4034、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣層4038、4033。第二電極層4031設置在基板4006一側，第一電極層4034和第二電極層4031隔著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣層進行選擇性地蝕刻而獲得的柱狀間隔物，並且它是為了控制液晶層4008的厚度(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、鐵電液晶、反鐵電液晶等。上述液晶材料既可以是低分子化合物又可以是高分子化合物。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以作為液晶層4008使用不使用配向膜的呈現藍相的液晶組成物。此時，液晶層4008與第一電極層4034和第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到各向同性相之前出現的相。使用混合了液晶及手性試劑的液晶組成物可以呈現藍相。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，藉由進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其 具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電損壞，並可以降低製程中的液晶顯示裝置的故障、破損。因此，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更較為1×1012Ω．cm以上。另外，本說明書中的固有電阻值為在20℃下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在所定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。根據電晶體的關態電流(off-state current)等設定儲存電容器的大小即可。藉由使用具有本說明書所公開的氧化物半導體層的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的儲存電容器，就足夠了。
使用本說明書所公開的氧化物半導體層的電晶體可以將關閉狀態下的電流值(關態電流值)控制為低。因此，可以延長影像信號等電信號的保持時間，也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以有抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體層的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的 驅動電晶體。另外，在像素部中也藉由使用這種電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多域化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件 (光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，各個色素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括發光性有機化合物的層，於是電流流過。並且，藉由這些載流子(電子及電洞)的重新結合，發光性有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。在本實施方式中，示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL 元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子分散在黏合劑中的發光層，其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有發光層夾在介電層之間且該介電層由電極夾住的結構，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。在此，作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射結構的發光元件；從基板一側的表面取出發光的底部發射結構的發光元件；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖5A、圖5B及圖6B示出作為顯示元件使用發光元件的發光裝置的例子。
圖5A是發光裝置的剖面圖，圖5A中的以點劃線S1-T1、S2-T2及S3-T3切斷的剖面相當於圖5B。另外，在圖5A的平面圖中，省略電致發光層542及第二電極層543而未圖示。
圖5A和圖5B所示的發光裝置在基板500上具有電晶體510、電容元件520、佈線層交叉部530，電晶體510與發光元件540電連接。另外，圖5A和圖5B示出經過基板500從發光元件540取光的底面發射型結構的發光裝 置。
作為電晶體510，可以使用實施方式1所示的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體300相同的結構的電晶體的例子。電晶體510是底閘極結構的電晶體。
電晶體510包括閘極電極層511a、511b、包含閘極絕緣層502a、閘極絕緣層502b及閘極絕緣層502c的閘極絕緣層502、氧化物半導體層512、用作源極電極層或汲極電極層的導電層513a、513b。另外，在電晶體510上形成有絕緣層525。
電容元件520包括導電層521a、521b、閘極絕緣層502、氧化物半導體層522以及導電層523，並且以由導電層521a、521b以及導電層523夾著閘極絕緣層502及氧化物半導體層522的結構來形成電容器。
佈線層交叉部530是閘極電極層511a、511b和導電層533的交叉部，並且閘極電極層511a、511b和導電層533隔著閘極絕緣層502交叉。
在本實施方式中，作為閘極電極層511a及導電層521a使用30nm厚的鈦膜，作為閘極電極層511b及導電層521b使用200nm厚的銅薄膜。因此，閘極電極層具有鈦膜和銅薄膜的疊層結構。
電晶體510包含：用作閘極絕緣層502c的氨的含量少的用作阻擋銅的障壁膜的含有氮的矽膜；用作閘極絕緣層502a的厚度大(例如，300nm厚)且缺陷少的含有氮 的矽膜；以及用作閘極絕緣層502b的氫濃度低的含有氮的矽膜。藉由採用上述結構，可以改善電晶體510的電特性，還可以防止電晶體510的靜電破壞。由此，可以以高良率地製造高可靠性的半導體裝置。
作為氧化物半導體層512、522使用25nm厚的In-Ga-Zn-O膜。
在電晶體510、電容元件520、佈線層交叉部530上形成有層間絕緣層504，並且在層間絕緣層504上的與發光元件540重疊的區域設置有彩色濾光層505。在層間絕緣層504及彩色濾光層505上設置有用作平坦化絕緣層的絕緣層506。
在絕緣層506上設置有包含依次層疊第一電極層541、電致發光層542、第二電極層543的疊層結構的發光元件540。藉由在到達導電層513a且形成在絕緣層506及層間絕緣層504中的開口中第一電極層541與導電層513a接觸，發光元件540與電晶體510電連接。此外，以覆蓋第一電極層541的一部分及該開口的方式設置有隔壁507。
作為絕緣層506可以使用1500nm厚的感光性丙烯酸膜，作為隔壁507可以使用1500nm厚的感光性聚醯亞胺膜。
作為彩色濾光層505，例如可以使用彩色的透光樹脂。作為彩色透光樹脂，可以使用感光性有機樹脂、非感光性有機樹脂。當使用感光性有機樹脂層時，可以減少光 阻遮罩數量而簡化製程，所以是較佳的。
彩色是指如黑色、灰色和白色等無彩色以外的顏色。彩色濾光層由只使彩色的光透過的材料形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只使彩色的光透過意味著：透過彩色濾光層的光在其彩色的光的波長中具有峰值。關於彩色濾光層的厚度，可以根據所包含的著色材料的濃度與光的透過率的關係適當地控制為最適合的膜厚度即可。例如，將彩色濾光層505的厚度設定為1500nm以上且2000nm以下，即可。
在圖6B所示的發光裝置中，發光元件4513與設置在像素部4002中的電晶體4010電連接。另外，發光元件4513的結構是第一電極層4034、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示的結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4034、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、540中，也可以在第二電極層4031、543及隔壁 4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，為了不使氧、氫、水分、二氧化碳等侵入到發光元件4513、540，也可以藉由蒸鍍法形成覆蓋發光元件4513、540的包含有機化合物的層。
此外，在由基板4001、4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯共聚物)。例如，作為填充材料可以使用氮。
另外，如果需要，也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、彩色濾光片等的光學薄膜。此外，也可以在偏光板或圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝 置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以有各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子向彼此相反的方向移動，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
分散有上述微囊的溶劑被稱為電子墨水。還可以藉由使用彩色濾光片、具有色素的粒子來進行彩色顯示。
另外，在圖4A至圖6B中，作為基板4001、500、4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
另外，作為用作平坦化絕緣層的絕緣層4021、506，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，還可以使用矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等低介電常數材料(low-k材料)。另外，也可以藉由層疊多個由上述材 料形成的絕緣層形成絕緣層4021、506。
對絕緣層4021、506的形成方法沒有特別的限制，可以根據其材料利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等。
作為第一電極層4034、541、第二電極層4031、543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下，表示為ITO)、銦鋅氧化物、添加了氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4034、541、第二電極層4031、543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或者其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖5A和圖5B所示的發光裝置是底部發射型，所以第一電極層541具有透光性，第二電極層543具有反射性。因此，當作為第一電極層541使用金屬膜時，將該金屬膜的厚度形成得薄到具有透光性的程度。當作為第二電極層543使用具有透過性的導電層時，可以層疊具有反射性的導電層。
此外，第一電極層4034、541、第二電極層4031、 543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，也可以設置驅動電路保護用的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3
藉由使用實施方式1所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖7A示出具有影像感測器功能的半導體裝置的一個例子。圖7A是光電感測器的等效電路，而圖7B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器基準信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體 656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體層的電晶體一目了然，將使用氧化物半導體層的電晶體的符號表示為“OS”。在圖7A中，電晶體640、656可以應用實施方式1所示的電晶體，是使用氧化物半導體層的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體300相同的結構的電晶體的例子。電晶體640是底閘極結構的電晶體。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(元件基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣層632、層間絕緣層633以及層間絕緣層634。光電二極體602具有：形成在層間絕緣層633上的電極層641b；在電極層641b上依次層疊的第一半導體膜606a、第二半導體膜606b、第三半導體膜606c；設置在層間絕緣層634上的藉由第一半導體膜至第三半導體膜與電極層641b電連接的電極層642；以及設置在與電極層641b同樣的層中的與電極層642電連接的電極層641a。
電極層641b與形成在層間絕緣層634中的導電層643電連接，並且電極層642藉由電極層641a與導電層 645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也 可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
此外，由於藉由光電效應生成的電洞的遷移率低於電子的遷移率，因此當將p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。在此示出將光 電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電層。另外，也可以將n型半導體膜一側的表面用作光接收面。
電晶體640包含：用作閘極絕緣層631a的厚度大(例如，300nm厚)且膜中缺陷少的含有氮的矽膜；以及用作閘極絕緣層631b的氫濃度低的含有氮的矽膜。因此，電晶體640的電特性變動及靜電破壞得到抑制。由於包含這種電晶體640，可以以高良率地製造高可靠性的半導體裝置。
藉由使用絕緣材料且根據其材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷)等，來可以形成絕緣層632、層間絕緣層633、634。
作為層間絕緣層633、634，較佳為採用用來減少表面凹凸的用作平坦化絕緣層的絕緣層。作為層間絕緣層633、634，例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機絕緣材料。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測 目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式4
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖8A至圖8C示出上述電子裝置的具體例子。
圖8A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個桌腿9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用 作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用實施方式3所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖8B示出電視機9100的一個例子。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖8B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送 者和接收者之間或接收者之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、9107，而能夠對電視機及遙控器賦予高可靠性。
圖8C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203，而能夠對電腦賦予高可靠性。
圖9A和圖9B是能夠折疊的平板終端。圖9A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、9631b，而能夠實現可靠性高的平板終端。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示幕面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等按觸觸摸屏的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖9A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸和另一方的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
圖9B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖9B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b， 而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖9A和圖9B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以進行高效的電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖9C所示的方塊圖對圖9B所示的充放電控制電路9634的結構和工作進行說明。圖9C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖9B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉 換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用斷開SW1且打開SW2來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施例1
在本實施例中，對利用電漿CVD法形成的氮化矽膜的膜質的評估結果進行說明。明確而言，示出在以矽烷與氮的混合氣體為供應氣體的狀態下形成的氮化矽膜以及在以矽烷、氮及氨的混合氣體為供應氣體的狀態下形成的氮化矽膜的ESR測試的結果。
在本實施例中，以下說明用於ESR測試的樣本的製造方法。
在ESR測試中，使用在石英基板上形成300nm厚的氮化矽膜的樣本1至樣本5。氮化矽膜在如下條件下形成：在將石英基板設置在電漿CVD設備的成膜室中，將 成膜室內的壓力控制為100Pa，利用27.12MHz的高頻電源供應2000W的功率。另外，將基板溫度設定為350℃。另外，使用電極面積為6000cm2的平行平板型電漿CVD設備。樣本1在以矽烷與氮的混合氣體為供應氣體的狀態下形成。樣本2至樣本5在以矽烷、氮及氨的混合氣體為供應氣體的狀態下形成。以下表1示出各樣本的成膜條件。
Figure 110101310-A0101-12-0060-2
對所製造的樣本1至樣本5進行ESR測試。ESR測試採用如下條件進行：測試溫度為-170℃，9.2GHz的高頻功率(微波功率)為1mW，磁場的方向平行於所製造的樣本1至樣本5的氮化矽膜的表面，與來源於包含在氮化矽膜的Nc中心的在g=2.003時出現的信號對應的自旋密度的檢測下限為8.1×1015spins/cm3。
圖10A示出ESR測試的評估結果。由圖10A確認到在供應氣體不含有氨的狀態下形成的樣本1的來源於Nc中心的自旋密度為2.7×1017spins/cm3，樣本1為膜中缺陷 多的氮化矽膜。另外，在供應氣體含有氨的的狀態下形成的樣本2至樣本5的來源於Nc中心的自旋密度分別為5.1×1016spins/cm3(樣本2)，5.2×1016spins/cm3(樣本3)，6.0×1016spins/cm3(樣本4)，5.5×1016spins/cm3(樣本5)，不管氨的流量如何均示出很低的值，確認到樣本2至樣本5是膜中缺陷少的氮化矽膜。
另外，圖10B示出藉由ESR測試得到的一次微分曲線。根據圖10B可知，當g值為2.003時在樣本1中以較強的強度檢測出來源於膜中缺陷(Nc中心)的信號。另一方面，確認到在樣本2至樣本5中g值為2.003時的信號強度弱。
上述結果示出，藉由在以矽烷、氮及氨的混合氣體為供應氣體的狀態下利用電漿CVD法形成氮化矽膜，可以形成膜中缺陷少的氮化矽膜。由此可知，藉由將該氮化矽膜用作閘極絕緣層，可以實現絕緣耐壓良好的閘極絕緣層，由此可以改善包含該閘極絕緣層的電晶體的耐ESD性能。
實施例2
在本實施例中，對利用電漿CVD法形成的氮化矽膜的作為障壁膜的特性進行評估。圖11A和圖11B示出評估結果。作為評估方法，利用熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)。
在本實施例中，對在石英基板上利用電漿CVD法形 成氮化矽膜的樣本6至樣本8進行評估。以下示出樣本的製造方法。
氮化矽膜在如下條件下形成：在將石英基板設置在電漿CVD設備的成膜室中，將成膜室內的壓力控制為100Pa，利用27.12MHz的高頻電源供應2000W的功率。另外，將基板溫度設定為350℃。另外，使用電極面積為6000cm2的平行平板型電漿CVD設備。
作為樣本6在以矽烷、氮及氨的混合氣體(SiH4流量為200sccm：N2流量為2000sccm：NH3流量為2000sccm)為供應氣體的狀態下形成300nm厚的氮化矽膜。
作為樣本7在以矽烷、氮及氨的混合氣體(SiH4流量為200sccm：N2流量為2000sccm：NH3流量為2000sccm)為供應氣體的狀態下形成275nm厚的第一氮化矽膜，然後在相同成膜室內在以矽烷與氮的混合氣體(SiH4流量為200sccm：N2流量為5000sccm)為供應氣體的狀態下形成50nm厚的第二氮化矽膜。
作為樣本8在以矽烷、氮及氨的混合氣體(SiH4流量為200sccm：N2流量為2000sccm：NH3流量為2000sccm)為供應氣體的狀態下形成275nm厚的第一氮化矽膜，然後在相同成膜室內降低氨的流量，即在SiH4流量為200sccm、N2流量為2000sccm以及NH3流量為100sccm的狀態下形成50nm厚的第二氮化矽膜。
圖11A和圖11B示出各樣本的M/z=2(H2)時的 TDS測試的評估結果。圖11A是在本實施例中製造的樣本6及樣本7的M/z=2(H2)時的TDS測試的評估結果，圖11B是樣本6及樣本8的M/z=2(H2)時的TDS測試的評估結果。
由圖11A及圖11B確認到藉由加熱處理以單層形成的氫濃度高的氮化矽膜的樣本6釋放氫。另一方面，在上述氮化矽膜上層疊有氫濃度低的氮化矽膜的樣本7及樣本8在確認到樣本6的氫的釋放的450℃左右的溫度下確認不到氫的釋放，之後即使再次進行加熱處理，氫的釋放也有效地被抑制為極低。
由此可知，藉由以與氫濃度高的氮化矽膜接觸的方式在其上形成氫濃度低的氮化矽膜，有阻擋氫的效果。
如實施例1所示，在以矽烷、氮及氨為供應氣體的狀態下利用電漿CVD法形成的氮化矽膜是膜中缺陷少且絕緣耐壓高的膜。因此，在上述膜中缺陷少的氮化矽膜上層疊有氫濃度低的氮化矽膜的結構能夠在維持高耐ESD性能的同時降低有可能成為氧化物半導體層的施體的氫的釋放。從而，可以將其適用於電晶體的閘極絕緣層。
實施例3
在本實施例中，對利用電漿CVD法並使用不同供應氣體形成的氮化矽膜的膜質進行評估。明確而言，示出在以矽烷與氮的混合氣體為供應氣體的狀態下形成的氮化矽膜以及在以矽烷、氮及氨的混合氣體為供應氣體的狀態下 形成的氮化矽膜的膜密度及濕蝕刻速率的測試結果。
下面說明在本實施例的測試中使用的樣本的製造方法。
在測試中，使用在石英基板上形成有氮化矽膜的樣本9至樣本11。氮化矽膜在如下條件下形成：在將石英基板設置在電漿CVD設備的成膜室中，將成膜室內的壓力控制為100Pa，利用27.12MHz的高頻電源供應2000W的功率。另外，將基板溫度設定為350℃。另外，使用電極面積為6000cm2的平行平板型電漿CVD設備。樣本9在以矽烷與氮的混合氣體為供應氣體的狀態下形成。樣本10及樣本11在以矽烷、氮及氨的混合氣體為供應氣體的狀態下形成。以下表2示出各樣本的成膜條件。
Figure 110101310-A0101-12-0064-3
如表2所示，樣本9的成膜條件與實施例1的樣本1相同，樣本10的成膜條件與實施例1的樣本2相同，樣本11的成膜條件與實施例1的樣本5相同。
對所製造的樣本9至樣本11進行濕蝕刻速率的測試及利用X射線反射法(XRR：X-Ray Reflectometry)的膜密度的測試。另外，濕蝕刻速率根據使用0.5%氫氟酸進 行60秒的處理時的蝕刻量而算出。
圖12示出膜密度及濕蝕刻速率的測試結果。由圖12確認到供應氣體中的氨流量比大的樣本11的膜密度低，濕蝕刻速率快。另一方面，氨流量比小或者供應氣體不含有氨的樣本9及樣本10的膜密度高，濕蝕刻速率慢。由此可知，藉由減少供應氣體中的氨流量比或者不使供應氣體含有氨，可以形成緻密的氮化矽膜，並且可以將該緻密的氮化矽膜用作阻擋銅等金屬元素及/或氫的障壁膜。
另外，圖13A和圖13B示出包含改變氨流量形成的第一氮化矽膜至第三氮化矽膜的電晶體的剖面STEM(Scanning Transmission Electron Microscope：掃描透射電子顯微鏡)照片。另外，圖13B為圖13A所示的電晶體中的用方形圍繞的區域的部分放大圖。
圖13A和圖13B所示的電晶體包含：形成在玻璃基板700上的鎢膜702上的由第一氮化矽膜704a、第二氮化矽膜704b、第三氮化矽膜704c以及氧氮化矽膜706構成的閘極絕緣層；閘極絕緣層上的由In-Ga-Zn類氧化物半導體層構成的氧化物半導體層708；用作與氧化物半導體層708接觸的電極層710的鎢膜、鋁膜及鈦膜的疊層；以及電極層710及氧化物半導體層708上的氧氮化矽膜712。
在本實施例中，連續地形成用作閘極絕緣層的第一氮化矽膜704a至第三氮化矽膜704c及氧氮化矽膜706。明確而言，首先，在以矽烷、氮及氨的混合氣體(SiH4流量 為200sccm：N2流量為2000sccm：NH3流量為100sccm)為供應氣體的狀態下形成50nm厚的第一氮化矽膜704a，然後僅將氨流量轉換為2000sccm而形成300nm厚的第二氮化矽膜704b。接著，再次將氨流量轉換為100sccm而形成50nm厚的第三氮化矽膜704c，然後將供應氣體轉換為矽烷與一氧化二氮的混合氣體(SiH4流量為20sccm：N2O流量為3000sccm)而形成50nm厚的氧氮化矽膜706。
另外，在第一氮化矽膜704a至第三氮化矽膜704c的成膜中，將成膜室內的壓力控制為100Pa，利用27.12MHz的高頻電源供應2000W的功率。另外，在氧氮化矽膜706的成膜中，將成膜室內的壓力控制為40Pa，利用高頻電源供應100W的功率。另外，在第一氮化矽膜704a至第三氮化矽膜704c及氧氮化矽膜706的成膜中，將基板溫度設定為350℃。另外，在成膜時使用電極面積為6000cm2的平行平板型電漿CVD設備。
圖12所示的膜密度測試的結果示出在供應氣體中的氨流量少的情況下形成的第一氮化矽膜704a及第三氮化矽膜704c為膜密度高的緻密的氮化矽膜。在圖13A及圖13B的STEM照片中確認到第一氮化矽膜704a至第三氮化矽膜704c的濃淡差，可以認為由STEM照片確認到對應於供應氣體的流量比的特性差異。
實施例4
在本實施例中，改變供應氣體中的氨流量層疊氮化矽膜時的各氮化矽膜中的氫濃度。
下面說明在本實施例的測試中使用的樣本的製造方法。
在測試中，使用在矽基板上改變供應氣體中的氨流量層疊氮化矽膜而成的樣本12及樣本13。氮化矽膜在如下條件下形成：在將石英基板設置在電漿CVD設備的成膜室中，將成膜室內的壓力控制為100Pa，利用27.12MHz的高頻電源供應2000W的功率。另外，將基板溫度設定為350℃。另外，使用電極面積為6000cm2的平行平板型電漿CVD設備。
作為樣本12在矽基板上在以不含有氨的第一供應氣體為原料氣體的狀態下形成50nm厚的氮化矽膜，然後改變氣體流量而在以氨流量多的第二供應氣體為原料氣體的狀態下形成300nm厚的氮化矽膜，然後再次改變氣體流量使用第一供應氣體而形成50nm厚的氮化矽膜。
作為樣本13在矽基板上在以氨流量少的第三供應氣體為原料氣體的狀態下形成50nm厚的氮化矽膜，然後改變氣體流量而在以氨流量多的第二供應氣體為原料氣體的狀態下形成300nm厚的氮化矽膜，然後再次改變氣體流量使用第三供應氣體而形成50nm厚的氮化矽膜。
以下表3示出第一供應氣體至第三供應氣體的詳細流量。
Figure 110101310-A0101-12-0068-4
利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)對所製造的具有疊層結構的氮化矽膜中的氫濃度及氧濃度進行測試。圖14A示出樣本12中的氫濃度的測試結果，圖14B示出樣本12中的氧濃度的測試結果。另外，圖14C示出樣本13中的氫濃度的測試結果，圖14D示出樣本13中的氧濃度的測試結果。
如圖14A及圖14C所示，在使用氨流量多的供應氣體形成的氮化矽膜中，即在使用氫濃度高的第二供應氣體形成的氮化矽膜中，確認到氫濃度分佈的增加。
由此可知，藉由降低供應氣體中的氨流量或者不使供應氣體不含有氨，換言之，藉由降低供應氣體中的氫濃度，可以降低所形成的氮化矽膜的氫濃度。
實施例5
在本實施例中，示出對包含膜中缺陷少且厚度大的氮化矽膜的閘極絕緣層的耐受電壓及耐ESD性能進行評估的結果。
以下示出在本實施例的測試中使用的實施例元件1、實施例元件2、比較元件1以及比較元件2的製造方法。 在本實施例中，製造隔著閘極絕緣層閘極佈線與源極佈線(或者汲極佈線)交叉的元件。另外，交叉部的尺寸為10μm×10μm。另外，在以下各元件中，利用電極面積為6000cm2的平行平板型電漿CVD設備形成閘極絕緣層。在該電漿CVD設備中，利用27.12MHz的高頻電源供應電源功率。
在實施例元件1中，作為閘極佈線層疊30nm厚的氮化鉭膜、200nm厚的銅膜及5nm厚的鎢膜，並且以與該鎢膜接觸的方式形成閘極絕緣層。作為閘極絕緣層利用電漿CVD法連續地形成325nm厚的氮化矽膜與50nm厚的氧氮化矽膜。
作為實施例元件1的氮化矽膜，藉由將電漿CVD設備的壓力設定為100Pa，將電源功率設定為2000W，並且作為原料氣體使用氨流量多的供應氣體，來形成膜中缺陷少的氮化矽膜。明確而言，以SiH4：N2：NH3=200sccm：2000sccm：2000sccm的流量比供應矽烷、氮及氨的混合氣體。
在實施例元件2中，作為閘極佈線形成200nm厚的鎢膜，並且以與該鎢膜接觸的方式形成閘極絕緣層。實施例元件2的閘極絕緣層的製造條件與實施例元件1相同。
另外，在比較元件1中，作為閘極佈線層疊30nm厚的氮化鉭膜與200nm厚的銅膜，並且以與該銅膜接觸的方式形成閘極絕緣層。作為閘極絕緣層利用電漿CVD法連續地形成50nm厚的氮化矽膜與270nm厚的氧氮化矽 膜。
作為比較元件1的氮化矽膜，藉由將電漿CVD設備的壓力設定為60Pa，將電源功率設定為150W，並且作為原料氣體使用不含有氨的供應氣體，來形成膜中缺陷多的氮化矽膜。明確而言，以SiH4：N2=50sccm：5000sccm的流量比供應矽烷與氮的混合氣體。
在比較元件2中，作為閘極佈線形成200nm厚的鎢膜，並且以與該鎢膜接觸的方式形成閘極絕緣層。比較元件2的閘極絕緣層的製造條件與比較元件1相同。
以下表4示出所製造的實施例元件1、實施例元件2、比較元件1及比較元件2的結構條件。
Figure 110101310-A0101-12-0070-5
接著，使用所製造的元件進行閘極絕緣層的耐受電壓的測試及耐ESD性能的評估。
在本實施例的耐受電壓的測試中，將源極佈線(或者源極佈線)的端子固定為0V(GND)並對閘極佈線的端子施加偏壓，將1×10-6A的電流流過時的電壓值當作產生絕緣破壞的電壓值而進行判斷。偏壓以+10V間隔在0V至+500V的範圍內施加，將延遲時間(Delay time)設定為0.5秒。在測試中，利用由吉時利儀器公司(Keithley Instruments,Inc.)製造的皮安表(6487型)。
圖15示出閘極絕緣層的耐受電壓的測試結果。在圖15中，縱軸表示電流(A)，橫軸表示電壓(V)。由圖15可知，在其閘極絕緣層包含膜中缺陷多且厚度薄的氮化矽膜(50nm)的比較元件1中，當施加20V時確認到閘極絕緣層的絕緣破壞。另外，由於比較元件2作為閘極電極層使用鎢膜，所以耐受電壓得到提高，但是當施加230V時確認到閘極絕緣層的絕緣破壞。
另一方面，其閘極絕緣層包含膜中缺陷少且厚度大(325nm)的氮化矽膜的實施例元件1示出高耐受電壓，即超過1×10-6A的電流流過時的電壓值為320V。另外，實施例元件2也示出高耐受電壓，即超過1×10-6A的電流流過時的電壓值為370V。由此可知藉由設置膜中缺陷少且厚度大的氮化矽膜，可以將耐受電壓提高到300V以上。
接著，使用所製造的實施例元件進行耐ESD性能的 評估。在本實施例的耐ESD性能的評估中，採用HBM(Human Body Model：人體模型)，將電容值C設定為100pF，將電阻值R設定為1.5kΩ，以50V間隔在50V至破壞電壓的範圍內上升電壓值，並且兩個極性的電壓分別施加三次。換言之，具有相同值的正向偏壓及反向偏壓分別施加三次。電壓的施加在室溫及大氣氛圍下進行。另外，將在施加電壓之後的利用光學顯微鏡的檢查中在元件中確認到破壞痕跡時的施加電壓當作破壞電壓。
在實施例元件1中當確認到破壞痕跡時的施加電位為600V。另外，在實施例元件2中當確認到破壞痕跡時的施加電位為750V。
根據上述結果確認到實施例元件1及實施例元件2都具有高耐ESD性能。這是與在圖15所示的閘極絕緣層的耐受電壓的評估中實施例元件1及實施例元件2示出高耐受電壓的結果一致。在耐ESD性能的評估中，確認到破壞痕跡時的施加電位大致為產生絕緣破壞的電壓值的兩倍。
300:電晶體
400:基板
402:閘極電極層
404:閘極絕緣層
404a:閘極絕緣層
404b:閘極絕緣層
408:氧化物半導體層
410a:源極電極層
410b:汲極電極層
414:絕緣層

Claims (3)

  1. 一種底閘極型之電晶體，其為具有氧化物半導體膜者，其包括：
    接於玻璃基板上表面的閘極電極層；
    位於該閘極電極層上並含有氮與矽的第1閘極絕緣層；
    接於該第1閘極絕緣層之上表面並含有氮與矽的第2閘極絕緣層；
    接於該第2閘極絕緣層之上表面並含有氧與矽的第3閘極絕緣層；以及
    該第1閘極絕緣層的膜厚度，比該第2閘極絕緣層的膜厚度大。
  2. 一種底閘極型之電晶體，其為具有氧化物半導體膜者，其包括：
    接於玻璃基板上表面的閘極電極層；
    位於該閘極電極層上並含有氮與矽的第1閘極絕緣層；
    接於該第1閘極絕緣層之上表面並含有氮與矽的第2閘極絕緣層；
    接於該第2閘極絕緣層之上表面並含有氧與矽的第3閘極絕緣層；以及
    在該第2閘極絕緣層的氫濃度比在該第1閘極絕緣層的氫濃度要低。
  3. 一種底閘極型之電晶體，其為具有氧化 物半導體膜者，其包括：
    接於玻璃基板上表面的閘極電極層；
    位於該閘極電極層上並含有氮與矽的第1閘極絕緣層；
    接於該第1閘極絕緣層之上表面並含有氮與矽的第2閘極絕緣層；
    接於該第2閘極絕緣層之上表面並含有氧與矽的第3閘極絕緣層；
    該第1閘極絕緣層的膜厚度比該第2閘極絕緣層的膜厚度大；以及
    在該第2閘極絕緣層的氫濃度比在該第1閘極絕緣層的氫濃度要低。
TW110101310A 2012-05-10 2013-04-25 半導體裝置 TWI763252B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-108929 2012-05-10
JP2012108929 2012-05-10
JP2012-125174 2012-05-31
JP2012125174 2012-05-31

Publications (2)

Publication Number Publication Date
TW202119640A TW202119640A (zh) 2021-05-16
TWI763252B true TWI763252B (zh) 2022-05-01

Family

ID=49547960

Family Applications (8)

Application Number Title Priority Date Filing Date
TW106113112A TWI626748B (zh) 2012-05-10 2013-04-25 半導體裝置
TW108113876A TWI767117B (zh) 2012-05-10 2013-04-25 半導體裝置
TW110101310A TWI763252B (zh) 2012-05-10 2013-04-25 半導體裝置
TW102114837A TWI590455B (zh) 2012-05-10 2013-04-25 半導體裝置
TW111112017A TW202230815A (zh) 2012-05-10 2013-04-25 半導體裝置
TW113151785A TW202519050A (zh) 2012-05-10 2013-04-25 半導體裝置
TW113115308A TW202435453A (zh) 2012-05-10 2013-04-25 半導體裝置
TW107109680A TWI665806B (zh) 2012-05-10 2013-04-25 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106113112A TWI626748B (zh) 2012-05-10 2013-04-25 半導體裝置
TW108113876A TWI767117B (zh) 2012-05-10 2013-04-25 半導體裝置

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW102114837A TWI590455B (zh) 2012-05-10 2013-04-25 半導體裝置
TW111112017A TW202230815A (zh) 2012-05-10 2013-04-25 半導體裝置
TW113151785A TW202519050A (zh) 2012-05-10 2013-04-25 半導體裝置
TW113115308A TW202435453A (zh) 2012-05-10 2013-04-25 半導體裝置
TW107109680A TWI665806B (zh) 2012-05-10 2013-04-25 半導體裝置

Country Status (7)

Country Link
US (3) US9048324B2 (zh)
JP (8) JP6023651B2 (zh)
KR (2) KR102295737B1 (zh)
CN (2) CN107403840B (zh)
DE (1) DE112013002407B4 (zh)
TW (8) TWI626748B (zh)
WO (1) WO2013168687A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222438B1 (ko) 2012-05-10 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR20250175003A (ko) * 2012-07-20 2025-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN112233982A (zh) 2014-02-28 2021-01-15 株式会社半导体能源研究所 半导体装置的制造方法
JP2015195337A (ja) * 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法
KR20220069118A (ko) 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6425508B2 (ja) * 2014-11-25 2018-11-21 株式会社ジャパンディスプレイ 薄膜トランジスタ
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6357665B2 (ja) * 2014-12-05 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US9685560B2 (en) * 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9985082B2 (en) * 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
JP7154136B2 (ja) * 2017-02-07 2022-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2020042261A (ja) * 2018-09-06 2020-03-19 シャープ株式会社 エレクトロウェッティング装置
CN109817724A (zh) * 2019-02-01 2019-05-28 武汉华星光电半导体显示技术有限公司 阵列基板和阵列基板的制造方法
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
JP2021044426A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
JP7458164B2 (ja) * 2019-10-23 2024-03-29 株式会社ジャパンディスプレイ 半導体装置
CN113270445B (zh) * 2020-02-14 2025-12-30 三星显示有限公司 显示装置
US20240304698A1 (en) * 2022-03-30 2024-09-12 Boe Technology Group Co., Ltd. Metal oxide thin film transistor, array substrate and display device
US20240042725A1 (en) * 2022-08-08 2024-02-08 Pittsburgh Glass Works Llc Reflective Glass Displays and Associated Methods for Manufacturing Reflective Glass Displays

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941724A (en) * 2007-12-04 2009-10-01 Canon Kk Oxide semiconductor device including insulating layer and display apparatus using the same
TW201021207A (en) * 2008-08-08 2010-06-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP2011129865A (ja) * 2009-12-17 2011-06-30 Korea Electronics Telecommun 薄膜トランジスター、及びその形成方法
TW201128779A (en) * 2010-02-12 2011-08-16 Samsung Electronics Co Ltd Thin film transistor and method of forming the same
TW201138112A (en) * 2009-12-04 2011-11-01 Semiconductor Energy Lab Semiconductor device
TW201138025A (en) * 2010-03-10 2011-11-01 Samsung Mobile Display Co Ltd Array substrate of liquid crystal display and fabrication method thereof
TW201141120A (en) * 2009-10-01 2011-11-16 Ericsson Telefon Ab L M Multi-granular feedback reporting and feedback processing for precoding in telecommunications

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0727900B2 (ja) * 1988-06-28 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
JP2885458B2 (ja) * 1990-02-27 1999-04-26 株式会社東芝 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06104434A (ja) * 1992-09-18 1994-04-15 Sharp Corp 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000332012A (ja) * 1999-05-19 2000-11-30 Sony Corp シリコン窒化膜の成膜方法
JP5210473B2 (ja) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
KR100854555B1 (ko) * 1999-07-08 2008-08-26 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003168645A (ja) 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080008562A (ko) 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7993700B2 (en) * 2007-03-01 2011-08-09 Applied Materials, Inc. Silicon nitride passivation for a solar cell
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI413260B (zh) * 2008-07-31 2013-10-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI549198B (zh) * 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2010098101A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR101342343B1 (ko) 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제작 방법
KR101837102B1 (ko) * 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5604938B2 (ja) 2010-03-31 2014-10-15 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008192A1 (ja) 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
SG10201610711UA (en) 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941724A (en) * 2007-12-04 2009-10-01 Canon Kk Oxide semiconductor device including insulating layer and display apparatus using the same
TW201021207A (en) * 2008-08-08 2010-06-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201141120A (en) * 2009-10-01 2011-11-16 Ericsson Telefon Ab L M Multi-granular feedback reporting and feedback processing for precoding in telecommunications
TW201138112A (en) * 2009-12-04 2011-11-01 Semiconductor Energy Lab Semiconductor device
JP2011129865A (ja) * 2009-12-17 2011-06-30 Korea Electronics Telecommun 薄膜トランジスター、及びその形成方法
TW201128779A (en) * 2010-02-12 2011-08-16 Samsung Electronics Co Ltd Thin film transistor and method of forming the same
TW201138025A (en) * 2010-03-10 2011-11-01 Samsung Mobile Display Co Ltd Array substrate of liquid crystal display and fabrication method thereof

Also Published As

Publication number Publication date
JP2022024159A (ja) 2022-02-08
KR102295737B1 (ko) 2021-09-01
TWI626748B (zh) 2018-06-11
TW202519050A (zh) 2025-05-01
DE112013002407B4 (de) 2024-05-08
US20130299820A1 (en) 2013-11-14
JP2019125809A (ja) 2019-07-25
CN107403840B (zh) 2021-05-11
US20150236168A1 (en) 2015-08-20
JP7675141B2 (ja) 2025-05-15
US20160315178A1 (en) 2016-10-27
JP2023164513A (ja) 2023-11-10
JP6987952B2 (ja) 2022-01-05
TWI665806B (zh) 2019-07-11
JP6516811B2 (ja) 2019-05-22
TW202435453A (zh) 2024-09-01
TW202119640A (zh) 2021-05-16
JP2025107219A (ja) 2025-07-17
TWI767117B (zh) 2022-06-11
CN107403840A (zh) 2017-11-28
KR20150020293A (ko) 2015-02-25
CN104285302B (zh) 2017-08-22
US9831325B2 (en) 2017-11-28
JP6023651B2 (ja) 2016-11-09
JP2021016008A (ja) 2021-02-12
US9048324B2 (en) 2015-06-02
KR20210109658A (ko) 2021-09-06
JP7346530B2 (ja) 2023-09-19
TW201826545A (zh) 2018-07-16
JP2017028311A (ja) 2017-02-02
TW201929236A (zh) 2019-07-16
JP2017228800A (ja) 2017-12-28
TW201731112A (zh) 2017-09-01
JP6212192B2 (ja) 2017-10-11
WO2013168687A1 (en) 2013-11-14
US9412874B2 (en) 2016-08-09
DE112013002407T5 (de) 2015-01-22
TW202230815A (zh) 2022-08-01
CN104285302A (zh) 2015-01-14
JP2014007388A (ja) 2014-01-16
TW201351649A (zh) 2013-12-16
TWI590455B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
JP7135168B2 (ja) 半導体装置
TWI763252B (zh) 半導體裝置
TWI777675B (zh) 半導體裝置