[go: up one dir, main page]

TWI762799B - 中介層及其製造方法 - Google Patents

中介層及其製造方法 Download PDF

Info

Publication number
TWI762799B
TWI762799B TW108126904A TW108126904A TWI762799B TW I762799 B TWI762799 B TW I762799B TW 108126904 A TW108126904 A TW 108126904A TW 108126904 A TW108126904 A TW 108126904A TW I762799 B TWI762799 B TW I762799B
Authority
TW
Taiwan
Prior art keywords
redistribution structure
active device
interposer
conductive
dielectric layer
Prior art date
Application number
TW108126904A
Other languages
English (en)
Other versions
TW202008547A (zh
Inventor
胡迪群
Original Assignee
胡迪群
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 胡迪群 filed Critical 胡迪群
Publication of TW202008547A publication Critical patent/TW202008547A/zh
Application granted granted Critical
Publication of TWI762799B publication Critical patent/TWI762799B/zh

Links

Images

Classifications

    • H10W70/614—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H10W20/20—
    • H10W70/09—
    • H10W70/093—
    • H10W70/095—
    • H10W70/60—
    • H10W70/611—
    • H10W70/65—
    • H10W72/90—
    • H10W90/00—
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H10W70/635—
    • H10W70/685—
    • H10W72/072—
    • H10W72/07207—
    • H10W72/07254—
    • H10W72/073—
    • H10W72/244—
    • H10W72/247—
    • H10W72/874—
    • H10W74/00—
    • H10W74/15—
    • H10W90/724—
    • H10W90/734—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一種用於在兩個相對側設置半導體晶片和外部端子的中 介層及其製造方法。中介層包括第一重佈線結構、設置在第一重佈線結構上並電性耦合到第一重佈線結構的第二重佈線結構、以及插設在第一重佈線結構和第二重佈線結構之間的主動裝置。半導體晶片設置在第一重佈線結構上並與第一重佈線結構電性連接。第一重佈線結構的精細導電圖案的線寬小於第二重佈線結構的粗導電圖案的線寬並且外部端子設置在第二重佈線結構上並電性連接到第二重佈線結構。主動裝置的主動表面與第一重佈線結構接觸且主動裝置藉由第一重佈線結構電性耦合到第二重佈線結構。

Description

中介層及其製造方法
本發明是有關於一種中介層，且特別是有關於一種具有主動裝置嵌入於其中的中介層。
隨著電子工業的快速發展，半導體晶片的發展趨勢是逐步向改善功能與微型化的方向發展。半導體晶粒的端子間距變窄，而安裝在其上的半導體晶粒的印刷電路板可以具有細間距的程度受到限制。因此，已經開發了使用具有高密度互連的中介層來連接半導體晶粒和印刷電路板的技術。然而，為了滿足與多功能的更大的整合度需求，各種積體電路裝置可能佔據半導體晶粒上的大量空間。因此，製造具有主動裝置和高密度互連的中介層，用於與半導體晶片通訊並與半導體晶片結合，同時保持製程簡單性已成為本領域研究人員的一大挑戰。
本發明提供一種中介層(interposer)及其製造方法，被 配置成將半導體晶片連接到電路板的中介層包括嵌入在其中的主動裝置，藉以提供各種功能。
本發明提供一種用於在兩個相對側設置半導體晶片和外部端子的中介層。中介層包括第一重佈線結構、設置在第一重佈線結構上並且電性耦合到第一重佈線結構的第二重佈線結構、以及插設在第一重佈線結構和第二重佈線結構之間的主動裝置。半導體晶片設置在第一重佈線結構上並與第一重佈線結構電性連接。第一重佈線結構的精細導電圖案的線寬小於第二重佈線結構的粗導電圖案的線寬，並且外部端子設置在第二重佈線結構上並電性連接到第二重佈線結構。主動裝置的主動表面與第一重佈線結構接觸，並且主動裝置藉由第一重佈線結構電性耦合到第二重佈線結構。
在一些實施例中，第一重佈線結構包括連接到精細導電圖案並且在從主動裝置朝向外部端子的方向上逐漸變粗的精細導電通孔，並且第二重佈線結構包括連接到粗導電圖案並在從半導體晶片朝向主動裝置的方向上逐漸變粗的粗導電通孔，其中粗導電通孔的通孔直徑大於精細導電通孔的通孔直徑。在一些實施例中，主動裝置包括設置在其中的路由電路以與半導體晶片電性通訊。在一些實施例中，主動裝置的側壁連接到主動裝置的主動表面，並且第二重佈線結構的粗導電圖案的一部分沿著主動裝置的側壁延伸，以與第一重佈線結構的精細導電圖案接觸。在一些實施例中，主動裝置包括分佈在主動表面並連接到第一重佈線結構 的精細導電圖案的多個導電端子。在一些實施例中，主動裝置包括與主動表面相對的後表面，以及從主動表面延伸到後表面的半導體穿孔。在一些實施例中，主動裝置在主動表面處沒有凸塊，並且主動裝置的主動表面和第一重佈線結構的表面之間的界面沒有焊料材料。在一些實施例中，中介層還包括插設在第一重佈線結構和第二重佈線結構之間的中間介電層，主動裝置嵌入在中間介電層中，並且中間介電層比第一重佈線結構厚。在一些實施例中，中介層還包括插設在中間介電層和第二重佈線結構之間的第三重佈線結構，第三重佈線結構的另一精細導電圖案的線寬小於第二重佈線結構的粗導電圖案的線寬。第三重佈線結構的厚度比中間介電層薄。在一些實施例中，中介層還包括穿透中間介電層並電性耦合到第一重佈線結構和第三重佈線結構的導電通孔。
本發明還提供一種用於在兩個相對側設置半導體晶片和外部端子的中介層的製造方法。該方法至少包括以下步驟。將主動裝置結合到第一重佈線結構，其中主動裝置的主動表面與第一重佈線結構電性接觸。在第一重佈線結構上形成介電層以密封主動裝置。在介電層上形成第二重佈線結構，以電性耦合到第一重佈線結構，其中根據第一設計規則形成第一重佈線結構的精細導電圖案，使其比根據第二設計規則形成的第二重佈線結構的粗導電圖案更精細，半導體晶片和外部端子配置為分別設置在精細導電圖案和粗導電圖案上。
在一些實施例中，第二重佈線結構藉由增層製程形成。 在一些實施例中，去除主動裝置旁邊的介電層的一部分以形成暴露第一重佈線結構的精細導電圖案的至少一部分的通孔，並且在通孔中形成導電材料以與第一重佈線結構的精細導電圖案接觸。在一些實施例中，通孔朝向第一重佈線結構逐漸變細，導電材料形成在通孔內並且位於介電層的頂表面上，然後將在介電層的頂表面上的導電材料圖案化以形成第二重佈線結構的粗導電圖案。在一些實施例中，導電材料形成在通孔內以形成導電通孔，然後在導電通孔和介電層上形成第三重佈線結構，第三重佈線結構的另一精細導電圖案是根據第一設計規則形成。在一些實施例中，主動裝置設置有形成在其中的半導體穿孔，並且導電連接件形成在主動裝置的後表面上以連接半導體穿孔。在一些實施例中，在形成第三重佈線結構之前，對導電通孔和導電連接件執行平坦化製程。在一些實施例中，使用覆晶製程將主動裝置接合到第一重佈線結構的精細導電圖案。在一些實施例中，使用直接銅對銅接合製程將主動裝置接合到第一重佈線結構的精細導電圖案。在一些實施例中，第一重佈線結構形成在臨時載體上，並且在形成第二重佈線結構後，將臨時載體剝離以暴露出精細導電圖案，然後將半導體晶片接合到第一重佈線結構的精細導電圖案的接合墊上。
基於上述，中介層包括第一重佈線結構，其具有能夠滿足半導體晶片和主動裝置的高接點密度要求的精細導電圖案。中介層包括具有較粗的導電圖案的第二重佈線結構，該第二重佈線 結構位在第一重佈線結構的相對側，該粗導電圖案用於連接外部端子。另外，中介層包括嵌入其中的主動裝置，用於與設置在中介層上的半導體晶片進行通訊。由於主動裝置可能佔據半導體晶片上的大量空間，因此藉由將主動裝置設置在中介層內部可以釋出半導體晶片的空間，從而節省半導體晶片上的空間。此外，中介層可以藉由在其中嵌入設計的主動裝置來涵蓋各種功能。另外，主動裝置埋設在靠近半導體晶片的中介層的一側，這可以保持較短的訊號路徑，以便最小化操作之間的雜訊並改善訊號性能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:半導體晶片
12:導電凸塊
20:外部端子
30:底膠
50:臨時載體
51:離型層
110:第一重佈線結構
110b:底表面
110t、230t’、TVt:頂表面
120、220、320:主動裝置
120a、220a、320a:主動表面
120r、220r、320r:後表面
120s:側壁
122:導電端子
130、230:中間介電層
140:第二重佈線結構
150:表面處理層
210:第三重佈線結構
322:半導體基板
AS1、AS2、AS3、AS4:總成
BP1:晶片接合墊
BP2:端子接合墊
CD:粗介電層
CF:導電特徵
CP:粗導電圖案
CV:粗導電通孔
FD、FD’:精細介電層
FP、FP’:精細導電圖案
FV、FV’:精細導電通孔
IP1、IP2、IP3、IP4:中介層
OP:開口
T1、T2、T3:厚度
TSV:半導體穿孔
TV:導電通孔
圖1A至圖1E是示出根據本發明的一些實施例的中介層的製造方法的示意性剖視圖。
圖2是示出根據本發明的一些實施例的包括中介層的總成的示意性剖視圖。
圖3A和圖3B是示出根據本發明的一些實施例的包括中介層的總成的製造方法的示意性剖視圖。
圖4是示出根據本發明的一些實施例的包括中介層的總成的示意性剖視圖。
圖5是示出根據本發明的一些實施例的包括中介層的總成的 示意性剖視圖。
圖1A至圖1E是示出根據本發明的一些實施例的中介層的製造方法的示意性剖視圖。參考圖1A，在臨時載體50上形成第一重佈線結構110。臨時載體50可以由玻璃、塑料、矽、金屬或其他合適的材料製成，只要該材料能夠承受後續製程並同時承載在其上形成的結構即可。在一些實施例中，可以在臨時載體50的頂表面上塗敷離型層51(例如光熱轉換膜或其他合適的離型層)，以增強在後續過程中臨時載體50與第一重佈線結構110之間的可剝離性。
在一些實施例中，在臨時載體50上形成包括精細導電圖案FP、精細介電層FD和精細導電通孔FV的第一重佈線結構110。精細介電層FD的材料可包括聚酰亞胺(polyimide，PI)、苯並環丁烯(benzocyclobutene，BCB)、聚苯並噁唑(polybenzoxazole，PBO)、無機介電材料(例如氧化矽，氮化矽等)或其他合適的電性絕緣材料。精細導電圖案FP和精細導電通孔FV的材料可包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或其他合適的導電材料。
舉例來說，可使用沉積製程、微影製程和蝕刻製程或其他合適的製程在臨時載體50上形成精細導電圖案FP。精細導電圖案FP可以是具有精細線距/間距(line/space，L/S)佈線的圖案 化導電層。接下來，可使用例如塗覆製程、微影蝕刻製程或其他合適的製程在臨時載體50上形成包括多個開口的精細介電層FD，以覆蓋精細導電圖案FP。精細介電層FD的開口可暴露出精細導電圖案FP的至少一部分以用於電性連接。在其他實施例中，在形成精細導電圖案FP之前形成精細介電層FD。可在精細介電層FD的開口內形成導電材料，以使用合適的沉積製程形成精細導電通孔FV。導電材料也可以形成在精細介電層FD的頂表面上，然後圖案化導電材料以形成另一層的精細導電圖案FP。可以多次執行上述步驟，使精細導電圖案FP和精細介電層FD交替堆疊，並且精細導電通孔FV嵌入在精細介電層FD中。精細導電通孔FV可形成為在不同層中的精細導電圖案FP之間電性連接和物理性連接。在一些實施例中，第一重佈線結構110是具有精細線距/間距佈線的層的堆疊。應當注意的是，圖1A中所示的第一重佈線結構僅為示例性的，可根據電路設計要求形成更多層或更少層的第一重佈線結構。
第一重佈線結構110包括彼此相對的頂表面110t和底表面110b，其中底表面110b面向臨時載體50。在第一重佈線結構110的底表面110b處的精細導電圖案FP和精細介電層FD可基本上為齊平的。精細導電通孔FV可以朝向臨時載體50逐漸變細。舉例來說，精細導電通孔FV包括傾斜的側壁，並且每個精細導電通孔FV的寬度(或直徑)在從底表面110b到頂表面110t的方向上逐漸增加。或者，精細導電通孔FV包括對應於底表面110b的 垂直側壁。在一些實施例中，第一重佈線結構110的底表面110b處的精細導電圖案FP包括用於隨後安裝的半導體晶片的多個晶片接合墊BP1。在其他實施例中，在移除臨時載體50之後形成晶片接合墊BP1。
參考圖1B，主動裝置120設置在第一重佈線結構110上。在整篇說明書中，用語“主動裝置”可指具有可以有助於所得結構的電性操作的電氣功能的晶粒或晶片。在一些實施例中，主動裝置120包括連接到第一重佈線結構110的頂表面110t的主動表面120a、與主動表面120a相對的後表面120r、以及連接到主動表面120a和後表面的側壁120s。舉例來說，主動裝置120包括分佈在主動表面120a處並連接到第一重佈線結構110的精細導電圖案FP的多個導電端子122。舉例來說，使用覆晶製程(flip chip process)將主動裝置120設置在第一重佈線結構110上。隨著半導體結構變得更先進，對更高輸入/輸出(Input/Output)密度的需求導致更密集的凸塊間距。在一些實施例中，導電端子122是精細間距及/或高密度導電凸塊(bump)，並且第一重佈線結構110的精細導電圖案FP允許與其連接的具精細間距的導電凸塊。或者，如稍後將在其他實施例中描述的省略導電端子122。在一些實施例中，主動裝置120執行路由器(router)、開關(switch)、集線器(hub)、橋接器(bridge)等的功能。舉例來說，主動裝置120是路由晶片(router chip)並包括設置在其中的路由電路(router circuit；未示出)，使主動裝置120可與隨後安裝的半導體晶片電 性通訊。在一些實施例中，多個主動裝置120並排設置在第一重佈線結構110上。應當注意，圖1B中所示的主動裝置120的數量僅為示例性的，並不限於此。
參照圖1C，在第一重佈線結構110上形成中間介電層130，以密封主動裝置120。中間介電層130可以包括Ajinomoto積層膜(Ajinomoto build-up film，ABF)、模塑料、雙馬來酰亞胺三嗪(bismaleimide triazine，BT)或其他電性絕緣材料。中間介電層130可包括或可以是剛性介電材料，用於保護位在其中的主動裝置120。在一些實施例中，在第一重佈線結構110的頂表面110t上形成介電材料，以使用模製、層壓、塗覆或其他合適的沉積製程來密封主動裝置120。隨後，使用微影和蝕刻、鑽孔或其他合適的去除製程去除一部分電介質材料以形成具有多個開口OP的中間介電層130。在一些實施例中，開口OP圍繞主動裝置120佈置。頂表面110t處的第一重佈線結構110的精細導電圖案FP的至少一部分可藉由中間介電層130的開口OP暴露出來，以進一步電性連接。
在一些實施例中，定義開口OP的中間介電層130的內側壁可以是傾斜的。舉例來說，開口OP的開口尺寸朝向第一重佈線結構120逐漸變細。或者，定義開口OP的中間介電層130的內側壁可以相對於第一重佈線結構110的頂表面110t垂直。在一些實施例中，中間介電層130足夠厚以覆蓋主動裝置120的整個後表面120r。舉例來說，中間介電層130的厚度T2大於主動裝置120 的厚度，並且還可以大於第一重佈線結構110的厚度T1。在一些實施例中，中間介電層130橫向覆蓋主動裝置120的導電端子122。
參照圖1D，第二重佈線結構140形成在中間介電層130上，以電性連接和物理性連接到第一重佈線結構110。第二重佈線結構140可包括堆疊在中間介電層130上的粗介電層CD、嵌入在中間介電層130的開口OP中的粗導電通孔CV、以及形成在粗介電層CD上的粗導電圖案CP並連接到粗導電通孔CV。粗介電層CD的材料可包括Ajinomoto積層膜(ABF)、預浸料(prepreg)、雙馬來酰亞胺三嗪(BT)或其他合適的電絕緣材料。粗介電層CD的材料可以與中間介電層130的材料相同或不同。粗導電圖案CP和粗導電通孔CV的材料可包括銅、金、鎳、鋁、鉑、錫、其組合，其合金或其他合適的導電材料。
在示例性實施例中，導電材料形成在中間介電層130上並還形成在開口OP內以形成粗導電通孔CV，然後將形成在中間介電層130上的導電材料圖案化，以形成粗導電圖案CP。形成在開口OP中的粗導電通孔CV被中間介電層130橫向覆蓋。舉例來說，粗導電通孔CV設置在主動裝置120旁邊，並且粗導電通孔CV朝向第一重佈線結構110逐漸變細並且延伸穿過中間介電層130以物理性和電性連接到導電圖案FP。第一重佈線結構110。隨後，在中間介電層130上形成並圖案化介電材料，以形成粗介電層CD，並且粗介電層CD的開口(未示出)可暴露出下面的粗導電圖案CP的至少一部分，以用於進一步的電性連接。或者，將介 電材料預先圖案化並層壓(laminate)在中間介電層130上，以形成粗介電層CD。可以多次執行上述步驟，使得粗導電圖案CP和粗介電層CD交替堆疊，並且粗導電通孔CV嵌入粗介電層CD中並連接到粗導電圖案CP和下面的精細導電圖案FP。另一層粗導電通孔CV可以形成在粗導電圖案CP上，並由粗介電層CD橫向覆蓋，使得粗導電通孔CV可以電性連接和物理性連接在不同層中的粗導電圖案CP之間。
應當注意的是，圖1D中所示的四層重佈線結構僅為示例性的，第二重佈線結構140可能具有更多層或更少層。最頂層的粗導電圖案CP形成在粗介電層CD的最頂層上，並且粗導電圖案CP的最頂層可包括用於隨後安裝的外部端子的端子接合墊。在一些實施例中，端子接合墊被稱為用於植球的凸塊下金屬(under-ball metallurgy，UBM)接墊。
在一些實施例中，執行增層製程(build-up process)以形成第二重佈線結構140。舉例來說，在增層製程中，選擇性地去除導電材料和介電材料的部分，以暴露出被去除部分下面的其他導電材料的部分。舉例來說，可以使用減去法(subtractive process)、蝕刻製程等來執行導電材料的部分的去除。或者可以使用加成製程(additive process)來沉積導電材料的預期部分，也可採用其他技術，例如半加成製程(semi-additive process)。在一些實施例中，互連在中間介電層130和上面的第二重佈線結構140中的導電結構不具有連接在其間的焊料材料(solder material)。在一些實施例 中，在中間介電層130和下面的重佈線結構110中互連的導電結構不具有連接在其間的焊料材料。
繼續參照圖1D，粗介電層CD的厚度T3可以比中間介電層130的厚度T2厚。第二重佈線結構140可以比第一重佈線結構110更具剛性。在一些實施例中，第二重佈線結構140比中間介電層130更硬。粗導電圖案CP和粗導電通孔CV的尺寸可以分別大於精細導電圖案FP和精細導電通孔FV的尺寸。舉例來說，粗導電圖案CP比細導電圖案FP更粗和更厚，並且粗導電通孔CV大於精細導電通孔FV。在一些實施例中，根據積體電路(integrated circuit，IC)設計規則製造第一重佈線結構110，並且以精細間距形成佈線(例如精細導電圖案FP、精細導電通孔FV)。可根據印刷電路板(printed circuit board，PCB)設計規則製造第二重佈線結構140，並且與第一重佈線結構110中的佈線相比，以更大的規模形成佈線(例如粗導電圖案CP、粗導電通孔CV)。設計規則包括寬度規則、間距規則，封閉規則(enclosure rule)等。舉例來說，IC設計中任何形狀的最小寬度遠小於PCB設計中任何形狀的最小寬度。在一些實施例中，第一重佈線結構110的精細導電圖案FP的線寬小於第二重佈線結構140的粗導電圖案CP的線寬。第一重佈線結構110的精細導電圖案FP的線距/間距(L/S)可以比第二重佈線結構140的粗導電圖案CP的L/S更精細。
參考圖1E，移除臨時載體50。在一些實施例中，在去除臨時載體50之前或之後，在第二重佈線結構140的最頂層上形成 表面處理層(surface finishing layer)150。在一些實施例中，去除臨時載體50之後，表面處理層150形成在第二重佈線結構140上並形成在第一重佈線結構110的最外層上。舉例來說，可藉由在底表面110b和臨時載體50之間施加外部能量以剝離離型層51，或藉由使用其他合適的製程以從第一重佈線結構110的底表面110b移除臨時載體50。可選擇性地在第一重佈線結構110的底表面110b上執行清潔製程，以去除離型層51的殘留物。在一些實施例中，對第二重佈線結構140的粗導電圖案CP的最頂層處的端子接合墊BP2及/或第一重佈線結構的底表面110b處的晶片接合墊BP1執行表面處理製程。以形成其上的表面處理層150，以用於保護及/或可焊性。然後，中介層IP1的製造過程基本上完成。
圖2是示出根據本發明的一些實施例的包括中介層的總成的示意性剖視圖。參照圖2，總成(assembly)AS1包括中介層IP1、設置在第一重佈線結構110上並與第一重佈線結構110電性連接的半導體晶片10、以及設置在第二重佈線結構140上並與半導體晶片10相對的多個外部端子20。
半導體晶片10可使用例如覆晶接合以連接到第一重佈線結構110的底表面110b。舉例來說，半導體晶片10的導電凸塊12被接合到第一重佈線結構110的晶片接合墊BP1。在一些實施例中，底膠(underfill)30可形成在第一重佈線結構110的底表面110b上，以填充底表面110b和半導體晶片10之間的間隙，從而增強覆晶接合的可靠性。在一些實施例中，可以在中介層IP1上 設置多於一個執行相同或不同功能的半導體晶片10。在這種情況下，多個半導體晶片10可藉由中介層IP1彼此電性連接。設置在中介層IP1上的半導體晶片10的數量不構成本公開的限制。在中介層IP1的主動裝置120包括設置在其中的路由電路的某些實施例中，來自半導體晶片10之一的電氣訊號藉由主動裝置120路由到半導體晶片10中的另一個。中介層IP1中的主動裝置120可設置在靠近半導體晶片10的一側，以便提供較短的訊號傳輸路徑，從而實現更好的電氣性能。
外部端子20可以藉由中介層IP1電性耦合到半導體晶片10。舉例來說，外部端子20是焊球，並可使用植球製程形成以放置在第二重佈線結構140的端子墊BP2上。可選擇性地執行焊接製程和回焊(reflow)製程，以增強外部端子20與第二重佈線結構140的端子接合墊BP2之間的黏附。在一些實施例中，總成AS1還設置在電路載體(例如印刷電路板(PCB)、系統板、母板等)上。舉例來說，外部端子20設置在電路載體上，以將總成AS1電性連接到電路載體上或電路載體中的其他元件。
圖3A和圖3B是示出根據本發明的一些實施例的包括中介層的總成的製造方法的示意性剖視圖。在所有圖式中，相同或相似的標號表示相同或相似的元件且不再重複其細節。參考圖3A，在臨時載體50上形成中介層IP2。中介層IP2包括在臨時載體50上形成的第一重佈線結構110、至少一個主動裝置220設置在第一重佈線結構110上並與第一重佈線結構110電性連接、形 成在第一重佈線結構110上並密封主動裝置220的中間介電層230、形成在第一重佈線結構110上並延伸穿過中間介電層230的至少一個導電通孔TV、形成於中間介電層230和導電通孔TV上以藉由導電通孔TV電性耦合至第一重佈線結構110的第三重佈線結構210、以及形成在第三重佈線結構210上並與第三重佈線結構210電性連接的第二重佈線結構140。
主動裝置220可以是與主動裝置120相同或相似類型的裝置。在一些實施例中，主動裝置220可以是或可包括無凸塊晶片(bumpless chip)。舉例來說，主動裝置220的主動表面220a沒有導電端子(conductive terminal)。主動裝置220的主動表面220a可藉由金屬對金屬接合(例如直接銅對銅接合)、混合接合或其他合適的耦合技術以電性連接到第一重佈線結構110的精細導電圖案FP。在一些實施例中，主動裝置220的主動表面220a與第一重佈線結構110的精細導電圖案FP之間的接合界面不含焊料材料。由於主動裝置220的主動表面220a在頂表面110t處直接連接到第一重佈線結構110的精細導電圖案FP，因此可以縮短它們之間的訊號傳輸長度。
中間介電層230的材料可類似於中間介電層130的材料。導電通孔TV被中間介電層230橫向覆蓋，並且在頂表面110t處物理性和電性連接到第一重佈線結構110的精細導電圖案FP。在一些實施例中，在形成第一重佈線結構110之後，藉由在第一重佈線結構110上形成圖案化光阻(未示出)作為遮罩，在第一 重佈線結構110的精細導電圖案FP上形成導電通孔TV。在圖案化的光阻的開口(未示出)內電鍍導電材料，並剝離圖案化的光阻。應當注意的是，圖3A中所示的導電通孔TV的數量僅為示例性的，多個導電通孔TV或單個導電通孔也是可能的。在形成導電通孔TV之後，主動裝置220設置在第一重佈線結構110上並且放置在導電通孔TV旁邊。在一些實施例中，主動裝置220被導電通孔TV圍繞。在設置主動裝置220之後，在第一重佈線結構110上形成介電材料，以密封導電通孔TV和主動裝置220，以形成中間介電層230。在一些實施例中，可選擇性地在導電通孔TV和中間介電層230上執行平坦化製程(例如研磨製程、化學機械拋光製程、蝕刻等)，使得頂表面TVt為導電通孔TV和中間介電層230的頂表面230t基本上是共面的。
在其他實施例中，中間介電層230形成在第一重佈線結構110上以覆蓋主動裝置220，然後去除中間介電層230的一部分以形成暴露出下面的導電圖案FP的通孔(未示出)，然後，在中間介電層230的通孔內形成導電材料，以形成導電通孔TV。導電通孔TV可以是或可包括銅柱或其他合適的金屬柱。導電通孔TV可以使用其他形式和形狀。應當注意的是，可使用其他製程來形成導電通孔TV和中間介電層230，並不限於此。在一些實施例中，導電通孔TV的高度大於主動裝置220的厚度。在其他實施例中，導電通孔TV可以被減薄以具有與主動裝置220類似的高度，並且中間介電層230可覆蓋或可不覆蓋主動裝置220的後表面220r。
繼續參照圖3A，在形成導電通孔TV和中間介電層230之後，第三重佈線結構210形成在導電通孔TV的頂表面TVt和中間介電層230的頂表面230t上。第三重佈線結構210的材料和形成過程可類似於第一重佈線結構110的材料和形成過程。舉例來說，第三重佈線結構210包括與下面的導電通孔TV和上面的導電特徵(例如藉由精細導電通孔FV或'第二重佈線結構140的粗導電圖案CP)物理性和電性連接的精細導電圖案FP'、形成在中間介電層230上並部分覆蓋精細導電圖案FP'的精細介電層FD'、以及由精細介電層FD'橫向覆蓋並將不同層的精細導電圖案FP'互連或在精細導電圖案FP'和上面的第二重佈線結構140的粗導電圖案CP之間互連的精細導電通孔FV'。精細導電圖案FP'可以滿足下面的導電通孔TV的精細間距的要求。應注意的是，圖3A中的第三重佈線結構210的圖示僅為示例性的，第三重佈線結構210可形成為多層結構。在一些實施例中，扇出型晶圓級封裝(fan-out wafer level packaging，FOWLP)技術用於形成第三重佈線結構210和下面的結構。在一些實施例中，第三重佈線結構210是預先形成的，並且在形成中間介電層230和導電通孔TV之後，第三重佈線結構210被轉移以設置在中間介電層230上並電性連接到導電通孔TV。
仍然參考圖3A，第二重佈線結構140形成在第三重佈線結構210上。舉例來說，第二重佈線結構140的粗介電層CD形成在第三重佈線結構210的精細介電層FD'上。粗介電層CD可以包 括暴露出下面的精細導電圖案FP'的多個開口(未示出)，以用於進一步的電性連接。第二重佈線結構140的粗導電通孔CV可以形成在粗介電層CD的開口中，以物理地和電氣地連接到第三重佈線結構210的下面的導電圖案FP'。粗導電圖案CP可以堆疊在粗介電層CD上，並且可以形成在粗導電通孔CV上並電性連接到粗導電通孔CV。在一些實施例中，在第一重佈線結構110、中間介電層130、第三重佈線結構和第二重佈線結構140中互連的導電結構不具有焊料材料連接在其間。
在一些實施例中，第二重佈線結構140的粗導電通孔CV和粗導電圖案CP的尺寸分別大於第三重佈線結構210的精細導電通孔FV'和精細導電圖案FP'的尺寸。在一些實施例中，粗導電通孔CV、精細導電通孔FV和FV'朝向相同方向(例如朝向臨時載體50)逐漸變細。第三重佈線結構210的精細介電層FD'的厚度可比第二重佈線結構140的粗介電層CD的厚度薄。中間介電層230的厚度可比第三重佈線結構210的精細介電層FD'的厚度厚。
在一些實施例中，根據IC設計規則製造第一重佈線結構110和第三重佈線結構210，並形成精細間距的佈線(例如精細導電圖案FP和FP'、精細導電通孔FV和FV')。可以根據PCB設計規則製造第二重佈線結構140，並且與第一重佈線結構110中的佈線相比，佈線(例如粗導電圖案CP、粗導電通孔CV)以更大的比例形成。第三重佈線結構210。第一重佈線結構110的精細導電圖案FP及/或第三重佈線結構210的精細導電圖案FP'的L/S可以 比第二重佈線結構140的粗導電圖案CP的L/S更精細。
參考圖3B，提供了總成AS2，其包括中介層IP2。舉例來說，在形成中介層IP2之後，移除臨時載體50。表面處理層(未示出)可以形成在第一重佈線結構110的晶片接合墊及/或第二重佈線結構140的端子接合墊上。如圖2所示，半導體晶片10可以設置在第一重佈線結構110的底表面110b上，故不再重複詳細描述。在一些實施例中，外部端子20設置在第二重佈線結構140的粗導電圖案CP的最外層並與半導體晶片10相對。或者省略外部端子20，中介層IP2的第二重佈線結構140可以結合到其他部件或封裝，因此外部端子20以虛線示出。
圖4是示出根據本發明的一些實施例的包括中介層的總成的示意性剖視圖。參考圖4，提供了總成AS3。總成AS3類似於圖3中所示的總成AS2，它們之間的差異在於中介層IP3的主動裝置120。舉例來說，主動裝置120的導電端子122物理性地和電性地連接到第一重佈線結構110的精細導電圖案FP。本實施例中的主動裝置120類似於圖1B中描述的主動裝置120，故不再重複詳細描述。
圖5是示出根據本發明的一些實施例的包括中介層的總成的示意性剖視圖。參考圖5，提供了總成AS4。總成AS4類似於圖3中所示的總成AS2，它們之間的差異在於中介層IP4的主動裝置320。舉例來說，主動裝置320包括半導體基板322，其具有彼此相對的主動表面320a和後表面320r，多個導電端子322分 佈在主動表面320a處以物理性和電性連接到第一重佈線結構110的精細導電圖案FP，以及穿透半導體基板322的多個半導體穿孔TSV。在一些實施例中，半導體基板322由矽製成，並且半導體穿孔TSV被稱為矽穿孔(through silicon via)。形成半導體穿孔TSV以提供在主動表面320a和後表面320r之間定向的導電路徑。在一些實施例中，半導體穿孔TSV從後表面320r到主動表面320a逐漸變細。作為替代地，半導體穿孔TSV從主動表面320a到後表面320r逐漸變細，或半導體穿孔TSV具有基本垂直的側壁。
在一些實施例中，導電特徵CF可形成在半導體基板322的後表面320r上，以物理地和電氣地連接到第三重佈線結構210的半導體穿孔TSV和精細導電圖案FP'。在一些實施例中，導電特徵CF的表面和導電通孔TV的頂表面TVt基本上是共面的。在一些實施例中，省略導電特徵CF。
綜上所述，本發明的中介層包括具有精細導電圖案的第一重佈線結構，其可滿足半導體晶片和主動裝置的高凸塊密度的要求。中介層包括具有較粗導電圖案的第二重佈線結構，該第二重佈線結構位在第一重佈線結構的相對側，該粗導電圖案用於連接外部端子。另外，中介層包括嵌入於其中的主動裝置，用於電氣連通設置在中介層上的半導體晶片。由於主動裝置可佔據半導體晶片上的大量空間，因此藉由將主動裝置設置在中介層內，可以釋出半導體晶片的空間，從而節省半導體晶片上的空間。此外，中介層可藉由在其中嵌入設計的主動裝置來涵蓋各種功能。此 外，主動裝置埋設在靠近半導體晶片的中介層的一側，這可以保持較短的訊號路徑，以便最小化操作之間的雜訊並改善訊號性能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體晶片
12:導電凸塊
20:外部端子
30:底膠
110:第一重佈線結構
110b:底表面
120:主動裝置
130:中間介電層
140:第二重佈線結構
150:表面處理層
AS1:總成
BP1:晶片接合墊
BP2:端子接合墊
IP1:中介層

Claims (10)

  1. 一種中介層，用於在兩個相對側設置半導體晶片和外部端子，其中所述半導體晶片包括導電凸塊，且所述中介層包括：第一重佈線結構，其中所述半導體晶片的所述導電凸塊與所述第一重佈線結構直接接觸，以使所述半導體晶片接合在所述第一重佈線結構上並與所述半導體晶片電性連接；第二重佈線結構，設置在所述第一重佈線結構上並與所述第一重佈線結構電性耦合，所述第一重佈線結構的精細導電圖案的線寬小於所述第二重佈線結構的粗導電圖案的線寬，其中所述外部端子設置於所述第二重佈線結構上並電性連接至所述第二重佈線結構；以及主動裝置，插設在所述第一重佈線結構和所述第二重佈線結構之間，所述主動裝置的主動表面與所述第一重佈線結構接觸，所述主動裝置藉由所述第一重佈線結構電性耦合到所述第二重佈線結構，其中所述第一重佈線結構包括連接到所述精細導電圖案並在從所述主動裝置朝向所述外部端子的方向上逐漸變粗的精細導電通孔，以及所述第二重佈線結構包括連接到所述粗導電圖案並在從所述半導體晶片朝向所述主動裝置的方向上逐漸變粗的粗導電通孔，其中所述粗導電通孔的通孔直徑大於所述精細導電通孔的通孔直徑。
  2. 如申請專利範圍第1項所述的中介層，其中所述主動裝置包括設置在其中的路由電路以與所述半導體晶片電性通訊。
  3. 如申請專利範圍第1項所述的中介層，其中所述主動裝置的側壁連接到所述主動裝置的所述主動表面，且所述第二重佈線結構的所述粗導電圖案的一部分沿所述主動裝置的所述側壁延伸，以與所述第一重佈線結構的所述精細導電圖案接觸。
  4. 如申請專利範圍第1項所述的中介層，其中所述主動裝置包括多個導電端子，所述多個導電端子分佈在所述主動表面並連接到所述第一重佈線結構的所述精細導電圖案。
  5. 如申請專利範圍第4項所述的中介層，其中所述主動裝置包括與所述主動表面相對的後表面以及從所述主動表面延伸到所述後表面的半導體穿孔。
  6. 如申請專利範圍第1項所述的中介層，其中所述主動裝置在所述主動表面處沒有凸塊，並且所述主動裝置的所述主動表面與所述第一重佈線結構的表面之間的界面不含焊料材料。
  7. 如申請專利範圍第1項所述的中介層，還包括：中間介電層，插設在所述第一重佈線結構和所述第二重佈線結構之間，所述主動裝置嵌入於所述中間介電層中，所述中間介電層比所述第一重佈線結構厚。
  8. 如申請專利範圍第7項所述的中介層，還包括：第三重佈線結構，介於所述中間介電層與所述第二重佈線結構之間，所述第三重佈線結構的另一精細導電圖案的線寬小於所 述第二重佈線結構的所述粗導電圖案的線寬，並且第三重佈線結構的厚度比所述中間介電層薄。
  9. 如申請專利範圍第7項所述的中介層，還包括：導電通孔，貫穿所述中間介電層並電性耦合到所述第一重佈線結構和所述第三重佈線結構。
  10. 如申請專利範圍第7項所述的中介層，其中所述中間介電層的厚度大於埋設於所述中間介電層內的所述主動裝置的厚度。
TW108126904A 2018-07-30 2019-07-30 中介層及其製造方法 TWI762799B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862711628P 2018-07-30 2018-07-30
US62/711,628 2018-07-30
US16/505,734 2019-07-09
US16/505,734 US20200035591A1 (en) 2018-07-30 2019-07-09 Interposer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW202008547A TW202008547A (zh) 2020-02-16
TWI762799B true TWI762799B (zh) 2022-05-01

Family

ID=69177485

Family Applications (3)

Application Number Title Priority Date Filing Date
TW108126902A TWI719562B (zh) 2018-07-30 2019-07-30 空間轉換器及其製造方法
TW111105223A TWI763619B (zh) 2018-07-30 2019-07-30 中介層及其製造方法
TW108126904A TWI762799B (zh) 2018-07-30 2019-07-30 中介層及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW108126902A TWI719562B (zh) 2018-07-30 2019-07-30 空間轉換器及其製造方法
TW111105223A TWI763619B (zh) 2018-07-30 2019-07-30 中介層及其製造方法

Country Status (2)

Country Link
US (3) US20200035591A1 (zh)
TW (3) TWI719562B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12142567B2 (en) * 2019-04-17 2024-11-12 Intel Corporation Coreless architecture and processing strategy for EMIB-based substrates with high accuracy and high density
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
US11587905B2 (en) * 2019-10-09 2023-02-21 Industrial Technology Research Institute Multi-chip package and manufacturing method thereof
US11637054B2 (en) * 2020-01-31 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
CN113206072A (zh) * 2020-01-31 2021-08-03 台湾积体电路制造股份有限公司 半导体封装
TWI751877B (zh) 2020-03-30 2022-01-01 胡迪群 半導體裝置及其製造方法
US11125781B1 (en) * 2020-06-03 2021-09-21 Dyi-chung Hu Integrated substrate and manufacturing method thereof
CN113838766A (zh) * 2020-06-23 2021-12-24 祁昌股份有限公司 一种用于封装基板的同侧电性测量方法及一种封装基板
US11728260B2 (en) * 2020-12-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
US11710690B2 (en) * 2021-04-19 2023-07-25 Unimicron Technology Corp. Package structure and manufacturing method thereof
CN117276239A (zh) * 2022-06-13 2023-12-22 群创光电股份有限公司 电子装置与形成电子装置的方法
US12469807B2 (en) 2022-07-26 2025-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structures with cascaded openings in enhancement layer
US20240079335A1 (en) * 2022-09-07 2024-03-07 Intel Corporation Three-dimensional integration of dies in an integrated circuit device
US20240153916A1 (en) * 2022-11-05 2024-05-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including molded die stack and methods of forming the same
CN118412337A (zh) * 2023-01-28 2024-07-30 群创光电股份有限公司 电子装置及其制作方法
US20240387386A1 (en) * 2023-05-15 2024-11-21 Taiwan Semiconductor Manufacturing Company Limited Interposer having first and second redistribution layers and methods of making and using the same
US20250280500A1 (en) 2024-03-01 2025-09-04 PCB Automation Inc. Methods and systems for configuring conductive paths in a printed circuit board assembly (pcba) for enhanced power distribution

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159228A1 (en) * 2012-12-06 2014-06-12 Weng Hong Teh High density substrate routing in bbul package
US9543249B1 (en) * 2015-09-21 2017-01-10 Dyi-chung Hu Package substrate with lateral communication circuitry
US20170062383A1 (en) * 2015-08-31 2017-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structures and Methods of Making the Same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
JP5601842B2 (ja) * 2010-01-18 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の試験方法、及びデータ処理システム
KR20140110443A (ko) * 2013-03-08 2014-09-17 삼성전자주식회사 프로브 카드
US9594114B2 (en) * 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics
US9756738B2 (en) * 2014-11-14 2017-09-05 Dyi-chung Hu Redistribution film for IC package
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9673148B2 (en) * 2015-11-03 2017-06-06 Dyi-chung Hu System in package
TWM521177U (zh) 2016-02-03 2016-05-01 中華精測科技股份有限公司 超微間距測試介面板
TWI663406B (zh) 2016-05-31 2019-06-21 巨擘科技股份有限公司 探針卡裝置
US10032702B2 (en) * 2016-12-09 2018-07-24 Dyi-chung Hu Package structure and manufacturing method thereof
US10672729B2 (en) * 2017-03-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
TWI621194B (zh) 2017-06-28 2018-04-11 中華精測科技股份有限公司 測試介面板組件
US10886263B2 (en) * 2017-09-29 2021-01-05 Advanced Semiconductor Engineering, Inc. Stacked semiconductor package assemblies including double sided redistribution layers
US10763239B2 (en) * 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159228A1 (en) * 2012-12-06 2014-06-12 Weng Hong Teh High density substrate routing in bbul package
US20170062383A1 (en) * 2015-08-31 2017-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structures and Methods of Making the Same
US9543249B1 (en) * 2015-09-21 2017-01-10 Dyi-chung Hu Package substrate with lateral communication circuitry

Also Published As

Publication number Publication date
TW202007981A (zh) 2020-02-16
TW202220098A (zh) 2022-05-16
TWI763619B (zh) 2022-05-01
US20220254708A1 (en) 2022-08-11
US20200033381A1 (en) 2020-01-30
US11018082B2 (en) 2021-05-25
US20200035591A1 (en) 2020-01-30
TWI719562B (zh) 2021-02-21
TW202008547A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
TWI762799B (zh) 中介層及其製造方法
US12199084B2 (en) Fan-out package with cavity substrate
TWI683378B (zh) 半導體封裝及其製造方法
US6908785B2 (en) Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
TWI718704B (zh) 封裝體及其製造方法
US12400878B2 (en) Integrated circuit package and method
TW201824486A (zh) 封裝結構
TWI727220B (zh) 形成半導體封裝體的方法
TW201923915A (zh) 半導體封裝及其製造方法
US20250079368A1 (en) Semiconductor Device Package and Method of Manufacture
TW201923914A (zh) 半導體封裝及其製造方法
TW202234540A (zh) 半導體元件封裝及其製造方法
KR102424641B1 (ko) 반도체 패키지 및 그 형성 방법
CN113053759A (zh) 制造半导体器件的方法
TW202410317A (zh) 配線基板、半導體裝置及配線基板的製造方法
CN117423680A (zh) 半导体封装件及其制造方法
TWI911259B (zh) 半導體系統封裝及其製造方法
CN117766472A (zh) 电子封装件及其制法
CN118538699A (zh) 电子封装件及其制法
TW202543078A (zh) 半導體晶粒的封裝結構及其形成方法