TWI762501B - 使用熱匹配基板的磊晶氮化鎵材料的生長 - Google Patents

Abstract

一種經設計的基板，包括支撐結構，該支撐結構包括多晶陶瓷核心、黏著層、及阻障層，該黏著層耦接該多晶陶瓷核心，該阻障層耦接該黏著層。該經設計的基板亦包括：耦接該支撐結構的黏結層、耦接該黏結層的實質單晶層、及耦接該實質單晶層的磊晶氮化鎵層。

Description

使用熱匹配基板的磊晶氮化鎵材料的生長

本申請案主張美國臨時專利申請案第62/371,416號之優先權，該美國臨時專利申請案是於2016年8月5日提出申請，發明名稱為「使用熱匹配基板的磊晶氮化鎵材料的生長（Growth of Epitaxial Gallium Nitride Material Using a Thermally Matched Substrate）」，該美國臨時專利申請案之揭露內容以其全體透過參考形式併入本文，以用於所有目的。

本案揭露內容關於使用熱匹配基板的磊晶氮化鎵材料的生長。

用於磊晶生長氮化鎵（GaN）層的一些習知方法利用藍寶石基板。利用該等磊晶GaN層之示範性裝置為LED元件，該等LED元件用在照明、電腦螢幕、及其他顯示裝置中。

藍寶石基板上氮化鎵層的生長是異質磊晶（heteroepitaxial）生長製程，因為基板與磊晶層是由不同材料所構成。由於異質磊晶生長製程，所以磊晶生長的材料可能顯現各種不利的效應，包括均勻度減少及與磊晶層之電子/光學性質相關的度量（metrics）減少。因此，此技術中需要與磊晶生長製程及基板結構相關的方法與系統。

本發明大體上關於經設計（engineered）的基板結構。更詳言之，本發明關於適合用於磊晶生長厚氮化鎵（GaN）層（例如厚度大於10µm）的方法與系統。僅為例示，本發明已應用至利用經設計之支撐結構的方法與系統，該經設計之支撐結構特徵在於實質上匹配生長於該結構上的厚GaN磊晶層的熱膨脹係數（CTE）（例如，線性熱膨脹係數）。該等方法與技術可應用至各種半導體處理操作。

根據本發明的一實施例，提供一種經設計的基板。該經設計的基板結構包括支撐結構，該支撐結構包括多晶陶瓷核心、黏著（adhesion）層、及阻障層，該黏著層耦接該多晶陶瓷核心，該阻障層耦接該黏著層。該經設計的基板結構亦包括：耦接該支撐結構的黏結（bonding）層、耦接該黏結層的實質單晶層、及耦接該實質單晶層的磊晶氮化鎵層。

根據本發明的另一實施例，提供經設計的基板。該經設計的基板包括支撐結構，該支撐結構包括多晶陶瓷核心、黏著層、及阻障層，該黏著層耦接該陶瓷核心，該阻障層耦接該黏著層。該經設計的基板亦包括耦接該支撐結構的氧化物層及耦接該氧化物層的單晶層。

該多晶陶瓷核心可包括多晶氮化鎵、多晶氮化鋁鎵、多晶氮化鋁、及一或多種摻質，或上述物質之組合。該一或多種摻質可包括鈦或氮化鈦之至少一者。

根據本發明之特定實施例，磊晶結構包括多晶陶瓷核心及複數個經設計的層，該多晶陶瓷核心是以相對溫度分佈曲線（temperature profile）的第一CTE為特徵，該複數個經設計的層耦接該多晶陶瓷核心。該磊晶結構亦包括耦接該複數個經設計的層的其中一或多者的黏結層及耦接該黏結層的實質單晶層。該磊晶結構進一步包括耦接該實質單晶層的GaN磊晶層。該GaN磊晶層是以相對溫度分佈曲線的第二CTE為特徵，該相對溫度分佈曲線的第二CTE與該相對溫度分佈曲線的第一CTE之差異為在300K至1400K的溫度範圍上小於0.5ppm/K。

一實施例中，該多晶陶瓷核心包括多晶氮化鎵、多晶氮化鋁鎵、或多晶氮化鋁之至少一者及一或多種摻質。該複數個經設計的層可包括黏著層與阻障層。該實質單晶層可包括單晶矽層或單晶氮化鎵層之至少一者。特定實施例中，GaN磊晶層是以介於10µm至100µm之間的厚度為特徵。

根據本發明的另一特定實施例，提供一種磊晶結構。該磊晶結構包括以相對溫度分佈曲線的第一CTE為特徵的多晶陶瓷核心及耦接該多晶陶瓷核心的複數個經設計的層。該磊晶結構亦包括耦接該複數個經設計的層的其中一或多者的黏結層以及耦接該黏結層的實質單晶層。該磊晶結構進一步包括耦接該實質單晶層的GaN磊晶層。該GaN磊晶層是以相對溫度分佈曲線的第二CTE為特徵，該相對溫度分佈曲線的第二CTE與該相對溫度分佈曲線的第一CTE之差異在300K至1400K的溫度範圍上小於10%。

該GaN磊晶層可以相對溫度分佈曲線的第二CTE為特徵，該相對溫度分佈曲線的第二CTE與該相對溫度分佈曲線的第一CTE之差異在300K至1400K的溫度範圍上小於5%。此外，該GaN磊晶層可以相對溫度分佈曲線的第二CTE為特徵，該相對溫度分佈曲線的第二CTE與該相對溫度分佈曲線的第一CTE之差異在700K至1400K的溫度範圍上小於5%，且在300K至700K的溫度範圍上小於4%。

諸多勝於習知技術的優點是透過本發明達成。例如，本發明的實施例提供實質上無破裂及剝離的厚GaN層（例如厚度為10µm至100µm）的磊晶生長。此種厚、低差排的層可以是廣泛應用的基礎，以下述者為開端：垂直電力元件構造物、用於雷射應用的低差排層、寬帶隙積體電路、或大直徑（6吋、8吋、12吋、及超過上述尺寸）的獨立GaN晶圓。連同下文及附圖更詳細地描述本發明的該等及其他實施例伴隨其優點與特徵。

本發明的實施例關於經設計的基板結構。更詳言之，本發明關於適合用於磊晶生長厚氮化鎵（GaN）層（例如厚度大於10µm）的方法與系統。僅為例示，本發明已應用至利用經設計之支撐結構的方法與系統，該經設計之支撐結構特徵在於實質上匹配生長於該結構上的厚GaN磊晶層的熱膨脹係數（CTE）。該等方法與技術可應用至各種半導體處理操作。

第5圖是圖表，說明針對各種材料的隨溫度變化之熱膨脹係數。在利用由經設計的層環繞的氮化鋁（AlN）陶瓷核心的經設計的基材中，陶瓷核心與磊晶生長的GaN材料之間的熱不匹配可造成磊晶生長的GaN材料在生長製程完成之後破裂及剝離。

參考第5圖，在大約等於生長溫度（例如，範圍為1,000°C的溫度）的溫度下，多晶AlN的CTE實質上匹配磊晶生長的GaN的CTE。然而，發明人已確定，在厚GaN層生長（例如，厚度大於10µm）之後，後生長結構的冷卻期間（尤其是從約300°C（即573K）至室溫（即300K）的溫度範圍中，如第5圖中所說明）的CTE不匹配可能造成磊晶生長的GaN層破裂及/或剝離。

因此，如本文所述，本發明的實施例利用在實質溫度範圍上（包括生長溫度及後生長冷卻溫度）實質上CTE匹配磊晶生長GaN層的多晶陶瓷核心。基板結構與磊晶層之間的CTE匹配減少室溫至攝氏數百度之範圍內的溫度下後生長冷卻應力的水準（例如減少大於2的倍數），而使得GaN層生長得比使用習知技術可得的厚。作為範例，本發明之實施例能使GaN層在厚度上生長至多達及超過100µm。

第1A圖是簡化示意圖，說明根據本發明之一實施例的包括多晶GaN核心的經設計的基板結構。經設計之基板結構100具有包括多晶GaN的多晶陶瓷核心110。該包括多晶GaN的多晶陶瓷核心具有與GaN磊晶層130實質上相同的CTE性質。核心的厚度可為在100至1,500µm的量級，例如725µm。參考第5圖，多晶GaN所具有的相對於溫度分佈曲線的CTE緊密匹配結晶GaN的相對於溫度分佈曲線的CTE。

如第5圖中所說明，a軸上生長的GaN的CTE範圍是300K時約4.4ppm/K至1400K時約6.1ppm/K。多晶GaN的CTE範圍是300K時約4.2ppm/K至1400K時約5.8ppm/K。GaN a軸的CTE值與多晶GaN之CTE值之間的差異實質上恆定且等於：在從700K至1400K的溫度上約0.3ppm/K。當溫度從700K降至300K，CTE差異減少到約0.2ppm/K。因此，GaN a軸與多晶GaN的特徵在於這樣的CTE差異：在300K至700K的溫度範圍上小於4%，且在700K至1400K的溫度範圍上小於5%。

與多晶GaN的CTE值對比，儘管多晶AlN之CTE與GaN a軸之CTE實質上在1400K相等（即，GaN a軸的CTE在1400K為約6.1ppm/K，多晶AlN的CTE在1400K為約6.2ppm/K），但該等CTE值在300K有明顯差異（即，GaN a軸的CTE在300K為約4.4ppm/K，多晶AlN的CTE在3400K為約2.8ppm/K）。GaN a軸的CTE值與多晶AlN的CTE值之間的差異在從1000K至1400K的溫度上實質上小於0.1ppm/K。當溫度從1000K降至300K，CTE差異增加至約1.6ppm/K。因此，儘管GaN a軸與多晶AlN特徵在於對1000K至1400K之溫度範圍而言為可忽略的CTE差異（約0.1ppm/K/約6ppm/K = 約2%），但當溫度減少到室溫時CTE差異明顯（即，從900K下約0.2ppm/K/約6ppm/K = 約3%至在300K下約1.6ppm/K/約4ppm/K = 約40%）。

因此，利用多晶GaN核心的本發明的實施例可特徵在於多晶陶瓷核心與磊晶GaN材料之間的CTE差異在從生長溫度至室溫的溫度範圍上小於40%。一實施例中，多晶陶瓷核心與磊晶GaN材料之間的CTE差異在從300K至1400K的溫度範圍上小於10%。另一實施例中，多晶陶瓷核心與磊晶GaN材料生長之間的CTE差異在從300K至1400K的溫度範圍上小於5%。溫度至室溫。在又一實施例中。多晶陶瓷核心與磊晶GaN材料生長之間的CTE差異在包括磊晶生長溫度（即700K至1400K）之給定溫度範圍上小於約5%，且在包括室溫及後生長冷卻製程之給定溫度範圍（即300K至700K）上小於約4%。

一些實施例中，不利用百分比對多晶陶瓷核心之CTE分佈曲線及磊晶生長GaN之CTE分佈曲線進行比較，而是該多晶陶瓷核心之CTE可在預定溫度範圍（例如從300K至1400K或300K至1200K）上在磊晶生長（例如單晶）GaN的預定值內（例如0.5ppm/K或甚至0.25ppm/K）。

一或多個經設計的層115沉積至包括GaN的多晶陶瓷核心上。與經設計的層115相關的額外敘述在下文中與第4圖相關提供。

實質單晶矽層120加至經設計的層115的頂表面116。在形成磊晶GaN層130的磊晶生長製程期間，實質單晶矽層120適合用作為生長層。一些實施例中，磊晶GaN層130具有範圍從約10µm至100µm的厚度（T），該磊晶GaN層可用作為光電或電力元件中所用的複數層中的一層。一實施例中，實質單晶矽層120包括單晶矽層，該單晶矽層使用層轉移製程附接經設計的層115的頂表面116。如上文所論述，包括GaN的多晶陶瓷核心110與磊晶GaN層130之間的緊密CTE匹配使磊晶GaN層在生長完成及冷卻製程之後維持適當的材料性質。

第1B圖是簡化的示意圖，說明根據本發明之另一實施例的包括多晶GaN核心的經設計的基板結構。第1B圖中所說明的經設計的基板結構與第1A圖中所說明的經設計的基板結構有一些類似之處，與第1A圖相關提供的敘述只要合適皆可應用至第1B圖。

第1B圖中，實質單晶GaN層140加至經設計的層115的頂表面116。在形成磊晶GaN層130的磊晶生長製程期間，實質單晶GaN層140適合用作為生長層。一實施例中，該實質單晶GaN層140包括單晶GaN層，該單晶GaN層使用層轉移製程附接經設計的層115的頂表面116。如第1B圖中所說明，磊晶GaN層130在實質單晶GaN層140上的同質磊晶生長是透過本發明之實施例所提供。

第2A圖是簡化的示意圖，說明根據本發明之一實施例的包括多晶AlGaN核心的經設計的基板結構。為了製作包括AlGaN的多晶陶瓷核心210，多晶AlN與多晶GaN的晶粒以預定比例混合在一起，且經過燒製而產生多晶AlGaN核心。一些實施例中，Al_x Ga_y N的莫耳分率範圍是從0＜x＜100%且0＜y＜100%，包括多晶AlN與GaN之邊界情況。一組特定實施例中，莫耳分率是Al_0.8 Ga_0.2 N或Al_0.5 Ga_0.5 N，然而本發明不限於這些特定莫耳分率。作為範例，其他實施例中，使用燒結劑（例，氧化釔，或Y₂ O₃ ）以支援陶瓷形成。氧化釔濃度可在0＜z＜10%的範圍內，從而實現Al_x Ga_y N(Y₂ O₃ )_z 形成，使得Al_x Ga_y N含量介於化合物的90%至100%之間。本發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

一或多個經設計的層215沉積在包括AlGaN的多晶陶瓷核心210上。與經設計的層215相關的額外敘述在下文中與第4圖相關提供。

實質單晶矽層220加至經設計的層215的頂表面216。在形成磊晶GaN層230的磊晶生長製程期間，實質單晶矽層220適合用作為生長層。一些實施例中，磊晶GaN層230具有範圍從約10µm至100µm的厚度（T），該磊晶GaN層可用作為光電或電力元件中所用的複數層中的一層。一實施例中，實質單晶矽層220包括單晶矽層，該單晶矽層使用層轉移製程附接經設計的層215的頂表面216。如上文所論述，包括AlGaN的多晶陶瓷核心210與磊晶GaN層230之間的緊密CTE匹配使磊晶GaN層在生長完成及冷卻製程之後維持適當的材料性質。

第2B圖是簡化的示意圖，說明根據本發明之另一實施例的包括多晶AlGaN核心的經設計的基板結構。第2B圖中所說明的經設計的基板結構與第2A圖中所說明的經設計的基板結構有一些類似之處，與第2A圖相關提供的敘述只要合適皆可應用至第2B圖。

第2B圖中，實質單晶GaN層240加至經設計的層215的頂表面216。在形成磊晶GaN層230的磊晶生長製程期間，實質單晶GaN層240適合用作為生長層。一實施例中，該實質單晶GaN層240包括單晶GaN層，該單晶GaN層使用層轉移製程附接經設計的層215的頂表面216。如第2B圖中所說明，磊晶GaN層230在實質單晶GaN層240上的同質磊晶生長是透過本發明之實施例所提供。

第3A圖是簡化示意圖，說明根據本發明之一實施例的包括具摻質的多晶AlN核心的經設計的基板結構。用於多晶核心中的摻質包括鈦（Ti）、氮化鈦（TiN）、及類似物。該等摻質修飾多晶核心的相對溫度分佈曲線的CTE，使得該分佈曲線緊密匹配磊晶GaN層330的分佈曲線。

一或多個經設計的層315沉積在包括AlN與摻質的多晶陶瓷核心310上。關於經設計的層315的額外敘述於下文中與第4圖相關提供。

實質單晶矽層320加至經設計的層315的頂表面316。在形成磊晶GaN層330的磊晶生長製程期間，實質單晶矽層320適合用作為生長層。一些實施例中，磊晶GaN層330具有範圍從約10µm至100µm的厚度（T），該磊晶GaN層可用作為光電或電力元件中所用的複數層中的一層。一實施例中，實質單晶矽層320包括單晶矽層，該單晶矽層使用層轉移製程附接經設計的層315的頂表面316。如上文所論述，包括AlN及摻質的多晶陶瓷核心310與磊晶GaN層330之間的緊密CTE匹配使磊晶GaN層在生長完成及冷卻製程之後維持適當的材料性質。

第3B圖是簡化的示意圖，說明根據本發明之另一實施例的包括具摻質的多晶AlN核心的經設計的基板結構。第3B圖中所說明的經設計的基板結構與第3A圖中所說明的經設計的基板結構有一些類似之處，與第3A圖相關提供的敘述只要合適皆可應用至第3B圖。

第3B圖中，實質單晶GaN層340加至經設計的層315的頂表面316。在形成磊晶GaN層330的磊晶生長製程期間，實質單晶GaN層340適合用作為生長層。一實施例中，該實質單晶GaN層340包括單晶GaN層，該單晶GaN層使用層轉移製程附接經設計的層315的頂表面316。如第3B圖中所說明，磊晶GaN層330在實質單晶GaN層340上的同質磊晶生長是透過本發明之實施例所提供。

第4圖是簡化示意圖，說明根據本發明之另一實施例的經設計的基板結構的經設計的層。第4圖中所說明的經設計的基板結構可用作為第1A圖至第3B圖中所說明的厚GaN磊晶層的生長基板。本發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

參考第4圖，提供多晶陶瓷核心410。多晶陶瓷核心410可包括上文論述的CTE匹配材料，包括多晶GaN、多晶AlGaN、具摻質之多晶AlN、或類似物。多晶陶瓷核心410包覆在黏著層412中，該黏著層412可稱作為殼體或包覆殼體。一實施例中，黏著層412包括正矽酸四乙酯（TEOS）氧化物層，其厚度在1,000Å量級。其他實施例中，黏著層的厚度例如從100Å至2,000Å變化。儘管一些實施例中TEOS氧化物用於黏著層，但根據本發明之實施例，可利用提供稍後沉積的層與下方層或材料（例如，陶瓷，尤其是多晶陶瓷）之間的黏著的其他材料。例如，SiO₂ 或其他矽的氧化物（Si_x O_y ）良好地附著於陶瓷材料且提供適合的表面以供例如導電材料的後續沉積。一些實施例中，黏著層412完全環繞多晶陶瓷核心410，以形成完整包覆的核心，且該黏著層412可透過使用LPCVD形成。黏著層提供上面有後續層黏著的表面，以形成經設計的基板結構的元件。

除了使用LPCVD製程、基於熱爐之製程、及類似製程形成包覆黏著層之外，根據本發明之多個實施例，可利用其他半導體製程，包括CVD製程或類似的沉積製程。作為範例，可利用塗佈一部分核心的沉積製程，該核心可翻轉，且能夠重複該沉積製程而塗佈核心的其他部分。從而，儘管一些實施例中利用LPCVD提供完整包覆的結構，但取決於特定應用，可利用其他膜形成技術。

導電層414形成於鄰近黏著層412。所說明的實施例中，導電材料形成於黏著層的一部分上，例如，該基板結構的下半部。一些實施例中，導電材料可形成為完整包覆層，且之後於該基板結構的一側上移除。導電層414可為多晶矽（即多結晶的矽），且厚度是在500至5,000Å（例如2,500Å）之數量級。

一實施例中，導電層414可為經摻雜之多晶矽以提供高導電材料，例如以硼摻雜而提供p型多晶矽層。一些實施例中，以硼進行的摻雜是在1x10¹⁹ cm^-3 至1x10²⁰ cm^-3 的水準，以提供高導電性。不同摻質濃度的其他摻質（例如，摻質濃度範圍從1x10¹⁶ cm^-3 至5x10¹⁸ cm^-3 的磷、砷、鉍、或類似物）可用於提供適合用在導電層中的n型或p型半導體材料。本發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

於將經設計的基板靜電吸附（chuck）至半導體處理工具（例如，有靜電放電（ESD）吸盤的工具）期間，導電層414的存在是實用的。導電層實現半導體處理工具中處理之後快速的去吸附（dechuck）。從而，本發明之實施例提供的基板結構可以與習知矽晶圓一併利用的方式進行處理。發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

第二黏著層416（例如，厚度數量級為1,000Å的TEOS氧化物層）環繞導電層414而形成。一些實施例中，第二黏著層416完全環繞導電層414，而形成完整包覆的結構，且該第二黏著層416可透過使用LPCVD製程、CVD製程、或任何適合的沉積製程（包括旋轉塗佈介電質之沉積）形成。

第4圖所說明的實施例中，導電層414僅存在於基板結構的下半部上。發明人已確定，一些實例中，磊晶GaN層的剝離可由於與導電層界面處的不良黏著所造成。所以，透過將黏著層僅放置在結構的下部上，改善了結構之上部上的層的黏著，特別是磊晶GaN層的黏著。從而，本發明之實施例利用在多晶陶瓷核心的相對側上不同數目的經設計的層（請注意，於此實例中，黏結層不被視為經設計的層），藉此提供了多個優點，該等優點是僅僅使用形成為環繞多晶陶瓷核心及上方層的殼層的經設計的層所無法獲得的。本發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

一些實施例中，磊晶生長的GaN層的品質的改善可透過消除導電層414而達成，發明人已確定導電層414會於某些條件下造成磊晶GaN層剝離。該等實施例中，除了導電層414之外還可消除第二黏著層416，造成結構包括多晶陶瓷核心410、黏著層412、及阻障層418（下文所述）。從而，該等實施例中，經設計的層包括僅只兩層，即黏著層與阻障層，因此造成結構僅有三個界面：核心｜黏著、黏著｜阻障、阻障｜黏結。本發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

阻障層418（例如氮化矽層）形成為環繞第二黏著層416。一實施例中，阻障層418是氮化矽層，該氮化矽層厚度為4,000Å至5,000Å之量級。一些實施例中，阻障層418完全環繞第二黏著層416，以形成完整包覆的結構，且可使用LPCVD製程形成該阻障層418。除了氮化矽層之外，包括SiCN、SiON、AlN、SiC及類似物之非晶形材料可用作為阻障層。一些實施形態中，阻障層是由一些子層組成，該等子層堆積而形成該阻障層。從而，不希望用語「阻障層」是意味單一層或單一材料，而是涵蓋複合方式疊層的一或更多個材料。發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

一些實施例中，阻障層414（例如氮化矽層）防止例如高溫（例如1,000°C）磊晶生長製程期間多晶陶瓷核心410中存在的成分擴散及/或釋氣進入其中可能存在經設計的基板的半導體處理腔室之環境中，所述成分例如釔之氧化物（即氧化釔）、氧、金屬雜質、其他痕量元素、及類似物。利用本文所述的包覆層，包括多晶GaN、多晶AlGaN、及具摻質之多晶AlN的陶瓷材料（可能一般不適合用於無塵室環境）可用在半導體製程流程及無塵室環境中。與使用阻障層相關的額外敘述在美國專利申請案第62/350,084號中提供，該美國專利申請案於2016年6月14日提出申請，其揭露內容之整體以參考形式併入本文，以供所有目的所用。

再次參考第4圖，黏結層420（例如氧化矽層）沉積在阻障層418的一部分上，例如阻障層的頂表面上，且後續在黏結實質單晶層430期間使用該黏結層420。一些實施例中，黏結層420在厚度上可大約為1.5µm。包括將此基板構造用於電力或RF元件的一些實施例中，氧化矽厚度可實質上減少（例如，降至約1,000Å），以改善基板的熱性質。

在如第1A圖至第3B圖中說明的形成厚GaN磊晶層的磊晶生長製程期間，實質單晶層430適合用作為生長層。一實施例中，實質單晶層430包括單晶矽層或單晶GaN層，該單晶矽層或單晶GaN層是使用層轉移製程附接至黏結層420。

一些實施例中，省略黏結層，而將實質單晶層430加至阻障層。本發明所屬技術領域中具有通常知識者會理解有諸多變化例、修飾例、及替代例。

應瞭解本文所述之範例及實施例僅為了說明，且對發明所屬技術領域中具有通常知識者而言，亦提示了根據該等範例及實施例的各種修飾或變化，而根據該等範例及實施例的各種修飾或變化亦包含在此申請案的精神與範圍以及所附之申請專利範圍的範疇內。

100‧‧‧經設計的基板結構110‧‧‧多晶陶瓷核心115‧‧‧經設計的層116‧‧‧頂表面120‧‧‧實質單晶矽層130‧‧‧磊晶GaN層140‧‧‧實質單晶GaN層210‧‧‧多晶陶瓷核心215‧‧‧經設計的層216‧‧‧頂表面220‧‧‧實質單晶矽層230‧‧‧磊晶GaN層240‧‧‧實質單晶GaN層310‧‧‧多晶陶瓷核心315‧‧‧經設計的層316‧‧‧頂表面320‧‧‧實質單晶矽層330‧‧‧磊晶GaN層340‧‧‧實質單晶GaN層410‧‧‧多晶陶瓷核心412‧‧‧黏著層414‧‧‧導電層416‧‧‧第二黏著層418‧‧‧阻障層420‧‧‧黏結層430‧‧‧實質單晶層T‧‧‧厚度

第1A圖是簡化示意圖，說明根據本發明之一實施例的包括多晶GaN核心的經設計的基板結構。

第1B圖是簡化示意圖，說明根據本發明之另一實施例的包括多晶GaN核心的經設計的基板結構。

第2A圖是簡化示意圖，說明根據本發明之一實施例的包括多晶AlGaN核心的經設計的基板結構。

第2B圖是簡化示意圖，說明根據本發明之另一實施例的包括多晶AlGaN核心的經設計的基板結構。

第3A圖是簡化示意圖，說明根據本發明之一實施例的包括具摻質的多晶AlN核心的經設計的基板結構。

第3B圖是簡化示意圖，說明根據本發明之另一實施例的包括具摻質的多晶AlN核心的經設計的基板結構。

第4圖是簡化示意圖，說明根據本發明之另一實施例的經設計的基板結構的經設計的層。

第5圖是圖表，說明各種材料的隨溫度變化之熱膨脹係數。

國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無

國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

100‧‧‧經設計的基板結構

110‧‧‧多晶陶瓷核心

115‧‧‧經設計的層

116‧‧‧頂表面

120‧‧‧實質單晶矽層

130‧‧‧磊晶GaN層

T‧‧‧厚度

Claims (20)

1. 一種經設計(engineered)的基板，包括：一支撐結構，包括：一多晶陶瓷核心；一黏著(adhesion)層，耦接該多晶陶瓷核心；一導電層，耦接該黏著層；以及一阻障層，包覆該導電層、該黏著層、及該多晶陶瓷核心；一黏結(bonding)層，耦接該支撐結構；一實質單晶層，耦接該黏結層；及一磊晶氮化鎵層，耦接該實質單晶層。
2. 如請求項1所述之經設計的基板，其中該多晶陶瓷核心包括多晶氮化鎵。
3. 如請求項2所述之經設計的基板，其中該實質單晶層包括一單晶矽層。
4. 如請求項2所述之經設計的基板，其中該實質單晶層包括一單晶氮化鎵層。
5. 如請求項1所述之經設計的基板，其中該多晶陶瓷核心包括多晶氮化鋁鎵。
6. 如請求項5所述之經設計的基板，其中該實質單晶層包括一單晶矽層。
7. 如請求項5所述之經設計的基板，其中該實 質單晶層包括一單晶氮化鎵層。
8. 如請求項1所述之經設計的基板，其中該多晶陶瓷核心包括多晶氮化鋁及一或多種摻質。
9. 如請求項8所述之經設計的基板，其中該實質單晶層包括下述之至少一者：一單晶矽層或一單晶氮化鎵層。
10. 如請求項8所述之經設計的基板，其中該一或多種摻質包括下述之至少一者：鈦或氮化鈦。
11. 如請求項1所述之經設計的基板，其中該黏著層包括：一正矽酸四乙酯(TEOS)氧化物層，包覆該多晶陶瓷核心。
12. 如請求項11所述之經設計的基板，其中該TEOS氧化物層在厚度上為約1,000Å。
13. 如請求項1所述之經設計的基板，其中該阻障層包括：一氮化矽層，包覆該黏著層。
14. 如請求項13所述之經設計的基板，其中氮化矽層在厚度上為約4,000Å。
15. 如請求項1所述之經設計的基板，其中該黏結層包括一氧化矽層。
16. 如請求項1所述之經設計的基板，其中該磊晶氮化鎵層是以一厚度為特徵，該厚度介於10μm至100μm之間。
17. 如請求項16所述之經設計的基板，其中該厚度介於40μm至80μm之間。
18. 如請求項1所述之經設計的基板，其中該多晶陶瓷核心之CTE分佈曲線與該磊晶氮化鎵層之CTE分佈曲線之間的差異在介於300K與1400K之間的溫度小於0.5ppm/K。
19. 如請求項1所述之經設計的基板，其中該支撐結構包括兩個界面層。
20. 如請求項19所述之經設計的基板，其中該兩個界面層包括：一第一界面層，位於該多晶陶瓷核心與該黏著層之間；以及一第二界面層，位於該黏著層與該阻障層之間。

Images