[go: up one dir, main page]

TWI762275B - 借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置 - Google Patents

借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置 Download PDF

Info

Publication number
TWI762275B
TWI762275B TW110114105A TW110114105A TWI762275B TW I762275 B TWI762275 B TW I762275B TW 110114105 A TW110114105 A TW 110114105A TW 110114105 A TW110114105 A TW 110114105A TW I762275 B TWI762275 B TW I762275B
Authority
TW
Taiwan
Prior art keywords
compact
read
host device
physical address
information
Prior art date
Application number
TW110114105A
Other languages
English (en)
Other versions
TW202143054A (zh
Inventor
林瑜智
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW202143054A publication Critical patent/TW202143054A/zh
Application granted granted Critical
Publication of TWI762275B publication Critical patent/TWI762275B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

本發明揭露了一種借助專用位元資訊來執行記憶體裝置之存取管理方法和裝置，該方法包含有：向主機裝置發送包含有複數個壓縮表之緊湊型混合表，以儲存於主機裝置中，來允許主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至記憶體裝置以作為讀取參考；根據來自主機裝置之讀取命令封包來決定起始邏輯位址和資料長度，並根據該讀取命令封包來決定第一映射關係和專用位元資訊；根據第一映射關係和專用位元資訊來決定第二映射關係；且至少根據第一映射關係和第二映射關係從非揮發性記憶體讀取資料予主機裝置。

Description

借助專用位元資訊來執行一記憶體裝置之存取管理之方法、 記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置
本發明係有關於記憶體控制，尤指一種借助於專用位元資訊來執行記憶體裝置之存取管理的方法，以及相關裝置(例如記憶體裝置內的記憶體控制器、記憶體裝置以及包含有記憶體裝置之電子裝置)。
記憶體裝置可以包含有用來儲存資料之快閃記憶體，且存取快閃記憶體的管理相當複雜。記憶體裝置可以包含有用於緩衝、管理...等等目的的隨機存取記憶體，而隨機存取記憶體通常有著儲存容量不足的問題。現有技術試圖糾正上述問題，但反而產生了更進一步的問題，因此，需要一種新穎的方法和相關結構以便在不產生任何副作用或以不太可能產生副作用之方式來解決這些問題。
因此，本發明的目的之一在於揭露一種借助專用位元資訊來執行記 憶體裝置之存取管理的方法，並揭露相關裝置(例如記憶體裝置內之記憶體控制器、記憶體裝置以及包含有記憶體裝置之電子裝置)，以解決上述問題。
本發明的至少一實施例揭露了一種借助專用位元資訊來執行記憶體裝置之存取管理的方法，其中該方法適用於記憶體裝置，記憶體裝置可以包含有非揮發性(Non-Volatile,NV)記憶體，且非揮發性記憶體可以包含有至少一非揮發性記憶元件(例如一個或一個以上非揮發性記憶元件)，該方法可以包含有：將包含有複數個壓縮表之一緊湊型混合表發送至主機裝置，以儲存在主機裝置中，來允許主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至記憶體裝置作為讀取參考，用來提高記憶體裝置之讀取性能(例如，提高讀取速度)，其中該緊湊型混合表之複數個緊湊型混合表條目均具有同一大小；因應主機裝置發送至少一封包以指出至少一要求，判斷該至少一要求中是否存在一讀取要求，其中在該至少一封包中攜帶有該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包係指出該讀取要求；因應讀取要求之存在，從該讀取命令封包中獲取讀取參考資訊，其中讀取命令封包中所攜帶的讀取參考資訊包含有指出第一映射關係之第一映射資訊且包含有專用位元資訊，且讀取參考資訊代表緊湊型混合表之複數個緊湊型混合表條目之一相對應的緊湊型混合表條目；根據第一映射關係和專用位元資訊，來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始具有資料長度之資料；以及至少根據第一映射關係和至少一第二映射關係，從非揮發性記憶體讀取資料予主機裝置。
除了上述方法外，本發明還揭露了一種記憶體裝置，且該記憶體裝置包含有非揮發性記憶體和控制器，例如記憶體控制器，非揮發性記憶體用來儲存資訊，其中該非揮發性記憶體可以包含有至少一非揮發性記憶體元件(例 如一個或複數個非揮發性記憶體元件)，控制器耦接於非揮發性記憶體，且該控制器用來控制記憶體裝置之操作，此外，控制器包含有處理電路，該處理電路用來根據來自主機裝置之複數個主機命令以控制控制器，來允許主機裝置通過控制器存取非揮發性記憶體，例如，控制器將包含有複數個壓縮表之一緊湊型混合表發送到主機裝置，以儲存在主機裝置中，來允許主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至記憶體裝置作為讀取參考，用來提高該記憶體裝置之讀取性能(例如提高讀取速度)，其中該緊湊型混合表之複數個緊湊型混合表條目均具有同一大小；因應主機裝置發送至少一封包以指出至少一要求，控制器判斷該至少一要求中是否存在一讀取要求，其中在該至少一封包中攜帶有該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包係指出該讀取要求；因應讀取要求之存在，控制器從該讀取命令封包中獲取讀取參考資訊，其中讀取命令封包中所攜帶的讀取參考資訊包含有指出第一映射關係之第一映射資訊且包含有專用位元資訊，且讀取參考資訊代表緊湊型混合表之複數個緊湊型混合表條目之一相對應的緊湊型混合表條目；控制器根據第一映射關係和專用位元資訊，來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有資料長度之資料；以及控制器至少根據第一映射關係和至少一第二映射關係，從非揮發性記憶體讀取資料予主機裝置。
根據一些實施例，另揭露了一種相關電子裝置，該電子裝置可以包含有上述記憶體裝置，且還可以包含有：主機裝置，耦接於記憶體裝置，主機裝置可以包含有：至少一處理器，用來控制主機裝置之操作；以及電源供應電路，耦接於至少一處理器，用來供應電源給至少一處理器及記憶體裝置，此外，記憶體裝置可以用來向主機裝置提供儲存空間。
除上述方法外，本發明還揭露一種記憶體裝置的控制器，例如記憶體裝置內的記憶體控制器，其中記憶體裝置包含有該控制器和非揮發性記憶體，非揮發性記憶體可以包含有至少一非揮發性記憶體元件(例如一個或複數個非揮發性記憶體元件)，此外，該控制器包含有處理電路，其用來根據來自主機裝置之複數個主機命令以控制該控制器，來允許主機裝置通過該控制器存取非揮發性記憶體，例如，該控制器將包含有複數個壓縮表之一緊湊型混合表發送到主機裝置，以儲存在主機裝置中，來允許主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至記憶體裝置作為讀取參考，用來提高記憶體裝置之讀取性能(例如，提高讀取速度)，其中該緊湊型混合表之複數個緊湊型混合表條目均具有同一大小；因應主機裝置發送至少一封包以指出至少一要求，該控制器判斷該至少一要求中是否存在一讀取要求，其中在該至少一封包中攜帶有該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包係指出該讀取要求；因應讀取要求之存在，該控制器從該讀取命令封包中獲取讀取參考資訊，其中讀取命令封包中所攜帶的讀取參考資訊包含有指出第一映射關係之第一映射資訊且包含有專用位元資訊，且讀取參考資訊代表緊湊型混合表之複數個緊湊型混合表條目之一相對應的緊湊型混合表條目；該控制器根據第一映射關係和專用位元資訊，來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有資料長度之資料；以及該控制器至少根據第一映射關係和至少一第二映射關係，從非揮發性記憶體讀取資料予主機裝置。
本發明的至少一實施例揭露了一種借助專用位元資訊來執行記憶體裝置之存取管理的方法，其中該方法適用於主機裝置，記憶體裝置可以包含有非揮發性記憶體，且非揮發性記憶體可以包含有至少一非揮發性記憶元件(例如一個或一個以上非揮發性記憶元件)，該方法可以包含有：從記憶體裝置中接 收包含有複數個壓縮表之一緊湊型混合表，且將該緊湊型混合表儲存於主機裝置中，用來將該緊湊型混合表之複數個緊湊型混合表條目之其一發送記憶體裝置以作為讀取參考，用於提高記憶體裝置之讀取性能，其中該緊湊型混合表之複數個緊湊型混合表條目均具有同一大小；因應接收到來自主機裝置之使用者之至少一要求，判斷在該至少一要求中是否存在一讀取要求；因應該讀取要求的存在，向記憶體裝置發送攜帶至少一起始邏輯位址和該讀取要求之資料長度之一讀取命令封包，並通過該讀取命令封包將讀取參考資訊提供給記憶體裝置，其中該讀取命令封包指出該讀取要求，該讀取命令封包所攜帶之讀取參考資訊包含有指出第一映射關係之第一映射資訊且包含有專用位元資訊，且讀取參考資訊代表緊湊型混合表之複數個緊湊型混合表條目之一相對應的緊湊型混合表條目；利用記憶體裝置內之記憶體控制器以根據第一映射關係和專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有資料長度之資料；以及利用記憶體控制器以至少根據第一映射關係和至少一第二映射關係從非揮發性記憶體中讀取資料予主機裝置。
除上述方法外，本發明還揭露一種主機裝置，其中該主機裝置適用於借助專用位元資訊來執行記憶體裝置之存取管理，記憶體裝置可以包含有非揮發性記憶體，且非揮發性記憶體包含有至少一非揮發性記憶體元件(例如一個或一個以上非揮發性記憶元件)，該主機裝置可以包含有：至少一處理器，用於控制該主機裝置的操作；至少一隨機存取記憶體(Random Access Memory,RAM)，耦接於至少一處理器，用於在該主機裝置內儲存資訊；以及電源供應電路，耦接於至少一處理器，用來供應電源給至少一處理器及記憶體裝置，例如，該主機裝置用於從記憶體裝置接收包含有複數個壓縮表之一緊湊型混合表，並將該緊湊型混合表儲存於該主機裝置的至少一隨機存取記憶體中，以發送該緊 湊型混合表之複數個緊湊型混合表條目之其一至記憶體裝置作為讀取參考，以提高記憶體裝置的讀取性能，其中該緊湊型混合表之複數個緊湊型混合表條目均具有同一大小；因應接收到來自該主機裝置的使用者之至少一要求，該主機裝置被用於判斷在該至少一要求中是否存在一讀取要求；因應該讀取要求的存在，該主機裝置用於向記憶體裝置發送攜帶至少一起始邏輯位址和該讀取要求之資料長度之一讀取命令封包，並通過該讀取命令封包將讀取參考資訊提供給記憶體裝置，其中該讀取命令封包指出該讀取要求，讀取命令封包所攜帶之讀取參考資訊包含有指出第一映射關係之第一映射資訊且包含有專用位元資訊，且讀取參考資訊代表緊湊型混合表之複數個緊湊型混合表條目之一相對應的緊湊型混合表條目；該主機裝置利用記憶體裝置內之記憶體控制器以根據第一映射關係和專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有資料長度之資料；以及該主機裝置利用記憶體控制器以至少根據第一映射關係和至少一第二映射關係從非揮發性記憶體讀取資料予該主機裝置。
根據一些實施例，裝置可以包含有電子裝置的至少一部分(例如，部分或全部)，例如，該裝置可以包含有記憶體裝置內之記憶體控制器，在另一個範例中，該裝置可以包含有記憶體裝置，在一些範例中，該裝置可以包含有電子裝置或電子裝置內之主機裝置，此外，記憶體控制器可以用來控制記憶體裝置之操作，且包含有至少一非揮發性記憶體元件(例如一個或一個以上的快閃記憶體裸晶，或一個或一個以上的快閃記憶體晶片)的非揮發性記憶體(例如快閃記憶體)可以用來儲存資料，記憶體裝置的範例可以包括但不限於：記憶卡、固態硬碟...等等，主機裝置的範例可以包括但不限於：多功能手機、平板電腦以及個人電腦例如筆記型電腦和桌上型電腦，此外，記憶體裝置可以用 來為主機裝置儲存資料，記憶體裝置可以用於因應來自主機裝置之主機命令來讀取儲存的資料，且向主機裝置提供從非揮發性記憶體讀取的資料，為了提高記憶體裝置之性能，主機裝置可以用來獲取記憶體裝置之一些內部資訊，主機裝置可以用來將先前從記憶體裝置獲取的內部資訊發送回記憶體裝置，來允許記憶體裝置使用內部資訊，其中記憶體裝置可以利用並共享主機裝置之隨機存取記憶體，根據一些實施例，主機裝置和記憶體裝置可以採用一種或多種更好的封包格式來優化主機裝置與記憶體裝置之間的通訊，例如，一種或多種更好的封包格式可以用來攜帶專用位元資訊以指出多於一個的實體位址，以減少主機裝置與記憶體裝置之間的封包數量。
本發明的方法和裝置可以保證記憶體裝置可以在各種情況下正確地操作，例如，從主機裝置發送之內部資訊可能是不正確的，而本發明的方法和裝置可以檢測到這種情況並防止記憶體裝置之故障...等等，此外，資訊可以被更改，而本發明的方法和裝置可以檢測到這種情況並防止一些安全問題，此外，本發明的方法和裝置可以提供一種或多種更好的封包格式，以優化主機裝置與記憶體裝置之間的通訊，以使整個系統適合於根據一種或多種較新的規範(例如，主機效能增強器(Host Performance Booster,HPB)2.0，其應與通用快閃記憶體儲存(Universal Flash Storage,UFS)3.1一起推動)來運行，且可改善記憶體裝置之隨機讀取速度。
10:電子裝置
50:主機裝置
52:處理器
54:電源供應電路
56,116:隨機存取記憶體
100:記憶體裝置
110:記憶體控制器
112:微處理器
112C:程式碼
112M:唯讀記憶體
114:控制邏輯電路
118:傳輸介面電路
120:非揮發性記憶體
112-1~122-N:非揮發性記憶體元件
HT:混合表
T1,T2:表
HTE:混合表條目
TE1,TE2:表條目
CHT:緊湊型混合表
CT1,CT2:壓縮表
CIT:連續性資訊表
CHTE:緊湊型混合表條目
CTE1,CTE2:壓縮表條目
CITE:連續性資訊表條目
DBI:專用位元資訊
S08,S10,S12,S14,S16,S18,S20A,S20B,S22A,S22B,S24:步驟
S28,S30,S32,S34,S36,S38,S40A,S40B,S42A,S42B,S44:步驟
MSB:最高有效位元
LSB:最低有效位元
第1圖為依據本發明一實施例之電子裝置的示意圖。
第2圖為依據本發明一實施例之用以執行如第1圖所示之記憶體裝置的存取 管理方法的控制方案。
第3圖為第2圖所示之控制方案的主機效能增強器條目格式的一範例。
第4圖為依據本發明一實施例之一種借助專用位元資訊來執行如第1圖所示之記憶體裝置的存取管理方法的控制方案。
第5圖為依據本發明一實施例之第4圖所示之控制方案的主機效能增強器條目格式。
第6圖為依據本發明另一實施例之第4圖所示之控制方案的主機效能增強器條目格式。
第7圖為第4圖所示之控制方案的適應性主機效能增強器條目格式的一範例。
第8圖為適應性主機效能增強器條目格式的另一範例。
第9圖為依據本發明一實施例之借助專用位元資訊來執行如第1圖所示之記憶體裝置的存取管理方法的流程圖。
第10圖為依據本發明另一實施例之借助專用位元資訊來執行如第1圖所示之記憶體裝置的存取管理方法的流程圖。
第11圖為依據本發明一實施例之攜帶有第4圖所示之控制方案中相對應的緊湊型混合表條目的主機效能增強器讀取命令的命令封包。
第1圖為依據本發明一實施例之電子裝置10的示意圖，其中電子裝置10可以包含有主機裝置50和記憶體裝置100，主機裝置50可以包含有可以統稱為處理器52之至少一處理器(例如一個或複數個處理器)、電源供應電路54以及可以統稱為隨機存取記憶體56之至少一隨機存取記憶體(例如一個或複數個隨機存取記憶體，例如動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)、靜態隨機存取記憶體(Static Random Access Memory,SRAM)...等等)，其中處理器52和隨機存取記憶體56可以通過一匯流排相互耦接，且可以耦接於電源供應電路54以獲取電源，處理器52可以用來控制主機裝置50之操作，電源供應電路54可以用來向處理器52、隨機存取記憶體56和記憶體裝置100供應電源，且向記憶體裝置100輸出一個或複數個驅動電壓，其中記憶體裝置100可以為主機裝置50提供儲存空間，且可以從主機裝置50獲取一個或複數個驅動電壓，以作為記憶體裝置100之電源，主機裝置50之範例可以包括但不限於：多功能手機、平板電腦、可穿戴式裝置以及個人電腦(例如桌上型電腦和筆記型電腦)，記憶體裝置100之範例可以包括但不限於：可攜式記憶體裝置(例如符合SD/MMC、CF、MS或XD規範之記憶卡)、固態硬碟(Solid-state drive,SSD)和各種類型的嵌入式記憶體裝置(例如符合通用快閃記憶體儲存或嵌入式多媒體卡(Embedded Multimedia Card,eMMC)規範之嵌入式記憶體裝置)，根據本實施例，記憶體裝置100可以包含有一控制器(例如記憶體控制器110)，且還可以包含有非揮發性記憶體120，其中該控制器用來存取非揮發性記憶體120，且非揮發性記憶體120用來儲存資訊。非揮發性記憶體120可以包含有至少一非揮發性記憶體元件(例如一個或複數個非揮發性記憶體元件)，例如複數個非揮發性記憶體元件122-1、122-2、...、和122-N，其中“N”可以表示大於1的正整數，舉例來說，非揮發性記憶體120可以是快閃記憶體，且複數個非揮發性記憶體元件122-1、122-2、...、和122-N可以分別是複數個快閃記憶體晶片或複數個快閃記憶體裸晶，但本發明不限於此。
如第1圖所示，記憶體控制器110可以包含有處理電路(例如微處理器112)、儲存單元(例如唯讀記憶體(Read Only Memory,ROM))112M、控制邏輯電路114、隨機存取記憶體116(例如可以通過靜態隨機處理記憶體來執行) 以及傳輸介面電路118，其中上述組件之至少一部分(例如部分或全部)可以經由一匯流排彼此耦接，隨機存取記憶體116可以用來向記憶體控制器110提供內部儲存空間(例如，可以暫時儲存資訊)，但本發明不限於此，此外，本實施例的唯讀記憶體112M用來儲存程式碼112C，且微處理器112用來執行程式碼112C以控制非揮發性記憶體120之存取，請注意，程式碼112C也可以儲存在隨機存取記憶體116或任何類型的記憶體中，此外，控制邏輯電路114可以用來控制非揮發性記憶體120，控制邏輯電路114可以包含有一錯誤校正碼(error correction code,ECC)電路(第1圖中未示出)，該錯誤校正碼電路可以執行錯誤校正碼編碼和錯誤校正碼解碼，以保護資料及/或執行錯誤校正，並且傳輸介面電路118可以符合特定的通訊規範(例如序列先進技術附件(Serial Advanced Technology Attachment,SATA)規範、通用序列匯流排(Universal Serial Bus,USB)規範、快捷外部連接標準(Peripheral Component Interconnect Express,PCIE)規範、嵌入式多媒體卡規範或通用快閃記憶體儲存規範)，且可以根據該特定的通訊規範執行通訊。
在本實施例中，主機裝置50可以向記憶體控制器110發送複數個主機命令和相對應的複數個邏輯位址，以間接存取記憶體裝置100內的非揮發性記憶體120，記憶體控制器110接收該複數個主機命令和該複數個邏輯位址，並且將該複數個主機命令分別轉換為記憶體操作命令(為簡便起見，可以稱為操作命令)，且進一步藉由操作命令來控制非揮發性記憶體120以在非揮發性記憶體120內特定的複數個實體位址的儲存單元或資料頁面上執行讀取或寫入/編程，其中該複數個實體位址對應於該複數個邏輯位址，例如，記憶體控制器110可以產生或更新至少一邏輯至實體(logical-to-physical,H2F)位址映射表以管理該複數個實體位址和該複數個邏輯位址之間的映射關係。非揮發性記憶體120可以用來儲 存該至少一邏輯至實體位址映射表，例如全域邏輯至實體位址映射表120T，以供記憶體控制器110控制記憶體裝置100存取非揮發性記憶體120中的資料。
為了更好的理解，全域邏輯至實體位址映射表120T可以位於非揮發性記憶體元件122-1內的預定區域中，例如系統區域，但本發明不限於此，例如，全域邏輯至實體位址映射表120T可以劃分為複數個區域邏輯至實體位址映射表，且該複數個區域邏輯至實體位址映射表可以被儲存在非揮發性記憶體元件122-1、122-2、...、和122-N中的一個或複數個非揮發性記憶體元件，尤指可以分別儲存在非揮發性記憶體元件122-1、122-2、...、和122-N中，當需要時，記憶體控制器110可以將全域邏輯至實體位址映射表120T的至少一部分(例如部分或全部)加載到隨機存取記憶體116或其他記憶體中，例如，記憶體控制器110可以將複數個區域邏輯至實體位址映射表中之一區域邏輯至實體位址映射表加載到隨機存取記憶體116中以作為其中的暫時邏輯至實體位址映射表116T(為簡便起見，標記為“116T”)，以便根據區域邏輯至實體位址映射表存取非揮發性記憶體120中的資料，但本發明不限於此。
此外，前述的至少一非揮發性記憶體元件(例如，一個或複數個非揮發性記憶體元件，例如{122-1、122-2、...、122-N})可以包含有複數個區塊，其中記憶體控制器110在非揮發性記憶體120上執行資料抹除操作的最小單元可以是一個區塊，以及記憶體控制器110在非揮發性記憶體120上執行資料寫入操作的最小單元可以是一個頁面，但是本發明不限於此。於一範例中，非揮發性記憶體元件122-1、122-2、...、和122-N內的任一非揮發性記憶體元件122-n(其中“n”可以表示區間[1，N]中的任一整數)可以包含有複數個區塊，且複數個區塊中的一區塊可以包含有並記錄特定數量的頁面，其中記憶體控制器110可以 根據區塊位址和頁面位址來存取複數個區塊中的某個區塊內的某個頁面。於另一範例中，非揮發性記憶體元件122-n可以包含有複數個平面(planes)，其中一平面可以包含有一組區塊(例如上述的複數個區塊)，且記憶體控制器110可以根據平面編號(plane number)在複數個平面內指定某個平面，以存取該平面的某個區塊內的某個頁面。隨著區塊總數的增加，非揮發性記憶體120的儲存空間可以變得更大，關於非揮發性記憶體120的製造，可以利用許多技術，例如：2D/平面反及閘(2D/planar NAND)快閃記憶體技術，其可以將儲存單元排列成單層；以及3D反及閘(3D NAND)快閃記憶體技術，其可以將儲存單元排列成多層的垂直堆疊。根據一些實施例，非揮發性記憶體120可以實作為具有排列在單層中的儲存單元的2D/平面反及閘快閃記憶體結構。根據一些實施例，非揮發性記憶體120可以實作為具有垂直堆疊的多層儲存單元的3D反及閘快閃記憶體結構，在這種情況下，非揮發性記憶體120的儲存空間可以變得非常大。
根據一些實施例，記憶體控制器110可以發送複數個區域邏輯至實體位址映射表中的一區域邏輯至實體位址映射表和該區域邏輯至實體位址映射表的相對應的保護資訊(例如，該區域邏輯至實體位址映射表的實體位址，像是指出該區域邏輯至實體位址映射表儲存在非揮發性記憶體120中的最新位置的最新實體位址)至主機裝置50，而被暫時地儲存在隨機存取記憶體56中以作為主機側表(host-side table)，例如混合表56T(例如，在處理器52的控制之下，為簡便起見，標記為“56T”)，以節省隨機存取記憶體116的儲存空間，在這種情況下，當存取記憶體裝置100中的資料時，主機裝置50可以將混合表56T的一個或多個混合表條目(hybrid table entry)發送至記憶體控制器110，且記憶體控制器110可以根據該一個或多個混合表條目來存取資料用於主機裝置50，其中該一個或多個混合表條目中的任一個混合表條目可以包含有實體位址及其保護資訊， 如果保護資訊指出該實體位址(尤其，整個混合表56T)是不正確的，則記憶體控制器110可以用來讀取資料以將資料返回至主機裝置50(例如，記憶體控制器110可以根據區域邏輯至實體位址映射表的最新實體位址將該區域邏輯至實體位址映射表從非揮發性記憶體120加載至隨機存取記憶體116中，以作為暫時邏輯至實體位址映射表116T，且根據隨機存取記憶體116中的暫時邏輯至實體位址映射表116T從非揮發性記憶體120讀取資料)及/或建議主機裝置50更新主機側表，例如混合表56T(例如，主機裝置50可以要求記憶體裝置100提供區域邏輯至實體位址映射表的最新版本，且使用該區域邏輯至實體位址映射表的最新版本來更新主機側表，例如混合表56T)，例如，記憶體控制器110可以在隨機存取記憶體116中維護一最新表位址表(latest-table-address table)，且該最新表位址表可以包含有複數個區域邏輯至實體位址映射表的各自的最新表位址，當該區域邏輯至實體位址映射表的實體位址與該區域邏輯至實體位址映射表的最新實體位址不匹配時，記憶體控制器110可以判斷該實體位址(尤其，整個混合表56T)是不正確的，關於建議主機裝置50更新主機側表(例如混合表56T)，記憶體控制器110可以利用一回應(RESPONSE)通用快閃記憶體儲存協定資訊單元(UFS Protocol Information Unit,UPIU)來向主機裝置50通知該建議，例如，記憶體控制器110可以將此回應通用快閃記憶體儲存協定資訊單元的裝置資訊欄位(Device Information fiels)的第1位元(例如，HPB_UPDATE_ALERT)設置為1，且設定此回應通用快閃記憶體儲存協定資訊單元的主機效能增強器感測資料區域(HPB Sense Data region)中的位元組[K+8：K+11]以及[K+12：K+15]的至少一部分(例如，部分或全部)以攜帶相關資訊。
第2圖繪示依據本發明一實施例之用以執行如第1圖所示之記憶體裝置的存取管理方法的控制方案，記憶體控制器110可以將複數個表的組合，例如 包含有兩個表T1、T2的混合表HT發送至主機裝置50，以作為混合表56T(為簡便起見，標記為“HT=(T2+T1)”)，其中兩個表T1、T2可以分別代表一區域邏輯至實體位址映射表以及包含有該區域邏輯至實體位址映射表的相對應保護資訊的一保護資訊表。例如，混合表HT可以包含有分別對應於一連串邏輯位址的複數個混合表條目{HTE}，且可以用來將該一連串邏輯位址分別映射至該複數個混合表條目{HTE}中所記錄的複數個相關聯的實體位址，此外，混合表HT的複數個混合表條目{HTE}的任一混合表條目HTE(例如，每一個混合表條目)可以包含有表T1的表條目(table entry)TE1(例如，複數個混合表條目{HTE}所記錄的複數個相關聯的實體位址中的一實體位址)以及表T2的表條目TE2(例如，該區域邏輯至實體位址映射表的保護資訊，像是該區域邏輯至實體位址映射表的實體位址，用以在混合表條目HTE從主機裝置50發送回記憶體裝置100時，檢查該區域邏輯至實體位址映射表是否正確或是檢查該實體位址是否正確)。
當從記憶體裝置100讀取一組或多組資料時，主機裝置50可以將用來指出讀取要求(read request)的至少一封包(例如，攜帶有讀取命令、起始邏輯位址和資料長度的讀取命令封包)發送至記憶體控制器110，尤其，可以向記憶體控制器110發送攜帶有該複數個混合表條目{HTE}中的一相對應的混合表條目HTE的主機效能增強器(Host Performance Booster,HPB)條目封包(entry packet)，其中該相對應的混合表條目HTE可以包含有表條目TE1(例如與起始邏輯位址相對應的相關聯實體位址)以及表條目TE2(例如該區域邏輯至實體位址映射表的保護資訊)，為簡便起見，標記為“HTE=(TE2+TE1)”。例如，上述至少一封包可以包含有主機效能增強器條目封包，且可以通過主機效能增強器讀取命令(HPB READ command)來實作，並且該主機效能增強器讀取命令可以包含有操作碼(operation code)、指出起始邏輯位址的邏輯區塊位址(logical block address, LBA)、指出相對應的混合表條目HTE的主機效能增強器條目、指出資料長度的傳輸長度(transfer length)...等等，根據表條目TE2(例如該區域邏輯至實體位址映射表的保護資訊)，記憶體控制器110可以判斷表T1(例如該區域邏輯至實體位址映射表)，像是表條目TE1(例如與起始邏輯位址相對應的相關聯的實體位址)，是否正確，舉例來說，當表條目TE2中的保護資訊(例如該區域邏輯至實體位址映射表的實體位址)與該區域邏輯至實體位址映射表的最新實體位址匹配時，記憶體控制器110便可以判斷該區域邏輯至實體位址映射表(例如，該實體位址)是正確的，且可以根據表條目TE1(例如與主機裝置50的起始邏輯位址相對應的相關聯的實體位址)來進一步存取非揮發性記憶體120中的一組或多組資料。
第3圖為第2圖所示之控制方案的主機效能增強器(Host Performance Booster,HPB)條目格式的一範例，其中該主機效能增強器條目格式適用於符合主機效能增強器1.0規範的主機效能增強器結構，根據第3圖所示之主機效能增強器條目格式，在上述混合表HT的複數個混合表條目{HTE}中的任一混合表條目HTE中，表條目TE1可以具有4個位元組，且表條目TE2也可以具有4個位元組。
Figure 110114105-A0305-02-0018-1
Figure 110114105-A0305-02-0019-2
表一列出了混合表HT之範例，其中符號“...”表示為簡便起見可以省略某些表內容，表一的主機效能增強器條目{0,1,...}可以代表複數個混合表條目{HTE}，此外，表一的T1內容和T2內容(例如，十六進制值)可以分別表示表T1的內容和表T2的內容(例如，表T1和表T2的各自的表條目{TE1}和{TE2})，T1內容中出現的實體位址{0x0000A000,0x0000A001,...}可以作為與一連串邏輯位址相對應的複數個相關聯的實體位址的範例，而T2內容中的實體位址{0x00004030,0x00004030,...}中重複出現的實體位址0x00004030可以作為區域邏輯至實體位址映射表的實體位址的範例。
第4圖繪示依據本發明一實施例之借助專用位元資訊(dedicated bit information)來執行如第1圖所示之記憶體裝置的存取管理方法的控制方案，記憶體控制器110可以將複數個表的組合(例如包含有兩個壓縮表CT1和CT2(例如， 表T1和T2的各自的壓縮版本)以及連續性資訊表(continuity information table)CIT的緊湊型混合表CHT)發送至主機裝置50，以作為混合表56T(為簡便起見，標記為“CHT=(CT2+CT1+CIT)”)，其中兩個壓縮表CT1和CT2可以分別代表一區域邏輯至實體位址映射表和包含有該區域邏輯至實體位址映射表的相對應的保護資訊的保護資訊表，例如，緊湊型混合表CHT可以包含有分別與一連串邏輯位址相對應的複數個緊湊型混合表條目{CHTE}，且可以用來分別將該一連串邏輯位址映射至複數個緊湊型混合表條目{CHTE}所記錄的複數個相關聯的實體位址，緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE(例如，每一個緊湊型混合表條目)可以包含有壓縮表CT1的壓縮表條目CTE1(例如，複數個緊湊型混合表條目{CHTE}所記錄的複數個相關聯的實體位址中的一實體位址)以及壓縮表CT2的壓縮表條目CTE2(例如，該區域邏輯至實體位址映射表的保護資訊，像是該區域邏輯至實體位址映射表的實體位址，用以於緊湊型混合表條目CHTE從主機裝置50發送回記憶體裝置100時，檢查該區域邏輯至實體位址映射表是否正確或檢查該實體位址是否正確)，並且可以包含有連續性資訊表CIT的連續性資訊表條目CITE，例如專用位元資訊DBI，其用於指出從複數個緊湊型混合表條目{CHTE}所記錄的複數個相關聯的實體位址中的該實體位址開始的一組實體位址(例如，複數個緊湊型混合表條目{CHTE}所記錄的相關聯的該複數個實體位址中的部分或全部的實體位址)的連續性。
當從記憶體裝置100讀取一組或多組資料時，主機裝置50可以將用來指出讀取要求的至少一封包(例如，攜帶有讀取命令、起始邏輯位址和資料長度的讀取命令封包)發送至記憶體控制器110，尤其，可以將攜帶有複數個緊湊型混合表條目{CHTE}的相對應的緊湊型混合表條目CHTE的主機效能增強器條 目封包發送至記憶體控制器110，其中該相對應的緊湊型混合表條目CHTE可以包含有壓縮表條目CTE1(例如，與起始邏輯位址相對應的相關聯的實體位址)、壓縮表條目CTE2(例如，該區域邏輯至實體位址映射表的保護資訊)以及連續性資訊表條目CITE(例如專用位元資訊DBI，其用以指出從該實體位址開始的一組實體位址的連續性，為簡便起見，標記為“CHTE=(CTE2+CTE1+CITE)”。例如，上述至少一封包可以包含有主機效能增強器條目封包，且可以通過主機效能增強器讀取命令來實作，且主機效能增強器讀取命令可以包含有操作碼、指出起始邏輯位址的邏輯區塊位址(logical block address,LBA)、指出相對應的緊湊型混合表條目CHTE的主機效能增強器條目、指出資料長度的傳輸長度...等等。根據壓縮表條目CTE2(例如該區域邏輯至實體位址映射表的保護資訊)，記憶體控制器110可以判斷壓縮表CT1(例如該區域邏輯至實體位址映射表)，像是壓縮表條目CTE1(例如與起始邏輯位址相對應的相關聯的實體位址)，是否正確。舉例來說，當壓縮表條目CTE2中的保護資訊(例如該區域邏輯至實體位址映射表的實體位址)與該區域邏輯至實體位址映射表的最新實體位址匹配時，記憶體控制器110便可以判斷該區域邏輯至實體位址映射表(例如，該實體位址)是正確的，且可以至少根據壓縮表條目CTE1(例如與起始邏輯位址相對應的相關聯的實體位址)來進一步存取非揮發性記憶體120中的一組或多組資料予主機裝置50。
尤其，在一組或多組的資料的資料量達到預定資料量的情況下(例如，一組或多組的資料的資料量大於一邏輯區塊位址(logical block address,LBA)所對應的資料量，例如一邏輯區塊的資料量)，當判斷該區域邏輯至實體位址映射表(例如，該實體位址)正確時，記憶體控制器110可以根據壓縮表條目CTE1(例如與起始邏輯位址相對應的相關聯的實體位址)以及根據連續性資訊表條 目CITE(例如用於主機裝置50的專用位元資訊DBI)，存取非揮發性記憶體120中的一組或多組資料，其中記憶體控制器110可以從壓縮表條目CTE1和連續性資訊表條目CITE獲得讀取一組或多組資料之讀取操作所需的所有實體位址，無需加載來自非揮發性記憶體120的複數個區域邏輯至實體位址映射表中的一個或多個額外的區域邏輯至實體位址映射表。
儘管主機效能增強器條目封包的位元組個數可能被限制為8個位元組，且每個讀取要求的主機效能增強器條目封包個數可能被限制為一個，記憶體控制器110仍可以輕易地存取達到一預定資料量的一組或多組的資料，且可以防止加載一個或多個額外的區域邏輯至實體位址映射表(例如，具有所需邏輯至實體映射資訊的一個或多個區域邏輯至實體位址映射表)，例如，通過採用攜帶有專用位元資料DBI的一種或多種更好的封包格式，本發明的方法和裝置可以優化主機裝置50和記憶體裝置100之間的通訊，以使整個系統(例如，電子裝置10)適合於根據一種或多種較新的規範(例如，主機效能增強器規範之較新的版本，像是主機效能增強器(Host Performance Booster,HPB)2.0規範應，其應與通用快閃記憶體儲存(Universal Flash Storage,UFS)3.1規範一起推動)來運行，且得以改善記憶體裝置100之隨機讀取速度。
根據一些實施例，兩個壓縮表CT1和CT2可以分別代表至少一區域邏輯至實體位址映射表(例如，複數個區域邏輯至實體位址映射表中的一個或多個區域邏輯至實體位址映射表，像是在上述一個或多個實施例中提到的區域邏輯至實體位址映射表)以及包含有上述至少一區域邏輯至實體位址映射表的相對應的保護資訊的保護資訊表。
第5圖繪示依據本發明一實施例之第4圖所示之控制方案的主機效能增強器條目格式，其中該主機效能增強器條目格式適用於符合一個或多個較新規範的主機效能增強器結構，根據第5圖所示之主機效能增強器條目格式，在上述緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE中，壓縮表條目CTE1可以具有28個位元，壓縮表條目CTE2可以具有24個位元，且連續性資訊表條目CITE(例如專用位元資訊DBI)可以具有12個位元。舉例來說，連續性資訊表條目CITE(例如專用位元資訊DBI)可以包含有專用位元資訊DBI(1)，其中專用位元資訊DBI(1)可以代表一連續長度。
Figure 110114105-A0305-02-0023-3
Figure 110114105-A0305-02-0024-4
表二列出了緊湊型混合表CHT之範例，其中為簡便起見，符號“...”表示可以省略某些表內容，表二的主機效能增強器條目{0,1,...}可以代表複數個緊湊型混合表條目{CHTE}，此外，表二的CT1內容和CT2內容(例如，十六進制值)可以分別代表壓縮表CT1的內容和壓縮表CT2的內容(例如，壓縮表CT1和CT2的各自的壓縮表條目{CTE1}和{CTE2})，出現在CT1內容中的實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,...}可以作為與一連串邏輯位址相對應的複數個相關聯的實體位址的範例，且CT2內容中的實體位址{0x004030,0x004030,...}中重複出現的實體位址0x004030可以作為區域邏輯至實體位址映射表的實體位址的範例。
在將緊湊型混合表CHT發送至主機裝置50之前，關於上述緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE，記憶體控制器110可以計算並產生(例如，記錄及/或更新)在緊縮表CT1中的複數個相關聯的實體位址之中，該緊湊型混合表條目CHTE的實體位址之後的連續實體位址的數量，以作為連續長度。例如，關於主機效能增強器條目0，記憶體控制器110可以計算並產生(例如，記錄及/或更新)在實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,...}之中，0x000A000之後的連續實體位址{0x000A001，...，0x000A005}的數量，以作為主機效能增強器條目0的連續長度，例如0x5；關於主機效能增強器條目1，記憶體控制器110可以計算並產生(例如記錄及/或更新) 在實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,...}之中，在實體位址0x000A001之後的連續實體位址{0x000A002,...,0x000A005}的數量，以作為主機效能增強器條目1的連續長度，例如0x4；其餘的可以此類推。因此，記憶體控制器110便可以將緊湊型混合表CHT從記憶體裝置100發送至主機裝置50。
在將緊湊型混合表CHT從記憶體裝置100發送至主機裝置50以及將相對應的緊湊型混合表條目CHTE從主機裝置50發送至記憶體裝置100之後，根據壓縮表條目CTE1(例如與起始邏輯位址相對應的相關聯的實體位址，像是主機效能增強器條目0的實體位址0x000A000)以及根據連續性資訊表條目CITE(例如專用位元資訊DBI，像是主機效能增強器條目0的連續長度，例如0x5)，記憶體控制器110可以存取非揮發性記憶體120中的一組或多組資料，其中記憶體控制器110可以從壓縮表條目CTE1和連續性資訊表條目CITE獲得一組或多組資料之讀取操作所需要的所有實體位址(例如，實體位址{0x000A000,0x000A001,...,0x000A005})，故無需從非揮發性記憶體120加載複數個區域邏輯至實體位址映射表中的一個或多個額外的區域邏輯至實體位址映射表。
第6圖繪示依據本發明另一實施例之第4圖所示之控制方案的主機效能增強器條目格式，其中該主機效能增強器條目格式適用於符合一個或多個較新規範的主機效能增強器結構，根據第6圖所示之主機效能增強器條目格式，在上述緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE中，壓縮表條目CTE1可以具有28個位元，壓縮表條目CTE2可以具有24個位元，且連續性資訊表條目CITE(例如專用位元資訊DBI)可以具有12個位元。舉例來說，連續性資訊表條目CITE(例如專用位元資訊DBI)可以包含有 專用位元資訊DBI(2)，其中專用位元資訊DBI(2)可以代表一連續位元表(continuous bit table)。
Figure 110114105-A0305-02-0026-5
表三繪示出了緊湊型混合表CHT之範例，其中符號“...”為簡便起見，代表可以省略某些表內容，表三的主機效能增強器條目{0,1,...}可以代表複數個緊湊型混合表條目{CHTE}，此外，表三的CT1內容和CT2內容(例如，十六進制值)可以分別代表壓縮表CT1的內容和壓縮表CT2的內容(例如，壓縮表CT1和CT2的各自的壓縮表條目{CTE1}和{CTE2})，出現在CT1內容中的實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,0x000A00D,0x000A00E,0x000A00F,...}可以作為對應於一連串邏輯位址的複數個相關聯的實體位址之範例，以及在CT2內容中的實體位址{0x004030,0x004030,...}中重複出現的實體位址0x004030，可以作為區域邏輯至實體位址映射表的實體位址之範例。
在將緊湊型混合表CHT發送至主機裝置50之前，關於緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的上述任一緊湊型混合表條目CHTE，記憶體控制器110可以分別檢查在壓縮表CT1的複數個相關聯的實體位址中，在該緊湊型混合表條目CHTE的實體位址之後的複數個後續實體位址的連續性，以產生分別指出複數個後續實體位址之連續性的連續位元表，例如，關於主機效能增強器條目0，記憶體控制器110可以分別檢查在複數個相關聯的實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,0x000A00D,0x000A00E,0x000A00F,...}中，在實體位址0x000A000之後的12個後續實體位址{0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C}的連續性，以分別產生指出12個後續實體位址{0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C}的連續位元表0xBDF，例如101111011111，該連續位元表是從最低有效位元(least significant bit,LSB)開始 到最高有效位元(most significant bit,MSB)，其中101111011111的第0-11位元(例如，從最低有效位元開始的12個位元)可以分別指出12個後續實體位址{0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C}的連續性；關於主機效能增強器條目1，記憶體控制器110可以分別檢查在複數個相關聯的實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,0x000A00D,0x000A00E,0x000A00F,...}中，在實體位址0x000A001之後的12個後續實體位址{0x000A002,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,0x000A00D}的連續性，以分別產生指出12個後續實體位址{0x000A002,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,0x000A00D}的連續位元表0xDEF，例如110111101111，該連續位元表是從最低有效位元開始到最高有效位元，其中110111101111的第0-11位元(例如，從最低有效位元開始的12個位元)可以分別指出12個後續實體位址{0x000A002,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,0x000A00D}的連續性；其餘的可以此類推。因此，記憶體控制器110可以將緊湊型混合表CHT從記憶體裝置100發送至主機裝置50。
在將緊湊型混合表CHT從記憶體裝置100發送至主機裝置50以及將相對應的緊湊型混合表條目CHTE從主機裝置50發送至記憶體裝置100之後，記憶體控制器110可以根據壓縮表條目CTE1(例如與起始邏輯位址相對應的相關聯的實體位址，像是主機效能增強器條目0的實體位址0x000A000)以及根據連續性資訊表條目CITE(例如用於主機裝置50的專用位元資訊DBI(例如，主機效能增強器條目0的連續位元表0xBDF，像是101111011111))，存取非揮發性記憶 體120中的一組或多組資料。於一範例中，在只需要實體位址{0x000A000,0x000A001,...,0x000A005}的情況下，記憶體控制器110可以從壓縮表條目CTE1以及連續性資訊表條目CITE獲得一組或多組資料的讀取操作中所需的所有實體位址{0x000A000,0x000A001,...,0x000A005}，而無需從非揮發性記憶體120加載複數個區域邏輯至實體位址映射表的一個或多個額外的區域邏輯至實體位址映射表，但是本發明不限於此。於另一範例中，在只需要實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A}的情況下，記憶體控制器110可以從壓縮表條目CTE1以及連續性資訊表條目CITE獲得一組或多組資料的讀取操作中所需的大部分實體位址，(例如，複數個實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A}中大部分的實體位址，但實體位址0x000B009除外)，且可僅需從非揮發性記憶體120加載一個額外的區域邏輯至實體位址映射表(例如，在複數個區域邏輯至實體位址映射表中具有實體位址0x000B009的某個區域邏輯至實體位址映射表)，而無需從非揮發性記憶體120加載複數個區域邏輯至實體位址映射表的一個以上的額外的區域邏輯至實體位址映射表。
關於連續位元表的一些實作細節可以描述如下。根據一些實施例，連續位元表中的邏輯值1和邏輯值0可以分別表示代表複數個連續位址的一個或多個部分(例如，{0x000A000,0x000A001,...,0x000A005}、{0x000A007,...,0x000A00A}、...等等)以及一個或多個非連續位址(例如0x000B009、0x000B00A、...等等)，其中記憶體控制器110可以從壓縮表條目CTE1和連續性資訊表條目CITE獲得該複數個連續位址的一個或多個部分，且可以通過加載一個或多個額外的區域邏輯至實體位址映射表來獲得該一個或多個非連續位址，但是本發明不限於此。根據一些實施例，連續位元表中的邏輯值0和邏輯值1可 以分別代表複數個連續位址的一個或多個部分(例如，{0x000A000,0x000A001,...,0x000A005}、{0x000A007,...,0x000A00A}、...等等)以及一個或多個非連續位址(例如0x000B009、0x000B00A、...等等)。
在以上實施例中，為了更好的理解，主機效能增強器條目格式(例如，專用位元資訊DBI、壓縮表條目CTE2、壓縮表條目CTE1)可以如第5圖或第6圖所示，但是本發明不限於此。根據一些實施例，專用位元資訊DBI、壓縮表條目CTE2、壓縮表條目CTE1的排列可以改變。根據一些實施例，專用位元資訊DBI、壓縮表條目CTE2、壓縮表條目CTE1的各自的長度(例如，各自的位元數量)可以改變。根據一些實施例，專用位元資訊DBI、壓縮表條目CTE2、壓縮表條目CTE1的排列和各自的長度(例如，各自的位元數量)可以改變。
第7圖為第4圖所示之控制方案的適應性主機效能增強器條目格式的一範例，以及第8圖為適應性主機效能增強器條目格式的另一範例，其中該適應性主機效能增強器條目格式適用於符合一個或多個較新規範的主機效能增強器結構。根據第7圖以及第8圖所示之自適應性主機效能增強器條目格式，在上述緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE中，壓縮表條目CTE1可以具有28個位元，壓縮表條目CTE2可以具有24個位元，且連續性資訊表條目CITE(例如專用位元資訊DBI)可以具有12個位元，與第5圖以及第6圖所示之範例相比，專用位元資訊DBI的至少一位元可以用來指出一操作模式，例如第7圖以及第8圖所示之任一範例中的複數個模式#0和#1之其一。
尤其，連續性資訊表條目CITE(例如第7圖所示之專用位元資訊DBI) 可以包含有分別具有11個位元和1個位元的專用位元資訊DBI(1)和模式資訊M(0)，其中專用位元資訊DBI(1)可以代表第5圖所示之範例中提到的連續長度，不過其位元數量已經減少一個(例如，12-1=11(位元))，以及模式資訊M(0)可以代表與第5圖所示之範例相對應的模式#0，此外，連續性資訊表條目CITE(例如第8圖所示之專用位元資訊DBI)可以包含有分別具有11個位元和1個位元的專用位元資訊DBI(2)和模式資訊M(1)，其中專用位元資訊DBI(2)可以代表第6圖所示之範例中提到的連續位元表，不過其位元數量已經減少一個(例如，12-1=11(位元))，以及模式資訊M(1)可以代表與第6圖所示之範例相對應的模式#1。
Figure 110114105-A0305-02-0031-6
Figure 110114105-A0305-02-0032-7
表四繪示出了緊湊型混合表CHT之範例，其中為簡便起見，符號“...”代表可以省略某些表內容，表四的主機效能增強器條目{0,1,...}可以代表複數個緊湊型混合表條目{CHTE}，此外，表四的CT1內容和CT2內容(例如，十六進制值)可以分別代表壓縮表CT1的內容和壓縮表CT2的內容(例如，壓縮表CT1和CT2的各自的壓縮表條目{CTE1}和{CTE2})，出現在CT1內容中的實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,...}可以作為與一連串邏輯位址相對應的複數個相關聯的實體位址的範例，以及重複出現在CT2內容中的實體位址{0x004030,0x004030,...}中的實體位址0x004030可以作為區域邏輯至實體位址映射表的實體位址的範例。
請注意，表四中連續長度的含義可與表二中連續長度的含義相似，且表四中的模式可以代表模式資訊M(0)(例如，0x0，例如邏輯值0)，為簡便起見，本實施例的類似內容在此不再重複詳細描述。
Figure 110114105-A0305-02-0032-8
Figure 110114105-A0305-02-0033-9
表五繪示出了緊湊型混合表CHT之範例，其中為簡便起見，符號“...”代表可以省略某些表內容，表五的主機效能增強器條目{0,1,...}可以代表複數個緊湊型混合表條目{CHTE}，此外，表五的CT1內容和CT2內容(例如，十六進制值)可以分別代表壓縮表CT1的內容和壓縮表CT2的內容(例如，壓縮表CT1和CT2的各自的壓縮表條目{CTE1}和{CTE2})，出現在CT1內容中的實體位址{0x000A000,0x000A001,...,0x000A005,0x000B009,0x000A007,...,0x000A00A,0x000B00A,0x000A00C,...}可以作為與一連串邏輯位址相對應的 複數個相關聯的實體位址的範例，重複出現在CT2內容中的實體位址{0x004030,0x004030,...}中的實體位址0x004030可以作為區域邏輯至實體位址映射表的實體位址的範例。
請注意，表五中連續位元表的含義可與表三中連續位元表的含義相似，且表五中的模式可以代表模式資訊M(1)(例如，0x1，例如邏輯值1)，為簡便起見，本實施例的類似內容在此不再重複詳細描述。
第9圖為依據本發明一實施例之借助專用位元資訊DBI(例如，DBI(1)、DBI(2)、...等等)來執行如第1圖所示之記憶體裝置的存取管理方法的流程圖，第9圖所示之工作流程可以適用於記憶體裝置100，尤其，可以適用於其中的記憶體控制器110。
在步驟S08中，記憶體控制器110可以用來產生或更新上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，為簡便起見，標記為“120T”)，以管理複數個實體位址與複數個邏輯位址之間的映射關係，用於控制非揮發性記憶體120的資料存取，例如，記憶體控制器110可以執行垃圾回收以將有效資料收集至非揮發性記憶體120中的一個或多個新實體區塊中，並對應地更新上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T)，但本發明不限於此。此外，記憶體控制器110可以根據上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T)的至少一部分(例如，部分或全部)產生第4圖所示之實施例中提到的緊湊型混合表CHT，以提高電子裝置10的整體性能，其中緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一混合表條目CHTE可以包含有上述至少一邏輯至實體 位址映射表中的一部分映射資訊，例如與一連串邏輯位址中的某個邏輯位址相關聯的某個實體位址。
根據本實施例，非揮發性記憶體120可以用來儲存上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T)，以控制非揮發性記憶體120的資料存取，且上述緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE可以進一步包含有關於部分映射資訊的保護資訊，此外，保護資訊可以指出部分映射資訊在非揮發性記憶體120內的儲存位置，例如，上述至少一邏輯至實體位址映射表可以代表包含有複數個區域邏輯至實體位址映射表的全域邏輯至實體位址映射表120T，且部分映射資訊的儲存位置可以代表複數個區域邏輯至實體位址映射表中的一區域邏輯至實體位址映射表的實體位址，其中部分映射資訊(例如與該一連串邏輯位址中的一邏輯位址相關聯的一實體位址)記錄在該區域邏輯至實體位址映射表中。
在步驟S10中，記憶體控制器110可以用來將包含有複數個壓縮表(例如，第4圖所示之實施例中提到的壓縮表CT1和CT2)的緊湊型混合表CHT發送至主機裝置50，以儲存在主機裝置50中，來允許主機裝置50將緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}之其一發送至記憶體裝置100來作為讀取參考，以提高記憶體裝置100的讀取性能(例如，增加讀取速度)，其中緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}均具有同一大小(例如，8個位元組)，其意味著複數個緊湊型混合表條目{CHTE}中的每一個的長度等於該大小(例如，8個位元組)。
在步驟S12中，記憶體控制器110可以用來判斷主機裝置50是否向記 憶體裝置100發送用於指出至少一要求的至少一封包，如果是(例如，記憶體控制器110接收到來自主機裝置50的上述至少一封包)，進入步驟S14；如果否(例如，記憶體控制器110沒有從主機裝置50接收到封包)，則進入步驟S12，以等待來自主機裝置50的上述至少一封包。
在步驟S14中，因應主機裝置50發送用於指出上述至少一要求的上述至少一封包，記憶體控制器110可以用來判斷在上述至少一要求中是否存在大於一個單位大小(unit size)之資料的讀取要求(例如，第4圖所示之實施例中提到的讀取要求，像是一個以上的邏輯位址/邏輯區塊位址的資料讀取要求，其中傳輸長度係大於1)，單位大小可以代表與單一邏輯位址(例如單一邏輯區塊位址)相對應的預定單位大小，但是本發明不限於此。如果是(例如，讀取要求(例如讀取一個以上的邏輯位址的資料讀取要求)存在，其中傳輸長度係大於1)，則進入步驟S16，以根據讀取要求進行操作；如果否(例如，讀取要求(例如讀取一個以上的邏輯位址的資料讀取要求)不存在，尤指上述至少一要求可能包含有非讀取要求(non-reading request)，像是寫入要求，或是包含另一種類型的讀取要求，像是僅讀取一個邏輯位址且傳輸長度等於1的資料讀取要求)，進入步驟S24，以根據其他要求進行操作。舉例來說，在上述至少一封包中，至少攜帶起始邏輯位址和讀取要求之資料長度的讀取命令封包(例如，主機效能增強器讀取命令，尤指其所包含的命令封包)指出讀取要求，在這種情況下，由於存在讀取要求，因此會進入步驟S16。
在步驟S16中，因應讀取要求的存在，記憶體控制器110可以用來從讀取命令封包(例如，主機效能增強器讀取命令，尤指其所包含的命令封包)中獲得讀取參考資訊，其中讀取命令封包攜帶的讀取參考資訊可以包含有指出 第一映射關係(例如，第一實體位址與起始邏輯位址之間的映射關係)的第一映射資訊，並包含有專用位元資訊DBI。例如，讀取參考資訊可以代表緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的相對應的緊湊型混合表條目CHTE(例如，在緊湊型混合表CHT的複數個緊湊型混合表{CHTE}中，與讀取要求相對應的緊湊型混合表條目CHTE)，其中第一映射關係(例如，第一實體位址和起始邏輯位址之間的映射關係)可以是相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE1所指出的第一邏輯至實體位址映射關係。
在步驟S18中，記憶體控制器110可以用來根據在相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE2，來決定第一映射關係(例如，第一實體位址與起始邏輯位址之間的映射關係，像是相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE1所指出的第一邏輯至實體位址映射關係)是否正確，如果是，進入步驟S20A；如果否，則進入步驟S20B。
在步驟S20A中，記憶體控制器110可以用來根據第一映射關係以及專用位元資訊DBI(例如，DBI(1)、DBI(2)、...等等)來決定至少一第二映射關係，以便讀取從起始邏輯位址開始之具有該資料長度之資料。舉例來說，第一映射關係可以代表第一實體位址與起始邏輯位址之間的映射關係，例如在相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE1所指出的第一邏輯至實體位址映射關係，且上述至少一第二映射關係可以代表至少一第二實體位址與至少一後續邏輯位址之間的至少一映射關係，例如在相對應的緊湊型混合表條目CHTE中的專用位元資訊DBI所指出的至少一第二邏輯至實體位址映射關係。
在步驟S22A中，記憶體控制器110可以用來至少根據第一映射關係和 上述至少一第二映射關係從非揮發性記憶體120中讀取資料予主機裝置50，之後，進入步驟S12。
在步驟S20B中，記憶體控制器110可以用來根據上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，尤指複數個區域邏輯至實體位址映射表中的至少一區域邏輯至實體位址映射表)從非揮發性記憶體120中讀取資料予主機裝置50。
在步驟S22B中，記憶體控制器110可以用於根據上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，尤指上述複數個區域邏輯至實體位址映射表的至少一區域邏輯至實體位址映射表)來更新緊湊型混合表CHT。例如，在步驟S22B的操作中，記憶體控制器110可以產生緊湊型混合表CHT的更新版本並將緊湊型混合表CHT的更新版本發送至主機裝置50而儲存在主機裝置50中，以替換主機裝置50中的緊湊型混合表CHT的現有版本，之後，進入步驟S12。
在步驟S24中，記憶體控制器110可以用來執行與其他要求相對應的其他處理。於一範例中，例如，因應主機裝置50發送用於指出至少一要求的至少一封包，記憶體控制器110判斷在至少一要求中是否存在寫入要求，當在至少一要求中存在寫入要求時，記憶體控制器110可以用來在非揮發性記憶體120上執行資料寫入(例如，資料編程)，且更新上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，尤指複數個區域邏輯至實體位址映射表中的一個或多個區域邏輯至實體位址映射表)，以指出資料寫入的至少一實體位址和至少一邏輯位址之間的至少一最新的映射關係。於另一範例中，因應主機 裝置50發送用於指出至少一要求的至少一封包，記憶體控制器110判斷僅對一個邏輯位址進行讀取的資料讀取要求(例如，傳輸長度係等於1)是否存在，當僅對一個邏輯位址進行讀取的資料讀取要求存在時，記憶體控制器110可以用來從非揮發性記憶體120讀取僅有一個邏輯位址的資料(例如，可以通過執行與步驟S18相同的操作)，然後，在不使用第二映射關係的情況下執行與步驟S22A的操作相似的操作(針對第一映射關係係正確的情況)，或者是執行與步驟S20B和S22B的操作相同的操作(針對第一個映射關係係不正確的情況)，由於對於該要求而言，傳輸長度等於1，因此不需要決定如步驟S20A中所述之第二映射關係，之後，進入步驟S12，為簡便起見，本實施例的類似內容在此不再重複詳細描述。
為了更好的理解，該方法可以用第9圖所示之工作流程來說明，但是本發明不限於此，根據一些實施例，可以在第9圖所示之工作流程中添加、刪除或改變一個或多個步驟。
第10圖為依據本發明另一實施例之借助專用位元資訊DBI(例如，DBI(1)、DBI(2)、...等等)來執行如第1圖所示之記憶體裝置的存取管理方法的流程圖，第10圖所示之工作流程可以適用於主機裝置50，尤指運行相關聯的程式模組(例如，作業系統(operating system,OS)、一個或多個驅動程式(driver)及/或一個或多個應用程式)的處理器52。例如，第10圖所示之工作流程中的步驟S28~S44的操作可以分別相對應於第9圖所示之工作流程中的步驟S08~S24的操作，但是本發明不限於此。
在步驟S28中，主機裝置50可以觸發記憶體控制器110以產生或更新上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T)， 以管理複數個實體位址和複數個邏輯位址之間的映射關係，來控制非揮發性記憶體120的資料存取。
在步驟S30中，主機裝置50可以用來從記憶體裝置100(例如，記憶體裝置100中的記憶體控制器110)接收包含有複數個壓縮表(例如，第4圖所示之實施例中提到的壓縮表CT1和CT2)的緊湊型混合表CHT，並將緊湊型混合表CHT儲存在主機裝置50中(例如，將緊湊型混合表CHT作為混合表56T儲存在主機裝置50的隨機存取記憶體56中)，以便將緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}的其一發送記憶體裝置100作為讀取參考，來提高記憶體裝置100的讀取性能(例如，提高讀取速度)，其中緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}均具有同一大小(例如，8個位元組)。
在步驟S32中，主機裝置50可以用來判斷是否接收到來自主機裝置50之使用者的至少一要求(例如上述在步驟S12中的至少一要求)，如果是(例如，接收到來自使用者的上述至少一要求)，進入步驟S34；如果否(例如，沒有接收到來自使用者的要求)，則進入步驟S32，以等待上述來自使用者的至少一要求。
在步驟S34中，因應從主機裝置50的使用者接收到上述的至少一要求，主機裝置50可以用來判斷在上述至少一要求中是否存在大於一個單位大小之資料的讀取要求(例如，第4圖所示之實施例中提到的讀取要求，像是讀取一個以上的邏輯位址/邏輯區塊位址的資料讀取要求，其中傳輸長度係大於1)，如果是(例如，讀取要求(例如讀取一個以上的邏輯位址的資料讀取要求)存在，其中傳輸長度係大於1)，則進入步驟S36，以根據讀取要求進行操作；如果否(例 如，讀取要求(例如讀取一個以上的邏輯位址的資料讀取要求)不存在，尤指上述至少一要求包含有非讀取要求(例如寫入請求)或者包含另一種類型的讀取要求(例如僅對一個邏輯位址進行讀取且傳輸長度係等於1的讀取要求))，進入步驟S44，以根據其他要求進行操作。
在步驟S36中，因應讀取要求的存在，主機裝置50可以用來將攜帶有讀取要求之至少一起始邏輯位址和一資料長度的讀取命令封包(例如，主機效能增強器讀取命令，尤指其所包含的命令封包)發送至記憶體裝置100(例如，記憶體裝置100中的記憶體控制器110)，並通過讀取命令封包向記憶體裝置100(例如，記憶體裝置100中的記憶體控制器110)提供讀取參考資訊，其中讀取命令封包係指出讀取要求，且讀取命令封包攜帶的讀取參考資訊包含有指出第一映射關係的第一映射資訊(例如，第9圖所示之步驟S16的第一映射關係，像是第一實體位址和起始邏輯位址之間的映射關係)以及專用位元資訊DBI。舉例來說，讀取參考資訊可以代表緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}中的相對應的緊湊型混合表條目CHTE(例如，在緊湊型混合表CHT的複數個緊湊型混合表條目{CHTE}中與讀取要求相對應的緊湊型混合表條目CHTE)，且第一映射關係(例如，第一實體位址和起始邏輯位址之間的映射關係)可以是在相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE1所指出的第一邏輯至實體位址映射關係。
在步驟S38中，主機裝置50可以利用記憶體控制器110以根據在相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE2來決定第一映射關係(例如，第一實體位址與起始邏輯位址之間的映射關係，像是在相對應的緊湊型混合表條目CHTE中的壓縮表條目CTE1所指出的第一邏輯至實體位址映射關係) 是否正確，如果是，進入步驟S40A；如果否，則進入步驟S40B。
在步驟S40A中，主機裝置50可以利用記憶體控制器110以根據第一映射關係以及專用位元資訊DBI(例如，DBI(1)、DBI(2)、...等等)來決定至少一第二映射關係(例如，第9圖所示之步驟S20A的至少一第二映射關係)，以便讀取從起始邏輯位址開始之具有該資料長度之資料。
在步驟S42A中，主機裝置50可以至少根據第一映射關係和上述至少一第二映射關係來利用記憶體控制器110從非揮發性記憶體120中讀取資料予主機裝置50。
在步驟S40B中，主機裝置50可以根據上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，尤指複數個區域邏輯至實體位址映射表的至少一區域邏輯至實體位址映射表)來利用記憶體控制器110從非揮發性記憶體120中讀取資料予主機裝置50。
在步驟S42B中，主機裝置50可以根據上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，尤指上述複數個區域邏輯至實體位址映射表中的至少一區域邏輯至實體位址映射表)來利用記憶體控制器110以更新緊湊型混合表CHT。例如，在步驟S42B的操作中，記憶體控制器110可以產生緊湊型混合表CHT的更新版本並將緊湊型混合表CHT的更新版本發送至主機裝置50，且主機裝置50可以將緊湊型混合表CHT的更新版本儲存在主機裝置50中(例如，將緊湊型混合表CHT的更新版本作為混合表56T儲存在主機裝置50的隨機存取記憶體56中)，以替換主機裝置50中的緊湊型混合表CHT的現有版 本，之後，進入步驟S32。
在步驟S44中，主機裝置50可以執行與其他要求相對應的其他處理，尤指可以利用記憶體控制器110來執行與一個或多個其他要求相對應的一些處理。於一範例中，當在至少一要求中的寫入要求存在時，主機裝置50可以用來將寫入命令、邏輯位址、...等等以及被寫入的資料發送至記憶體裝置100(例如，記憶體裝置100中的記憶體控制器110)，因此，記憶體控制器110可以在非揮發性記憶體120上執行資料寫入(例如，資料編程)，且相對應地更新上述至少一邏輯至實體位址映射表(例如，全域邏輯至實體位址映射表120T，尤指複數個區域邏輯至實體位址映射表的一個或多個區域邏輯至實體位址映射表)，以指出資料寫入的至少一實體位址和至少一邏輯位址之間的至少一最新的映射關係。於另一範例中，當存在僅對一個邏輯位址進行讀取的資料讀取要求時，主機裝置50可以利用記憶體控制器110來從非揮發性記憶體120讀取僅有一個邏輯位址的資料(例如，可以通過執行與步驟S38相同的操作)，然後，在不使用第二映射關係的情況下執行與步驟S42A的操作相似的操作(針對第一映射關係係正確的情況)，或者是執行與步驟S40B的操作相同的操作(針對第一映射關係係不正確的情況)，由於對於該要求而言，傳輸長度係等於1，因此不需要決定如步驟S40A中所述之第二映射關係，之後，進入步驟S32，為簡便起見，本實施例的類似內容在此不再重複詳細描述。
為了更好的理解，該方法可以用第10圖所示之工作流程來說明，但是本發明不限於此，根據一些實施例，可以在第10圖所示之工作流程中添加、刪除或改變一個或多個步驟。
根據一些實施例，讀取命令封包攜帶的讀取參考資訊內的專用位元資訊DBI指出複數個緊湊型混合表條目{CHTE}所記錄的複數個相關聯的實體位址之中，從一實體位址開始的一組實體位址的連續性，其中該實體位址與起始邏輯位址相關聯，此外，緊湊型混合表CHT內的複數個壓縮表(例如，壓縮表CT1和CT2)分別對應於混合表HT內的複數個表(例如，表T1和T2)，且係為混合表HT內的複數個表的各自的壓縮版本；且緊湊型混合表CHT具有與混合表HT相同的位元寬度(例如64個位元，其等於8個位元組)。於一範例中，緊湊型混合表CHT用來在該相同的位元寬度(例如，64個位元)內的一釋出位元寬度(例如12個位元，即(64-(24+28))個位元)中攜帶連續性資訊表CIT，其中複數個緊湊型混合表條目{CHTE}的任一緊湊型混合表條目CHTE的條目長度(entry length)等於該相同的位元寬度，且連續性資訊表CIT包含有專用位元資訊DBI。於另一範例中，複數個壓縮表(例如，壓縮表CT1和CT2)已經從混合表HT內的複數個表(例如，表T1和T2)被壓縮產生，以使得具有與混合表HT相同的位元寬度(例如，64個位元)的緊湊型混合表CHT可以攜帶專用位元資訊DBI。在一些範例中，記憶體控制器110可以用來通過壓縮混合表HT內的複數個表(例如，表T1和T2)來產生複數個壓縮表(例如，壓縮表CT1和CT2)，並組合多個壓縮表和承載專用位元資訊DBI的連續性資訊表CIT，以獲得緊湊型混合表CHT。
根據一些實施例，讀取命令封包代表主機效能增強器條目封包，例如上述的主機效能增強器條目，其中該主機效能增強器條目封包符合主機效能增強器規範，例如主機效能增強器1.0、主機效能增強器2.0、...等等。如上所述，專用位元資訊DBI可以指出複數個緊湊型混合表條目{CHTE}所記錄的複數個相關聯的實體位址之中，從該實體位址開始的一組實體位址的連續性，於一範例中，專用位元資訊DBI(例如，DBI(1))可以代表連續長度，例如上述的連 續長度，於另一範例中，專用位元資訊DBI(例如，DBI(2))可以代表連續位元表，例如上述的連續位元表。
根據一些實施例，複數個緊湊型混合條目{CHTE}中的一相對應的緊湊型混合表條目CHTE包含有複數個壓縮表中的第一壓縮表的第一壓縮表條目以及該複數個壓縮表中的第二壓縮表的第二壓縮表條目，例如壓縮表CT1的壓縮表條目CTE1和壓縮表CT2的壓縮表條目CTE2。根據第二壓縮表條目(例如，壓縮表條目CTE2)，記憶體控制器110可以用來判斷第一壓縮表條目(例如，壓縮表條目CTE1)是否正確以產生判斷結果，其中該判斷結果指出第一個壓縮表條目是否正確，例如，因應判斷結果指出第一壓縮表條目(例如，壓縮表條目CTE1)是正確的，根據第一映射關係和專用位元資訊DBI來決定上述至少一第二映射關係的操作會被執行，此外，第一壓縮表條目可以代表與起始邏輯位址相關聯的實體位址，尤指在第一壓縮表條目正確的情況下，第一壓縮表條目代表與起始邏輯位址相關聯的最新實體位址。
第11圖為依據本發明一實施例之攜帶有第4圖所示之控制方案中相對應的緊湊型混合表條目的主機效能增強器讀取命令的命令封包，其中第11圖所示之命令封包可以作為攜帶有相對應的緊湊型混合表條目CHTE的主機效能增強器條目封包之範例。在該命令封包中，位元組0可以攜帶操作碼(例如預定的十六進制值F8h)，位元組1可以被保留，位元組2~5可以攜帶邏輯區塊位址(logical block address,LBA)，位元組6~13可以攜帶該緊湊型混合表條目CHTE，位元組14可以攜帶傳輸長度，位元組15可以攜帶控制資訊(例如另一十六進制值00h)，其中位元組0~15中的任一位元組的位元7和位元0可以分別代表該位元組的最高有效位元以及最低有效位元。為簡便起見，本實施例的類似內 容在此不再重複詳細描述。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
S08,S10,S12,S14,S16,S18,S20A,S20B,S22A,S22B,S24:步驟

Claims (23)

  1. 一種借助專用位元資訊來執行一記憶體裝置之存取管理之方法，其中該記憶體裝置包含有一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該方法適用於該記憶體裝置，該方法包含有：向一主機裝置發送包含有複數個壓縮表之一緊湊型混合表，以儲存在該主機裝置中，來允許該主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至該記憶體裝置以作為讀取參考，用於提高該記憶體裝置之讀取性能，其中該緊湊型混合表之該複數個緊湊型混合表條目均具有同一大小；因應該主機裝置發送至少一封包以指出至少一要求，判斷該至少一要求中是否存在一讀取要求，其中在該至少一封包中，攜帶有該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包係指出該讀取要求；因應該讀取要求之存在，從該讀取命令封包中獲取一讀取參考資訊，其中該讀取命令封包中所攜帶的該讀取參考資訊包含有指出一第一映射關係之第一映射資訊且另包含有該專用位元資訊，以及該讀取參考資訊代表該緊湊型混合表之該複數個緊湊型混合表條目中之一相對應的緊湊型混合表條目；根據該第一映射關係和該專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有該資料長度之一資料；以及至少根據該第一映射關係和該至少一第二映射關係，從該非揮發性記憶體讀取該資料予該主機裝置。
  2. 如申請專利範圍第1項所述之方法，另包含有：在將該緊湊型混合表發送至該主機裝置之前，產生或更新至少一邏輯至實體 位址映射表來管理複數個實體位址和複數個邏輯位址之間之映射關係，以控制該非揮發性記憶體之資料存取，其中該緊湊型混合表之該複數個緊湊型混合表條目中之任一緊湊型混合表條目都包含有該至少一邏輯至實體位址映射表中之一部分映射資訊。
  3. 如申請專利範圍第2項所述之方法，其中該非揮發性記憶體用來儲存該至少一邏輯至實體位址映射表，以控制該非揮發性記憶體之資料存取；且該緊湊型混合表之該複數個緊湊型混合表條目中之該任一緊湊型混合表條目另包含有關於該部分映射資訊之保護資訊，其中該保護資訊指出該部分映射資訊在該非揮發性記憶體中之一儲存位置。
  4. 如申請專利範圍第3項所述之方法，其中該至少一邏輯至實體位址映射表代表一全域邏輯至實體位址映射表，其包含有複數個區域邏輯至實體位址映射表；以及該部分映射資訊之該儲存位置代表該複數個區域邏輯至實體位址映射表中之一區域邏輯至實體位址映射表之一實體位址，其中該部分映射資訊被記錄於該區域邏輯至實體位址映射表中。
  5. 如申請專利範圍第1項所述之方法，其中該第一映射關係代表一第一實體位址和該起始邏輯位址之間之一映射關係，且該至少一第二映射關係代表至少一第二實體位址和至少一後續邏輯位址之間之至少一映射關係。
  6. 如申請專利範圍第1項所述之方法，其中該緊湊型混合表包含有分別與一連串邏輯位址相對應之該複數個緊湊型混合表條目，且用來將該一連串邏輯位址分別映射至該複數個緊湊型混合表條目所記錄的複數個相關聯的 實體位址。
  7. 如申請專利範圍第1項所述之方法，其中該複數個緊湊型混合表條目中之任一緊湊型混合表條目包含有該複數個壓縮表中之一第一壓縮表之一第一壓縮表條目和該複數個壓縮表中之一第二壓縮表之一第二壓縮表條目，且另包含有一連續性資訊表之一連續性資訊表條目。
  8. 如申請專利範圍第7項所述之方法，其中該第一壓縮表和該第二壓縮表分別代表該記憶體裝置的一區域邏輯至實體位址映射表和包含有該區域邏輯至實體位址映射表之相對應保護資訊之一保護資訊表，且該連續性資訊表包含有該專用位元資訊。
  9. 如申請專利範圍第7項所述之方法，其中該緊湊型混合表包含有分別與一連串邏輯位址相對應之該複數個緊湊型混合表條目，並用於將該一連串邏輯位址分別映射至該複數個緊湊型混合表條目所記錄的複數個相關聯的實體位址；以及該第一壓縮表條目代表該複數個緊湊型混合表條目所記錄之該複數個相關聯的實體位址中的一實體位址，而該第二壓縮表條目代表該記憶體裝置之一區域邏輯至實體位址映射表之保護資訊。
  10. 如申請專利範圍第9項所述之方法，其中該區域邏輯至實體位址映射表之該保護資訊包含有該區域邏輯至實體位址映射表之一實體位址，且用來檢查該區域邏輯至實體位址映射表是否正確或用來於該任一緊湊型混合表條目從該主機裝置發送回該記憶體裝置時，檢查該實體位址是否正確。
  11. 如申請專利範圍第9項所述之方法，其中該連續性資訊表條目指出該複數個緊湊型混合表條目所記錄之該複數個相關聯的實體位址中，從該實體位址開始的一組實體位址之連續性。
  12. 如申請專利範圍第7項所述之方法，其中在該複數個緊湊型混合表條目中之該任一緊湊型混合表條目代表該相對應的緊湊型混合表條目的情況下，該連續性資訊表條目代表該專用位元資訊。
  13. 如申請專利範圍第1項所述之方法，其中該專用位元資訊指出該複數個緊湊型混合表條目所記錄之複數個相關聯的實體位址中，從一實體位址開始的一組實體位址之連續性，其中該實體位址與該起始邏輯位址相關聯。
  14. 如申請專利範圍第1項所述之方法，其中該複數個緊湊型混合表條目之該相對應的緊湊型混合表條目包含有該複數個壓縮表中之一第一壓縮表之一第一壓縮表條目和該複數個壓縮表中之一第二壓縮表之一第二壓縮表條目；且該方法另包含有：根據該第二壓縮表條目，判斷該第一壓縮表條目是否正確以生成一判斷結果，其中該判斷結果指出該第一壓縮表條目是否正確；其中因應該判斷結果指出該第一壓縮表條目是正確的，執行根據該第一映射關係和該專用位元資訊來決定該至少一第二映射關係之操作。
  15. 如申請專利範圍第14項所述之方法，其中該第一壓縮表條目代表與該起始邏輯位址相關聯之一實體位址。
  16. 一種記憶體裝置，包含有：一非揮發性記憶體，用於儲存資訊，其中該非揮發性記憶體包含有至少一非揮發性記憶體元件；以及一控制器，耦接於該非揮發性記憶體，用來控制該記憶體裝置之操作，其中該控制器包含有：一處理電路，用於根據來自該主機裝置之複數個主機命令來控制該控制器，以允許該主機裝置通過該控制器來存取該非揮發性記憶體，其中：該控制器將包括複數個壓縮表之一緊湊型混合表發送至該主機裝置，以儲存在該主機裝置中，來允許該主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至該記憶體裝置以作為讀取參考，用於提高該記憶體裝置的讀取性能，其中該緊湊型混合表之該複數個緊湊型混合表條目均具有同一大小；因應該主機裝置發送至少一封包以指出至少一要求，該控制器判斷該至少一要求中是否存在一讀取要求，其中在該至少一封包中，攜帶有該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包係指出該讀取要求；因應該讀取要求的存在，該控制器從該讀取命令封包中獲取一讀取參考資訊，其中該讀取命令封包所攜帶的該讀取參考資訊包含有指出一第一映射關係之第一映射資訊且另包含有該專用位元資訊，以及該讀取參考資訊代表該緊湊型混合表之該複數個緊湊型混合表條目之一相對應的緊湊型混合表條目； 該控制器根據該第一映射關係和該專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有該資料長度之一資料；以及該控制器至少根據該第一映射關係和該至少一第二映射關係，從該非揮發性記憶體讀取該資料予該主機裝置。
  17. 如申請專利範圍第16項所述之記憶體裝置，其中在將該緊湊型混合表發送至該主機裝置之前，該控制器產生或更新至少一邏輯至實體位址映射表來管理複數個實體位址和複數個邏輯位址之間之映射關係，以控制對該非揮發性記憶體之資料存取，其中該緊湊型混合表之該複數個緊湊型混合表條目中之任一緊湊型混合表條目都包含有該至少一邏輯至實體位址映射表中的一部分映射資訊。
  18. 如申請專利範圍第17項所述之記憶體裝置，其中該非揮發性記憶體用來儲存該至少一邏輯至實體位址映射表，以控制該非揮發性記憶體之資料存取；且該緊湊型混合表之該複數個緊湊型混合表條目中之該任一緊湊型混合表條目另包含有關於該部分映射資訊之保護資訊，其中該保護資訊指出該部分映射資訊在該非揮發性記憶體中之一儲存位置。
  19. 如申請專利範圍第18項所述之記憶體裝置，其中該至少一邏輯至實體位址映射表代表一全域邏輯至實體位址映射表，其包含有複數個區域邏輯至實體位址映射表；以及該部分映射資訊之該儲存位置代表該複數個區域邏輯至實體位址映射表中之一區域邏輯至實體位址映射表的一實體位址，其中該部分映射資訊被記錄在該區域邏輯至實體位址映射表中。
  20. 一種電子裝置，包含有如申請專利範圍第16項所述之記憶體裝置，且另包含有：該主機裝置，耦接於該記憶體裝置，其中該主機裝置包含有：至少一處理器，用於控制該主機裝置之操作；以及一電源供應電路，耦接於該至少一處理器，用來供應電源給該至少一處理器及該記憶體裝置；其中，該記憶體裝置為該主機裝置提供儲存空間。
  21. 一種應用於一記憶體裝置之控制器，該記憶體裝置包含有該控制器和一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該控制器包含有：一處理電路，用於根據來自一主機裝置之複數個主機命令來控制該控制器，以允許該主機裝置通過該控制器存取該非揮發性記憶體，其中：該控制器將包括複數個壓縮表之一緊湊型混合表發送至該主機裝置，以儲存在該主機裝置中，來允許該主機裝置將該緊湊型混合表之複數個緊湊型混合表條目之其一發送至該記憶體裝置以作為讀取參考，用於提高該記憶體裝置的讀取性能，其中該緊湊型混合表之該複數個緊湊型混合表條目均具有同一大小；因應該主機裝置發送至少一封包以指出至少一要求，該控制器判斷該至少一要求中是否存在一讀取要求，其中在該至少一封包中，攜帶有該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包係指出該讀取要求；因應該讀取要求的存在，該控制器從該讀取命令封包中獲取一讀取參 考資訊，其中該讀取命令封包中所攜帶的該讀取參考資訊包含有指出一第一映射關係之第一映射資訊且另包含有專用位元資訊，以及該讀取參考資訊代表該複數個緊湊型混合表之該複數個緊湊型混合表條目中之一相對應的緊湊型混合表條目；該控制器根據該第一映射關係和該專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有該資料長度之一資料；以及該控制器至少根據該第一映射關係和至少一第二映射關係，從該非揮發性記憶體讀取該資料予該主機裝置。
  22. 一種借助專用位元資訊來執行一記憶體裝置之存取管理之方法，其中該記憶體裝置包含有一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該方法適用於一主機裝置，該方法包含有：從該記憶體裝置中接收包含有複數個壓縮表之一緊湊型混合表，且將該緊湊型混合表儲存於該主機裝置中，用來將該緊湊型混合表之複數個緊湊型混合表條目之其一發送該記憶體裝置以當作讀取參考，用於提高該記憶體裝置之讀取性能，其中該緊湊型混合表之該複數個緊湊型混合表條目具有同一大小；因應接收到來自該主機裝置之一使用者之至少一要求，判斷該至少一要求中是否存在一讀取要求；因應該讀取要求的存在，向該記憶體裝置發送攜帶該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包，並通過該讀取命令封包來將讀取參考資訊提供給該記憶體裝置，其中該讀取命令封包指出該讀取要求，該讀取命令封包所攜帶之該讀取參考資訊包含有指出一第 一映射關係之第一映射資訊且另包含有該專用位元資訊，以及該讀取參考資訊代表該緊湊型混合表之該複數個緊湊型混合表條目中之一相對應的緊湊型混合表條目；利用該記憶體裝置內之一記憶體控制器以根據該第一映射關係和該專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有該資料長度之一資料；以及利用該記憶體控制器以至少根據該第一映射關係和該至少一第二映射關係來從該非揮發性記憶體中讀取該資料予該主機裝置。
  23. 一種主機裝置，適用於借助專用位元資訊來執行一記憶體裝置之存取管理，該記憶體裝置包含有一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該主機裝置包含有：至少一處理器，用於控制該主機裝置的操作；至少一隨機存取記憶體，耦接於該至少一處理器，用於儲存該主機裝置內的資訊；以及一電源供應電路，耦接於該至少一處理器，用來供應電源給該至少一處理器及該記憶體裝置；其中：該主機裝置用於從該記憶體裝置接收包含有複數個壓縮表之一緊湊型混合表，並將該緊湊型混合表儲存於該主機裝置的該至少一隨機存取記憶體中，以發送該緊湊型混合表之複數個緊湊型混合表條目之其一至該記憶體裝置以作為讀取參考，用於提高該記憶體裝置的讀取性能，其中該緊湊型混合表之該複數個緊湊型混合表條目均具有同一大小；因應接收到來自該主機裝置的一使用者之至少一要求，該主機裝置被用於 判斷該至少一要求中是否存在一讀取要求；因應該讀取要求的存在，該主機裝置用於向該記憶體裝置發送攜帶該讀取要求之至少一起始邏輯位址和一資料長度之一讀取命令封包，並通過該讀取命令封包將讀取參考資訊提供給該記憶體裝置，其中該讀取命令封包指出該讀取要求，該讀取命令封包所攜帶之該讀取參考資訊包含有指出一第一映射關係之第一映射資訊且另包含有該專用位元資訊，以及該讀取參考資訊代表該緊湊型混合表之該複數個緊湊型混合表條目中之一相對應的緊湊型混合表條目；該主機裝置利用該記憶體裝置內之一記憶體控制器以根據該第一映射關係和該專用位元資訊來決定至少一第二映射關係，以便讀取從該起始邏輯位址開始之具有該資料長度之一資料；以及該主機裝置利用該記憶體控制器以至少根據該第一映射關係和該至少一第二映射關係來從該非揮發性記憶體讀取該資料予該主機裝置。
TW110114105A 2020-05-05 2021-04-20 借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置 TWI762275B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063020025P 2020-05-05 2020-05-05
US63/020,025 2020-05-05
US17/082,032 2020-10-28
US17/082,032 US11262938B2 (en) 2020-05-05 2020-10-28 Method and apparatus for performing access management of a memory device with aid of dedicated bit information

Publications (2)

Publication Number Publication Date
TW202143054A TW202143054A (zh) 2021-11-16
TWI762275B true TWI762275B (zh) 2022-04-21

Family

ID=78412607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114105A TWI762275B (zh) 2020-05-05 2021-04-20 借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置

Country Status (3)

Country Link
US (2) US11262938B2 (zh)
CN (1) CN113687771B (zh)
TW (1) TWI762275B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113227995B (zh) * 2021-03-31 2024-09-03 长江存储科技有限责任公司 用于闪存存储器的文件系统和主机性能增强器
US11989127B2 (en) * 2022-09-15 2024-05-21 Western Digital Technologies, Inc. Efficient L2P DRAM for high-capacity drives
KR20240120985A (ko) * 2023-02-01 2024-08-08 에스케이하이닉스 주식회사 호스트의 맵 데이터를 관리하는 스토리지 장치 및 스토리지 장치의 동작 방법
US12038848B1 (en) * 2023-03-28 2024-07-16 Sk Hynix Nand Product Solutions Corp. Compression of logical-to-physical address indirection table on solid-state drives
US12277326B2 (en) * 2023-08-22 2025-04-15 Silicon Motion, Inc. Method and apparatus for performing data access management of memory device in predetermined communications architecture with aid of unbalanced table update size
CN120780216A (zh) * 2024-04-01 2025-10-14 长江存储科技有限责任公司 存储系统的操作方法、存储系统、主机及存储控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135746A (en) * 2009-12-30 2011-10-16 Sandisk Corp Method and controller for performing a copy-back operation
TW202006553A (zh) * 2017-09-22 2020-02-01 慧榮科技股份有限公司 快閃記憶體的資料內部搬移方法以及使用該方法的裝置
CN110908926A (zh) * 2018-09-14 2020-03-24 慧荣科技股份有限公司 数据储存装置及逻辑至物理地址映射表的写入方法
CN110989918A (zh) * 2018-10-03 2020-04-10 慧荣科技股份有限公司 写入控制方法以及数据存储装置及其控制器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506430B (zh) * 2013-03-20 2015-11-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
TWI522910B (zh) * 2013-10-18 2016-02-21 威盛電子股份有限公司 微處理器、選擇性解壓縮微程式碼方法、產生選擇性壓縮微程式碼方法、產生描述方法以及電腦程式產品
US20170177497A1 (en) * 2015-12-21 2017-06-22 Qualcomm Incorporated Compressed caching of a logical-to-physical address table for nand-type flash memory
US10067881B2 (en) * 2016-06-15 2018-09-04 Western Digital Technologies, Inc. Compression and caching for logical-to-physical storage address mapping tables
US11126600B2 (en) * 2017-04-24 2021-09-21 Reniac, Inc. System and method to accelerate compaction
US10970226B2 (en) * 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
KR102157354B1 (ko) * 2017-11-20 2020-09-17 삼성전자 주식회사 효율적으로 압축된 캐시 라인의 저장 및 처리를 위한 시스템 및 방법
US10983918B2 (en) * 2018-12-31 2021-04-20 Micron Technology, Inc. Hybrid logical to physical caching scheme
KR20210027642A (ko) * 2019-08-30 2021-03-11 에스케이하이닉스 주식회사 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135746A (en) * 2009-12-30 2011-10-16 Sandisk Corp Method and controller for performing a copy-back operation
TW202006553A (zh) * 2017-09-22 2020-02-01 慧榮科技股份有限公司 快閃記憶體的資料內部搬移方法以及使用該方法的裝置
CN110908926A (zh) * 2018-09-14 2020-03-24 慧荣科技股份有限公司 数据储存装置及逻辑至物理地址映射表的写入方法
CN110989918A (zh) * 2018-10-03 2020-04-10 慧荣科技股份有限公司 写入控制方法以及数据存储装置及其控制器

Also Published As

Publication number Publication date
TW202143054A (zh) 2021-11-16
CN113687771A (zh) 2021-11-23
US11630602B2 (en) 2023-04-18
US20220137871A1 (en) 2022-05-05
US20210349655A1 (en) 2021-11-11
CN113687771B (zh) 2024-03-01
US11262938B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI762275B (zh) 借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置
CN109634517B (zh) 进行存取管理的方法、记忆装置、电子装置和其控制器
TWI772466B (zh) 資料儲存裝置及其操作方法
CN115145478B (zh) 快闪存储器控制器的控制方法、快闪存储器控制器以及储存装置
TWI777720B (zh) 用來藉助於裝置側表資訊而在主機效能增幅器架構中進行記憶裝置的存取管理的方法及設備
CN113900582B (zh) 数据处理方法及对应的数据储存装置
TWI820952B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
CN118312443A (zh) 存储器装置的数据存取管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置
TWI839288B (zh) 用來在主機效能增幅器架構中藉助於裝置側表資訊編碼與解碼進行記憶裝置的存取管理的方法、記憶裝置、電子裝置及控制器
TWI839289B (zh) 用來在主機效能增幅器架構中藉助於裝置側表資訊編碼與解碼進行記憶裝置的存取管理的方法、記憶裝置、電子裝置及控制器
US12260131B2 (en) Commands splitting based on flat logical block address and security key
TWI766431B (zh) 資料處理方法及對應之資料儲存裝置
US20240264946A1 (en) Memory controller, method of driving memory controller, and memory system
KR20250163660A (ko) 스토리지 장치, 호스트 장치, 이들을 포함하는 전자 장치 및 그 동작 방법
CN118312442A (zh) 存储器装置的数据存取管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置
CN118312444A (zh) 存储器装置的数据存取管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置
CN112181859A (zh) 有效数据合并方法、存储器控制电路单元与存储装置