[go: up one dir, main page]

TWI761878B - 背側接觸結構及製造用於裝置兩側上的金屬 - Google Patents

背側接觸結構及製造用於裝置兩側上的金屬 Download PDF

Info

Publication number
TWI761878B
TWI761878B TW109123246A TW109123246A TWI761878B TW I761878 B TWI761878 B TW I761878B TW 109123246 A TW109123246 A TW 109123246A TW 109123246 A TW109123246 A TW 109123246A TW I761878 B TWI761878 B TW I761878B
Authority
TW
Taiwan
Prior art keywords
source
drain
fin
backside
devices
Prior art date
Application number
TW109123246A
Other languages
English (en)
Other versions
TW202042403A (zh
Inventor
派翠克 摩洛
里沙 梅安卓
艾倫 理萊克
全箕玟
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202042403A publication Critical patent/TW202042403A/zh
Application granted granted Critical
Publication of TWI761878B publication Critical patent/TWI761878B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10P30/204—
    • H10P30/21—
    • H10P32/1408—
    • H10P32/171—

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種包括電路結構的設備，該電路結構包括裝置層，該裝置層包括複數個裝置，該些裝置包括第一側和相對第二側；以及從該裝置層之第二側耦接至複數個裝置中的至少一者之金屬互連。一種方法，其包括形成電晶體裝置，該電晶體裝置包括在源極區和汲極區之間的通道區以及在定義該裝置之第一側的通道上之閘極電極；以及從該裝置之第二側形成互連至該源極區和該汲極區之一者。

Description

背側接觸結構及製造用於裝置兩側上的金屬
半導體裝置包括具有來自裝置之背側的電性連接的該裝置。
在過去幾十年中，積體電路中的特徵的縮放一直是不斷增長半導體工業背後的驅動力。縮放到越來越小的特徵使得能夠在半導體晶片的有限的面積上增加功能單元的密度。例如，收縮電晶體尺寸允許在晶片上結合更多數量的記憶體裝置，藉此具有增加容量之產品的製造。然而，驅動越來越大的容量並不是沒有問題。優化每個裝置的性能的必要性變得越來越重要。
未來的電路裝置，諸如中央處理單元裝置，將期望高性能裝置和低電容、低功率裝置整合在單個晶粒或晶片中。
100、400:結構
110、410:基板
120、420:緩衝層
125、425:閘極
127、427:閘極介電質層
130、430:鰭片
140A、440A:源極
140B、440B:汲極
150、450:間隔物
155、155A、155B、155C、181、455A、455B、481:介電質材料
160A、160B、170、460A、460B、470、520、530:互連
165A、165B、175、186A、186B、190A、196A、465、465A、465B、475:接觸
180、480:載體
182A、182B、482A、482B:開口
185A、185B:磊晶成長的材料
284、384:修飾的部份
285、285A、485A、485B:磊晶材料
286A、286B、386A、386B、486A、486B:接觸金屬
385:植入物材料
453:犧牲材料
500:組件
510:晶粒
515:裝置層
540:載體基板
550:接觸點
590:封裝
600:製程
610、620、625、630、635、640、645、650、655、660、670、680:方塊
700:插入器
702:第一基板
704:第二基板
706:球柵陣列
708:金屬接觸
710:通孔
712:穿越矽通孔
714:嵌入裝置
800:計算裝置
802:積體電路晶粒
804:CPU
806:晶粒上記憶體
808:通訊晶片
810:揮發性記憶體
812:非揮發性記憶體
814:圖形處理單元
816:數位訊號處理器
820:晶片組
822:天線
824:觸控螢幕顯示器
826:觸控螢幕控制器
828:電池
832:動作共處理器或感測器
834:揚聲器
836:相機
838:使用者輸入裝置
840:大量儲存裝置
842:加密處理器
844:全球定位系統(GPS)裝置
圖1示出了形成在矽或絕緣層上矽(SOI)基板之部份的鰭片上的三維電晶體裝置的上側視透視圖。
圖2A-2C示出了通過圖1的橫斷面側視圖。
圖3示出了在形成至三維電晶體裝置的接觸和互連之後的圖1結構。
圖4A-4C示出了通過圖2的橫斷面側視圖。
圖5A-5C示出了在反轉或倒置結構和至載體的結構連接之後的圖3結構。
圖6A-6C示出了在電晶體裝置之去除或薄化以暴露電晶體裝置的鰭片之第二側或背側之後的圖5A-5C結構。
圖7A-7C示出了鰭片之凹陷。
圖8A-8C示出了在具有開口的電晶體裝置之鰭片的背側上的介電質材料的沉積和圖案化源極和汲極區之後的圖7A-7C結構。
圖9A-9C示出了在背側開口至源極和汲極區中用於背側接面形成的材料的磊晶成長之後的圖8A-8C結構。
圖10A-10C示出了以導電接觸材料填充介電質材料180中的通孔開口之後的圖9A-9C結構。
圖11A-11C示出了圖10A-10C的結構，以及示出了作為第一背側互連或金屬層的一部份之連接到電晶體裝置之源極接觸的互連。
圖12A-12C示出了根據用於從此種裝置之背側形成接觸之裝置的另一實施例在將摻雜的磊晶材料沉積在開口中到源極和汲極區之後的圖8A-8C結構。
圖13A-13C示出了將摻雜劑從磊晶材料驅入之裝置的源極和汲極區中的鰭片之後的圖12A-12C結構。
圖14A-14C示出了在摻雜劑驅入處理之後選擇性去除磊晶材料之後的圖13A-13C結構。
圖15A-15C示出了在與源極和汲極對準的區域中引入接觸金屬之後的圖14A-14C結構。
圖16A-16C示出了根據從裝置結構之背側形成接觸之裝置的另一實施例將植入物引入到與源極和汲極區對準的裝置之鰭片的區域中之後的圖8A-8C結構。
圖17A-17C示出了在與裝置之源極和汲極對準的區域中引入接觸金屬之後的圖16A-16C結構。
圖18根據其中犧牲材料被引入在源極和汲極區中鰭片之基底的另一實施例示出了形成在半導體或絕緣層上半導體(SOI)基板之一部份上的鰭片上的三維電晶體裝置之上側視透視圖。
圖19A-19C示出了通過圖18之結構的橫斷面側視圖。
圖20A-20C示出了在第一層級互連上介電質材料的引入；結構的反轉或倒置以及至載體之連接結構；基板薄化和鰭片凹陷；以及定義用於背側連接至裝置的源極和汲極之鰭片的區域之後的圖19A-19C結構。
圖21A-21C示出了去除在源極和汲極區中鰭片之相對側壁附近的犧牲材料之後的圖20A-20C結構。
圖22A-22C示出了接續用於背側接面形成以及形成在 裝置背側上之接觸的材料之磊晶成長的結構。
圖23示出了包括連接至封裝基板之積體電路晶片或晶粒的組件之一實施例的橫斷面概略側視圖。
圖24為用以從背側以及背側金屬化形成至三維電晶體裝置之源極和汲極的接觸之製程流程圖。
圖25為實施一或多個實施例之插入器。
圖26闡明計算裝置之實施例。
【發明內容及實施方式】
本文敘述的實施例涉及包括在裝置背側或下面的互連或佈線的半導體裝置。此種實施例藉由使用背側顯露和背側處理來實現。所敘述的實施例包括一種包括電路結構的設備，該電路結構包括裝置層或包括具有第一側和相對第二側之複數個裝置的層，以及從該層之第二側連接至複數個裝置中的至少一者之金屬互連。還敘述了用於形成此種裝置的實施例，包括背側磊晶沉積、背側植入和背側磊晶沉積和驅入的範例。背側顯露處理允許可製造的連接類型的靈活性。
圖1-10C敘述形成包括在非裝置側或結構之背側上的電性連接之非平面多閘極半導體裝置的方法或製程。於一實施例中，裝置為三維金屬氧化物半導體場效電晶體(MOSFET)並且為在複數個巢套裝置中的隔離裝置或一個裝置。如將理解的，對於典型的積體電路，N型通道電晶體和P型通道電晶體都可以製造在單一基板上以形成互 補金屬氧化物半導體(CMOS)積體電路。此外，可以製造附加的互連，以便將此種裝置整合到積體電路中。
在非平面電晶體(例如多閘極電晶體和FinFET)的製造中，非平面半導體本體可用於形成通常能夠以相對小的閘極長度(例如，小於約30nm)完全耗盡的電晶體。這些半導體本體通常為鰭片形狀且因此通常被稱為電晶體「鰭片」。例如在三閘極電晶體中，電晶體鰭片具有形成在大塊半導體基板或絕緣層上矽基板上的頂部表面和兩個相對側壁。閘極介電質可以形成在半導體本體的頂或上表面及側壁上，以及閘極電極可以形成在半導體本體的頂或上表面上並且鄰近於半導體本體之側壁上的閘極介電質。由於閘極介電質和閘極電極與半導體本體的三個表面相鄰，因此形成三個分離的通道和閘極。由於形成了三個分離的通道，所以當電晶體導通時，半導體本體可以完全耗盡。關於finFET電晶體，閘極材料及電極接觸半導體本體之側壁，使得形成兩個分離的通道。
圖1示出了半導體或絕緣體上半導體(SOI)基板的一部份的頂側透視圖，也就是例如晶圓上的積體電路晶粒或晶片的一部份。具體地，圖1示出了包括矽或SOI之基板110的結構100。重疊基板110為選擇性緩衝層120。於一實施例中，緩衝層是在一實施例中藉由成長技術在基板110上引入的矽鍺緩衝層。代表性地，緩衝層120具有大約幾百奈米(nm)的代表性厚度。
在圖1所示的實施例(所觀察的上表面)中，設置在 基板110和選擇性緩衝層120的表面上的是諸如N型電晶體裝置或P型電晶體裝置之電晶體裝置的一部份。在這個實施例中，N型或P型電晶體裝置的共同點是設置在緩衝層120表面上的本體或鰭片130。在一實施例中，鰭片130由諸如矽、矽鍺或III-V族或IV-V族半導體材料的半導體材料形成。在一個實施例中，根據用於形成三維積體電路裝置的常規處理技術形成鰭片130的材料。代表性地，半導體材料磊晶成長在基板上且接著形成至鰭片130內(例如，藉由遮罩和蝕刻製程)。
於一實施例中，鰭片130具有長度尺寸(L)大於高度尺寸(H)。代表性的長度範圍在10奈米(nm)至1毫米(mm)的數量級上，代表性的高度範圍在5nm至200nm的數量級上。鰭片130也具有代表性地大約4-10nm的寬度(W)。如所示，鰭片130是從基板110的表面(或可選地從緩衝層120或在緩衝層120上)延伸的三維本體。如圖1所示的三維本體為具有從所觀察的緩衝層120的表面突出的相對側(第一側和第二側)的矩形本體。應當理解在處理這樣的本體時，可能無法用可用的工具實現真正的矩形形狀，並且可能導致其他形狀。代表性的形狀包括但不限制於梯形形狀(例如，基底寬於的頂部)及拱形形狀。
在圖1的結構的實施例中設置在鰭片130上的是閘極堆疊。在一個實施例中，閘極堆疊包括例如二氧化矽或具有介電質常數大於二氧化矽的介電質材料(高k介電質材 料)的閘極介電質層。在一實施例中，設置在閘極介電質層上為例如金屬的閘極125。閘極堆疊可包括在其相對側上的介電質材料間隔物150。用於間隔物150的代表性材料是低k材料，諸如氮化矽(SiN)或矽碳氮(SiCN)。圖1示出了緊鄰閘極堆疊的側壁以及在鰭片130上的間隔物150。在閘極堆疊的相對側上形成在鰭片130上或鰭片130中的是接面區(源極140A和汲極140B)。
在一個實施例中，為了形成三維電晶體結構，在鰭片130上形成閘極介電質材料，例如藉由毯式沉積，接著毯式沉積犧牲或偽閘極材料。在該結構上引入遮罩材料，並將遮罩材料圖案化以在指定的通道區域上保護閘極堆疊材料(具有犧牲或偽閘極材料的閘極堆疊)。然後使用蝕刻製程來去除不期望的區域中的閘極堆疊材料，並在指定的通道區域上圖案化閘極堆疊。間隔物150接著形成。用以形成間隔物150的一種技術是在結構上沉積薄膜，在期望的區域中保護薄膜，然後蝕刻以將薄膜圖案化成期望的間隔物尺寸。
在鰭片130和間隔物150上形成包括犧牲或偽閘極材料的閘極堆疊之後，在鰭片130上或鰭片130中形成接面區(源極和汲極)。源極和汲極形成在閘極堆疊(閘極介電質上的犧牲閘極電極)的相對側上的鰭片130中。在圖1所示的實施例中，源極140A和汲極140B藉由磊晶成長源極和汲極材料作為鰭片130的一部份上的批覆層而形成。用於源極140A和汲極140B的代表性材料包括但不 限制於矽、矽鍺或III-V族或IV-V族化合物半導體材料。源極140A和汲極140B可以替代地藉由去除一部份的鰭片材料並且在去除鰭片材料的指定結區中磊晶成長源極和汲極材料來形成。
在一個實施例中，在形成源極140A和汲極140B之後，犧牲或偽閘極被去除並且以閘極電極材料代替。在一個實施例中，在去除犧牲或偽閘極堆疊之前，介電質材料沉積在該結構上。於一實施例中，介電質材料為沉積作為毯的二氧化矽或低k材料且接著拋光以暴露犧牲或偽閘極125。犧牲或偽閘極以及閘極介電質接著藉由例如蝕刻製程去除。
在去除犧牲或偽閘極以及閘極介電質後，閘極堆疊形成在閘極電極區域內。閘極堆疊被引入(例如，沉積)在包括閘極介電質和閘極電極的結構上。在實施例中，閘極電極堆疊的閘極電極125係由金屬閘極構成，以及閘極介電質層係由具有大於二氧化矽之介電質常數(高K材料)的介電質常數之材料構成。例如，於一實施例中，閘極介電質層127(參閱圖2A-2C)係由諸如但不限制於氧化鉿、氧氮化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鍶鋇、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、鉛鈧鉭氧化物、鈮酸鉛鋅或它們的組合之材料構成。在一個實施例中，閘極電極125由金屬層構成，例如但不限制於金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或導電金屬氧化 物。在閘極堆疊之形成之後，額外的二氧化矽或低k介電質材料的介電質材料沉積在三維電晶體裝置(例如，ILD0)上，以將裝置結構封裝或嵌入在介電質材料中。圖1示出了封裝三維電晶體裝置(例如，作為ILD0)的介電質材料155A。
圖2A-2C示出了通過圖1的橫斷面側視圖。更具體地，圖2A示出了通過圖1的線A-A’的橫斷面側視圖，其為通過鰭片130的橫斷面；圖2B示出了通過線B-B’的橫斷面，其為通過源極140A的橫斷面；以及圖2C示出了通過線C-C’的橫斷面，其為通過閘極電極125的橫斷面。在整個說明書中將呈現相同的橫斷面取向(A-C)。圖3示出了的形成至三維電晶體裝置結構的互連之後的圖1結構。在該實施例中，電性連接被製成為至源極140A、汲極140B和閘極電極125的第一互連層或金屬層。代表性地，為了形成至源極140A、汲極140B和閘極電極175的單獨電性接觸，藉由例如對源極140A、汲極140B和閘極電極125中的每一個具有開口的遮罩製程初始地形成開口到源極和閘極電極。介電質材料被蝕刻以暴露源極和閘極電極且接著去除遮罩材料。接著，例如鎢的接觸材料被引入至該開口中，且該開口被填充以形成至源極140A的接觸165A、至汲極140B的接觸165B、以及至閘極電極125的接觸175。介電質材料155之表面(所觀察到的頂表面)可接著用導電晶種材料播種且接著用遮罩材料圖案化以定義用於具有暴露的接觸165A、接觸165B和接觸 175之相應開口的互連路徑之開口。諸如銅的導電材料接著藉由電鍍製程方式以形成連接至接觸165A至源極140A之互連160A、連接至接觸165B的互連160B以及連接至閘極電極125之接觸175的互連170。遮罩材料及不需要的晶種材料可接著去除。在作為初始金屬層之互連的形成之後，例如二氧化矽或低k介電質材料的介電質材料155B可以沉積作為互連上和環繞互連的ILD1層。根據常規製程，額外的互連層可接著形成。
圖4A-4C示出了通過圖2的橫斷面側視圖。更具體地，圖4A示出了通過線A-A’通過鰭片130的橫斷面；圖4B示出了通過線B-B’通過源極140A的橫斷面；以及圖4C示出了通過線C-C’通過閘極電極125的橫斷面側視圖。在圖3和圖4A-4C中所示，形第一層級互連被形成並連接到基板110上的電晶體裝置。應當理解額外的互連或金屬化層可藉由本領域已知的技術形成在這個第一層級。因此，隨後的操作考慮了在結構的裝置側(裝置層的裝置側)具有一個或多個層級的互連或金屬化的結構(結構100)。
圖5A-5C示出了在反轉或倒置結構和至載體的結構連接之後的圖3結構。圖5A-5C分別表示通過相對於圖2A-2C和圖4A-4C所述的鰭片130、汲極140B和閘極電極125的橫斷面。參照圖5A-5C，在這實施例中，結構100被反轉並連接到載體180。載體180為例如半導體晶圓。結構100可以通過黏合劑或其他鍵合技術連接到載體 180。
圖6A-6C示出了基板110之去除或薄化，以暴露鰭片130之第二側或背側之後的圖5A-5C結構。於一實施例中，基板110可藉由薄化製程去除，諸如機械研磨或蝕刻製程。圖6A-6C示出了從結構之第二側或背側暴露的鰭片130。接著鰭片130之暴露，鰭片可選擇地凹陷。圖7A-7C示出了在鰭片130凹陷之後的圖6A-6C的結構。在一個實施例中，對於凹陷鰭片130，蝕刻製程可以利用相對於介電質材料155A選擇性地去除鰭片材料的蝕刻劑。或者，遮罩材料可以在具有暴露鰭片130的開口的介電質材料155(暴露背側表面)的表面上圖案化。鰭片130之材料可藉由例如蝕刻製程被選擇地去除以凹陷鰭片130，以及接著遮罩材料被去除。
圖8A-8C示出了在鰭片130之背側上的介電質材料的沉積和圖案化之後圖7A-7C的結構。圖8A-8C示出了例如藉由例如毯式沉積製程沉積的二氧化矽或低K介電質材料之介電質材料181。一旦沉積，可以藉由例如在介電質材料180的表面上形成具有在鰭片130的相對側上的源極和汲極區相對的開口或通孔的遮罩材料來圖案化介電質材料181。圖8A示出了通過定向在對應於鰭片(源極140A)之源極區之鰭片130的背側上的介電質材料181的開口182A以及通過定向在鰭片(汲極140B)之汲極區的介電質材料181的開口182B。圖8B示出了開口(例如，開口182A)具有的直徑大於鰭片130的寬度尺寸的尺 寸。以這種方式，鰭片130的背側以及鰭片130的側壁被暴露。圖8B還示出了蝕刻進行通過該結構以暴露源極140A的背側。在一個實施例中，圖案化介電質材料以形成開口182A和開口182B，使得每個開口具有分別暴露源極140A和汲極140B的背側的尺寸，而允許材料與源極和汲極接觸，並且代表性地允許在其上進行磊晶成長，如以下操作中所敘述。
圖9A-9C示出了圖8A-8C之結構之後用於背側接面形成之材料的磊晶成長。圖9A示出了在開口182A中與源極140A之背側對齊的區域中的磊晶成長的材料185A以及在開口182B中與汲極140B之背側對齊之鰭片130的磊晶成長的材料185B。圖9B示出了材料185A磊晶地成長在鰭片130之側壁上且與之前形成在第一側或結構之裝置側上的源極140A連接。於一實施例中，用於材料185A和材料185B之材料類似於用於源極140A和汲極140B的材料(例如，矽、矽鍺或III-V族或IV-V族化合物半導體材料)。
圖10A-10C示出了以諸如鎢的導電接觸材料填充介電質材料180中的通孔開口之後的圖9A-9C結構。圖10A示出了到與源極140A關聯的磊晶材料185B之接觸186A以及到與汲極140B關聯的磊晶材料185B之接觸金屬186B。圖10B示出了到磊晶材料185B之接觸金屬186B。圖10A和10B示出了分別從結構的相對側(第一側或裝置側以及背側或第二側)至源極140A(通過接觸 材料)的連接。互連現在可藉由例如上面關於裝置側互連(參見圖3和圖4A-4C以及所附內文)敘述的技術形成至接觸186A和186B。圖11A-11C示出了圖10A-10C的結構，以及示出了連接至作為例如第一背側互連或金屬層的一部份之源極140A的接觸196A之互連190A。圖11A-11C還示出了在互連或金屬層上沉積二氧化矽或低k介電質材料的介電質材料155C之後的結構。介電質材料155C沉積之後，一或多個額外的互連層級可透過例如電鍍技術被引入在介電質材料上，並且連接至本領域中已知的裝置或下層互連。
圖12A-12C示出了用於從此種裝置之背側形成至裝置的接觸之可選實施例。於此範例中，與其在鰭片周圍接觸區域中進行磊晶沉積，而是摻雜的磊晶材料之磊晶沉積之後驅入摻雜劑以修飾接觸區域中的鰭片部份。圖12A-12C示出了上述相對於前述實施例的圖8A-8C的結構。
圖13A-13C示出了引入在裝置背側上分別對齊源極140A和汲極140B的介電質材料181之開口182A以及介電質材料181之開口182B中的磊晶材料285。用於磊晶材料285之合適材料對於PMOS裝置為矽鍺材料、對於NMOS裝置為矽材料。用於PMOS或NMOS裝置的磊晶材料285之其它合適的材料包括矽、鍺、矽鍺、矽鍺碳、碳摻雜矽(僅NMOS)、鍺錫以及例如砷化鎵、砷化銦、砷化銦鎵、磷化銦和氮化鎵的III-V族化合物半導體材料。
圖13A-13C示出了從與源極140A和汲極140B對齊 的區域中從背側將磊晶材料285中的摻雜劑驅入到鰭片130中之後的圖12A-12C結構。驅入摻雜劑的一種技術是熱製程。代表性地，對於磷摻雜的矽(用於NMOS)和硼摻雜的矽(用於PMOS)的磊晶材料，熱驅入代表性地涉及將結構加熱到800至1100℃的溫度足夠長的時間使摻雜劑從磊晶材料遷移到鰭片130中。圖13A-13C示出了以摻雜劑284修飾的鰭片130之區域。
圖14A-14C示出了在摻雜劑驅入處理之後選擇性去除分別在開口182A和開口182B的磊晶材料285A之後的圖13A-13C結構。圖15A-15C示出了在與分別連接至源極140A和汲極140B對準的區域中引入(例如，沉積)接觸金屬之後的圖14A-14C結構。圖15A示出了例如與鰭片130修飾的部份(以摻雜劑修飾)接觸之鎢的接觸金屬286A和接觸金屬286B，其中此種區域與源極140A和汲極140B對齊。圖15B示出了沿著修飾的部份284之相對側壁設置且與源極140A接觸的接觸金屬286A。在形成接觸之後，互連或金屬線可被形成以接觸如上述關於圖11A-11C和所附內文之裝置的背側。
圖16A-16C示出了從裝置結構之背側形成接觸之裝置的另一實施例。圖16A-16C分別示出了圖8A-8C的結構，在一個實施例中，根據直到並包括圖8A-8C所敘述之操作形成的結構。在圖16A-16C中，在分別與源極140A和汲極140B對齊或相對(從背側透視)的區域中將植入物從背側引入到鰭片130中。圖16A示出了引入例如用於 NMOS裝置的砷/磷或用於PMOS裝置的硼之植入物材料385的植入製程。
圖17A-17C示出了在與源極140A和汲極140B對準的區域中引入(例如，沉積)接觸金屬之後的圖16A-16C結構。圖17A示出了例如與鰭片130修飾的部份(以植入物修飾)接觸之鎢的接觸金屬386A和接觸金屬386B，其中此種區域與源極140A和汲極140B對齊且分別連接至源極140A和汲極140B。圖17B示出了沿著修飾的部份384之相對側壁設置且與源極140A接觸的接觸金屬386A。在形成接觸之後，互連或金屬線可被形成以接觸如上述關於圖11A-11C和所附內文之裝置的背側。
圖16A和16B示出了以植入物材料384修飾之鰭片130。圖17A-17C示出了在與源極140A和汲極140B對準且具有鰭片130之植入物修飾部份的區域中引入(例如，沉積)接觸金屬之後的圖16A-16C結構。圖17A示出了例如與鰭片130之植入物修飾的部份接觸之鎢的接觸金屬386A和接觸金屬386B，其中此種區域與源極140A和汲極140B對齊且分別連接至源極140A和汲極140B。圖17B示出了沿著鰭片130之植入物修飾的部份384之側壁設置且與源極140A接觸的接觸金屬386A。在到裝置的背側之接觸形成後，互連或金屬線可被形成至如前面實施例(參照圖11A-11C和所附內文)敘述之接觸。
圖18-22C敘述形成包括在非裝置側或結構之背側上的電性連接之非平面多閘極半導體裝置的方法或製程之另 一實施例。圖18示出了半導體或絕緣體上半導體(SOI)基板的一部份的頂側透視圖，也就是例如晶圓上的積體電路晶粒或晶片的一部份。具體地，圖18示出了包括矽或SOI之基板410的結構400。重疊基板410為諸如矽鍺的選擇性緩衝層420。
在圖18所示的實施例(所觀察的上表面)中，設置在基板410和選擇性緩衝層420的表面上的是諸如N型電晶體裝置或P型電晶體裝置之電晶體裝置的一部份。在這個實施例中，N型或P型電晶體裝置的共同點是設置在基板410之表面或在緩衝層420(如果存在)上的本體或鰭片430。在一實施例中，鰭片430由諸如矽、矽鍺或III-V族或IV-V族半導體材料的半導體材料形成。
如所示，鰭片430是從基板410的表面(或選擇性從緩衝層420或在緩衝層420上)延伸或在基板410的表面上延伸的三維主體，並且具有高度尺寸H、大於高度尺寸和寬度尺寸的長度尺寸L。在從基板410或選擇性的緩衝層420或在基板410或選擇性的緩衝層420上形成鰭片430之後，犧性材料453被沿著鰭片之相對側壁得一部份引入(例如，沉積)。如圖18中所示，犧牲材料453係沿著指定用於接面(源極和汲極)的長度尺寸的區域中設置在鰭片430之相對側壁上。犧牲材料453沿著鰭片430的高度尺寸設置在鰭片上或鰭片中形成接面的區域的下方。於一實施例中，包括鰭片430之三維電晶體裝置將被嵌入在諸如二氧化矽或低K介電質材料的介電質材料。當 鰭片430形成時，鰭片被暴露。在那一點上，犧牲材料453可以藉由沿著鰭430的基底的毯式沉積被引入在鰭片430之其中要形成接面的部份下方的高度h。犧牲材料的代表性高度h為10奈米(nm)至100nm的數量級。於一實施例中，其中鰭片430將後被凹陷，二氧化矽或低k介電質之介電質材料層可在犧牲材料453之引入之後被引入在鰭片430之基底。犧牲材料453可最終被去除以從裝置的背側連接到電晶體裝置的源極和汲極。於一實施例中，用於犧牲材料453之材料為符合用於處理環境之熱穩定性需求的材料且可相對於最終將嵌入裝置和鰭片430的材料的介電質材料(例如，SiO2)被選擇性地蝕刻。用於犧牲材料453的代表性材料為諸如氮化矽(SiN)或氮化鈦(TiN)的介電質材料。一旦引入犧牲材料453，將材料圖案化至厚度t，使得當犧牲材料453稍後移除時，鰭片430之側壁從結構之背側暴露，如同各自的源極和汲極允許接觸和/或從源極和汲極磊晶成長。
在鰭片430上形成犧牲材料453之後，電晶體裝置可以如上面參考圖1及所附內文所述而形成。在這實施例中，電晶體裝置包括例如二氧化矽或具有介電質常數大於二氧化矽的介電質材料(高k介電質材料)的閘極介電質層以及例如設置在鰭片430上的金屬之閘極425。閘極堆疊可包括在其相對側上的介電質材料間隔物450。用於間隔物450的代表性材料是低k材料，諸如氮化矽(SiN)或矽碳氮(SiCN)。在閘極堆疊的相對側上形成在鰭片 430上或鰭片430中的是接面區(源極440A和汲極440B)。在這實施例中，源極440A和汲極440B被形成為批覆鰭片430之頂部及側壁上。在一個實施例中，源極440A和源極440B具有沿著側壁的高度尺寸，該高度尺寸延伸到犧牲材料453的深度。
圖18示出了將電晶體裝置嵌入在介電質材料455A(例如，ILD0)以及至三維電晶體裝置結構之互連的形成之後的結構400。在該實施例中，電性連接被製成為至源極440A、汲極440B和閘極電極425的第一互連層或金屬層。圖18示出了例如鎢的接觸材料被引入至介電質材料455之開口或通孔中以形成至源極440A的接觸465A、至汲極440B的接觸465B、以及至閘極電極425的接觸475。圖18也示出了在包括連接到接觸465A到源極440A之互連460A、連接到接觸465B之互連460B以及連接到閘極電極425之接觸475的互連470之介電質材料455的表面上的第一金屬或互連線或層。在作為初始金屬層之互連的形成之後，例如二氧化矽或低k介電質材料的介電質材料可以沉積作為互連上和環繞互連的ILD1層。根據常規製程，額外的互連層可接著形成。
圖19A-19C示出了通過圖18的橫斷面側視圖。更具體地，圖19A示出了通過線A-A’通過鰭片430的橫斷面；圖19B示出了通過線B-B’通過汲極440B的橫斷面；以及圖19C示出了通過線C-C’通過閘極電極425且示出了在閘極電極425和鰭片430之間的閘極介電質427的橫 斷面側視圖。
圖20A-20C示出了在第一層級互連上介電質材料的引入；結構的反轉或倒置以及至載體之連接結構；基板薄化和鰭片凹陷；以及定義用於背側連接至裝置的源極和汲極之鰭片的區域之後的圖19A-19C結構。圖20A-20C分別表示通過鰭片430、汲極440B和閘極電極425的橫斷面。參照圖20A-20C，在這實施例中，第一層級互連藉由諸如二氧化矽或低k介電質材料的介電質材料455B鈍化。然後將結構400反轉或倒置並連接到載體480，諸如半導體晶圓裝置側向下。結構400可以通過介電質材料455B和載體180之間的黏合劑或其他鍵合技術連接到載體480。
圖20A-20C也示出了藉由例如機器研磨或蝕刻製程去除或薄化基板410，以暴露鰭片430之第二側或背側之後的圖19A-19C結構。於一實施例中，鰭片430接著選擇性地凹陷。
圖20A-20C更示出了在鰭片430之背側上的介電質材料的沉積和圖案化之後的結構。圖20A-20C示出了例如藉由例如毯式沉積製程沉積的二氧化矽或低K介電質材料之介電質材料481。一旦沉積，藉由例如在介電質材料481的表面上形成具有在鰭片430的相對側上的源極和汲極區相對的開口或通孔的遮罩材料來圖案化介電質材料481。圖20A示出了通過定向在對應於鰭片(源極440A)之源極區之鰭片430的背側上的介電質材料481的開口482A 以及通過定向在鰭片(汲極440B)之汲極區的介電質材料481的開口482B。圖20B示出了開口(例如，開口482A)具有的直徑大於鰭片430的寬度尺寸的尺寸。以這種方式，鰭片430的背側以及犧牲材料453被暴露。
圖21A-21C示出了去除鰭片430之相對側壁附近的犧牲材料453之後的圖20A-20C結構。於一實施例中，犧牲材料453可藉由相對於介電質材料455A和481以及相對於鰭片430對犧牲材料453具有選擇性的蝕刻劑之蝕刻製程來去除。圖21B示出了在犧牲材料453之去除之後，鰭片430之背側被暴露作為鰭片430之側壁和源極440A。
圖22A-22C示出了接續用於背側接面形成以及形成在裝置背側上之接觸的材料之磊晶成長的結構。圖22A示出了在開口482A中與源極440A之背側對齊的區域中的磊晶成長的材料485A以及在開口482B中與汲極440B之背側對齊之鰭片430的磊晶成長的材料485B。圖22B示出了材料485A磊晶地成長在鰭片430之側壁上且與之前形成在第一側或結構之裝置側上的源極440A連接。雖然呈現了磊晶成長選項，但是可以理解，可以選擇性地使用上述的其它方法(摻雜磊晶驅入(圖12A-15C)、植入(圖16A-17C))。
圖22A-22C示出了以諸如鎢的導電接觸材料填充介電質材料481中的通孔開口之後的結構。圖22A示出了到與源極440A關聯的磊晶材料485B之接觸486A以及到與汲極440B關聯的磊晶材料485B之接觸金屬486B。圖22B 示出了到磊晶材料485B之接觸金屬486B。圖22A和22B示出了分別從結構的相對側(第一側或裝置側以及背側或第二側)至源極440A(通過接觸材料)的連接。互連現在可藉由例如上面關於裝置側互連(參見圖3和圖4A-4C以及所附內文)敘述的技術形成至接觸486A和486B。
圖23示出了包括連接至封裝基板之積體電路晶片或晶粒的組件之一實施例的橫斷面概略側視圖。組件500包括晶粒510，其可由如上面參照圖1-22C所敘述形成。晶粒510包括裝置層或包括數個裝置(例如，電晶體裝置)的層515。裝置層515包括代表該層之第一側的第一側5150A以及相對第一側5150A之第二側或背側5150B。電晶體裝置包括例如一或多個功率電晶體和邏輯電路。連接至在第一側上的晶粒510的裝置層515的互連520在一實施例中包括但不限制於從第一側5150A連接至裝置層515之裝置的數個導電金屬線。參考圖3的互連160A，互連160B和互連170表示在裝置層515上方的第一層級的互連220。設置在互連520之上(如所見)為載體基板540，其相似於前面參考圖5A-17敘述的載體基板180。在一實施例中，連接至通過晶粒之第二側5100B之晶粒510的裝置為互連530，其可以為例如電源互連(VDD、VDD閘控以及VSS)、邏輯互連或兩者。在第二側或背側5100B上的互連530包括一或多個金屬化層級或行。參考圖10A-11，互連190A表示在裝置層515下方的第一層級的互連530。圖23還示出了此種層級之金屬化層中的一 個連接到可操作以將晶粒510連接到封裝590的接觸點(例如，C4凸塊)550。圖23更示出了透過封裝基板590的連接至晶粒510的VDD和VSS連接。
圖24為用以從背側以及背側金屬化形成至三維電晶體裝置之源極和汲極的接觸之製程流程圖。參照圖24，製程600開始於三維電晶體裝置形成在基底基板上，該裝置包括從該基底基板延伸的鰭片，以及形成在該鰭片中或上的源極和汲極(方塊610)。犧牲材料可選擇性地形成在該鰭片之基底上，如上面參考圖18所述。從結構的第一側或裝置側，形成到裝置和裝置側金屬化的接觸被建立(方塊620)。金屬化建立之後，裝置被反轉並且鍵合裝置側向下到載體(方塊625)。基底基板接著被去除已暴露該鰭片(方塊630)且該鰭片被選擇性地凹陷(方塊635)。然後在裝置之背側上引入介電質材料將其圖案化，在該裝置之鰭片的周圍具有到源極和汲極的通孔或開口(方塊640)。如果犧牲材料先前形成在鰭片的基底上，則去除犧牲材料。於一實施例中，然後在鰭片上和周圍引入磊晶材料到源極和汲極(方塊645)。在第二實施例中，摻雜的磊晶材料被引入到鰭片上，並且將磊晶材料中的摻雜劑驅入到鰭片中(方塊650)。根據第二實施例，在摻雜劑驅入後，磊晶材料可選擇地被去除(方塊655)。在第三實施例中，植入物被引入至在源極和汲極區中的鰭片內(方塊660)。上面實施例之一者後，背側通孔或開口填充有接觸材料以分別形成到源極和汲極的背 側接觸(方塊670)。然後可選擇地建構背側金屬化(方塊675)。
上面實施例敘述具有背側接觸之電晶體裝置的形成。雖然呈現了三維電晶體裝置，但是此種的呈現並不意味著限制。背側電晶體接觸之實施和有關於它們的形成之技術應用於其它裝置，包括奈米線裝置和平面裝置。
圖25闡明包括一或多個實施例之插入器700。插入器700為插入基板，用以橋接第一基板702至第二基板704。第一基板702可為例如積體電路晶粒。第二基板704可為例如記憶體模組、電腦主機板、或另一積體電路晶粒。通常，插入器700之用途是延展連接至更寬間距，或改程連接至不同連接。例如，插入器700可耦接積體電路晶粒至球柵陣列(BGA)706，其後續可耦接至第二基板704。在一些實施例中，第一及第二基板702/704附接至插入器700之相對側。在其他實施例中，第一及第二基板702/704係附接至插入器700之相同側。在進一步實施例中，三或更多個基板藉由插入器700互連。
插入器700可以環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料、或諸如聚醯亞胺之聚合物材料形成。在進一步實施中，插入器可以替代的剛性或可撓材料形成，其可包括以上所描述用於半導體基板之相同材料，諸如矽、鍺及其他III-V族及IV族材料。
插入器可包括金屬互連708及通孔710，其包括但不限制於穿越矽通孔(TSV)712。插入器700可進一步包 括嵌入裝置714，包括被動及主動裝置。此種裝置包括但不限制於電容器、解耦電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器、及靜電放電(ESD)裝置。諸如射頻(RF)裝置、功率放大器、電力管理裝置、天線、陣列、感測器、及MEMS裝置之更複雜的裝置亦可形成於插入器700上。
根據實施例，本文中揭露的設備或製程可用於插入器700之製造。
圖26根據本發明之一實施例闡明計算裝置800。計算裝置800可包括數個組件。在一實施例中，這些組件附接至一或多個主機板。在替代實施例中，這些組件係製造於單一系統晶片(SoC)晶粒上而非主機板上。計算裝置800中之組件包括但不限制於積體電路晶粒802及至少一通訊晶片808。在一些實施中，通訊晶片808被製造作為積體電路晶粒802之一部份。積體電路晶粒802可包括CPU 804以及晶粒上記憶體806，通常用作快取記憶體，其可由諸如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術提供。
計算裝置800可包括其他組件，其可或不可物理地和電性地耦接至主機板或製造於SoC晶粒內。這些其他組件包括但不限制於揮發性記憶體810(例如，DRAM)、非揮發性記憶體812(例如，ROM或快閃記憶體)、圖形處理單元814(GPU)、數位訊號處理器816、加密處理器842(專用處理器，其執行硬體內密碼演算法)、晶片組 820、天線822、顯示器或觸控螢幕顯示器824、觸控螢幕控制器826、電池828或其他電源、功率放大器(未顯示)、全球定位系統(GPS)裝置844、羅盤830、動作共處理器或感測器832(其可包括加速計、陀螺儀、及羅盤)、揚聲器834、相機836、使用者輸入裝置838(諸如鍵盤、滑鼠、觸控筆、及觸控墊)、及大量儲存裝置840(諸如硬碟、光碟(CD)、數位影音光碟(DVD)等)。
通訊晶片808致能無線通訊，用於將資料轉移至計算裝置800及從計算裝置800轉移資料。術語「無線」及其衍生字可用以描述可藉由使用調變電磁輻射經由非固態介質而通訊資料之電路、裝置、系統、方法、技術、通訊通道等等。該用語並非暗示相關裝置不包含任何線路，儘管在一些實施例中它們可能不包含任何線路。通訊晶片808可實施任何數目之無線標準或協定實現無線通訊，包括但不限制於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長程演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生、以及任何其它被指定為3G、4G、5G、及之外的無線協定。計算裝置800可包括複數個通訊晶片808。例如，第一通訊晶片808可專用於短距離無線通訊諸如Wi-Fi及藍芽，及第二通訊晶片808可專用於長距離無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其 他。
計算裝置800之處理器804包括一或多裝置(諸如電晶體或金屬互連)，其根據包括背側接觸到裝置和選擇性背側金屬化的實施例形成。術語「處理器」可指處理來自暫存器和/或記憶體之電子資料而將電子資料轉變為可儲存於暫存器及/或記憶體中之任何裝置或部份裝置的其它電子資料。
通訊晶片808也可包括一或多裝置(諸如電晶體或金屬互連)，其根據包括背側接觸到裝置和選擇性背側金屬化的實施例形成。
在進一步實施例中，容置在計算裝置800的其它組件可含有一或多裝置(諸如電晶體或金屬互連)，其根據包括背側接觸到裝置和選擇性背側金屬化的實施例形成。
在各個實施例中，計算裝置800可為膝上型電腦、輕省筆電、筆記型電腦、超輕薄筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超薄行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步實施中，計算裝置800可為處理資料之任何其他電子裝置。
範例
範例1為一種設備，包括
電路結構包括裝置層，該裝置層包括複數個裝置，該 些裝置包括第一側和相對第二側；以及從該裝置層之第二側耦接至複數個裝置中的至少一者之金屬互連。
在範例2中，範例1之設備的該金屬互連為第一金屬互連，該設備更包括第二金屬互連，該第二金屬互連從該裝置層的該第一側耦接至該裝置。
在範例3中，任何範例1或2之設備的複數個裝置中的至少一者包括電晶體裝置且該金屬互連耦接至該電晶體裝置之源極或汲極。
在範例4中，範例3之設備的金屬互連為第一金屬互連，該設備更包括第二金屬互連，該第二金屬互連從該裝置層的該第二側耦接至該電晶體裝置之該源極或該汲極的另一者。
在範例5中，範例3之設備的金屬互連為第一金屬互連，該設備更包括第二金屬互連，該第二金屬互連從該裝置層的該第一側耦接至該電晶體裝置之閘極。
在範例6中，在耦接至範例3之該設備的該金屬互連的點上的該源極和該汲極之該一者包含下列中的一者：磊晶成長在該源極和該汲極之該一者上的材料；由植入之材料和以材料摻雜中的一者修飾的該源極和該汲極之該一者的材料。
範例7為一種方法，其包括形成電晶體裝置，該電晶體裝置包括在源極區和汲極區之間的通道以及在定義該裝置之第一側的通道上之閘極電極；以及從該裝置之第二側形成互連至該源極區和該汲極區之一者。
在範例8中，在形成該互連至該源極區和該汲極區中的一者之前，範例7的方法包含從該第二側暴露該源極區和該汲極區中的該一者以及下列中的一者：在該源極區和該汲極區中暴露的該一者上形成材料；修飾該源極區和該汲極區中的該一者的一部份。
在範例9中，範例8的方法包括形成材料在該源極區和該汲極區中暴露的該一者上，且此種形成包括磊晶成長該材料。
在範例10，範例8之方法包括修飾該源極區和該汲極區之該一者的一部份，以及修飾包括摻雜和植入材料至該源極區和該汲極區內。
在範例11中，任何範例7-10之方法的形成該電晶體裝置包括在基板上形成鰭片，以及在由該通道區分離之該鰭片中形成該源極區和該汲極區，以及在該鰭片之該通道區上形成該閘極電極。
在範例12中，在形成該互連之前，範例11之方法包括從在該源極區和該汲極區之一者中的該第二側暴露該鰭片之區域；以及引入材料在該暴露的鰭片區域上或在該暴露的鰭片區域中的該鰭片內。
在範例13中，範例12的方法之引入材料在該暴露的鰭片區域上包括磊晶成長該材料在該鰭片上。
在範例14中，範例12的方法之引入材料至在該暴露的鰭片區域中的該鰭片內包括摻雜該鰭片。
在範例15中，任何範例12-14之方法的電晶體裝置 係形成在基板上，以及從該第二側暴露該鰭片之區域包括以該電晶體裝置面對載體鍵合該基板至該載體；以及去除該基板。
在範例16中，在鍵合該基板至該載體之前，範例12-15任一者的方法包括形成間隔物材料在該源極區和該汲極區之該一者的相對側壁上以及暴露該鰭片周圍的區域包括去除該間隔物材料。
範例17為一種方法，其包括形成非平面電晶體裝置，該非平面電晶體裝置包括在基板上的鰭片以及在由通道區分離之該鰭片中的源極區和汲極區，以及定義該裝置之第一側之該鰭片之該通道區上的閘極電極；以該電晶體裝置面向載體鍵合該基板至該載體；去除該基板以暴露該裝置的與該第一側相對之第二側；從在該源極區和該汲極區之一者中該裝置之該第二側暴露該鰭片周圍的區域；以及從該裝置之該第二側形成互連至該源極區和該汲極區之一者。
在範例17中，在形成該互連之前，範例17之方法包含下列中的一者：形成材料在該源極區和該汲極區之該暴露的區域上和修飾在該暴露的區域中的該源極區和該汲極區之該一者的一部份。
在範例19中，範例18的方法包括形成材料在該源極區和該汲極區中暴露的區域上，且此種形成包括磊晶成長該材料。
在範例20，範例18之方法包括修飾該源極區和該汲 極區之該一者的一部份，以及修飾包括摻雜和植入材料至該源極區和該汲極區內。
在範例21中，範例18之方法包括形成材料在該源極區和該汲極區之該暴露的一者上，且此種形成包括沉積該材料以及處理該電晶體裝置以將來自該材料之摻雜劑驅入該源極區和該汲極區中的該一者中。
在範例22中，在鍵合該基板至該載體之前，範例18-21任一者的方法包括形成間隔物材料在該源極區和該汲極區之該一者的相對側壁上以及暴露該鰭片周圍的區域包括去除該間隔物材料。
所示實施方式的上述敘述，包括摘要中敘述的內容，不旨在是窮盡的或將本發明限制於所公開的精確形式。雖然為了說明的目的在此敘述了本發明的具體實施方式和範例，但是如本領域具通常知識者將認識到的，在本發明的範圍內的各種等效修改是可能的。
這些修改可以根據上述詳細敘述進行。在申請專利範圍中使用的術語不應被解釋為將本發明限制於說明書和申請專利範圍中公開的具體實施方式。相反，本發明的範圍完全由申請專利範圍判定，所述申請專利範圍將根據所確立的申請專利範圍解釋的原則來解釋。
100:結構
110:基板
120:緩衝層
125:閘極
130:鰭片
140A:源極
140B:汲極
150:間隔物
155:介電質材料

Claims (4)

  1. 一種具有背側接觸之結構的設備，包含：
    電路結構，其包含裝置層，該裝置層包含複數個裝置，該裝置層包含第一側以及相對第二側，其中該複數個裝置中的至少一者包含電晶體裝置，該電晶體裝置具有閘極、源極區域、汲極區域、以及介於該源極區域與該汲極區域之間的通道區域，其中該源極區域與該汲極區域皆在該裝置層的第一側中；以及
    第一金屬互連，其藉由第一接觸從該裝置層的該第二側耦接至該電晶體裝置之該源極區域或該汲極區域中的一者；以及
    第二金屬互連，其藉由第二接觸從該裝置層的該第一側耦接至該電晶體裝置之該源極區域或該汲極區域中的該一者；
    其中該第二接觸與該第一接觸垂直地重疊。
  2. 如請求項1之設備，更包含第三金屬互連，該第三金屬互連從該裝置層的該第二側耦接至該電晶體裝置之該源極或該汲極的另一者。
  3. 如請求項1之設備，更包含第三金屬互連，該第三金屬互連從該裝置層的該第一側耦接至該電晶體裝置之閘極。
  4. 如請求項1之設備，其中在耦接至該金屬互連的點上的該源極和該汲極之該一者包含下列中的一者：磊晶成長在該源極和該汲極之該一者上的材料；由植入之材料和以材料摻雜中的一者修飾的該源極和該汲極之該一者的材料。
TW109123246A 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬 TWI761878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/052440 WO2017052638A1 (en) 2015-09-25 2015-09-25 Backside contact structures and fabrication for metal on both sides of devices
WOPCT/US15/52440 2015-09-25

Publications (2)

Publication Number Publication Date
TW202042403A TW202042403A (zh) 2020-11-16
TWI761878B true TWI761878B (zh) 2022-04-21

Family

ID=58387019

Family Applications (4)

Application Number Title Priority Date Filing Date
TW111114873A TWI878668B (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬
TW109123246A TWI761878B (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬
TW113132798A TW202519031A (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬
TW105125783A TWI698020B (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111114873A TWI878668B (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW113132798A TW202519031A (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬
TW105125783A TWI698020B (zh) 2015-09-25 2016-08-12 背側接觸結構及製造用於裝置兩側上的金屬

Country Status (5)

Country Link
US (6) US10784358B2 (zh)
CN (1) CN107924947B (zh)
DE (1) DE112015006973T5 (zh)
TW (4) TWI878668B (zh)
WO (1) WO2017052638A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052630A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Wrap-around source/drain method of making contacts for backside metals
KR102548835B1 (ko) 2016-08-26 2023-06-30 인텔 코포레이션 집적 회로 디바이스 구조체들 및 양면 제조 기술들
US10325845B2 (en) * 2017-06-21 2019-06-18 Qualcomm Incorporated Layout technique for middle-end-of-line
EP3667733A1 (en) 2018-12-13 2020-06-17 IMEC vzw Silicided fin junction for back-side connection
US12051723B2 (en) 2019-12-18 2024-07-30 Intel Corporation PN-body-tied field effect transistors
US11355601B2 (en) * 2020-03-31 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and backside self-aligned via
DE102020130150A1 (de) 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen mit rückseitiger stromschiene und rückseitiger selbstjustierender durchkontaktierung
US11637099B2 (en) 2020-06-15 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Forming ESD devices using multi-gate compatible processes
US11588050B2 (en) * 2020-08-31 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Backside contact
US11569234B2 (en) * 2020-09-21 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11411100B2 (en) * 2020-09-29 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming backside power rails
US11521924B2 (en) * 2020-11-17 2022-12-06 Nanya Technology Corporation Semiconductor device with fuse and anti-fuse structures and method for forming the same
US12224286B2 (en) 2021-09-22 2025-02-11 Qualcomm Incorporated Symmetric dual-sided MOS IC
US20230207623A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Epi barrier aligned backside contact
US20250069991A1 (en) * 2023-08-24 2025-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having backside power vias

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060115943A1 (en) * 2001-11-05 2006-06-01 Zycube Co., Ltd. Method of fabricating semiconductor device using low dielectric constant material film
US20080316714A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20140332749A1 (en) * 2013-05-08 2014-11-13 Sony Corporation Semiconductor device and method of manufacturing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260669A (ja) 1996-03-19 1997-10-03 Nec Corp 半導体装置とその製造方法
JP2006012898A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US7402866B2 (en) 2006-06-27 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
TWI618248B (zh) * 2010-10-12 2018-03-11 Qualcomm Incorporated 具有薄基體之垂直半導體元件
US8803292B2 (en) * 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
CN103855021B (zh) * 2012-12-04 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种FinFET器件的制造方法
CN105723500B (zh) * 2013-12-16 2019-11-12 英特尔公司 不具有弛豫衬底的nmos和pmos应变器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060115943A1 (en) * 2001-11-05 2006-06-01 Zycube Co., Ltd. Method of fabricating semiconductor device using low dielectric constant material film
US20080316714A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20140332749A1 (en) * 2013-05-08 2014-11-13 Sony Corporation Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
WO2017052638A1 (en) 2017-03-30
TW202042403A (zh) 2020-11-16
CN107924947B (zh) 2022-04-29
US20230275135A1 (en) 2023-08-31
TWI698020B (zh) 2020-07-01
US12288810B2 (en) 2025-04-29
DE112015006973T5 (de) 2018-07-12
US11935933B2 (en) 2024-03-19
US20200381525A1 (en) 2020-12-03
US20250220952A1 (en) 2025-07-03
US20220069094A1 (en) 2022-03-03
US11658221B2 (en) 2023-05-23
TW202519031A (zh) 2025-05-01
US11201221B2 (en) 2021-12-14
US20240154011A1 (en) 2024-05-09
TW201721870A (zh) 2017-06-16
CN107924947A (zh) 2018-04-17
TW202232768A (zh) 2022-08-16
TWI878668B (zh) 2025-04-01
US20180219075A1 (en) 2018-08-02
US10784358B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
TWI761878B (zh) 背側接觸結構及製造用於裝置兩側上的金屬
US12100761B2 (en) Wrap-around source/drain method of making contacts for backside metals
US20220181456A1 (en) Power gate with metal on both sides
TWI706479B (zh) 具有雙面互連裝置的設備、系統以及製造雙面互連裝置的方法
TWI713222B (zh) 用於具有電感器的半導體裝置的設備、系統及方法