TWI760061B

TWI760061B - 具有加大的連通柱的封裝件及其製造方法

Info

Publication number: TWI760061B
Application number: TW110101381A
Authority: TW
Inventors: 郭宏瑞; 陸德源; 蔡惠榕; 李明潭; 張岱民
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2020-01-17
Filing date: 2021-01-14
Publication date: 2022-04-01
Also published as: US20250349639A1; US20230369153A1; US12431400B2; DE102020101974A1; CN113140544B; KR102422388B1; TW202129869A; US11823969B2; CN113140544A; KR20210093711A; US20220336307A1; US20210225722A1; US11515224B2; DE102020101974B4

Abstract

一種封裝件，包含：元件晶粒；包封體，將元件晶粒包封於其中；第一組多個連通柱，穿透包封體；第二組多個連通柱，穿透包封體；以及重佈線，位於第一組多個連通柱上方且電性耦接至第一組多個連通柱。第一組多個連通柱包含陣列。第二組多個連通柱在第一陣列外部，且第二組多個連通柱大於第一組多個連通柱。

Description

具有加大的連通柱的封裝件及其製造方法

本發明實施例是關於一種封裝結構與其製造方法，特別是關於一種包括連通柱的封裝結構及其製造方法。

隨著半導體技術的演進，需要將更多功能整合至半導體晶粒中。因此，半導體晶粒需要具有封裝於較小區域中的愈來愈多數目個I/O墊，且I/O墊的密度隨時間推移而快速升高。因此，半導體晶粒的封裝變得愈加困難，對封裝的良率有不利的影響。

習知封裝技術可劃分成兩種類別。在第一類別中，封裝晶圓上的晶粒，隨後進行鋸割。此封裝技術具有一些有利特徵，諸如，較大輸送量以及較低成本。另外，需要較少底填充料或模製化合物。然而，此封裝技術亦有缺點。由於晶粒的大小變得越來越小，且各別封裝件可僅為扇入型封裝件，其中每一晶粒的I/O墊限於直接在各別晶粒的表面上方的區域。隨著晶粒的面積受限，I/O墊的數目歸因於I/O墊的間距限制而受限。若墊的間距減小，則可出現焊料橋(solder bridge)。另外，在固定球大小要求下，焊料球必須具有一定大小，此舉又限制可封裝於晶粒的表面上的焊料球的數目。

在封裝的另一類別中，自晶圓鋸切晶粒，隨後將其進行封裝。此封裝技術的有利特徵為形成扇出封裝件的可能性，此意謂可將晶粒上的I/O墊重新分配至比晶粒大的區域，且因此可增大封裝於晶粒的表面上的I/O墊的數目。此封裝技術的另一有利特徵為封裝「已知良裸晶粒」且拋棄有缺陷的晶粒，且因此不在有缺陷的晶粒上浪費成本以及精力。

扇出封裝件包含被模塑在模製化合物中的元件晶粒。連通柱可形成於元件晶粒中以內連模製化合物的相對側上的特徵。

根據本發明實施例，提供一種封裝件，其包括：元件晶粒；包封體，將元件晶粒包封於其中；第一組多個連通柱，穿透包封體，其中第一組多個連通柱包括第一陣列；第二組多個連通柱，穿透包封體，其中第二組多個連通柱在第一陣列的外部，且其中第二組多個連通柱大於第一組多個連通柱；以及重佈線，位於第一組多個連通柱上方且電性耦接至第一組多個連通柱。

根據本發明實施例，提供一種封裝件，其包括：模製化合物；被模塑在模製化合物中的元件晶粒；被模塑在模製化合物中的多個連通柱，其中多個連通柱中的每一者具有第一側向尺寸；被模塑在模製化合物中的第一組多個加大的連通柱，其中第一組多個加大的連通柱中的每一者具有大於第一側向尺寸的第二側向尺寸；以及重佈線，位於多個連通柱及第一組多個加大的連通柱兩者上方且電性耦接至兩者。

根據本發明實施例，提供一種封裝件的製造方法。所述製造方法包括：在載體上方形成第一組多個金屬支柱及第二組多個金屬支柱，其中第二組多個金屬支柱大於第一組多個金屬支柱，且其中第二組多個金屬支柱包括與直線對準的第一部分；在載體上方置放元件晶粒；在包封體中包封元件晶粒、第一組多個金屬支柱以及第二組多個金屬支柱；以及在第一組多個金屬支柱上方形成第一組多個重佈線且將所述第一組多個重佈線電性耦接至所述第一組多個金屬支柱。

20:載體

22:離型膜

23:聚合物緩衝層

24:金屬晶種層

26:鍍覆罩幕

28、52、72:開口

32、32A、32B:金屬支柱

32、34、132:連通柱

32B':虛設連通柱

32B1、32B2:加大的連通柱

33:陣列

35:箭頭

36、202:元件晶粒

38:晶粒貼合膜

42、68':金屬柱

44:頂部介電層

48、148:包封體

50、60、62、66:介電層

54、58、64:重佈線

54A:通孔

54B:金屬跡線

68:凸塊下金屬

70:電連接件

74:載帶

76:框架

78:光

80:焊料區

86:封裝組件

88:接合墊

100、100'、200、300、302:封裝件

204:封裝基底

206:金屬墊

208:底填充料

402、404、406、408、410、412、414、416、418、420、422、424、426:製程

500:區域

LD1、LD2、LD3、LD4、LD5:側向尺寸

S1:陣列內間距

S2:陣列間間距

S3、S4、S5:間距

θ:傾斜角

當結合隨附圖式閱讀以下具體實施方式時將最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清晰起見，可任意地增大或減小各種特徵的尺寸。

圖1至圖18示出根據一些實施例的封裝件的形成製程中的中間階段的橫截面視圖。

圖19及圖20示出根據一些實施例的一些封裝件的橫截面視圖。

圖21至圖31示意性地示出根據一些實施例的連通柱及元件晶粒的配置的俯視圖。

圖32及圖33示出根據一些實施例的連通柱的陣列的俯視圖。

圖34至圖53示出根據一些實施例的連通柱、加大的連通柱以及虛設連通柱的俯視圖。

圖54至圖57示出根據一些實施例的連通柱的俯視圖及尺寸。

圖58示出用於形成根據一些實施例的封裝件的製程流程。

以下揭露內容提供用以實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。

此外，本文中為了易於描述，可使用諸如「在...之下(underlying)」、「下方(below)」、「下部(lower)」、「在...之上(overlying)」、「上部(upper)」以及類似術語的空間相對術語來描述如圖式中所示出的一個元件或特徵與另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

根據在一些實施例提供積體扇出型(Integrated Fan-Out；InFO)封裝件及其形成方法。根據一些實施例示出形成InFO封裝件的中間階段。論述一些實施例的一些變化。貫穿各種視圖及說明性實施例，相同的附圖標號用以指明相同元件。儘管方法實施例可論述為以特定次序執行，但其他方法實施例可以任何邏輯次序執行。根據本揭露內容的一些實施例，形成連通柱(through via)且將所述連通柱與元件晶粒一起包封在包封體中。連通柱可形成為陣列。如本文內容所描述，當使用術語「陣列」時，亦包含任何其他具有均一密度的重複圖案，例如蜂巢式圖案。在連通柱的陣列的外部側面上，形成加大的連通柱(enlarged thorugh via)以減少在去除鍍覆罩幕時由施加在連通柱上的力引起的連通柱傾斜/連通柱剝落。

圖1至圖18示出根據本揭露內容的一些實施例的封裝件的形成製程中的中間階段的橫截面視圖。對應的製程亦示意性地記載於圖58中所示的製程流程中。參考圖1，提供載體20，且將離型膜22塗佈於載體20上。載體20由透明材料形成，且可以是玻璃載體、陶瓷載體、有機載體或類似者。載體20可具有圓形俯視圖形狀，且可具有矽晶圓的大小。離型膜22與載體20的頂部表面實體接觸，且可藉由塗佈形成。離形膜22可由光熱轉換(Light-To-Heat-Conversion；LTHC)材料形成。根據本揭露內容的一些實施例，LTHC塗佈材料能夠在光/輻射(諸如雷射束)的熱量下分解，且因此可自其上形成的結構釋放載體20。

根據一些實施例，亦如圖1中所示，聚合物緩衝層23形成於LTHC塗佈材料22上。用於形成離型膜22及聚合物緩衝層23的製程示出為圖58中所示的製程流程中的製程402。根據一些實施例，聚合物緩衝層23由聚苯并噁唑(polybenzoxazole；PBO)、聚亞醯胺、苯并環丁烯(benzocyclobutene；BCB)或另一適用的聚合物所形成。

圖2至圖4示出金屬支柱32的形成，所述金屬支柱32包含金屬支柱32A及加大的金屬支柱32B。各別製程示出為圖58中所示的製程流程中的製程404。參考圖2，金屬晶種層24例如藉由物理氣相沈積(Physical Vapor Deposition；PVD)形成。金屬晶種層24可與聚合物緩衝層23實體接觸。根據本揭露內容的一些實施例，金屬晶種層24包含鈦層及鈦層上方的銅層。

鍍覆罩幕26形成於金屬晶種層24上方。根據本揭露內容的一些實施例，鍍覆罩幕26由乾膜光阻形成，所述乾膜光阻層壓在金屬晶種層24上。乾膜光阻可由味之素堆積膜(Ajinomoto Build-up Film；ABF)或類似者形成。根據替代性實施例，鍍覆罩幕26由光阻形成。鍍覆罩幕26在微影製程中經圖案化以使得開口28形成於鍍覆罩幕26中，所述圖案化使用光微影罩幕(圖中未示)執行。金屬晶種層24的一些部分藉由開口28暴露。

接下來，如圖3中所示，藉由在開口28中鍍覆金屬材料來形成金屬支柱32。鍍覆的金屬材料可以是銅或銅合金。金屬支柱32的頂部表面低於鍍覆罩幕26的頂部表面，以使得金屬支柱32的形狀受開口28限制。金屬支柱32可具有實質上豎直且筆直的邊緣。金屬支柱32可包含金屬支柱32A及(在側向尺寸)大於所述金屬支柱32A的加大的金屬支柱32B。後續段落中論述金屬支柱32A及加大的金屬支柱32B的尺寸及形狀。

在後續製程中，去除鍍覆罩幕26，且暴露金屬晶種層24的下伏部分。根據由乾膜形成鍍覆罩幕26的實施例，可使用剝離化學品(其可以是化學溶液)去除鍍覆罩幕26。舉例而言，化學溶液可包含：二甲亞碸(dimethyl sulfoxide；DMSO)、二甲基乙醯胺(dimethylacetamide；DMAc)、N-甲基-2-吡咯啶酮(N-methyl-2-pyrrolidone；NMP)、四氫呋喃(tetrahydrofuran；THF)、N,N-二甲基甲醯胺(N,N-dimethylformamide；DMF)、乙腈(acetonitrile；MeCN)、二氯甲烷(dichloromethane；DCM)、單乙醇胺(monoethanolamine；MEA)、單異丙醇胺(monoisopropanolamine；MIPA)、AEA、丙二醇(Propylene Glycol；PG)、丙二醇單甲醚(Propylene Glycol Monomethyl Ether；PGME)、乙二醇單甲醚(Ethylene glycol monomethyl ether；EGME)、四-甲基氫氧化銨(Tetra-methyl ammonium hydroxide；TMAH)以及KOH，或可包含其他化學品，視乾膜的類型而定。根據由光阻形成鍍覆罩幕26的實施例，可在灰化製程中使用包含例如氧氣(O₂)的氣體的剝離化學品來去除鍍覆罩幕26。亦可在濕式剝離製程中去除光阻。

在去除鍍覆罩幕26時，可能會在金屬支柱32上施加力，致使金屬支柱32傾斜、下降及/或剝落，從而導致所得封裝件失效。力可由因剝離化學品中的溶劑滲透至鍍覆光罩26中而引起的鍍覆罩幕26的溶脹來產生。鍍覆罩幕26可因此在金屬支柱32上產生拉力及/或推力。可能存在其中金屬支柱32的密度相對高的連通柱密集區，及其中金屬支柱32的密度相對低或沒有金屬支柱的連通柱稀疏區或無連通柱(through-via-free)區。在連通柱密集區的邊界處的金屬支柱32可朝向相鄰連通柱稀疏(或無連通柱)區傾斜。舉例而言，圖32示出由無連通柱區包圍的金屬支柱32的陣列33，所述無連通柱區中沒有金屬支柱32形成。在去除鍍覆罩幕26時，陣列33的最外金屬支柱32可在由箭頭35所示的方向上傾斜或下降。圖33示出由空間分成兩個金屬支柱陣列33的金屬支柱32。同樣地，陣列33的最外金屬支柱32可在由箭頭35所示的方向上傾斜或下降。根據本揭露內容的一些實施例，如將在後續段落中論述的，加大的金屬支柱用以具有較強固持力以便抵擋傾斜、下降以及剝落。此外，可添加虛設金屬支柱以減少圖案密集/稀疏效應以便減少金屬支柱傾斜、下降以及剝落。

返回參考圖3，在去除鍍覆罩幕26之後，顯露在直接鍍覆罩幕26之下的金屬晶種層24的部分。接著在蝕刻製程(例如，在等向性蝕刻製程或非等向性蝕刻製程中)中去除金屬晶種層24顯露的部分。剩餘晶種層24的邊緣可與鍍覆材料的各別上覆部分齊平。如本文內容所描述，金屬晶種層24的剩餘部分被視為金屬支柱32的部分，且沒有單獨地示出。圖4中示出所得金屬支柱32。金屬支柱32的俯視圖形狀包含但不限於圓形、矩形、六邊形、八邊形以及類似形狀。在形成金屬支柱32之後，暴露聚合物緩衝層23。

圖5示出元件晶粒36的置放/附接。各別製程示出為圖58中所示的製程流程中的製程406。元件晶粒36藉由晶粒貼合膜(Die-Attach Film；DAF)38附接至聚合物緩衝層23，所述晶粒貼合膜38為在元件晶粒36置放於聚合物緩衝層23上之前預先附接於元件晶粒36上的黏著膜。因此，DAF 38及元件晶粒36在附接至聚合物緩衝層23之前為組合的積體件。元件晶粒36可包含具有與DAF 38實體接觸的背表面(表面朝下)的半導體基底。元件晶粒36可包含半導體基底的前表面(表面朝上)處的積體電路元件(諸如主動元件，其包含例如電晶體，圖中未示)。根據本揭露內容的一些實施例，元件晶粒36為邏輯晶粒，其可以是中央處理單元(Central Processing Unit；CPU)晶粒、圖形處理單元(Graphic Processing Unit；GPU)晶粒、行動應用晶粒、微控制單元(Micro Control Unit；MCU)晶粒、輸入輸出(input-output；IO)晶粒、基頻(BaseBand；BB)晶粒或應用程式處理器(Application processor；AP)晶粒。由於載體20處於晶圓級，故儘管示出了一個元件晶粒36，但多個元件晶粒36置放於聚合物緩衝層23上方，且可經分配為包含多個列及多個行的陣列。

根據一些實例實施例，金屬柱42(諸如銅支柱)預先形成為元件晶粒36的部分，且金屬柱42電性耦接至諸如元件晶粒36中的電晶體(圖中未示)的積體電路元件。根據本揭露內容的一些實施例，諸如聚合物的介電材料填充相鄰金屬導柱42之間的間隙以形成頂部介電層44。頂部介電層44亦可包含覆蓋且保護金屬柱42的部分。根據本揭露內容的一些實施例，聚合物層44可由PBO或聚亞醯胺形成。

接著，元件晶粒36及金屬支柱32包封於包封體48中，如圖6中所示。各別製程示出為圖58中所示的製程流程中的製程408。包封體48填充相鄰連通柱32之間的間隙及連通柱32與元件晶粒36之間的間隙。包封體48可包含模製化合物、模製底填充料、環氧樹脂及/或樹脂。包封體48的頂部表面高於金屬柱42的頂端。當由模製化合物形成時，包封體48可包含基底材料及基底材料中的填充劑顆粒，所述基底材料可以是聚合物、樹脂、環氧樹脂或類似者。填充劑顆粒可以是SiO₂、Al₂O₃、二氧化矽或類似者的介電顆粒，且可具有球形形狀。此外，球形填充劑顆粒可具有多個不同的直徑。模製化合物中的填充劑顆粒及基底材料兩者可與聚合物緩衝層23實體接觸。

在後續步驟中，如圖7中所示，執行諸如化學機械拋光(Chemical Mechanical Polish；CMP)製程或機械研磨製程的平面化(平坦化)製程以平坦化包封體48及介電層44，直至暴露連通柱32及金屬柱42為止。各別製程亦示出為圖58中所示的製程流程中的製程408。由於平面化製程，連通柱32的頂端與金屬柱42的頂部表面實質上齊平(共平面)，且與包封體48的頂部表面實質上共平面。

圖8至圖12示出前側重佈結構的形成。圖8及圖9示出重佈線(Redistribution Lines；RDL)的第一層及各別介電層的形成。參考圖8，形成介電層50。各別製程示出為圖58中所示的製程流程中的製程410。根據本揭露內容的一些實施例，介電層50由聚合物諸如PBO、聚亞醯胺或類似者的聚合物形成。形成方法包含以可流動形式塗佈介電層50，且接著固化介電層50。根據本揭露內容的替代性實施例，介電層50由無機介電材料形成，所述無機介電材料諸如氮化矽、氧化矽或類似者。形成方法可包含化學氣相沈積(Chemical Vapor Deposition；CVD)、原子層沈積(Atomic Layer Deposition；ALD)、電漿增強型化學氣相沈積(Plasma-Enhanced Chemical Vapor Deposition；PECVD)或其他適用的沈積方法。接著，例如經由光微影製程形成開口52。根據介電層50由光敏性材料(諸如PBO或聚亞醯胺)形成的一些實施例，開口52的形成涉及使用微影罩幕(圖中未示)的曝光(photo exposure)及顯影製程。連通柱32及金屬柱42藉由開口52暴露。

接著，參考圖9，RDL 54形成於介電層50上方。各別製程示出為圖58中所示的製程流程中的製程412。RDL 54包含形成於介電層50中以連接至金屬柱42及連通柱32的通孔54A及介電層50上方的金屬跡線(金屬線)54B。根據本揭露內容的一些實施例，RDL 54形成於鍍覆製程中，所述鍍覆製程包含沈積金屬晶種層(圖中未示)、在金屬晶種層上方形成及圖案化光阻(圖中未示)以及在金屬晶種層上方鍍覆諸如銅及/或鋁的金屬材料。金屬晶種層及鍍覆金屬材料可由相同材料或不同材料形成。接著去除圖案化光阻，隨後蝕刻金屬晶種層的由圖案化光阻預先覆蓋的部分。儘管圖中未示，但RDL 54自開口52生長的部分的頂部表面可凹陷低於RDL 54直接上覆介電層50的部分。

參考圖10，根據本揭露內容的一些實施例，介電層60形成於圖9中所示的結構上方，隨後在介電層60中形成開口。RDL 54的一些部分因此藉由開口暴露。介電層60可使用選自用於形成介電層50的相同候選材料中的材料形成，所述材料可包含PBO、聚亞醯胺、BCB或其他有機或無機材料。接著形成RDL 58。各別製程示出為圖58中所示的製程流程中的製程414。RDL 58亦包含延伸至介電層60中的開口中以接觸RDL 54的通孔部分及介電層60正上方的金屬線部分。RDL 58的形成製程可與RDL 54的形成製程相同，所述形成製程包含形成晶種層、形成圖案化罩幕、鍍覆RDL 58，以及接著去除圖案化罩幕及晶種層的非所要部分。

圖11示出介電層62及介電層60上方的RDL 64以及RDL 58的形成。各別製程示出為圖58中所示的製程流程中的製程416。介電層62可由選自用於形成介電層50及介電層60的候選材料的相同群組中的材料形成。RDL 64亦可由包含鋁、銅、鎢或其合金的金屬或金屬合金形成。應理解，儘管在所示出的實例實施例中形成有三層RDL(54、58以及64)，但封裝件可具有任何數目的RDL層，諸如一層、兩層或多於三層。

圖12示出根據一些實例實施例的介電層66、凸塊下金屬(Under-Bump Metallurgies；UBM)68以及電連接件70的形成。介電層66可由選自用於形成介電層50、介電層60以及介電層62的候選材料的相同群組中的材料形成。舉例而言，介電層66可使用PBO、聚亞醯胺、BCB或類似者形成。開口形成於介電層66中以暴露下伏金屬墊，所述下伏金屬墊為說明性實例實施例中的RDL 64的部分。根據本揭露內容的一些實施例，UBM 68形成為延伸至介電層66中的開口中以接觸RDL 64中的金屬墊。UBM 68可由鎳、銅、鈦或其多層形成。根據一些實例實施例，UBM 68中的每一者包含鈦層及鈦層上方的銅層。

接著形成電連接件70。各別製程示出為圖58中所示的製程流程中的製程418。電連接件70的形成可包含將焊料球置放於UBM 68的暴露部分上，且接著回焊焊料球，且因此電連接件70是焊料區。根據本揭露內容的替代性實施例，電連接件70的形成包含執行鍍覆步驟以在UBM 68上方形成焊料層，且接著回焊焊料層。電連接件70亦可包含非焊料金屬柱，或金屬柱以及非焊料金屬柱上方的焊蓋，其亦可藉由鍍覆形成。如本文內容所描述，包含緩衝層23及上覆結構的組合的結構被稱作封裝件100，所述封裝件100為包含多個元件晶粒36的重構晶圓(且在下文中亦稱作重構晶圓100)。

接著，參考圖13，重構晶圓100置放於載帶74上，所述載帶74附接至框架76。根據本揭露內容的一些實施例，電連接件70與載帶74接觸。接著，將光78(或其他類型的載熱輻射源)投射在離型膜22上，且光78穿過透明載體20。根據本揭露內容的一些實例實施例，光78是雷射束，其可在離型膜22上往返掃描，其中每次掃描在離型膜22的未經掃描部分上執行。

由於光照射(諸如雷射束掃描)，載體20可自離型膜22脫離，且因此重構晶圓100自載體20剝離(卸下)。各別製程示出為圖58中所示的製程流程中的製程420。所得重構晶圓100在圖14中示出。

根據本揭露內容的一些實施例，在脫離載體20之後，去除剩餘離型膜22，從而暴露下伏聚合物緩衝層23。各別製程示出為圖58中所示的製程流程中的製程422。離型膜22可例如使用氮氣(N₂)、氧氣(O₂)、CF₄以及類似物的電漿藉由電漿清潔步驟來去除。

參考圖15，開口72形成於介電緩衝層23中，且因此暴露連通柱32。各別製程示出為圖58中所示的製程流程中的製程424。根據本揭露內容的一些實施例，經由雷射鑽孔形成開口72。根據本揭露內容的替代性實施例，藉由在微影製程中進行蝕刻來形成開口72。

重構晶圓100包含多個封裝件100'(參考圖17)，所述多個封裝件100'彼此相同，其中封裝件100'中的每一者包含多個連通柱32及一或多個元件晶粒36。圖16示出將多個封裝件200(其中示出一個封裝件200)接合至重構晶圓100上，因此形成多個相同疊層封裝(Package-on-Package；PoP)結構/封裝件300(圖17)。接合藉由焊料區80執行，其將連通柱32聯結至上覆封裝件200中的金屬墊206。根據本揭露內容的一些實施例，封裝件200包含封裝基底204及元件晶粒202，所述元件晶粒202可以是諸如靜態隨機存取記憶體(Static Random Access Memory；SRAM)晶粒、動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)晶粒或類似者的記憶體晶粒。底填充料208亦安置於封裝件200與下伏重構晶圓100之間的間隙中，且經固化。

根據本揭露內容的替代性實施例，替代直接地藉由開口72(圖15)將封裝件200接合至重構晶圓100，在介電緩衝層23上方形成背側RDL(圖中未示)，且封裝件200接合在背側重佈結構中的背側RDL上方。背側RDL由此而命名，此是由於若此等RDL形成，則其將在元件晶粒36的背側上。為了形成背側RDL，可在重構晶圓100之下置放載體而不是載帶作為背側RDL的形成中的支撐件。因此，電連接件70在背側RDL的形成期間藉由黏著膜(圖中未示)黏著至載體。

接著，參考圖17，執行單一化(晶粒鋸切)製程以將重構晶圓100分成彼此相同的個別封裝件300。單一化可在將重構晶圓100定位於載帶74上時執行。單一化可使用刮刀執行，或可使用雷射束執行以進行預開槽，使得凹槽形成，且接著使用刮刀切斷凹槽。

圖18示出單一化封裝件300藉由焊料區70接合至封裝組件86，因此形成封裝件302。各別製程示出為圖58中所示的製程流程中的製程426。根據本揭露內容的一些實施例，封裝組件86 為封裝基底，其可以是無核心基底或具有核心的基底。根據本揭露內容的其他實施例，封裝組件86是印刷電路板或封裝件。焊料區70可接合至封裝組件86中的接合墊88。

圖19示出根據替代性實施例形成的封裝件302。圖19中的封裝件302基本上與圖18中所示的封裝件302相同，不同之處在於金屬柱68'取代圖18中的UBM 68。

圖20示出根據替代性實施例形成的封裝件302。圖20中的封裝件302與圖18中所示的封裝件302類似，不同之處在於除了形成包封體48中的連通柱32之外，還形成另一層連通柱132及包封體148。如本文內容所描述，連通柱32的全部論述(當適用時，諸如圖21至圖57中所示的連通柱)可同樣適用於連通柱132，且如本文內容所描述的包封體48的全部論述(當適用時)可同樣適用於包封體148。

圖21至圖31示出根據一些實施例的封裝件100'、元件晶粒36以及連通柱32的示意圖。應理解，並未示出個別連通柱32。確切而言，連通柱32的集合示出為條狀、環狀或類似者，其中示出連通柱的區段(諸如條狀)的每一者可包含其中的多個個別連通柱32，且可參考圖34至圖57得出連通柱32的細節。

參考圖21，可形成陣列33的連通柱32可與環對準，所述環靠近於封裝100'的外圍形成。元件晶粒36由環圍繞。環的四個側面中的每一者可包含連通柱32的陣列。圖22示出連通柱32與三條線對準，每條線鄰近於封裝件100'的一側。圖23及圖24示出連通柱32分別地與各別封裝件100'的兩條線及一條線對準，其中線鄰近於封裝件100'的側面。圖25示出連通柱32與封裝件100' 的中間的線對準。元件晶粒36可置放於線的相對側上。圖26示出連通柱32與封裝件100'的中間的多條(諸如4條)線對準，其中元件晶粒36置放於四組連通柱32的相對側上。圖27示出連通柱32與多條線對準，所述多條線使三個元件晶粒36彼此分隔開。圖28示出連通柱32可與兩個環對準，其中外環圍繞內環。圖29示出具有兩組連通柱32的封裝件100'，其中兩組中的每一者包含三個側面。圖30示出兩組連通柱，每一組連通柱鄰近於封裝件100'的邊緣。圖31示出一組連通柱32鄰近於封裝件100'的邊緣。

圖34至圖53示出根據一些實施例的連通柱34的平面視圖(俯視圖或仰視圖)。圖34至圖53中所示的結構可以是圖21至圖31中的區域500的放大視圖。可能存在連通柱32A的一或多個(諸如所示出的兩個)陣列33，所述一或多個陣列33可具有彼此相同的形狀及相同大小。加大的連通柱32B可緊接於陣列33且緊鄰於無連通柱空間形成，且/或可插入於陣列33之間。當存在連通柱32A的兩個陣列33時，相鄰連通柱32A之間的陣列內間距S1(圖34)小於相鄰陣列33之間的陣列間間距S2。

根據本揭露內容的一些實施例，連通柱32A中的每一者可以是主動連通柱，所述主動連通柱用於攜載電信號或電源。換而言之，加大的連通柱32B中的每一者可以是主動連通柱(其用於攜載電信號或電源)或虛設連通柱(其可電性浮置)。此外，參考圖18及圖19，當加大的通孔32B為虛設連通柱時，可能存在或可能不存在電性耦接至所述加大的通孔32B的任何RDL 54及/或電連接件80。因此，加大的連通柱32B可完全封閉在介電材料中，或可電連接至RDL 54及/或電連接件80。此外，虛設加大的連通柱32B中的一些可與RDL 54及/或電連接件80接觸，同時由於對應的RDL 54及/或電連接件80電性浮置而仍電性浮置。

參考圖34及圖35，加大的連通柱32B包含兩個部分32B1及部分32B2。加大的連通柱32B1處於陣列33的外部側面上，且處於陣列33與無連通柱區之間。加大的連通柱32B2處於陣列33之間以填充陣列33之間的空間。加大的連通柱32B的長度及寬度中的至少一者大於連通柱32A的對應長度/寬度，且另一者等於或大於連通柱32A的對應長度/寬度。根據一些實施例，連通柱32B1為細長的，其中在去除鍍覆罩幕26期間(圖3及圖4)縱長方向與在各別加大的連通柱32B1上施加力的方向平行。因此，降低了連通柱32B1在去除鍍覆罩幕26期間傾斜/剝落的可能性。在另一方面，加大的連通柱32B2填充陣列33之間的一些空間，且因此減小了施加在對應相鄰連通柱32A上的力。此外，加大的連通柱32B2較大，且因此不大可能剝落。圖35與圖34中的實施例類似，不同之處在於加大的連通柱32B2的頂視圖形狀更細長。

圖36及圖37示出與圖34中所示的實施例類似的實施例，不同之處在於虛設連通柱32B'用以取代加大的連通柱32B2。將虛設連通柱32B'添加在陣列33之間以減小陣列33之間的無連通柱間距(through-via-free spacing)。虛設連通柱32B'可具有與連通柱32A相同的俯視圖形狀及相同大小，或可大於連通柱32A。虛設連通柱32B'電性浮置。

圖38、圖39、圖40、圖41以及圖42示出具有不同俯視圖形狀及大小的加大的連通柱32B1。根據此等實施例，儘管根據此等實施例的陣列間間距S2(圖38)明顯大於陣列內間距S1(圖 38)，但在相鄰陣列之間並沒有添加虛設連通柱。圖43示出其中包含延長加大的連通柱32B1沿兩個側面形成L形狀的實施例。

圖44、圖45、圖46、圖47、圖48以及圖49示出加大的連通柱沒有形成於陣列33的外部側面上。虛設連通柱32B'可根據一些實施例形成。虛設連通柱32B'電性浮置。圖44及圖45示出陣列33之間的虛設連通柱32B'。虛設32B'可比相鄰列中的連通柱32A間隔更遠，如圖44中所示，或可具有與相鄰列中的連通柱32A相同的間距，如圖45中所示。圖46、圖47以及圖48示出陣列33之間的一些實例加大的連通柱32B2。圖49示出可交替地配置的虛設連通柱32B'及加大的連通柱32B2兩者的形成。

圖50示出一些實施例，其中形成虛設連通柱32B'及加大的連通柱32B1。自虛設連通柱32B'至相鄰連通柱32A的間距S5可大於內部間距S1。圖51及圖52示出傾斜的加大的連通柱32B1，其為細長的且具有既不平行於也不垂直於陣列33的列方向或行方向的縱長方向。圖52中的加大的連通柱32B1的傾斜方向與圖51中的傾斜方向相反。圖53示出添加了並不傾斜且可能細長或可能不細長的一些加大的連通柱32B1。另外，一些虛設連通柱32B'可插入於加大的連通柱32B1之間。

在圖21至圖31中所示的實例實施例中，存在如由所示出的線中的每一者所表示的連通柱32的連通柱密集區及不含連通柱32的無連通柱區。連通柱32包含緊鄰無連通柱區的連通柱32B。舉例而言，最接近於封裝件100'的各別邊緣、最接近於元件晶粒36的連通柱32以及最接近於連通柱的相鄰陣列33之間的空間的連通柱可以是無連通柱區。如本文內容所描述，若自連通柱32A 的陣列至封裝件100'的相鄰邊緣、相鄰元件晶粒36或相鄰陣列33的間距大於陣列中的相鄰連通柱32A之間的陣列內間距S1(例如圖34)約5倍，則各別空間為無連通柱區。加大的連通柱因此形成於連通柱密集區與無連通柱區之間，而不緊靠相鄰圖案稀疏區的連通柱並未加大的，如圖34至圖57中作為一些實例所示。

返回參考圖21至圖31，可形成加大的連通柱32B1及/或虛設連通柱32B'(圖34至圖57)以圍繞圖21至圖31中的陣列33中的每一者，且可在陣列33亦形成環的情況下與圍繞陣列33的環對準。舉例而言，圖21、圖22、圖23以及圖27示出由加大的連通柱32B1及/或虛設32B'形成的環，且亦可預期圖21至圖31當中的其他圖的加大的連通柱32B1及/或虛設32B'的形成。

圖54、圖55、圖56以及圖57示出根據一些實施例的連通柱的頂部視圖。在此等圖中，連通柱32A、虛設連通柱32B'以及加大的連通柱32B分別地具有側向尺寸LD1、側向尺寸LD2以及側向尺寸LD3。依據此等特徵的形狀，側向尺寸可以是長度、寬度或直徑。當加大的連通柱32B為細長的時，連通柱32B1及連通柱32B2的縱向尺寸可分別地為LD4及LD5。相鄰陣列33之間的陣列間間距及陣列33中的相鄰連通柱32A之間的陣列內間距分別地被稱作S2及S1。根據一些實施例，陣列內間距S1可在約5微米與約20微米之間的範圍內，且陣列間間距可在約50微米與約200微米之間的範圍內。比率S2/S1可在約5與20之間的範圍內。連通柱32A的側向尺寸LD1可在約20微米與約60微米之間的範圍內。虛設連通柱32B'的側向尺寸LD2可在約40微米與約80微米之間的範圍內。加大的連通柱32B2的側向尺寸LD3(圖 55及圖56)可在約40微米與約120微米之間的範圍內。加大的連通柱32B1的側向尺寸LD4(圖55及圖56)可在約60微米與約140微米之間的範圍內。加大的連通柱32B2的側向尺寸LD5(圖56)可在約60微米與約140微米之間的範圍內。拐角加大的連通柱32B1的傾斜角θ(圖56)可在0度與90度之間的範圍內且包含0度及90度，且亦可在約40度與約60度之間的範圍內，或等於約45度。根據一些實施例，其中加大的連通柱32B在陣列33的外部側面上，連通柱32B與最接近連通柱32A之間的間距S3(圖56及圖57)可等於或大於間距S1，例如其中比率S3/S1在1與約5之間(且包含1及5)。連通柱32B與最接近特徵(通孔、元件晶粒、封裝件100'的邊緣等)之間的外部間距S4(圖56及圖57)可以等於或大於間距S1，例如其中比率S4/S1在1與約20之間(且包含1及20)。另外，在圖57中，比率LD4/LD1可大於約4以確保添加的圓形加大的連通柱32B1足夠大從而抵擋傾斜及剝落。

根據本揭露內容的一些實施例，如圖54中所示，差(S2-2S1)大於或等於側向尺寸LD2以確保間距S2足夠大以在其中置放虛設連通柱32B，且虛設連通柱32B'與最接近連通柱32A之間的所得間距S5不小於陣列內間距S1。此外，側向尺寸LD2等於或大於側向尺寸LD1以確保虛設連通柱32B'對傾斜/剝落具有良好的抗性。

在以上所示出的實施例中，根據本揭露內容的一些實施例論述一些製程及特徵以形成三維(three-dimensional；3D)封裝件。亦可包含其他特徵及製程。舉例而言，可包含測試結構以輔助對3D封裝或3DIC元件的驗證測試。測試結構可包含例如形成於重佈線層中或形成在基底上的測試墊，其允許測試3D封裝或3DIC、探針及/或探針卡的使用以及類似者。可對中間結構以及最終結構執行驗證測試。另外，本文中所揭露的結構及方法可結合併入有對已知良裸晶粒的中間驗證的測試方法而使用，以提高良率且降低成本。

本揭露內容的實施例具有一些有利特徵。藉由置放加大的連通柱於可能出現傾斜/剝落的區域，使連通柱的剝落減少。此外，在陣列之間插入加大的連通柱及/或虛設連通柱可以縮小無連通柱間距，且因此減輕施加在連通柱上的力，其亦導致連通柱的傾斜/剝落的減少。

根據本揭露內容的一些實施例，一種封裝件包括：元件晶粒；包封體，將元件晶粒包封於其中；第一組多個連通柱，穿透包封體，其中第一組多個連通柱包括第一陣列；第二組多個連通柱，穿透包封體，其中第二組多個連通柱在第一陣列的外部，且其中第二組多個連通柱大於第一組多個連通柱；以及重佈線，位於第一組多個連通柱上方且電性耦接至第一組多個連通柱。在一實施例中，第二組多個連通柱包括電性耦接至重佈線的主動連通柱。在一實施例中，封裝件更包括在第一陣列外部且穿透包封體的虛設連通柱。在一實施例中，虛設連通柱具有與第一組多個連通柱相同的大小及相同的形狀。在一實施例中，第二組多個連通柱與平行於第一陣列的列方向或行方向的直線對準。在一實施例中，第一組多個連通柱更包括第二陣列，且封裝件更包括穿透包封體的第三組多個連通柱，其中第三組多個連通柱使第一陣列與第二陣列分隔開，且第三組多個連通柱大於第一組多個連通柱。在一實施例中，第一組多個連通柱更包括第二陣列，且封裝件更包括使第一陣列與第二陣列分隔開的多個虛設連通柱。在一實施例中，第一組多個連通柱呈各自具有第一直徑的圓形，且第二組多個連通柱呈各自具有大於第一直徑的第二直徑的圓形。在一實施例中，第一組多個連通柱呈各自具有一直徑的圓形，且其中第二組多個連通柱呈各自具有等於或大於所述直徑的寬度及大於所述寬度的長度的細長形。

根據本揭露內容的一些實施例，一種封裝件包括：模製化合物；被模塑在模製化合物中的元件晶粒；被模塑在模製化合物中的多個連通柱，其中多個連通柱中的每一者具有第一側向尺寸；被模塑在模製化合物中的第一組多個加大的連通柱，其中第一組多個加大的連通柱中的每一者具有大於第一側向尺寸的第二側向尺寸；以及重佈線，位於多個連通柱及第一組多個加大的連通柱兩者上方且電性耦接至兩者。在一實施例中，多個連通柱呈各自具有第一直徑的圓形，且第一組多個加大的連通柱呈各自具有大於第一直徑的第二直徑的圓形。在一實施例中，多個連通柱呈各自具有一直徑的圓形，且其中第一組多個加大的連通柱呈各自具有等於或大於所述直徑的寬度及大於所述寬度的長度的細長形。在一實施例中，第一組多個連通柱具有自多個連通柱向外指向的縱長方向。在一實施例中，封裝件更包括被模塑在模製化合物中的第二組多個加大的連通柱，其中第二組多個加大的連通柱將多個連通柱分成兩個陣列。在一實施例中，封裝件更包括與第一組多個加大的連通柱的一些部分對準至同一直線的虛設連通柱，其中虛設連通柱電性浮置且在被模塑在模製化合物中。

根據本揭露內容的一些實施例，一種方法包括：在載體上方形成第一組多個金屬支柱及第二組多個金屬支柱，其中第二組多個金屬支柱大於第一組多個金屬支柱，且其中第二組多個金屬支柱包括與直線對準的第一部分；在載體上方置放元件晶粒；在包封體中包封元件晶粒、第一組多個金屬支柱以及第二組多個金屬支柱；以及在第一組多個金屬支柱上方形成第一組多個重佈線且將所述第一組多個重佈線電性耦接至所述第一組多個金屬支柱。在一實施例中，第二組多個金屬支柱與完全圍繞第一組多個金屬支柱的環對準。在一實施例中，方法更包括在形成第一組多個重佈線之前，平面化包封體以顯露第一組多個金屬支柱、第二組多個金屬支柱以及元件晶粒。在一實施例中，方法更包括形成藉由第一組多個金屬支柱電性耦接至第一組多個重佈線的第二組多個重佈線。在一實施例中，第二組多個重佈線中的一些藉由第二組多個金屬支柱電性耦接至第一組多個重佈線。

前文概述若干實施例的特徵，使得所屬技術領域的技術人員可更好地理解本揭露內容的態樣。所屬技術領域的技術人員應理解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。所屬領域的技術人員亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且所屬領域的技術人員可在不脫離本揭露內容的精神及範疇的情況下在本文中作出改變、替代以及更改。

Claims

一種封裝件，包括：元件晶粒；包封體，將所述元件晶粒包封於其中；第一組多個連通柱，穿透所述包封體，其中所述第一組多個連通柱包括第一陣列；第二組多個連通柱，穿透所述包封體，其中所述第二組多個連通柱在所述第一陣列的外部，且其中所述第二組多個連通柱包括多個長形連通柱，每一長形連通柱具有相互垂直且大小不相同的縱向尺寸與橫向尺寸，其中所述長形連通柱之所述縱向尺寸與所述橫向尺寸兩者之中至少其一尺寸大於所述第一組多個連通柱的尺寸；以及重佈線，位於所述第一組多個連通柱上方且電性耦接至所述第一組多個連通柱。
如請求項1所述之封裝件，更包括在所述第一陣列外部且穿透所述包封體的虛設連通柱。
如請求項2所述之封裝件，其中所述虛設連通柱具有與所述第一組多個連通柱相同的大小及相同的形狀。
如請求項1所述之封裝件，其中所述第一組多個連通柱更包括第二陣列，且所述封裝件更包括穿透所述包封體的第三組多個連通柱，其中所述第三組多個連通柱使所述第一陣列與所述第二陣列分隔開，且所述第三組多個連通柱大於所述第一組多個連通柱。
如請求項1所述之封裝件，其中所述第一組多個連通柱更包括第二陣列，且所述封裝件更包括使所述第一陣列與所述第二陣列分隔開的多個虛設連通柱。
一種封裝件，包括：模製化合物；元件晶粒，被模塑在所述模製化合物中；多個連通柱，被模塑在所述模製化合物中，其中所述多個連通柱中的每一者具有第一側向尺寸；第一組多個加大的連通柱，被模塑在所述模製化合物中，其中所述第一組多個加大的連通柱中的每一者具有大於所述第一側向尺寸的第二側向尺寸以及與所述第二側向尺寸相互垂直的第三側向尺寸，且所述第三側向尺寸與所述第二側向尺寸大小不相同；以及重佈線，位於所述多個連通柱及所述第一組多個加大的連通柱兩者上方且電性耦接至兩者。
如請求項6所述之封裝件，更包括在所述模製化合物中被模塑的第二組多個加大的連通柱，其中所述第二組多個加大的連通柱將所述多個連通柱分成兩個陣列。
如請求項6所述之封裝件，更包括與所述第一組多個加大的連通柱的一些部分對準至同一直線的虛設連通柱，其中所述虛設連通柱電性浮置且被模塑在所述模製化合物中。
一種封裝件之製造方法，包括：在載體上方形成第一組多個金屬支柱和第二組多個金屬支柱，其中所述第二組多個金屬支柱包括多個長形金屬支柱，每一長形金屬支柱具有相互垂直且大小不相同的縱向尺寸與橫向尺寸，其中所述長形金屬支柱之所述縱向尺寸與所述橫向尺寸兩者之中至少其一尺寸大於所述第一組多個金屬支柱的尺寸，且其中所述第二組多個金屬支柱包括與直線對準的第一部分；在所述載體上方置放元件晶粒；在包封體中包封所述元件晶粒、所述第一組多個金屬支柱以及所述第二組多個金屬支柱；以及在所述第一組多個金屬支柱上方形成第一組多個重佈線且將所述第一組多個重佈線電性耦接至所述第一組多個金屬支柱。
如請求項9所述之製造方法，其中所述第二組多個金屬支柱與完全圍繞所述第一組多個金屬支柱的環對準。