[go: up one dir, main page]

TWI759754B - 製作半導體裝置的溝槽結構的乾式蝕刻製程 - Google Patents

製作半導體裝置的溝槽結構的乾式蝕刻製程 Download PDF

Info

Publication number
TWI759754B
TWI759754B TW109118620A TW109118620A TWI759754B TW I759754 B TWI759754 B TW I759754B TW 109118620 A TW109118620 A TW 109118620A TW 109118620 A TW109118620 A TW 109118620A TW I759754 B TWI759754 B TW I759754B
Authority
TW
Taiwan
Prior art keywords
etching process
reaction chamber
etching
etching gas
helium
Prior art date
Application number
TW109118620A
Other languages
English (en)
Other versions
TW202147419A (zh
Inventor
張光瑞
廖育萱
蔡群賢
李庭鵑
蔡群榮
Original Assignee
台灣奈米碳素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣奈米碳素股份有限公司 filed Critical 台灣奈米碳素股份有限公司
Priority to TW109118620A priority Critical patent/TWI759754B/zh
Priority to CN202010821132.6A priority patent/CN113764268B/zh
Priority to DE102020123453.8A priority patent/DE102020123453B4/de
Priority to US17/020,379 priority patent/US10991595B1/en
Priority to JP2020170311A priority patent/JP7071466B2/ja
Publication of TW202147419A publication Critical patent/TW202147419A/zh
Application granted granted Critical
Publication of TWI759754B publication Critical patent/TWI759754B/zh

Links

Images

Classifications

    • H10P50/244
    • H10P50/242
    • H10P50/287
    • H10P50/695
    • H10P72/0421

Landscapes

  • Drying Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種製作半導體裝置的溝槽結構的乾式蝕刻製程包括以下步驟:步驟1:提供半導體基材。半導體基材上設置有圖案化的光阻層且放置於反應腔室。步驟2:引入第一蝕刻氣體至反應腔室以進行第一蝕刻製程,而形成一溝槽。第一蝕刻氣體包括六氟化硫、氧氣、氦、三氟化氮以及第一有機矽化物。步驟3:引入第二蝕刻氣體至反應腔室以進行第二蝕刻製程,而將溝槽往下蝕刻。第二蝕刻氣體包括六氟化硫、氧氣、氦以及一第二有機矽化物。步驟4:引入第三蝕刻氣體至反應腔室以進行第三蝕刻製程。第三蝕刻氣體包括氫溴酸、氧氣以及氦。

Description

製作半導體裝置的溝槽結構的乾式蝕刻製程
本發明是有關於一種蝕刻製程,且特別關於一種製作半導體裝置的溝槽結構的乾式蝕刻製程。
半導體工業正不斷的蓬勃發展當中。半導體設計和材料的技術進步讓半導體裝置具有更小、更複雜的電路。半導體裝置的功能密度通常增加而尺寸縮小,可以提高生產效率及降低成本。
半導體裝置的功能受到半導體晶片面積的限制,而隨著半導體技術的發展,越來越多裝置採用三維堆疊技術來增加元件的密度。然而,三維堆疊技術增加了半導體裝置製程的複雜度,並更難維持半導體裝置的製程品質及穩定度,且會影響產量。對於三維積體電路的半導體晶片來說,係要求較高的溝槽寬高比(aspect ratio),傳統技術中,通常採用Bosch公司開發的深反應性離子蝕刻(Deep reactive-ion etching,DRIE)製程來製作溝槽。然而,現有的DRIE製程,仍有溝槽側壁粗糙度偏高的問題,從而影響半導體晶片的電性和機械性質。因此,在半導體裝置的製程中進行對應的發展,以提升製程品質及穩定度是亟需解決的問題。
“先前技術”段落只是用來幫助了解本發明內容,因此在“先前技術”段落所揭露的內容可能包含一些沒有構成所屬技術領域中具有通常知識者所知道的習知技術。在“先前技術”段落所揭露的內容,不代表該內容或者本發明一個或多個實施例所要解決的問題,在本發明申請前已被所屬技術領域中具有通常知識者所知曉或認知。
本發明提供一種製作半導體裝置的溝槽結構的乾式蝕刻製程,可以提高半導體裝置的品質及穩定度,並提高產量。
本發明的其他目的和優點可以從本發明所揭露的技術特徵中得到進一步的了解。
本發明的製作半導體裝置的溝槽結構的乾式蝕刻製程包括以下步驟:步驟1:提供一半導體基材,該半導體基材上設置有圖案化的一光阻層且放置於一反應腔室,該半導體基材具有被該光阻層遮蔽的一保留區域以及露出的一待蝕刻區域,該反應腔室包括一上電極以及一下電極。步驟2:引入一第一蝕刻氣體至該反應腔室以進行一第一蝕刻製程,而移除部分的該待蝕刻區域而形成一溝槽,該溝槽具有一第一深度,該第一蝕刻氣體包括六氟化硫、氧氣、氦、三氟化氮以及一第一有機矽化物。步驟3:引入一第二蝕刻氣體至該反應腔室以進行一第二蝕刻製程,而將該溝槽從該第一深度往下蝕刻至一第二深度,該第二蝕刻氣體包括六氟化硫、氧氣、氦以及一第二有機矽化物,其中,該第二蝕刻製程中的該反應腔室的壓力大於該第一蝕刻製程中的該反應腔室的壓力。步驟4:引入一第三蝕刻氣體至該反應腔室以進行一第三蝕刻製程,該第三蝕刻氣體包括氫溴酸、氧氣以及氦。其中該反應腔室內的每秒溫度變化不超過+/-1%,該反應腔室的每秒壓力變化不超過+/-5%,該上電極或該下電極的每秒功率變化不超過+/-1%。
在本發明的一實施例中,在上述該第一蝕刻製程中,六氟化硫的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間,三氟化氮的流速介於10sccm至300sccm之間,該第一有機矽化物的流速介於50sccm至200sccm之間。
在本發明的一實施例中,在上述該第一蝕刻製程中,六氟化硫相對該第一蝕刻氣體的體積百分比為30%,氧氣相對該第一蝕刻氣體的體積百分比為20%,氦相對該第一蝕刻氣體的體積百分比為20%,三氟化氮相對該第一蝕刻氣體的體積百分比為10%,該第一有機矽化物相對該第一蝕刻氣體的體積百分比為20%。
在本發明的一實施例中,在上述該第一蝕刻製程中,該上電極的功率為3000W,該下電極的功率為500W。
在本發明的一實施例中,在上述該第二蝕刻製程中,六氟化硫的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間,該第二有機矽化物的流速介於50sccm至200sccm之間。
在本發明的一實施例中,在上述該第二蝕刻製程中,六氟化硫相對該第二蝕刻氣體的體積百分比為20%,氧氣相對該第二蝕刻氣體的體積百分比為20%,氦相對該第二蝕刻氣體的體積百分比為40%,該第二有機矽化物相對該第二蝕刻氣體的體積百分比為20%。
在本發明的一實施例中,在上述該第二蝕刻製程中,該上電極的功率為7000W,該下電極的功率為2000W。
在本發明的一實施例中,在上述該第三蝕刻製程中,氫溴酸的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間。
在本發明的一實施例中,在上述該第三蝕刻製程中,氫溴酸相對該第三蝕刻氣體的體積百分比為60%,氧氣相對該第三蝕刻氣體的體積百分比為10%,氦相對該第三蝕刻氣體的體積百分比為30%。
在本發明的一實施例中,在上述該第三蝕刻製程中,該上電極的功率為1000W,該下電極的功率為100W。
基於上述,本發明提供的製作半導體裝置的溝槽結構的乾式蝕刻製程,透過第一蝕刻氣體、第二蝕刻氣體、第三蝕刻氣體分別進行第一蝕刻製程、第二蝕刻製程、第三蝕刻製程來製造具有深溝槽的半導體結構,可以提升製程品質及穩定度,更可以提高產量。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一較佳實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明並非用來限制本發明。本文中,「約」及「大約」之用語通常表示在一給定值或範圍的10%內、或5%之內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量,亦即在沒有特定說明「約」或「大約」的情況下,仍可隱含「約」或「大約」之含義。
請參照圖1,圖1是本發明一實施例的製作半導體裝置10的溝槽結構的乾式蝕刻裝置17的示意圖。
請同時參照圖2A、圖2B、圖2C、圖2D,圖2A、圖2B、圖2C、圖2D是根據一些實施例所繪示出製作半導體裝置10的溝槽結構的乾式蝕刻製程的中間階段的剖面圖。請先參照圖2A,本實施例的製作半導體裝置10的溝槽結構的乾式蝕刻製程包括以下步驟:
步驟1:提供一半導體基材11。該半導體基材11上設置有圖案化的一光阻層13且放置於一反應腔室171(如圖1所示)。該半導體基材11具有被該光阻層13遮蔽的一保留區域111以及露出的一待蝕刻區域113。該反應腔室171包括一上電極173以及一下電極175。該半導體基材11的材料例如包括矽。該反應腔室171設置於該乾式蝕刻裝置17的內部(如圖1所示)。
此外,該半導體裝置10可以包括一氧化物層15。該氧化物層15設置於該半導體基材11的下方。
為了方便說明,圖2A、圖2B、圖2C、圖2D並不繪製該乾式蝕刻裝置17。接著,請參照圖2B。
步驟2:引入一第一蝕刻氣體g1至該反應腔室171以進行一第一蝕刻製程E1,而移除部分的該待蝕刻區域113而形成一溝槽19a。該溝槽19a具有一第一深度d1。在本實施例中,該第一蝕刻氣體g1包括六氟化硫(SF6 )、氧氣(O2 )、氦(He)、三氟化氮(NF3 )及一第一有機矽化物。
步驟3:如圖2C所示,引入一第二蝕刻氣體g2至該反應腔室171以進行一第二蝕刻製程E2,而將該溝槽19a從該第一深度d1往下蝕刻至一第二深度d2。該第二蝕刻製程E2還蝕刻除去該溝槽19a底部的氧化物,而形成溝槽19b。該溝槽19b部分披覆保護層18a。在本實施例中,該第二蝕刻氣體g2包括六氟化硫(SF6 )、氧氣(O2 )、氦(He)以及一第二有機矽化物。
步驟4:如圖2D所示,引入一第三蝕刻氣體g3至該反應腔室171以進行一第三蝕刻製程E3。該第三蝕刻氣體包括氫溴酸(HBr)、氧氣(O2 )以及氦(He)。在該第三蝕刻製程E3中,將該溝槽19b從該第二深度d2往下蝕刻至該氧化物層15,以形成溝槽19c。該第三蝕刻氣體g3不會蝕刻該氧化物層15。
在本實施例中,該反應腔室171內的每秒溫度變化不超過+/-1%。
在本實施例中,該反應腔室171的每秒壓力變化不超過+/-5%。
在本實施例中,該上電極173或該下電極175的每秒功率變化不超過+/-1%。
如圖1所示,具體而言,該乾式蝕刻裝置17可以包括多個槽體t1、t2、t3、t4及管線p。該些槽體t1、t2、t3、t4用於儲存各蝕刻製程所需的氣體,而該管線p用於將各蝕刻製程所需的氣體傳輸至該反應腔室171。本發明並不限制槽體的數量與蝕刻氣體的儲存位置及儲存方式。該上電極173及該下電極175用於與各蝕刻氣體作用以進行蝕刻,其細節並不贅述。該第一有機矽化物及/該第二有機矽化物例如可以二氯矽烷(H2 SiCl2 )氣體來實現。
詳細來說,在步驟1中。該半導體基材11暴露的該待蝕刻區域113會產生氧化物(native oxide)(未圖示)。在步驟2的該第一蝕刻製程E1中,必須使用該第一蝕刻氣體g1進行蝕刻才能將此氧化物分解,以繼續進行蝕刻。六氟化硫離子和自由基可以蝕刻該半導體基材11的矽。如圖2B所示的保護層18,該第一有機矽化物與氧生成氧化矽(SiO2 )以保護該光阻層13的頂部和側壁。氧與矽及氟反應生成氟氧化矽(SiOxFy)聚合物,以保護該溝槽19a的側壁,避免受到六氟化硫離子和自由基的侵蝕。三氟化氮用於蝕刻該光阻層13上的氧化聚合物及該溝槽19a的側壁上的氟氧化矽聚合物,以控制該溝槽19a的輪廓。
在圖2A中,該半導體基材11的厚度例如是大約600μm,該光阻層13的厚度例如是大約20μm。在圖2B中,該溝槽19a的寬度例如是大約5μm,該保護層18的厚度例如是大約30 nm。
在本實施例中,上述的該第二蝕刻製程E2(步驟3)中的該反應腔室171的壓力大於該第一蝕刻製程E1(步驟2)中的該反應腔室171的壓力。
在本實施例中,該第一蝕刻製程E1(步驟2)中,六氟化硫的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間,三氟化氮的流速介於10sccm至300sccm之間,該第一有機矽化物的流速介於50sccm至200sccm之間。
在本實施例中,在該第一蝕刻製程E1(步驟2)中,六氟化硫相對該第一蝕刻氣體g1的體積百分比為30%,氧氣相對該第一蝕刻氣體g1的體積百分比為20%,氦相對該第一蝕刻氣體g1的體積百分比為20%,三氟化氮相對該第一蝕刻氣體g1的體積百分比為10%,該第一有機矽化物相對該第一蝕刻氣體g1的體積百分比為20%。
在本實施例中,在該第一蝕刻製程E1(步驟2)中,該上電極173的功率大約為3000W,該下電極175的功率大約為500W。
此外,在該第一蝕刻製程E1中,為了增加蝕刻的深度,該反應腔室171的壓力必須低至小於100 mT(milli-Torr)。在該第一蝕刻製程E1中,該第一蝕刻製程E1的蝕刻時間必須大於30秒,以降低Bosch深反應性離子蝕刻中氣體流動的不穩定性,並降低蝕刻製程中意外的蝕刻停止現象。
在本實施例中,在該第一蝕刻製程E1之後,該光阻層13的厚度仍然可以保留蝕刻前的厚度的2/3~1/2。如前所述,可以沉積聚合物以保護該光阻層13和該溝槽19a的側壁。該反應腔室171的壓力必須大於150mT。該上電極173的功率在7000w以下,該下電極175的功率在50w以下。此時氣體的比例約包括40 vol.%的氧及60 vol.%的Si有機化合物。
詳細來說,在步驟3的該第二蝕刻製程E2中,氦可以降低六氟化硫的濃稠度,可以降低蝕刻速率,並降低溝槽底部的聚合物生長。
在本實施例中,在該第二蝕刻製程E2(步驟3)中,六氟化硫的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間,該第二有機矽化物的流速介於50sccm至200sccm之間。
在本實施例中,在該第二蝕刻製程E2(步驟3)中,六氟化硫相對該第二蝕刻氣體g2的體積百分比為20%,氧氣相對該第二蝕刻氣體g2的體積百分比為20%,氦相對該第二蝕刻氣體g2的體積百分比為40%,該第二有機矽化物相對該第二蝕刻氣體g2的體積百分比為20%。
在本實施例中,在該第二蝕刻製程E2(步驟3)中,該上電極173的功率大約為7000W,該下電極175的功率大約為2000W。
在本實施例中,由於該第二蝕刻氣體g2會對該氧化物層15的材料進行蝕刻,因此必須進行該第三蝕刻製程E3。該第三蝕刻氣體g3不會對該氧化物層15的材料進行蝕刻。
詳細來說,步驟4的該第三蝕刻製程E3是一過蝕刻(over-etch)製程。該第三蝕刻製程E3使用氫溴酸、氧氣及氦來沉積聚合物(未圖示),以保護該光阻層13及該溝槽19c。氫溴酸用於蝕刻矽,還可以製造氫(H2 )及溴化矽(SiOxBry)。溴化矽可以沉積以保護下方的該氧化物層15及該光阻層13。氧、矽及氫可以形成SiOH聚合物(未圖示)以保護該溝槽19c的側壁。
在本實施例中,在該第三蝕刻製程E3(步驟4)中,氫溴酸的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間。
在本實施例中,在該第三蝕刻製程E3(步驟4)中,氫溴酸相對該第三蝕刻氣體g3的體積百分比為60%,氧氣相對該第三蝕刻氣體g3的體積百分比為10%,氦相對該第三蝕刻氣體g3的體積百分比為30%。
在本實施例中,在該第三蝕刻製程E3(步驟4)中,該上電極173的功率大約為1000W,該下電極175的功率大約為100W。
本實施例的製作半導體裝置10的溝槽結構的乾式蝕刻製程,透過調整溫度及/或功率參數、應用特定蝕刻氣體、調整蝕刻參數來製造具有深溝槽(溝槽19c)的半導體結構。從而底部的該氧化物層15上不易產生微溝槽,在該溝槽19c上不會產生彎曲(necking/bowing)。可以改善該溝槽19c的側壁的粗糙度、避免該氧化物層15產生微溝槽,更可以提高該半導體裝置10的產量。
本實施例的製作半導體裝置10的溝槽結構的乾式蝕刻製程中,該第一蝕刻製程E1、該第二蝕刻製程E2、該第三蝕刻製程E3具有足夠的反應時間,透過嚴格的溫度、壓力、功率控制,可以大幅改善該溝槽19c的側壁的粗糙度及該溝槽19c的輪廓。本實施例的該溝槽19c的側壁粗糙度(roughness)可以小於10nm,寬高比(aspect ratio)可以大於100,且該溝槽19c的底部輪廓角可以是89.7度~90.3度間。而目前現有技術產生的溝槽(未圖示)的側壁粗糙度通常大於100 nm,寬高比通常在30-60間,且溝槽的底部輪廓角通常是在88度~92度間。
本實施例具有高寬高比的該溝槽19c的該半導體裝置10例如可以應用於微機電系統(Microelectromechanical Systems,MEMS)。
綜上所述,本發明實施例的製作半導體裝置的溝槽結構的乾式蝕刻製程,透過第一蝕刻氣體、第二蝕刻氣體、第三蝕刻氣體分別進行第一蝕刻製程、第二蝕刻製程、第三蝕刻製程來製造具有深溝槽的半導體結構,可以提升製程品質及穩定度,更可以提高產量。
10:半導體裝置 11:半導體基材 111:保留區域 113:待蝕刻區域 13:光阻層 15:氧化物層 17:乾式蝕刻裝置 171:反應腔室 173:上電極 175:下電極 18、18a:保護層 19a、19b、19c:溝槽 d1:第一深度 d2:第二深度 E1:第一蝕刻製程 E2:第二蝕刻製程 E3:第三蝕刻製程 g1:第一蝕刻氣體 g2:第二蝕刻氣體 g3:第三蝕刻氣體 t1、t2、t3、t4:槽體 p:管線
圖1是本發明一實施例的製作半導體裝置的溝槽結構的乾式蝕刻裝置的示意圖。 圖2A、圖2B、圖2C、圖2D是根據一些實施例所繪示出製作半導體裝置的溝槽結構的乾式蝕刻製程的中間階段的剖面圖。
10:半導體裝置
11:半導體基材
13:光阻層
15:氧化物層
18:保護層
19a:溝槽
d1:第一深度
E1:第一蝕刻製程
g1:第一蝕刻氣體

Claims (9)

  1. 一種用於製作半導體裝置的溝槽結構的乾式蝕刻製程,包括以下步驟:步驟1:提供一半導體基材,該半導體基材上設置有圖案化的一光阻層且放置於一反應腔室,該半導體基材具有被該光阻層遮蔽的一保留區域及露出的一待蝕刻區域,該反應腔室包括一上電極及一下電極;步驟2:引入一第一蝕刻氣體至該反應腔室以進行一第一蝕刻製程,而移除部分的該待蝕刻區域而形成一溝槽,該溝槽具有一第一深度,該第一蝕刻氣體包括六氟化硫、氧氣、氦、三氟化氮及一第一有機矽化物,其中在該第一蝕刻製程中,六氟化硫的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間,三氟化氮的流速介於10sccm至300sccm之間,該第一有機矽化物的流速介於50sccm至200sccm之間;步驟3:引入一第二蝕刻氣體至該反應腔室以進行一第二蝕刻製程,而將該溝槽從該第一深度往下蝕刻至一第二深度,該第二蝕刻氣體包括六氟化硫、氧氣、氦及一第二有機矽化物,其中,該第二蝕刻製程中的該反應腔室的壓力大於該第一蝕刻製程中的該反應腔室的壓力;以及步驟4:引入一第三蝕刻氣體至該反應腔室以進行一第三蝕刻製程,該第三蝕刻氣體包括氫溴酸、氧氣及氦;其中該反應腔室內的每秒溫度變化不超過+/-1%,該反應腔室的每秒壓力變化不超過+/-5%,該上電極或該下電極的每秒功率變化不超過+/-1%。
  2. 一種用於製作半導體裝置的溝槽結構的乾式蝕刻製程,包括以下步驟: 步驟1:提供一半導體基材,該半導體基材上設置有圖案化的一光阻層且放置於一反應腔室,該半導體基材具有被該光阻層遮蔽的一保留區域及露出的一待蝕刻區域,該反應腔室包括一上電極及一下電極;步驟2:引入一第一蝕刻氣體至該反應腔室以進行一第一蝕刻製程,而移除部分的該待蝕刻區域而形成一溝槽,該溝槽具有一第一深度,該第一蝕刻氣體包括六氟化硫、氧氣、氦、三氟化氮及一第一有機矽化物;步驟3:引入一第二蝕刻氣體至該反應腔室以進行一第二蝕刻製程,而將該溝槽從該第一深度往下蝕刻至一第二深度,該第二蝕刻氣體包括六氟化硫、氧氣、氦及一第二有機矽化物,其中,該第二蝕刻製程中的該反應腔室的壓力大於該第一蝕刻製程中的該反應腔室的壓力,其中在該第二蝕刻製程中,六氟化硫的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間,該第二有機矽化物的流速介於50sccm至200sccm之間;以及步驟4:引入一第三蝕刻氣體至該反應腔室以進行一第三蝕刻製程,該第三蝕刻氣體包括氫溴酸、氧氣及氦;其中該反應腔室內的每秒溫度變化不超過+/-1%,該反應腔室的每秒壓力變化不超過+/-5%,該上電極或該下電極的每秒功率變化不超過+/-1%。
  3. 一種用於製作半導體裝置的溝槽結構的乾式蝕刻製程,包括以下步驟:步驟1:提供一半導體基材,該半導體基材上設置有圖案化的一光阻層且放置於一反應腔室,該半導體基材具有被該光阻層遮蔽的一保留區域及露出的一待蝕刻區域,該反應腔室包括一上電極及一下電極; 步驟2:引入一第一蝕刻氣體至該反應腔室以進行一第一蝕刻製程,而移除部分的該待蝕刻區域而形成一溝槽,該溝槽具有一第一深度,該第一蝕刻氣體包括六氟化硫、氧氣、氦、三氟化氮及一第一有機矽化物;步驟3:引入一第二蝕刻氣體至該反應腔室以進行一第二蝕刻製程,而將該溝槽從該第一深度往下蝕刻至一第二深度,該第二蝕刻氣體包括六氟化硫、氧氣、氦及一第二有機矽化物,其中,該第二蝕刻製程中的該反應腔室的壓力大於該第一蝕刻製程中的該反應腔室的壓力;以及步驟4:引入一第三蝕刻氣體至該反應腔室以進行一第三蝕刻製程,該第三蝕刻氣體包括氫溴酸、氧氣及氦,其中在該第三蝕刻製程中,氫溴酸的流速介於10sccm至2000sccm之間,氧氣的流速介於10sccm至500sccm之間,氦的流速介於10sccm至500sccm之間;其中該反應腔室內的每秒溫度變化不超過+/-1%,該反應腔室的每秒壓力變化不超過+/-5%,該上電極或該下電極的每秒功率變化不超過+/-1%。
  4. 如請求項1至3中任一項所述的乾式蝕刻製程,其中在該第一蝕刻製程中,六氟化硫相對該第一蝕刻氣體的體積百分比為30%,氧氣相對該第一蝕刻氣體的體積百分比為20%,氦相對該第一蝕刻氣體的體積百分比為20%,三氟化氮相對該第一蝕刻氣體的體積百分比為10%,該第一有機矽化物相對該第一蝕刻氣體的體積百分比為20%。
  5. 如請求項1至3中任一項所述的乾式蝕刻製程,其中在該第一蝕刻製程中,該上電極的功率為3000W,該下電極的功率為500W。
  6. 如請求項1至3中任一項所述的乾式蝕刻製程,其中在該第二蝕刻製程中,六氟化硫相對該第二蝕刻氣體的體積百分比為20%,氧氣相對該第 二蝕刻氣體的體積百分比為20%,氦相對該第二蝕刻氣體的體積百分比為40%,該第二有機矽化物相對該第二蝕刻氣體的體積百分比為20%。
  7. 如請求項1至3中任一項所述的乾式蝕刻製程,其中在該第二蝕刻製程中,該上電極的功率為7000W,該下電極的功率為2000W。
  8. 如請求項1至3中任一項所述的乾式蝕刻製程,其中在該第三蝕刻製程中,氫溴酸相對該第三蝕刻氣體的體積百分比為60%,氧氣相對該第三蝕刻氣體的體積百分比為10%,氦相對該第三蝕刻氣體的體積百分比為30%。
  9. 如請求項1至3中任一項所述的乾式蝕刻製程,其中在該第三蝕刻製程中,該上電極的功率為1000W,該下電極的功率為100W。
TW109118620A 2020-06-03 2020-06-03 製作半導體裝置的溝槽結構的乾式蝕刻製程 TWI759754B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109118620A TWI759754B (zh) 2020-06-03 2020-06-03 製作半導體裝置的溝槽結構的乾式蝕刻製程
CN202010821132.6A CN113764268B (zh) 2020-06-03 2020-08-14 制作半导体装置的沟槽结构的干式蚀刻方法
DE102020123453.8A DE102020123453B4 (de) 2020-06-03 2020-09-08 Trockenätzverfahren zur Herstellung einer Grabenstruktur einer Halbleitervorrichtung
US17/020,379 US10991595B1 (en) 2020-06-03 2020-09-14 Dry etching process for manufacturing trench structure of semiconductor apparatus
JP2020170311A JP7071466B2 (ja) 2020-06-03 2020-10-08 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109118620A TWI759754B (zh) 2020-06-03 2020-06-03 製作半導體裝置的溝槽結構的乾式蝕刻製程

Publications (2)

Publication Number Publication Date
TW202147419A TW202147419A (zh) 2021-12-16
TWI759754B true TWI759754B (zh) 2022-04-01

Family

ID=75587392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118620A TWI759754B (zh) 2020-06-03 2020-06-03 製作半導體裝置的溝槽結構的乾式蝕刻製程

Country Status (5)

Country Link
US (1) US10991595B1 (zh)
JP (1) JP7071466B2 (zh)
CN (1) CN113764268B (zh)
DE (1) DE102020123453B4 (zh)
TW (1) TWI759754B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4614550A1 (en) * 2022-11-02 2025-09-10 Agc Inc. Method for manufacturing member having concave structure, and member having concave structure
CN116072600A (zh) * 2023-01-05 2023-05-05 上海积塔半导体有限公司 沟槽形成方法、沟槽结构和半导体器件
CN119890040B (zh) * 2025-03-27 2025-07-08 上海邦芯半导体科技有限公司 一种半导体结构制备方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544793B (en) * 2001-06-05 2003-08-01 Ibm Method of etching high aspect ratio openings
TW200524037A (en) * 2003-12-01 2005-07-16 Matsushita Electric Industrial Co Ltd Plasma etching method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US6318384B1 (en) 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
AU2002303842A1 (en) * 2001-05-22 2002-12-03 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7098141B1 (en) 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
US20060264054A1 (en) 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US20070232070A1 (en) 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
KR20090009389A (ko) * 2007-07-20 2009-01-23 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US11600530B2 (en) 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544793B (en) * 2001-06-05 2003-08-01 Ibm Method of etching high aspect ratio openings
TW200524037A (en) * 2003-12-01 2005-07-16 Matsushita Electric Industrial Co Ltd Plasma etching method

Also Published As

Publication number Publication date
JP2021190679A (ja) 2021-12-13
DE102020123453A1 (de) 2021-12-09
US10991595B1 (en) 2021-04-27
JP7071466B2 (ja) 2022-05-19
CN113764268A (zh) 2021-12-07
TW202147419A (zh) 2021-12-16
DE102020123453B4 (de) 2022-08-18
CN113764268B (zh) 2024-12-24

Similar Documents

Publication Publication Date Title
TW544793B (en) Method of etching high aspect ratio openings
TWI759754B (zh) 製作半導體裝置的溝槽結構的乾式蝕刻製程
US7517804B2 (en) Selective etch chemistries for forming high aspect ratio features and associated structures
CN101752291B (zh) 浅沟槽隔离结构的制造方法
JPH06163478A (ja) 半導体のドライエッチング方法
CN105590859B (zh) 半导体结构及其形成方法
CN104347491B (zh) 钨沉积的方法
CN114783867A (zh) 一种氧化硅刻蚀方法
TW200524037A (en) Plasma etching method
CN113035699A (zh) 半导体器件的制造方法
KR100707983B1 (ko) 산화막의 원자층 에칭방법
CN111696863B (zh) 硅介质材料刻蚀方法
TW202422701A (zh) 高深寬比接點(harc)蝕刻
CN100442452C (zh) 等离子蚀刻法
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
CN108831831A (zh) 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法
CN106847689B (zh) 一种深硅刻蚀工艺
US12315733B2 (en) Enhanced etch selectivity using halides
CN121123024B (zh) 一种高深宽比深硅刻蚀结构及其图形化方法
CN121123020B (zh) 一种超低温深硅刻蚀方法及高深宽比刻蚀结构
CN120676626A (zh) 半导体器件的刻蚀方法及半导体工艺设备
CN104253080A (zh) 浅沟槽隔离方法
CN121398475A (zh) 一种半导体结构的刻蚀方法
CN120208158A (zh) 一种在衬底上形成空腔结构的工艺方法
CN121171886A (zh) 高深宽比深硅结构的图形化定义方法及高深宽比深硅结构