[go: up one dir, main page]

TWI758562B - 絕緣層上半導體基板與其形成方法 - Google Patents

絕緣層上半導體基板與其形成方法 Download PDF

Info

Publication number
TWI758562B
TWI758562B TW107141222A TW107141222A TWI758562B TW I758562 B TWI758562 B TW I758562B TW 107141222 A TW107141222 A TW 107141222A TW 107141222 A TW107141222 A TW 107141222A TW I758562 B TWI758562 B TW I758562B
Authority
TW
Taiwan
Prior art keywords
active layer
layer
substrate
semiconductor
dielectric
Prior art date
Application number
TW107141222A
Other languages
English (en)
Other versions
TW201933537A (zh
Inventor
鄭有宏
徐詠恩
陳龍
吳政達
杜友倫
蔡維恭
楊明哲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/904,915 external-priority patent/US10304723B1/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201933537A publication Critical patent/TW201933537A/zh
Application granted granted Critical
Publication of TWI758562B publication Critical patent/TWI758562B/zh

Links

Images

Classifications

    • H10P90/1906—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10P14/3411—
    • H10P14/6349—
    • H10P50/282—
    • H10P70/00—
    • H10P90/1922—
    • H10W10/018—
    • H10W10/10—
    • H10W10/181—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10P14/24—

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本發明一些實施例關於形成絕緣層上半導體基板的方法。方法可包括磊晶形成矽鍺層於犧牲基板上，以及磊晶形成第一主動層於矽鍺層上。第一主動層的組成不同於矽鍺層的組成。翻轉犧牲基板，並將第一主動層接合至第一基板上的介電層上表面上。移除犧牲基板與矽鍺層，並蝕刻第一主動層以定義外側側壁並露出介電層上表面的外側邊緣。磊晶形成第二主動層於第一主動層上，以形成相連的主動層。第一主動層與第二主動層具有實質上相同的組成。

Description

絕緣層上半導體基板與其形成方法
本發明實施例關於絕緣層上半導體基板與其形成方法，更特別關於絕緣層上半導體基板中實質上無錯位缺陷的單晶主動層與其形成方法。
積體電路形成於半導體基板上，經封裝後形成晶片或微晶片。習知的積體電路形成於基體半導體基板上，且基板組成為半導體材料如矽。在近幾年中，絕緣層上半導體基板作為替代選擇。絕緣層上半導體基板具有薄層的主動半導體材料(如矽)，其與下方的處理基板之間隔有絕緣材料層。絕緣材料層可電型隔離薄層的主動半導體材料與處理基板，以減少形成於薄層的主動半導體材料中的裝置漏電流。薄層的主動半導體材料亦可提供其他優點，比如較快的切換時間、較低的操作電壓、與較小封裝。
本發明一實施例提供之絕緣層上半導體基板的形成方法，包括：磊晶形成矽鍺層於犧牲基板上；磊晶形成第一主動層於矽鍺層上，且第一主動層的組成不同於矽鍺層的組成；接合第一主動層至第一基板上的介電層上；移除犧牲基板與矽鍺層；蝕刻第一主動層，以露出介電層的上表面之外側邊 緣；以及磊晶形成第二主動層於第一主動層上，以形成相連的主動層，其中第一主動層與第二主動層具有實質上相同的組成。
本發明一實施例提供之絕緣層上半導體基板的形成方法，包括：磊晶形成矽鍺層於犧牲基板上。磊晶形成第一厚度的第一主動層於矽鍺層的上表面上，且第一主動層包含半導體材料。翻轉犧牲基板，並將第一主動層接合至第一基板上的介電層上。移除犧牲基板與矽鍺層的部份，並留下矽鍺層的殘留部份以覆蓋第一主動層的上表面。移除矽鍺層的殘留部份與第一主動層的上側部份。形成第二主動層於第一主動層上，第一主動層與第二主動層具有合併的第二厚度，且第二厚度大於第一厚度。
本發明一實施例提供之絕緣層上半導體基板，包括：介電層，位於第一基板上，其中介電層的外側邊緣對準第一基板的外側邊緣。主動層，覆蓋介電層的第一環形部份。以及介電層的上表面的第二環形部份，圍繞第一環形部份並延伸至介電層的外側邊緣。主動層未覆蓋第二環形部份。
thk、thk1、thk2、206、302:厚度
100:絕緣層上半導體基板
102:第一基板
104:介電層
104s、106s、108s、202s、204s:上表面
106:主動層
108:第一主動層
110:第二主動層
114:最大寬度
116:外側邊緣寬度
118:第一環形部份
120:第二環形部份
122:下側部份
124:上側部份
126:晶面形狀
200、300、400、500、600、700、800、900、1000、1100:剖視圖
202:矽鍺層
204:犧牲基板
304:圖表
602:上側部份
604:殘餘的矽鍺層
702:薄層
802:遮罩層
1002:半導體裝置
1004:內連線結構
1006:金屬內連線層
1008:層間介電結構
1102:晶粒
1104:切割線
1200:方法
1202、1204、1206、1208、1210、1212、1214、1216:步驟
第1A至1C圖係本發明一些實施例中，絕緣層上半導體基板的剖視圖。
第2、3A-3B、4-11圖係本發明一些實施例中，形成絕緣層上半導體基板的方法之剖視圖。
第12圖係本發明一些實施例中，形成絕緣層上半導體基板 的方法之流程圖。
本發明實施例提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。此外，用語「第一」、「第二」、「第三」、「第四」、與類似用語僅用於區分，且多種實施例中可互換上述用語。舉例來說，當一些實施例中的某一單元(如開口)被稱作「第一單元」時，其於其他實施例中可稱作「第二單元」。
絕緣層上半導體基板用於許多現代的射頻裝置，比如矽為主的光子與高準確性的微機電系統。與形成於基體基板中的裝置相較，形成於絕緣層上半導體基板中的裝置可具有改良效能及較小封裝。絕緣層上半導體基板中的主動半導體材料，在理想上可具有鬆弛的單晶晶格，且不具有缺陷與錯位。主動半導體材料中的此結構促進更有效的電流以用於埋置的 半導體裝置。
用於形成絕緣層上半導體基板的方法之一，包含磊晶成長單晶矽層於犧牲基板上的矽鍺層上。接著將矽鍺層接合至氧化物層，而氧化物層原本貼合至處理基板。接著採用蝕刻製程移除犧牲基板與矽鍺層以保留絕緣層上半導體基板，蝕刻製程對單晶矽層具有蝕刻選擇性，且絕緣層上半導體基板具有單晶矽層、氧化物層、與處理基板。
然而目前已知難以形成所需厚度(比如射頻應用所需的厚度，介於近似75nm至近似150nm之間)的單晶矽層於矽鍺層上，因為矽鍺層的晶格不匹配所造成的應力。舉例來說，採用低鍺濃度的矽鍺層，可形成厚的單晶層於犧牲基板上。然而這種作法對單晶矽層的厚度控制差，因為單晶矽層的蝕刻選擇性低。另一方面，採用高濃度的矽鍺層對單晶矽層的總厚度變異的控制較好，因為高鍺濃度的矽鍺層比矽具有更高的蝕刻選擇性。但這種作法亦讓單晶矽層更易沿著層狀物上表面產生錯位缺陷，因為矽鍺層的晶格不匹配造成的高應力。舉例來說，磊晶成長厚度介於70nm至150nm的單晶矽層，可能沿著單晶矽層的上表面產生錯位。錯位的蝕刻速率高於其餘單晶矽層的蝕刻速率，可能沿著單晶矽層的上表面形成凹洞(divot)。凹洞將負面地影響絕緣層上半導體基板中的裝置效能。
在本發明一些實施例中，可採用低成本的方法製作絕緣層上半導體基板，其具有實質上無錯位缺陷的單晶主動層。上述方法包括磊晶形成矽鍺層於犧牲基板上。磊晶形成主動層於矽鍺層上，且主動層的組成不同於矽鍺層的組成。翻轉 犧牲基板，並將主動層接合至第一基板上的介電層上表面。移除犧牲基板與矽鍺層，接著進行選擇性磊晶成長以增加主動層厚度。在移除矽鍺層後採用選擇性磊晶成長增加主動層厚度，在增加主動層厚度時不會產生錯位缺陷於主動層中。此外，具有高鍺濃度的矽鍺層具有良好的蝕刻選擇性，可改善主動層的整體厚度變異。
第1A圖係一些實施例中，具有實質上無錯位缺陷的單晶主動層之絕緣層上基板的剖視圖。
絕緣層上半導體基板100包含覆蓋介電層104的第一基板102。舉例來說，第一基板102可為基體矽基板，其形態為碟狀基板。在一些實施例中，第一基板102的厚度介於近似200μm至近似1000μm之間。舉例來說，介電層104可為或可包含氧化矽、碳化矽、氮化矽、富矽氧化物、或類似物。
主動層106直接位於介電層104上。主動層106配置於介電層104上。在一些實施例中，主動層106具有厚度thk。在一些實施例中，主動層106的厚度thk介於近似70nm至近似150nm之間。在一些實施例中，主動層106的厚度thk可高達約2000nm。主動層106具有鬆弛的單晶晶格，且實質上不具有錯位缺陷。在一些實施例中，主動層106可包含單晶矽。在其他實施例中，主動層106可包含不同的半導體材料。在一些實施例中，主動層106亦可為半導體化合物，其由兩種或更多不同元素組成。舉例來說，這些元素可形成二元合金(如砷化鎵)、三元合金(如砷化銦鎵或砷化鋁鎵)、或四元合金(如磷化鋁銦鎵)。
主動層106具有側壁定義的最大寬度114，且側壁與介電層104的外側邊緣之間隔有橫向的外側邊緣寬度116。由於介電層104與主動層106之間隔有橫向距離，因此露出介電層104的上表面。在一些實施例中，外側邊緣寬度116可介於近似1mm至近似2mm之間。
第1B圖顯示第1A圖的絕緣層上半導體基板100之上視圖。如第1B圖所示，主動層106覆蓋介電層104的上表面104s的第一環形部份118。主動層106的側壁之最外側邊緣，定義介電層104的上表面之第二環形部份的內側邊界。第二環形部份120圍繞第一環形部份118，並橫向延伸越過外側邊緣寬度116到介電層104與第一基板102的最外側邊緣。主動層106未覆蓋第二環形部份120，且第二環形部份120暴露於介電層104的上表面104s上。
如第1C圖所示，主動層106的側壁(在剖視圖中)包括下側部份122與上側部份124。下側部份122具有自介電層104向上垂直延伸的實質上線性輪廓。上側部份124具有斜角輪廓，其晶面形狀126朝主動層106的上表面106s向內傾斜。主動層106的上表面106s的寬度，小於主動層106的最大寬度114。在一些實施例中，主動層106的磊晶成長可使主動層106的側壁其上側部份124具有晶面形狀126。在一些實施例中，晶面形狀126的結晶結構可為Miller指數(1,1,1)。在其他實施例中，晶面形狀126的結晶結構可為不同的Miller指數(比如(1,1,0)、(0,0,1)、或其他值)。
如此一來，本發明實施例的絕緣層上半導體基板 100具有主動層106，其為半導體材料的相連主動層，具有實質上鬆弛的晶格結構且實質上不具有缺陷，且其厚度高達150nm或更厚。
第2至11圖係一些實施例中，對應形成絕緣層上半導體結構的方法之剖視圖，且絕緣層上半導體結構具有實質上無錯位缺陷的單晶主動層。此方法可讓最終主動層具有良好的總厚度變異。舉例來說，最終主動層的總厚度變異可小於約4nm。雖然第2至11圖用於說明方法，但應理解第2至11圖的結構不限於以說明的方法形成，而可獨立於方法之外。
如第2圖的剖視圖200所示，磊晶形成矽鍺層202於犧牲基板204的上表面204s上。舉例來說，犧牲基板204可為基體矽結構，其形態為碟形基板。舉例來說，此基板的直徑可為1吋(25mm)、2吋(51mm)、3吋(76mm)、4吋(100mm)、5吋(130nm)、125mm(4.9吋)、150mm(5.9吋，通常稱作6吋)、200mm(7.9吋，通常稱作8吋)、300mm(11.8吋，通常稱作12吋)、或450mm(17.7吋，通常稱作18吋)。在一些實施例中，犧牲基板204可具有p型摻雜(如p+摻雜)。在其他實施例中，犧牲基板204可具有n型摻雜。在一些實施例中，犧牲基板204的厚度介於近似200μm至近似1000μm之間。
在一些實施例中，矽鍺層202可直接形成於犧牲基板204上，且形成方法可為磊晶成長製程。在其他實施例中，在形成矽鍺層202之前，可形成與犧牲基板204具有相同組成(如矽)的額外半導體層(未圖示)於犧牲基板204上。在這些實施例中，額外半導體層與犧牲基板204相較，其摻雜(如p型摻雜) 的濃度較低。
在多種實施例中，矽鍺層202的形成方法可為磊晶成長製程，比如分子束磊晶、化學氣相沉積、或低壓化學氣相沉積。在化學氣相沉積製程中，可將犧牲基板204暴露至一或多種揮發性氣體前驅物，其可於犧牲基板204的上表面204s上分解及反應，以建立所需厚度206的矽鍺層202。在一些實施例中，矽鍺層202的厚度206可介於近似20nm至近似200nm之間。
在一些實施例中，矽鍺層202的整個厚度206中可含實質上固定的鍺原子%。在一些實施例中，上述實質上固定的鍺原子%可介於近似10原子%至近似100原子%之間。在一些實施例中，上述實質上固定的鍺原子%可介於近似25原子%至近似35原子%之間。在其他實施例中，矽鍺層202的鍺原子%可隨厚度206變化，其可由改變矽鍺層202的沉積製程中的前驅物氣體所達成。舉例來說，一開始選擇的氣體前驅物與製程條件有利於形成高濃度的矽與低濃度的鍺，有利於形成的矽鍺層202與下方的犧牲基板204的上表面之間的晶格不匹配程度降低，且與犧牲基板204的黏著性提高。在沉積矽鍺層時，可逐步改變氣體前驅物與製程條件，以增加靠近矽鍺層202之上表面202s的鍺濃度(如原子%)。沿著矽鍺層202的上表面202s之較高鍺濃度，有利於提高後續蝕刻製程中的蝕刻選擇性。在一些實施例中，犧牲基板204的鍺濃度(相對於矽濃度)可介於約0至20原子%之間。在一些實施例中，矽鍺層202的上表面202s之鍺濃度(相對於矽濃度)，可介於近似10原子%至100原子%之間。
如第3A圖的剖視圖300所示，磊晶成長第一主動層 108於矽鍺層202上。第一主動層108的材料組成不同於矽鍺層202的材料組成。舉例來說，第一主動層108可包含半導體材料如矽。在一些實施例中，第一主動層108可包含單晶矽層。第一主動層108亦可為半導體化合物，其由兩種或更多不同元素組成。舉例來說，這些元素可形成二元合金(如砷化鎵)、三元合金(如砷化銦鎵或砷化鋁鎵)、或四元合金(如磷化鋁銦鎵)。
在多種實施例中，第一主動層108的磊晶成長方法可採用氣相磊晶、分子束磊晶、液相磊晶、或類似方法。在一些實施例中，氣相磊晶製程可在升高的溫度(如約1200℃)下，使四氯矽烷與氫氣反應以沉積矽。在其他實施例中，氣相磊晶可在較低溫度(如約650℃)下採用矽烷、二氯矽烷、及/或三氯矽烷沉積矽。此製程不產生氯化氫等可能蝕刻矽的副產物。控制矽的成長速率，可達單晶或多晶的矽結構。
第一主動層108可成長至所需的厚度302。在一些實施例中，第一主動層108的厚度302可介於近似20nm至近似50nm之間。第一主動層108的厚度302可依矽鍺層202中的鍺原子%調整，因此第一主動層108可具有矽鍺層202施加的應力，而不會產生錯位缺陷。
舉例來說，第3B圖所示的圖表304為鍺含量函數的關鍵厚度(即超過此厚度即形成缺陷於磊晶矽的第一主動層中)。如第3B圖所示，隨著鍺含量增加，第一主動層108所能具有的厚度減少。舉例來說，在鍺濃度為0.3時，第一主動層108的厚度近似20nm時仍不具有缺陷。在鍺濃度為0.2時，第一主動層108的厚度可高達近似200μm而不具有缺陷。
如第4圖的剖視圖400所示，翻轉犧牲基板204，並將第一主動層108接合至第一基板102的介電層104之上表面104s。在一些實施例中，可採用直接接合製程或熔融接合製程。直接接合製程取決於分子間作用力如凡德瓦力、氫鍵、或共價鍵，以形成兩個配合表面之間的鍵結。接合製程不需額外或中間層於所需接合的表面之間。在一些實施例中，為增加接合強度，可在接合前先形成氧化物層(未圖示)於介電層104的上表面上，接著將氧化物層接合至第一主動層108的配合表面。可在室溫下進行直接接合，接著升溫以回火接合後的結構。
在一些實施例中，第一基板102用於提供結構所需的支撐，因此不需展現於裝置結構或內連線結構中。在許多例子中，第一基板102的形態為碟狀基板。在一些實施例中，第一基板102與犧牲基板204的直徑可相同。第一基板102可包含基體矽基板，且其厚度可介於近似300nm至近似1000nm之間。
如第5圖的剖視圖500所示，在接合至第一基板102之後移除犧牲基板204。在一些實施例中，犧牲基板204的移除方法可為蝕刻、機械研磨、及/或化學機械平坦化製程。蝕刻製程可包含濕蝕刻或乾蝕刻。在一些實施例中，蝕刻製程可採用含氫氧化四甲基銨的濕蝕刻劑。在其他實施例中，濕蝕刻劑可包含氫氟酸、硝酸、與醋酸的混合物；氫氧化鉀；及/或緩衝氧化物蝕刻劑。在一些實施例中，濕蝕刻步驟包含薄化犧牲基板204、接著以化學機械研磨完全移除犧牲基板204。在一些實施例中，薄化步驟包含乾蝕刻製程。
如第6圖的剖視圖600所示，部份地移除矽鍺層 202。在一些實施例中，可部份地移除矽鍺層202，以保留殘餘的矽鍺層604以覆蓋第一主動層108的上表面108s。在一些實施例中，濕蝕刻製程採用氫氧化四甲基銨或氫氧化鉀，其可選擇性地移除矽鍺層202的上側部份602。當蝕刻劑如氫氧化四甲基銨對下方的磊晶材料如矽的蝕刻性速率，大於對矽鍺材料的蝕刻速率時，濕蝕刻製程在到達第一主動層108的上表面108s之前即終止，否則會在磊晶材料中造成不想要的高總厚度變異。
在一些實施例中，用以移除矽鍺層202的濕蝕刻製程亦可移除額外半導體層(未圖示)，且額外半導體層的摻雜濃度低於犧牲基板204的摻雜濃度。由於氫氧化四甲基銨對矽與矽鍺具有高蝕刻選擇性，比如對矽的蝕刻速率比對矽鍺的蝕刻速率高過20倍，在移除額外半導體層時可提供良好的總厚度變異。
如第7圖的剖視圖700所示，完全移除殘留的矽鍺層604。在一些實施例中，可採用乾蝕刻法或濕蝕刻法以移除殘留的矽鍺層。可選擇濕蝕刻法或乾蝕刻法，以較佳地蝕刻殘留的矽鍺層604而不蝕刻第一主動層108。在一些實施例中，乾蝕刻法可採用氯化氫蝕刻劑。在一些實施例中，此蝕刻製程的溫度介於500℃至700℃之間，較佳接近500℃。低溫製程可減少第一主動層108中的結晶變化或缺陷產生。在其他實施例中，含氯化氫的濕蝕刻製程可用以完全移除殘留的矽鍺層604。
在一些實施例中，乾蝕刻或濕蝕刻可持續至完全移除殘留的矽鍺層604，以自第一主動層108的上表面108s移除具有應變的薄層702(比如蝕刻移除第一主動層108的應變部 份)。藉由移除薄層702，第一主動108的結晶結構轉變為實質上鬆弛。在一些實施例中，移除的薄層702其厚度可介於近似5nm至近似10nm之間。在一些實施例中，移除薄層702所減少的第一主動層108的厚度，可介於近似10nm至近似40nm之間。
在一些實施例中，在移除殘留的矽鍺層604之前，進行初始清潔製程。初始清潔製程可移除殘留的矽鍺層604中的原生氧化物，其來自於部份移除矽鍺層202的製程。在一些實施例中，清潔製程可包含電漿輔助的乾蝕刻製程，使殘留的矽鍺層604同時暴露至氫、三氟化氮、與氨的電漿與副產物。在一些實施例中，此清潔製程的溫度可小於400℃，以減少第一主動層108中的結晶變化與缺陷產生。
如第8圖的剖視圖800所示，選擇性地蝕刻第一主動層108以定義最外側的側壁，並露出介電層104的上表面104s之外側邊緣寬度116。在一些實施例中，可形成遮罩層802於第一主動層108的上表面108s其碟形的第一環形部份118上。遮罩層802可自第一主動層108的上表面108s徑向延伸至覆蓋第一環形部份118的外側半徑，以露出第一主動層108將被蝕刻的外側邊緣。在一些實施例中，遮罩層802可包含有機材料(如光阻、非晶碳、矽氧烷為主的材料、或類似物)，或無機材料(如氧化矽、氮化矽、氮化鈦、或類似物)。在一些實施例中，介電層的外側邊緣寬度116可介於1mm至約2mm之間。在一些實施例中，選擇性蝕刻第一主動層108以露出外側邊緣寬度116的製程，其採用的蝕刻劑可包含氯化氫或氫氧化四甲基銨。
選擇性蝕刻第一主動層108，以露出外側邊緣寬度 116的作法，可有效減少第一主動層108的總厚度變異。用於移除矽鍺層202與第一主動層108的薄層702之蝕刻製程，可能導致更多侵蝕，因此在第一主動層108的外側邊緣造成更多厚度變異。蝕刻第一主動層108的外側邊緣，即可移除局部高厚度變異的材料，使第一主動層108的整體厚度變異較低。上述步驟亦沿著第一主動層108的邊緣移除晶片缺陷，而這些缺陷來自於接合第一主動層108至介電層104的步驟。
如第9圖的剖視圖900所示，磊晶成長第二主動層110於第一主動層108上。第二主動層的結晶結構(如晶格)基本上重複第一主動層108的結晶結構。由於第一主動層108為實質上不具有錯位缺陷的鬆弛層，第二主動層110可形成至所需厚度而不具有錯位缺陷。在一些實施例中，第二主動層110與第一主動層108一併形成相連的主動層106。在一些實施例中，主動層106包含矽。在一些實施例中，主動層106的總厚度介於約70nm至150nm之間。在其他實施例中，主動層106的總厚度大於150nm。
第一主動層108或第二主動層110未覆蓋介電層104的上表面104s之外側邊緣。在剝除遮罩層802之後，第一主動層108(以虛線表示)具有基板上平坦的上表面與實質上垂直的側壁，且介電層104的上表面104s之露出的外側邊緣寬度116將圍繞第一主動層108。外側邊緣寬度116自第一主動層108之側壁的最外側邊緣，橫向延伸至介電層104的外側邊緣。
第二主動層110的形成方法可為選擇性磊晶成長製程，其採用第一主動層108作為成長第二主動層110的晶種。 在一些實施例中，第一主動層108可包含矽，而選擇性磊晶成長製程可磊晶成長矽於第一主動層108的露出表面上。在一些實施例中，選擇性磊晶成長製程可包含前驅物氣體，其包括二氯矽烷搭配(或不搭配)氯化氫；或者矽烷、二矽烷、或三矽烷搭配(或不搭配)氯化氫。在一些實施例中，可採用循環沉積-蝕刻方式以達選擇性磊晶成長。此製程可採用矽烷主的前驅物氣體，且製程溫度可低於550℃。
在一些實施例中，磊晶成長的第二主動層110可具有主動層106的側壁之上側部份124的晶面形狀126。在一些實施例中，晶面形狀126的結晶取向可為Miller指數定義的數值，比如(1,1,1)。在其他實施例中，晶面形狀126的結晶取向可為Miller指數定義的其他數值，比如(1,1,0)、(0,0,1)、或其他數值。第二主動層110的選擇性磊晶一般為非等向的模式，即垂直方向的延伸與橫向方向的延伸之間的比例為約1：1。在一些實施例中，選擇性磊晶成長製程產生矽的單晶層，如已知的磊晶橫向過成長層。
第二主動層110的橫向成長，造成第二主動層110成長於第一主動層108的側壁上並鄰接介電層104的上表面104s之露出的外側邊緣寬度116。雖然露出的外側邊緣寬度116產生一些很小的縮減，這些縮減為奈米級，約等於第二主動層110的成長厚度(如厚度thk2減掉厚度thk1)。保留之露出的外側邊緣寬度116，基本上介於約1mm至2mm之間。
在一些實施例中，主動層106的剖面輪廓側壁具有下側部份122與上側部份124。下側下側部份122具有自介電層 104向上垂直延伸的實質上線性輪廓。上側部份124具有斜角輪廓，其晶面或錐形的形狀朝主動層106的上表面106s向內傾斜。主動層106的上表面106s的寬度，小於主動層106的最大寬度114。在一些實施例中，主動層106的側壁之上側部份124其取向與剖面輪廓，端視第一主動層與第二主動層的特定材料成本與晶格特性而變化。在一些實施例中，主動層106的結晶結構可由Miller指數表示，其具有的多種數值包含(1,1,1)。
如第10圖的剖視圖1000所示，形成多個半導體裝置1002於主動層106中。在多種實施例中，多個半導體裝置1002可包含金氧半場效電晶體及/或其他場效電晶體。雖然未圖示，但電晶體可為其他形態，比如鰭狀場效電晶體裝置、雙極接面電晶體、或其他電晶體。
接著可製作內連線結構1004於主動層106的上表面106s上。內連線結構包含多個金屬內連線層1006(如金屬線路、通孔、與接點)耦接至多個半導體裝置1002，且層間介電結構1008圍繞金屬內連線層1006。在一些實施例中，金屬內連線層1006可包含銅、鎢、鋁、金、鈦、或氮化鈦。在一些實施例中，層間介電結構1008可包含氧化矽、氮化矽、氮氧化矽、低介電常數的介電材料、極低介電常數的介電材料、一些其他介電材料、或任何上述之組合。
如第11圖的剖視圖1100所示，自第一基板102切割基板，以形成多個個別的晶粒1102。在一些實施例中，自第一基板102切割個別晶粒的方法可沿著切割線1104切割或破壞，比如採用切割鋸的機械切割、雷射切割、或其他可行的切割方 法。
第12圖係形成絕緣層上半導體基板的方法之一些實施例的流程圖。
此處所述的方法1200以一系列的步驟或事件說明，但應理解步驟或事件的順序僅用以說明而非侷限本發明實施例。舉例來說，可採用不同順序進行一些步驟，及/或同時進行一些步驟與其他步驟，而與此處所述的順序不同。此外，此處所述的一或多個實施例不需進行所有步驟。此外，此處所述的一或多個步驟可由一或多個分開的步驟及/或態樣進行。
在步驟1202中，磊晶形成矽鍺層於犧牲基板上。第2圖所示的剖視圖200對應步驟1202的一些實施例。
在步驟1204中，磊晶形成第一主動層於矽鍺層上，且第一主動層的組成不同於矽鍺層的組成。第3圖所示的剖視圖300對應步驟1204的一些實施例。
在步驟1206中，翻轉犧牲基板，並將第一主動層接合至第一基板上的介電層上表面。第4圖所示的剖視圖400對應步驟1206的一些實施例。
在步驟1208中，移除犧牲基板與矽鍺層。第5至7圖所示的剖視圖500、600、與700對應步驟1208的一些實施例。
在步驟1210中，蝕刻第一主動層以定義最外側的側壁並露出介電層的上表面之外側邊緣。第8圖所示的剖視圖800對應步驟1210的一些實施例。
在步驟1212中，磊晶形成第二主動層於第一主動層上，且第一主動層或第二主動層未覆蓋介電層的上表面之外 側邊緣寬度。第一主動層與第二主動層一併形成相連主動層。第9圖所示的剖視圖900對應步驟1212的一些實施例。
在步驟1214中，形成多個半導體裝置於第一主動層與第二主動層中，並形成內連線結構於半導體裝置上。第10圖所示的剖視圖1000對應步驟1214的一些實施例。
在步驟1216中，進行切割製程以形成多個分開的晶粒。第11圖所示的剖視圖1100對應步驟1216的一些實施例。
綜上所述，本發明一些實施例關於具有較厚(大於75nm)且實質上不具有錯位缺陷之單晶主動層的絕緣層上半導體基板之形成方法。上述方法提供的主動層具有良好的厚度變異(比如小於4nm)。
如前所述，本發明一些實施例提供製作絕緣層上半導體基板的方法，包括磊晶形成矽鍺層於犧牲基板上。磊晶形成第一主動層於矽鍺層上，且第一主動層的組成不同於矽鍺層的組成。接合第一主動層至第一基板上的介電層上。移除犧牲基板與矽鍺層。蝕刻第一主動層，以露出介電層的上表面之外側邊緣。磊晶形成第二主動層於第一主動層上，以形成相連的主動層，其中第一主動層與第二主動層具有實質上相同的組成。
在一些實施例中，上述方法中第一主動層或第二主動層均未覆蓋介電層的上表面之外側邊緣寬度。
在一些實施例中，上述方法中相連的主動層包括矽。
在一些實施例中，上述方法中相連的主動層的厚 度介於近似70nm至近似150nm之間。
在一些實施例中，上述方法中相連的主動層包括具有側壁垂直延伸的下側部份，以及具有晶面形狀朝相連的主動層上表面向內傾斜的上側部份。
在一些實施例中，上述方法中相連的主動層之結晶結構包括的Miller指數為(1,1,1)。
在一些實施例中，上述方法中矽鍺層包含的鍺濃度介於10原子%至100原子%之間。
在一些實施例中，上述方法中矽鍺層包含的鍺濃度介約25原子%至35原子%之間。
在一些實施例中，上述方法中移除矽鍺層的步驟包括部份地移除矽鍺層，並留下殘留部份以覆蓋第一主動層，並將殘留部份同時暴露至氫、三氟化氮、與氨電漿與副產物以清潔殘留部份。
在一些實施例中，上述方法包括以氯化氫蝕刻製程移除矽鍺層的殘留部份。
在一些實施例中，上述方法包括在移除矽鍺層之後與磊晶形成第二主動層之前，移除第一主動層的一部份。
在一些實施例中，上述方法中第一主動層的厚度成長至介於約20nm至50nm之間，而矽鍺層的厚度成長至介於約20nm至約200nm之間。
此外，本發明其他實施例提供的方法包括磊晶形成矽鍺層於犧牲基板上。磊晶形成第一厚度的第一主動層於矽鍺層的上表面上，且第一主動層包含半導體材料。翻轉犧牲基 板，並將第一主動層接合至第一基板上的介電層上。移除犧牲基板與矽鍺層的部份，並留下矽鍺層的殘留部份以覆蓋第一主動層的上表面。移除矽鍺層的殘留部份與第一主動層的上側部份。形成第二主動層於第一主動層上，第一主動層與第二主動層具有合併的第二厚度，且第二厚度大於第一厚度。
在一些實施例中，上述方法移除矽鍺層的部份之步驟包括以氫氧化四甲基銨或氫氧化鉀進行蝕刻。
在一些實施例中，上述方法包括：蝕刻第一主動層以定義最外側側壁，並露出介電層面對第一主動層的表面其外側邊緣。
在一些實施例中，上述方法移除矽鍺層的殘留部份之步驟包括以氯化氫進行蝕刻。
在一些實施例中，上述方法的第二主動層沿著第二主動層的最下側表面具有下側總寬度，沿著第二主動層的最上側表面具有上側總寬度，且下側總寬度大於上側總寬度。
此外，本發明其他實施例提供絕緣層上半導體基板，包括介電層，位於第一基板上，其中介電層的外側邊緣對準第一基板的外側邊緣。主動層，覆蓋介電層的第一環形部份。以及介電層的上表面的第二環形部份，圍繞第一環形部份並延伸至介電層的外側邊緣。主動層未覆蓋第二環形部份。
在一些實施例中，上述絕緣層上半導體基板的主動層高度介於約70nm至約150nm之間。
在一些實施例中，上述絕緣層上半導體基板的主動層包括具有側壁垂直延伸的下側部份，以及具有晶面形狀朝 主動層上表面向內傾斜的上側部份。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
thk1、thk2‧‧‧厚度
102‧‧‧第一基板
104‧‧‧介電層
104s、106s‧‧‧上表面
106‧‧‧主動層
108‧‧‧第一主動層
110‧‧‧第二主動層
116‧‧‧外側邊緣寬度
122‧‧‧下側部份
124‧‧‧上側部份
126‧‧‧晶面形狀
900‧‧‧剖視圖

Claims (10)

  1. 一種絕緣層上半導體基板的形成方法，包括：磊晶形成一矽鍺層於一犧牲基板上；磊晶形成一第一主動層於該矽鍺層上，且該第一主動層的組成不同於該矽鍺層的組成；接合該第一主動層至一第一基板上的一介電層上；移除該犧牲基板與該矽鍺層；蝕刻該第一主動層，以露出該介電層的上表面之外側邊緣；磊晶形成一第二主動層於該第一主動層上，以形成一相連的主動層，該相連的主動層覆蓋該介電層的一環形部份，其中該第一主動層與該第二主動層具有實質上相同的組成；沿著該相連的主動層的一頂表面且在該環形部份正上方形成複數個電晶體；以及在該相連的主動層的該頂表面上的一介電結構中形成複數個內連線層，其中該些內連線層分別設置在該些電晶體之上且完全設置在該環形部份正上方。
  2. 如申請專利範圍第1項所述之絕緣層上半導體基板的形成方法，其中該第一主動層或該第二主動層均未覆蓋該介電層的上表面之外側邊緣寬度。
  3. 如申請專利範圍第1或2項所述之絕緣層上半導體基板的形成方法，其中該相連的主動層包括具有側壁垂直延伸的下側部份，以及具有晶面形狀朝相連的主動層上表面向內傾斜的上側部份。
  4. 如申請專利範圍第3項所述之絕緣層上半導體基板的形成方法，其中該相連的主動層之結晶結構包括的Miller指數為(1,1,1)。
  5. 如申請專利範圍第1或2項所述之絕緣層上半導體基板的形成方法，其中移除該矽鍺層的步驟包括部份地移除該矽鍺層，並留下一殘留部份以覆蓋該第一主動層，並將該殘留部份同時暴露至氫、三氟化氮、與氨電漿與副產物以清潔該殘留部份。
  6. 一種絕緣層上半導體基板的形成方法，包括：磊晶形成一矽鍺層於一犧牲基板上；磊晶形成一第一厚度的一第一主動層於該矽鍺層的上表面上，且該第一主動層包含一半導體材料；翻轉該犧牲基板，並將該第一主動層接合至一第一基板上的一介電層上；移除該犧牲基板與該矽鍺層的部份，並留下該矽鍺層的一殘留部份以覆蓋該第一主動層的上表面；移除該矽鍺層的該殘留部份與該第一主動層的上側部份；形成一第二主動層於該第一主動層上，該第一主動層與該第二主動層具有合併的一第二厚度，且該第二厚度大於該第一厚度，該第一主動層和該第二主動層覆蓋該介電層的一環形部份；沿著該第二主動層的一頂表面且在該環形部份正上方形成複數個電晶體；以及在該第二主動層的該頂表面上的一介電結構中形成複數個 內連線層，其中該些內連線層分別設置在該些電晶體之上且完全設置在該環形部份正上方。
  7. 如申請專利範圍第6項所述之絕緣層上半導體基板的形成方法，更包括：蝕刻該第一主動層以定義一最外側側壁，並露出面對該第一主動層的該介電層的表面的一外側邊緣。
  8. 如申請專利範圍第6或7項所述之絕緣層上半導體基板的形成方法，其中該第二主動層沿著該第二主動層的最下側表面具有一下側總寬度，沿著該第二主動層的最上側表面具有一上側總寬度，且該下側總寬度大於該上側總寬度。
  9. 一種絕緣層上半導體基板，包括：一介電層，位於一第一基板上，其中該介電層的外側邊緣對準該第一基板的外側邊緣；一主動層，覆蓋該介電層的一第一環形部份，其中該主動層的側壁具有垂直的一下側部份和傾斜的一上側部份，且該下側部份接觸該上側部份，其中該主動層具有鬆弛的單晶晶格且實質上不具有缺陷，且該主動層的厚度介於近似70nm至近似150nm之間；該介電層的上表面的一第二環形部份，圍繞該第一環形部份並延伸至該介電層的外側邊緣，其中該主動層未覆蓋該第二環形部份；複數個電晶體，沿著該主動層的一頂表面設置在該第一環形部份正上方；以及複數個內連線層，設置在該主動層的該頂表面上的一介電 結構中，其中該些內連線層分別設置在該些電晶體之上且完全設置在該第一環形部份正上方。
  10. 如申請專利範圍第9項所述之絕緣層上半導體基板，其中該第一環形部份與該介電層的外側邊緣之間的距離介於近似1mm至近似2mm之間。
TW107141222A 2017-11-22 2018-11-20 絕緣層上半導體基板與其形成方法 TWI758562B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589894P 2017-11-22 2017-11-22
US62/589,894 2017-11-22
US15/904,915 US10304723B1 (en) 2017-11-22 2018-02-26 Process to form SOI substrate
US15/904,915 2018-02-26

Publications (2)

Publication Number Publication Date
TW201933537A TW201933537A (zh) 2019-08-16
TWI758562B true TWI758562B (zh) 2022-03-21

Family

ID=66336526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141222A TWI758562B (zh) 2017-11-22 2018-11-20 絕緣層上半導體基板與其形成方法

Country Status (2)

Country Link
DE (1) DE102018125373B4 (zh)
TW (1) TWI758562B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736025B (zh) * 2020-12-25 2024-04-30 上海华力集成电路制造有限公司 Soi hyb边缘硅外延制造方法和终端设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380046B1 (en) * 1998-06-22 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20150340488A1 (en) * 2014-05-20 2015-11-26 International Business Machines Corporation Field effect transistors with self-aligned extension portions of epitaxial active regions
US20170317221A1 (en) * 2016-05-02 2017-11-02 Renesas Electronics Corporation Semiconductor device and its manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169344B1 (ko) 1994-12-16 1999-02-01 심상철 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조
US8587063B2 (en) 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US9287382B1 (en) 2014-11-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
US9559120B2 (en) 2015-07-02 2017-01-31 International Business Machines Corporation Porous silicon relaxation medium for dislocation free CMOS devices
US9613873B1 (en) 2015-12-22 2017-04-04 International Business Machines Corporation Nanowire semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380046B1 (en) * 1998-06-22 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20150340488A1 (en) * 2014-05-20 2015-11-26 International Business Machines Corporation Field effect transistors with self-aligned extension portions of epitaxial active regions
US20170317221A1 (en) * 2016-05-02 2017-11-02 Renesas Electronics Corporation Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
TW201933537A (zh) 2019-08-16
DE102018125373B4 (de) 2025-02-20
DE102018125373A1 (de) 2019-05-23

Similar Documents

Publication Publication Date Title
US8062963B1 (en) Method of fabricating a semiconductor device having an epitaxy region
EP2317554B1 (en) Integrated semiconductor substrate structure and method of manufacturing an integrated semiconductor substrate structure
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US9391144B2 (en) Selective gallium nitride regrowth on (100) silicon
US9048173B2 (en) Dual phase gallium nitride material formation on (100) silicon
US20150249139A1 (en) Methods of forming germanium-containing and/or iii-v nanowire gate-all-around transistors
CN102790054A (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
CN109817514B (zh) 绝缘层上半导体基板与其形成方法
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
US10679889B2 (en) Method for manufacturing semiconductor structure
US9368604B1 (en) Method of removing threading dislocation defect from a fin feature of III-V group semiconductor material
TWI758562B (zh) 絕緣層上半導體基板與其形成方法
US9236251B2 (en) Heterogeneous integration of group III nitride on silicon for advanced integrated circuits
US9406564B2 (en) Singulation through a masking structure surrounding expitaxial regions
US20080157090A1 (en) Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
TWI792157B (zh) 半導體結構及其製造方法
EP3008751B1 (en) Method of forming an integrated silicon and iii-n semiconductor device
US9209022B2 (en) Semiconductor structure including laterally disposed layers having different crystal orientations and method of fabricating the same
US20230010039A1 (en) Semiconductor Structure
US20200105575A1 (en) Method of forming an rf silicon on insulator device
US9209065B1 (en) Engineered substrate and device for co-integration of strained silicon and relaxed silicon
CN119907293A (zh) 嵌入式源漏选择性外延层的制备方法
CN100397575C (zh) 具有应变的多层结构及具有应变层的场效应晶体管的制法
US20140264456A1 (en) Method of forming a high electron mobility semiconductor device
KR20090022767A (ko) Ｓｏｉ 웨이퍼 및 그의 제조방법