[go: up one dir, main page]

TWI756801B - 減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法 - Google Patents

減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法 Download PDF

Info

Publication number
TWI756801B
TWI756801B TW109129492A TW109129492A TWI756801B TW I756801 B TWI756801 B TW I756801B TW 109129492 A TW109129492 A TW 109129492A TW 109129492 A TW109129492 A TW 109129492A TW I756801 B TWI756801 B TW I756801B
Authority
TW
Taiwan
Prior art keywords
input
pin
output
pins
coupled
Prior art date
Application number
TW109129492A
Other languages
English (en)
Other versions
TW202209187A (zh
Inventor
李新洲
羅立聲
李仙耀
Original Assignee
凌通科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凌通科技股份有限公司 filed Critical 凌通科技股份有限公司
Priority to TW109129492A priority Critical patent/TWI756801B/zh
Priority to US17/410,537 priority patent/US11900196B2/en
Priority to CN202110995211.3A priority patent/CN114118330B/zh
Application granted granted Critical
Publication of TWI756801B publication Critical patent/TWI756801B/zh
Publication of TW202209187A publication Critical patent/TW202209187A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本發明提供一種減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法。此射頻識別整合積體電路包括至少一第一輸入輸出接腳、一第二輸入輸出接腳以及一第三輸入輸出接腳，其中，此減少接腳數的射頻識別碼提供方法包括：當減少接腳數之整合積體電路啟動時，判定第一輸入輸出接腳、第二輸入輸出接腳以及第三輸入輸出接腳是否耦接線圈；以及根據耦接線圈的接腳以及未耦接線圈的接腳的電壓狀態，減少接腳數之整合積體電路決定所輸出之識別碼。

Description

減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法
本發明係關於一種射頻識別(RFID)的技術，更進一步來說，本發明係關於一種減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法。
無線射頻識別(英語：Radio Frequency IDentification，RFID)是一種無線通訊技術，可以通過無線電訊號識別特定目標並讀寫相關數據，而無需識別系統與特定目標之間建立機械或者光學接觸。無線電的訊號是通過調成無線電頻率的電磁場，把數據從附著在物品上的標籤上傳送出去，以自動辨識與追蹤該物品。某些標籤在識別時從識別器發出的電磁場中就可以得到能量，並不需要電池；也有標籤本身擁有電源，並可以主動發出無線電波。標籤包含了 電子儲存的資訊，數公尺之內都可以識別。與條形碼不同的是，射頻標籤不需要處在識別器視線之內，也可以嵌入被追蹤物體之內。
無線射頻識別的用途極為廣泛，許多行業都運用了無線射頻識別技術。將無線射頻標籤附著在一輛正在生產中的汽車，廠方便可以追蹤此車在生產線上的進度。倉庫可以追蹤藥品的位置。無線射頻標籤也可以附於牲畜與寵物上，方便對牲畜與寵物的積極識別(防止數隻牲畜使用同一個身份)。無線射頻識別的身份識別卡可以使員工得以進入建築鎖住的部分，汽車上的射頻應答器也可以用來徵收收費路段與停車場的費用。
然而，一般射頻識別晶片在生產時，皆已經固定其識別碼。以生產產品來說，若有20個產品，需要20個不同識別碼的射頻識別晶片。然而，此20個產品的銷售狀況有可能不同，導致20個不同識別碼的射頻識別晶片消耗量不同。若為了20個不同識別碼分別生產20個不同識別碼的射頻識別晶片，對一般公司來說是極大的浪費。
本發明的一目的在於提供一種減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法，用以生產同一個射頻識別晶片，便可以用外部電路改變識別碼，不受腳 位數限制，電路更有彈性。
有鑒於此，本發明提供一種減少接腳數之射頻識別整合積體電路以及減少接腳數的方法，此減少接腳數之整合積體電路，適用於一射頻識別電路，其中該射頻識別電路至少包括一諧振線圈以及一諧振電容，此減少接腳數之整合積體電路包括一第一輸入輸出接腳、一第二輸入輸出接腳以及一第三輸入輸出接腳，其中，當上述減少接腳數之整合積體電路啟動時，判定第一輸入輸出接腳、第二輸入輸出接腳以及第三輸入輸出接腳是否耦接線圈，其中，根據耦接線圈的接腳以及未耦接線圈的接腳的電壓狀態，該減少接腳數之整合積體電路決定所輸出之識別碼。
本發明另外提供一種減少接腳數的射頻識別碼提供方法，適用於一射頻識別整合積體電路，其中，該射頻識別整合積體電路包括至少一第一輸入輸出接腳、一第二輸入輸出接腳以及一第三輸入輸出接腳，其中，該減少接腳數的射頻識別碼提供方法包括：當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈；以及根據耦接線圈的接腳以及未耦接線圈的接腳的電壓狀態，該減少接腳數之整合積體電路決定所輸出之識別碼。
依照本發明較佳實施例所述之減少接腳數之射頻識別整合積體電路以及減少接腳數的射頻識別碼提供方 法，上述任兩個輸入輸出接腳之間具有一整流電路，故任兩輸入輸出接腳耦接諧振線圈與諧振電容，並且接收到射頻訊號時，可以啟動該減少接腳數之射頻識別整合積體電路。
依照本發明較佳實施例所述之減少接腳數之射頻識別整合積體電路以及減少接腳數的射頻識別碼提供方法，其中，當減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈包括：減少接腳數之整合積體電路將第一輸入輸出接腳、第二輸入輸出接腳設定為浮動，該減少接腳數之整合積體電路在第三輸入輸出接腳輸出指定電壓，判斷第一輸入輸出接腳、第二輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
依照本發明較佳實施例所述之減少接腳數之射頻識別整合積體電路以及減少接腳數的射頻識別碼提供方法，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈更包括：該減少接腳數之整合積體電路判斷該第一輸入輸出接腳、該第二輸入輸出接腳、該第三輸入輸出接腳任兩接腳所接收到的訊號之相位是否相反，藉此判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈。
本發明的精神在於每一個輸入輸出接腳皆可以 耦接諧振線圈與諧振電容，當諧振線圈與諧振電容耦接的腳位不同時，減少接腳數之射頻識別整合積體電路會發出不同的射頻識別碼。因此，生產射頻識別整合積體電路僅需要一個生產線，事後可以利用外部電路改變所產生的射頻識別碼。在進一步的實施例中，還可以配合其他接腳上耦接的電壓，產生更多不同的識別碼。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
101:整合積體電路
102:諧振線圈
103:諧振電容
IO1:第一輸入輸出接腳
IO2:第二輸入輸出接腳
IO3:第三輸入輸出接腳
D01、D02、D03:整流電路
VDD:第一電源接腳
VSS:第二電源接腳
S501~S506:本發明實施例的減少接腳數的射頻識別碼提供方法之各步驟
S601~S609:本發明實施例的減少接腳數的射頻識別碼提供方法之步驟S503的子步驟
S701:本發明實施例的減少接腳數的射頻識別碼提供方法之步驟S503的子步驟
第1A圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。
第1B圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。
第2A圖繪示為本發明一較佳實施例的射頻識別電路的識別碼設定示意圖。
第2B圖繪示為本發明一較佳實施例的射頻識別電路的識別碼設定示意圖。
第2C圖繪示為本發明一較佳實施例的射頻識別電路的識 別碼設定示意圖。
第3A圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。
第3B圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。
第3C圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。
第4圖繪示為本發明一較佳實施例的射頻識別電路的檢測線圈耦接之接腳的示意圖。
第5圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的流程圖。
第6A圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。
第6B圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。
第6C圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。
第7圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。
第1A圖繪示為本發明一較佳實施例的射頻識別 電路的供電電路圖。請參考第1A圖，此射頻識別電路包括一整合積體電路101、一諧振線圈102以及一諧振電容103。此整合積體電路101在此實施例具有第一輸入輸出接腳IO1、第二輸入輸出接腳IO2以及一整流電路D01。第1B圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。請參考第1B圖，同樣地，此射頻識別電路包括一整合積體電路101、一諧振線圈102以及一諧振電容103。此整合積體電路101在此實施例具有第一輸入輸出接腳IO1、第二輸入輸出接腳IO2以及一整流電路D01。第1A圖與第1B圖的差別在於，諧振線圈102以及諧振電容103的位置不同，此為所屬技術領域具有通常知識者可以理解的諧振技術，故在此不予贅述。
在此實施例中，諧振線圈102以及諧振電容103接收到射頻能量時，會透過第一整流電路D01整流而將能量儲存於第一電源接腳VDD與第二電源接腳VSS之間的電容，以啟動上述整合積體電路101。在此實施例中，雖然僅繪示第一輸入輸出接腳IO1、第二輸入輸出接腳IO2，然此僅為了說明射頻識別電路的供電原理，實際上接腳數並不受限於此實施例，在此不予贅述。
第2A圖繪示為本發明一較佳實施例的射頻識別電路的識別碼設定示意圖。第2B圖繪示為本發明一較佳實施例的射頻識別電路的識別碼設定示意圖。第2C圖繪示為本發明一較佳實施例的射頻識別電路的識別碼設定示意圖。請同 時參考第2A圖、第2B圖以及第2C圖，在此實施例中，整合積體電路101包括第一第一輸入輸出接腳IO1、第二輸入輸出接腳IO2以及第三輸入輸出接腳IO3。第2A圖、第2B圖以及第2C圖的電路差異在於，諧振線圈102以及諧振電容103所耦接的腳位不同。在第2A圖中，諧振線圈102以及諧振電容103耦接第一輸入輸出接腳IO1以及第二輸入輸出接腳IO2。在第2B圖中，諧振線圈102以及諧振電容103耦接第二輸入輸出接腳IO2以及第三輸入輸出接腳IO3。在第2C圖中，諧振線圈102以及諧振電容103耦接第一輸入輸出接腳IO1以及第三輸入輸出接腳IO2。由於所有的輸入輸出接腳皆可以當作線圈的輸入使用，所以本實施例以變化線圈所耦接輸入輸出接腳來改變整合積體電路101所輸出的射頻識別碼。
第3A圖、第3B圖以及第3C圖繪示為本發明一較佳實施例的射頻識別電路的供電電路圖。請參考第3A圖、第3B圖以及第3C圖，第3A圖、第3B圖以及第3C圖的差異在於，諧振線圈102以及諧振電容103所耦接的腳位不同，因此，為了讓整合積體電路101能順利啟動，任兩個接腳皆有耦接整流電路D01、D02、D03。在第3A圖中，整流電路D01的第一輸入端耦接第一輸入輸出接腳IO1，整流電路D01的第二輸入端耦接第二輸入輸出接腳IO2。在第3B圖中，整流電路D02的第一輸入端耦接第二輸入輸出接腳IO2，整流 電路D02的第二輸入端耦接第三輸入輸出接腳IO3。在第3C圖中，整流電路D03的第一輸入端耦接第三輸入輸出接腳IO3，整流電路D03的第二輸入端耦接第一輸入輸出接腳IO1。上述整流電路D01、D02、D03的第一輸出接腳與第二輸出接腳分別耦接第一電源接腳VDD與第二電源接腳VSS。
在上述第2A圖、第2B圖以及第2C圖的實施例中，整合積體電路101必須要判斷諧振線圈所耦接的輸入輸出接腳(IO1、IO2、IO3)。為了使本領域具有通常知識者可以透過本實施例內容來實施本發明，以下舉例說明幾種檢測方法。第一種方法，利用線圈具有導電的特性，當2個輸入輸出接腳(IO1、IO2、IO3)透過線圈接在一起時，一個輸入輸出接腳(IO1、IO2、IO3)如果是浮動電壓(Floating)且另一個輸入輸出接腳(IO1、IO2、IO3)有高低電壓切換變化的話，則浮動電壓的輸入輸出接腳(IO1、IO2、IO3)會受到另一個輸入輸出接腳(IO1、IO2、IO3)的影響。因此，當整合積體電路101被啟動時(Power On)，先讓第一輸入輸出接腳IO1切換電壓，檢測其餘的輸入輸出接腳IO2、IO3是否有隨著電壓變化，如無變化，再讓第二輸入輸出接腳IO1切換電壓，檢測輸入輸出接腳IO1、IO3，之後讓第三輸入輸出接腳IO3切換電壓，檢測輸入輸出接腳IO1、IO2，藉此，整合積體電路101便可以檢測出有接上線圈的輸入輸出接腳(IO1、IO2、IO3)。
第二種方法可以例如在整合積體電路101的處理速度足夠快的情況下使用。請參考第4圖，第4圖繪示為本發明一較佳實施例的射頻識別電路的檢測線圈耦接之接腳的示意圖。如第4圖所示，在此實施例中，假設線圈耦接在第一輸入輸出接腳IO1以及第二輸入輸出接腳IO2。由於在輸入輸出接腳IO1、IO2上的諧振波形是反相的，所以如果整合積體電路101之處理速度夠快的話，可以直接檢測任兩個輸入輸出接腳(IO1、IO2、IO3)的相位，如果一直相反則可判斷為有耦接線圈的輸入輸出接腳(IO1、IO2、IO3)。
上述實施例中，雖然是以三個輸入輸出接腳(IO1、IO2、IO3)做舉例，然所屬技術領域具有通常知識者，參考上述實施例後，應當可以理解，4個接腳以上(包含)仍可以實現本發明的技術，故本發明不限制三個輸入輸出接腳。另外，在第2A圖、第2B圖以及第2C圖，未使用的接腳雖然繪圖上是以VDD或VSS作為舉例，也就是說，在上述例子中，三個輸入輸出接腳(IO1、IO2、IO3)可以表示6個射頻識別碼，然而，在實際電路上，未使用的輸入輸出接腳除了耦接VDD或VSS外，還可以浮接(Floating)，故在另一較佳實施例中，上述三個輸入輸出接腳(IO1、IO2、IO3)的例子實際上可以有9個射頻識別碼。若輸入輸出接腳數擴展成4個，若另外兩個輸入輸出接腳只有耦接VDD或VSS的情況下，將會有「IO1；IO2」、「IO1；IO3」、「IO1；IO4」、「IO2； IO3」、「IO2；IO4」、「IO3；IO4」6種排列組合配上其餘的IO可以做4個射頻識別碼的組合，故共有24個射頻識別碼。若未使用的輸入輸出接腳除了耦接VDD或VSS外，還包含浮接(Floating)，此種情況，此電路就可以表示54個射頻識別碼。
第5圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的流程圖。請參考第5圖，此減少接腳數的射頻識別碼提供方法包括下列步驟：
步驟S501：開始。
步驟S502：啟動整合積體電路。
步驟S503：檢測耦接諧振線圈的輸入輸出接腳。
步驟S504：獲取剩餘的輸入輸出接腳的狀態。
步驟S505：依照上述輸入輸出接腳狀態以及耦接諧振線圈的輸入輸出接腳，設定射頻識別碼。
步驟S506：回饋上述射頻識別碼。
第6A圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。請參考第6A圖，檢測耦接諧振線圈的輸入輸出接腳的步驟包括：
步驟S601：將第一輸入輸出接腳、第二輸入輸出接腳設定為浮動。
步驟S602：在第三輸入輸出接腳輸出一指定電壓。第三輸入輸出接腳例如是輸出邏輯高電壓或邏輯低電壓 或者交互輸出邏輯高電壓以及邏輯低電壓。
步驟S603：判斷第一輸入輸出接腳、第二輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
第6B圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。請參考第6B圖，檢測耦接諧振線圈的輸入輸出接腳的步驟包括：
步驟S604：將第二輸入輸出接腳、第三輸入輸出接腳設定為浮動。
步驟S605：在第一輸入輸出接腳輸出指定電壓。第一輸入輸出接腳例如是輸出邏輯高電壓或邏輯低電壓或者交互輸出邏輯高電壓以及邏輯低電壓。
步驟S606：判斷第二輸入輸出接腳、第三輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
第6C圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。請參考第6C圖，檢測耦接諧振線圈的輸入輸出接腳的步驟包括：
步驟S607：將第一輸入輸出接腳、第三輸入輸出接腳設定為浮動。
步驟S608：在第二輸入輸出接腳輸出指定電壓。第二輸入輸出接腳例如是輸出邏輯高電壓或邏輯低電壓或者交互輸出邏輯高電壓以及邏輯低電壓。
步驟S609：判斷第一輸入輸出接腳、第三輸入 輸出接腳的任一接腳是否隨著該指定電壓變動。
如上所述，藉由上述步驟S601~步驟S609，便可以判斷出哪兩個輸入輸出接腳耦接諧振線圈。
第7圖繪示為本發明一較佳實施例的減少接腳數的射頻識別碼提供方法的步驟S503之流程圖。請參考第7圖，檢測耦接諧振線圈的輸入輸出接腳的步驟包括：
步驟S701：判斷第一輸入輸出接腳、第二輸入輸出接腳、第三輸入輸出接腳任兩接腳所接收到的訊號之相位是否相反。藉此，整合積體電路可判定第一輸入輸出接腳、第二輸入輸出接腳以及第三輸入輸出接腳是否耦接線圈。
綜上所述，本發明的精神在於每一個輸入輸出接腳皆可以耦接諧振線圈與諧振電容，當諧振線圈與諧振電容耦接的腳位不同時，減少接腳數之射頻識別整合積體電路會發出不同的射頻識別碼。因此，生產射頻識別整合積體電路僅需要一個生產線，事後可以利用外部電路改變所產生的射頻識別碼。在進一步的實施例中，還可以配合其他接腳上耦接的電壓，產生更多不同的識別碼。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為 準。
S501~S506:本發明實施例的各步驟

Claims (16)

  1. 一種減少接腳數之整合積體電路，適用於一射頻識別電路，其中該射頻識別電路至少包括一諧振線圈以及一諧振電容，該減少接腳數之整合積體電路包括：
    一第一輸入輸出接腳；
    一第二輸入輸出接腳；以及
    一第三輸入輸出接腳，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，
    其中，根據耦接線圈的接腳以及未耦接線圈的接腳的電壓狀態，該減少接腳數之整合積體電路決定所輸出之識別碼。
  2. 如請求項第1項所記載之減少接腳數之整合積體電路，更包括：
    一第一整流電路，包括一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中，該第一整流電路的第一輸入端耦接該第一輸入輸出接腳，該第一整流電路的第二輸入端耦接該第二輸入輸出接腳；
    其中，該減少接腳數之整合積體電路更包括：
    一第一電源端以及一第二電源端，其中，該第一電源端耦接該第一整流電路的第一輸出端，該第二電源端耦接該第一整流電路的第二輸出端，
    其中，當該諧振線圈與該諧振電容耦接該第一輸入輸出接腳以及該第二輸入輸出接腳之間時，該第一整流電路提供直流電給該第一電源端以及該第二電源端以啟動該減少接腳數之整合積體電路。
  3. 如請求項第1項所記載之減少接腳數之整合積體電路，更包括：
    一第二整流電路，包括一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中，該第二整流電路的第一輸入端耦接該第二輸入輸出接腳，該第二整流電路的第二輸入端耦接該第三輸入輸出接腳；
    其中，該減少接腳數之整合積體電路更包括：
    一第一電源端以及一第二電源端，其中，該第一電源端耦接該第二整流電路的第一輸出端，該第二電源端耦接該第二整流電路的第二輸出端，
    其中，當該諧振線圈與該諧振電容耦接該第二輸入輸出接腳以及該第三輸入輸出接腳之間時，該第二整流電路提供 直流電給該第一電源端以及該第二電源端以啟動該減少接腳數之整合積體電路。
  4. 如請求項第1項所記載之減少接腳數之整合積體電路，更包括：
    一第三整流電路，包括一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中，該第三整流電路的第一輸入端耦接該第一輸入輸出接腳，該第三整流電路的第二輸入端耦接該第三輸入輸出接腳；
    其中，該減少接腳數之整合積體電路更包括：
    一第一電源端以及一第二電源端，其中，該第一電源端耦接該第三整流電路的第一輸出端，該第二電源端耦接該第三整流電路的第二輸出端，
    其中，當該諧振線圈與該諧振電容耦接該第一輸入輸出接腳以及該第三輸入輸出接腳之間時，該第三整流電路提供直流電給該第一電源端以及該第二電源端以啟動該減少接腳數之整合積體電路。
  5. 如請求項第1項所記載之減少接腳數之整合積體電路，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸 入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    該減少接腳數之整合積體電路將第一輸入輸出接腳、第二輸入輸出接腳設定為浮動，
    該減少接腳數之整合積體電路在第三輸入輸出接腳輸出指定電壓，判斷第一輸入輸出接腳、第二輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
  6. 如請求項第1項所記載之減少接腳數之整合積體電路，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    該減少接腳數之整合積體電路將第二輸入輸出接腳、第三輸入輸出接腳設定為浮動，
    該減少接腳數之整合積體電路在第一輸入輸出接腳輸出指定電壓，判斷第二輸入輸出接腳、第三輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
  7. 如請求項第1項所記載之減少接腳數之整合積體電路，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸 入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    該減少接腳數之整合積體電路將第三輸入輸出接腳、第一輸入輸出接腳設定為浮動，
    該減少接腳數之整合積體電路在第二輸入輸出接腳輸出指定電壓，判斷第一輸入輸出接腳、第三輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
  8. 如請求項第1項所記載之減少接腳數之整合積體電路，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    該減少接腳數之整合積體電路判斷該第一輸入輸出接腳、該第二輸入輸出接腳、該第三輸入輸出接腳任兩接腳所接收到的訊號之相位是否相反，藉此判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈。
  9. 一種減少接腳數的射頻識別碼提供方法，適用於一射頻識別整合積體電路，其中，該射頻識別整合積體電路包括至 少一第一輸入輸出接腳、一第二輸入輸出接腳以及一第三輸入輸出接腳，其中，該減少接腳數的射頻識別碼提供方法包括：
    當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，
    根據耦接線圈的接腳以及未耦接線圈的接腳的電壓狀態，該減少接腳數之整合積體電路決定所輸出之識別碼。
  10. 如請求項第9項所記載之射頻識別碼提供方法，更包括：
    提供一第一整流電路，包括一第一輸入端以及一第二輸入端，其中，該第一整流電路的第一輸入端耦接該第一輸入輸出接腳，該第一整流電路的第二輸入端耦接該第二輸入輸出接腳，
    其中，當該諧振線圈與該諧振電容耦接該第一輸入輸出接腳以及該第二輸入輸出接腳之間時，該第一整流電路提供直流電以啟動該減少接腳數之整合積體電路。
  11. 如請求項第9項所記載之射頻識別碼提供方法，更包括：
    提供一第二整流電路，包括一第一輸入端以及一第二輸入端，其中，該第二整流電路的第一輸入端耦接該第二輸入輸出接腳，該第二整流電路的第二輸入端耦接該第三輸入輸出接腳，
    其中，當該諧振線圈與該諧振電容耦接該第二輸入輸出接腳以及該第三輸入輸出接腳之間時，該第二整流電路提供直流電以啟動該減少接腳數之整合積體電路。
  12. 如請求項第9項所記載之射頻識別碼提供方法，更包括：
    提供一第三整流電路，包括一第一輸入端以及一第二輸入端，其中，該第二整流電路的第一輸入端耦接該第三輸入輸出接腳，該第三整流電路的第二輸入端耦接該第一輸入輸出接腳，
    其中，當該諧振線圈與該諧振電容耦接該第三輸入輸出接腳以及該第一輸入輸出接腳之間時，該第二整流電路提供直流電以啟動該減少接腳數之整合積體電路。
  13. 如請求項第9項所記載之射頻識別碼提供方法，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸 出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    將第一輸入輸出接腳、第二輸入輸出接腳設定為浮動，
    在第三輸入輸出接腳輸出指定電壓，判斷第一輸入輸出接腳、第二輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
  14. 如請求項第9項所記載之射頻識別碼提供方法，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    將第二輸入輸出接腳、第三輸入輸出接腳設定為浮動，
    在第一輸入輸出接腳輸出指定電壓，判斷第二輸入輸出接腳、第三輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
  15. 如請求項第9項所記載之射頻識別碼提供方法，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    將第一輸入輸出接腳、第三輸入輸出接腳設定為浮動，
    在第二輸入輸出接腳輸出指定電壓，判斷第一輸入輸出接腳、第三輸入輸出接腳的任一接腳是否隨著該指定電壓變動。
  16. 如請求項第9項所記載之射頻識別碼提供方法，其中，當該減少接腳數之整合積體電路啟動時，判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈，更包括：
    判斷該第一輸入輸出接腳、該第二輸入輸出接腳、該第三輸入輸出接腳任兩接腳所接收到的訊號之相位是否相反，藉此判定該第一輸入輸出接腳、該第二輸入輸出接腳以及該第三輸入輸出接腳是否耦接線圈。
TW109129492A 2020-08-28 2020-08-28 減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法 TWI756801B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109129492A TWI756801B (zh) 2020-08-28 2020-08-28 減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法
US17/410,537 US11900196B2 (en) 2020-08-28 2021-08-24 Radio frequency identification integrated circuit for reducing pin counts and rfid providing method thereof
CN202110995211.3A CN114118330B (zh) 2020-08-28 2021-08-27 射频识别整合集成电路以及射频识别码提供方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109129492A TWI756801B (zh) 2020-08-28 2020-08-28 減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法

Publications (2)

Publication Number Publication Date
TWI756801B true TWI756801B (zh) 2022-03-01
TW202209187A TW202209187A (zh) 2022-03-01

Family

ID=80358626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129492A TWI756801B (zh) 2020-08-28 2020-08-28 減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法

Country Status (3)

Country Link
US (1) US11900196B2 (zh)
CN (1) CN114118330B (zh)
TW (1) TWI756801B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436491B2 (en) * 2009-11-30 2013-05-07 Broadcom Corporation Low pin count wireless power IC

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461308B2 (ja) * 1999-07-30 2003-10-27 Ｎｅｃマイクロシステム株式会社 データ処理装置、その動作制御方法
KR100820544B1 (ko) * 2006-08-29 2008-04-07 엘지이노텍 주식회사 Ｒｆｉｄ 태그 및 그 안테나
KR20120000064A (ko) * 2009-03-25 2012-01-03 팬듀트 코포레이션 Ｒｆｉｄ 모듈 및 공통 모드 시그널링을 사용한 물리층 관리
JP6233601B2 (ja) * 2011-10-12 2017-11-22 マーベル ワールド トレード リミテッド Ｒｆｉｄ回路のためのアンテナインタフェース
KR101286372B1 (ko) * 2012-03-08 2013-07-15 아시아나아이디티 주식회사 인식 데이터의 변경이 가능한 알에프아이디 태그
CN202533983U (zh) * 2012-03-31 2012-11-14 电子科技大学 Rfid电子标签射频前端
CN104065385B (zh) * 2013-03-20 2017-11-17 凌通科技股份有限公司 应用于无线充电或射频识别系统的信号解码电路
US20150116161A1 (en) * 2013-10-28 2015-04-30 Skycross, Inc. Antenna structures and methods thereof for determining a frequency offset based on a signal magnitude measurement
CN204143477U (zh) * 2014-08-15 2015-02-04 厦门盛华电子科技有限公司 支持nfc终端前端与卡内天线自动切换的射频sim卡
US9729210B2 (en) * 2015-04-27 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Chassis NFC antenna booster
EP3182585B1 (en) * 2015-12-14 2020-07-22 Panthronics AG High-voltage digital power amplifier with sinusoidal output for rfid
CN107255789B (zh) * 2017-06-02 2020-09-11 上海联影医疗科技有限公司 一种磁共振系统及其线圈端部件、主机端部件
CN107612584A (zh) * 2017-10-19 2018-01-19 环鸿电子（昆山）有限公司 可切换外接天线的天线系统及控制方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436491B2 (en) * 2009-11-30 2013-05-07 Broadcom Corporation Low pin count wireless power IC

Also Published As

Publication number Publication date
CN114118330A (zh) 2022-03-01
US20220067472A1 (en) 2022-03-03
CN114118330B (zh) 2024-01-26
US11900196B2 (en) 2024-02-13
TW202209187A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US7215251B2 (en) Method and apparatus for controlled persistent ID flag for RFID applications
US7800500B2 (en) RF systems and methods for tracking and singulating tagged items
JP3940014B2 (ja) 半導体集積回路、無線タグ、および非接触型ｉｃカード
EP1607900B1 (en) Rectifier circuit and radio communication device
US7414517B2 (en) Radio frequency identification transponder
US20090102120A1 (en) Rfid system capable of detecting rfid tag orientation, an rfid tag thereof, and a puzzle system using the rfid system
EP1692883B1 (en) Battery activation circuit
US20110043339A1 (en) RF device with tamper detection
EP2564348B1 (en) Radio frequency shield with proximity change alert for a contactless data carrier
CN103605995A (zh) 识别装置
US7746216B2 (en) Method and circuit arrangement for holding a control state during inadequate power supply in an RF transponder or remote sensor
US6639459B1 (en) Demodulator using digital circuitry
CN102194086B (zh) 标签通信设备
TWI756801B (zh) 減少接腳數之射頻識別整合積體電路以及射頻識別碼提供方法
US20090045957A1 (en) Locating a device in a given state
CN101253571B (zh) 保留的易失性存储器单元
JP2016042649A (ja) 無線タグ、無線通信回路及び劣化検出方法
US7817037B2 (en) Electronic component with ID tags
US7611066B2 (en) Differential input circuit with process variation and temperature compensation
KR101939239B1 (ko) Ｒｆｉｄ 통신용 포락선 검출기
CN103903045B (zh) 超高频rfid标签芯片的通话盘存标记产生系统
US20080062046A1 (en) Mounting structure for matching an rf integrated circuit with an antenna and rfid device implementing same
JP2002216083A (ja) リーダライタおよびアナログスイッチ回路
CN118410822A (zh) 一种主动式精准定位物流rfid标签识别系统
CN102385685A (zh) 一种射频标签系统及其使用方法