[go: up one dir, main page]

TWI755793B - 包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法 - Google Patents

包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法 Download PDF

Info

Publication number
TWI755793B
TWI755793B TW109124768A TW109124768A TWI755793B TW I755793 B TWI755793 B TW I755793B TW 109124768 A TW109124768 A TW 109124768A TW 109124768 A TW109124768 A TW 109124768A TW I755793 B TWI755793 B TW I755793B
Authority
TW
Taiwan
Prior art keywords
region
gate
layer
material layers
transistor device
Prior art date
Application number
TW109124768A
Other languages
English (en)
Other versions
TW202111958A (zh
Inventor
大衛 普理查
珩 楊
連鴻儒
奈哈 納拉爾
曼約納塔 普拉布
伊麗莎白 施特雷洛
塞爾瓦托 奇米諾
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202111958A publication Critical patent/TW202111958A/zh
Application granted granted Critical
Publication of TWI755793B publication Critical patent/TWI755793B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本發明揭露的是一種平面電晶體裝置，其包含位於半導體基板之上的閘極結構(半導體基板包含實質上平面的上表面)、通道區、源極區、汲極區以及位於源極區、汲極區或通道區中的至少一者中之至少一二維(2D)材料層，其中，2D材料層具有在閘極長度方向橫跨該2D材料層的整個長度並在閘極寬度方向橫跨該2D材料層的整個寬度之實質上平面的上表面、實質上平面的底部表面以及實質上均勻的垂直厚度，其中，2D材料層之實質上平面的上表面及實質上平面的底部表面定位成與半導體基板之實質上平面的表面大致平行。

Description

包含至少一二維(2D)材料層的平面電晶體裝置及製造此電晶體裝置之方法
本發明大致係關於包含至少一二維(2D)材料層的平面電晶體裝置的各種實施例以及製造此種電晶體裝置的方法。
在電子工業中，不斷需要減小半導體裝置的尺寸，同時又要提高其性能。相對地，最近已經開發及研究通常被稱為二維(2D)材料的材料，以用於積體電路產品。一般而言，2D材料是具有單層結構的材料，其中，原子形成預定的晶體結構。這樣的單一2D材料層內的原子或分子通過分子間力(intermolecular forces)(例如，共價鍵)而鍵結在一起。堆疊結構的相鄰2D材料層通過一個或多個分子間力(例如，凡得瓦力(Van der Waals forces))彼此耦合。這樣的2D材料(例如，石墨烯)的許多本質電子、熱、光及機械特性，在隔離或組合方面都超過通常用於製作積體電路產品及各種半導體裝置(例如，電晶體)的其他材料的上述特性。例如，取決於它 們的化學結構。單片2D材料可能具有許多有益的特性，例如，高機械強度、高電子及導熱性及/或獨特的量子機械效應等。
本揭露通常針對包含至少一2D材料層的平面電晶體裝置的各種實施例以及製造此種電晶體裝置的方法。
以下提供本發明的簡化概述，以便提供對本發明某些方面的基本理解。該概述並非為本發明的窮舉性概述，其無意於識別本發明的關鍵或重要元件或描述本發明的範圍，其唯一目的是以簡化的形式提出一些概念，作為稍後討論的更詳細描述的序言。
一般而言，本發明針對包含至少一2D材料層的平面電晶體裝置的各種實施例以及製造這種電晶體裝置的方法。本文揭露的一種示例性電晶體裝置包含位於半導體基板之上之閘極結構(該半導體基板包含實質上平面的上表面)、通道區、源極區、汲極區以及位於該源極區、該汲極區或該通道區中的至少一者中之至少一二維(2D)材料層，其中，該至少一2D材料層具有在該閘極長度方向上橫跨該至少一2D材料層的整個長度並在該閘極寬度方向上橫跨該至少一2D材料層的整個寬度之實質上平面的上表面、實質上平面的底部表面以及實質上均勻的垂直厚度，其中，該至少一2D材料層之該實質上平面的上表面及該實質上平面的底部表面定位成與該半導體基板之實質上平面的表面大致平行。
本文揭露的另一種示例性電晶體裝置包含位於半導體基板之上之閘極結構(該半導體基板包含實質上平面的上表面，該閘極結構包含 上表面)、通道區、源極區、汲極區、位於橫跨該源極區的整體及該汲極區的整體之複數個二維(2D)材料層，其中，該通道區實質上沒有該複數個2D材料層，各該複數個2D材料層具有在該閘極長度方向上橫跨該複數個2D材料層的整個長度並在該閘極寬度方向上橫跨該複數個2D材料層的整個寬度之實質上平面的上表面、實質上平面的底部表面以及實質上均勻的垂直厚度，其中，各該複數個2D材料層之該實質上平面的上表面及該實質上平面的底部表面定位成與該半導體基板之該實質上平面的上表面大致平行，其中，在該源極區中的該複數個2D材料層之最上層的上表面以及在該汲極區中的該複數個2D材料層之最上層的上表面位於比該閘極結構的該上表面的水平面還高的水平面、以及定位成與該閘極結構相鄰且在該源極區的該複數個2D材料層與該汲極區的該複數個2D材料層之間之側壁間隔物。
本文揭露的又一種示例性電晶體裝置包含位於半導體基板之上之閘極結構(該半導體基板包含實質上平面的上表面，該閘極結構包含上表面)、通道區、源極區、汲極區、位於橫跨該源極區的整體及該汲極區的整體之複數個二維(2D)材料層，其中，該通道區實質上沒有該複數個2D材料層，各該複數個2D材料層具有在該閘極長度方向上橫跨該複數個2D材料層的整個長度並在該閘極寬度方向上橫跨該複數個2D材料層的整個寬度之實質上平面的上表面、實質上平面的底部表面以及實質上均勻的垂直厚度，其中，各該複數個2D材料層之該實質上平面的上表面及該實質上平面的底部表面定位成與該半導體基板之該實質上平面的上表面大致平行，其中，在該源極區中的該複數個2D材料層之最上層的上表面以及在 該汲極區中的該複數個2D材料層之最上層的上表面位於比該閘極結構的該上表面的水平面還高的水平面、以及定位成與該閘極結構相鄰且在該源極區的該複數個2D材料層與該汲極區的該複數個2D材料層之間之側壁間隔物。
100:平面電晶體裝置、電晶體裝置、裝置、過渡裝置
101:閘極
102:絕緣體上半導體基板、SOI基板、基板
102A:基底半導體層
102B:埋置型絕緣層
102C:主動半導體層、主動層
102S,102BS,103S,104U,105S,110S,119S:上表面
103:塊狀半導體基板
104:層、二維材料層
104A-104D:二維材料層
104R:底部表面
105:代表性基板
106:犧牲閘極結構
107:隔離結構
108:側壁間隔物、內部側壁間隔物、間隔物
110:閘極覆蓋物
111:源極區
112:導電源極/汲極接觸結構
113:汲極區
115:通道區
119:閘極結構
120:磊晶半導體材料、源極/汲極磊晶半導體材料
124:閘極凹口
126:間隔物材料層、間隔物材料
GL:閘極長度
GW:閘極寬度
通過參考以下結合附圖的描述，可以理解本揭露，其中，相同的元件符號表示相同的元件，並且其中：
圖1-28描繪包含至少一2D材料層的平面電晶體裝置的各種新穎實施例以及製造這種電晶體裝置的各種新穎方法。
儘管本文揭露的標的名稱易於進行各種修改及替代形式，但是其特定實施例已經通過在附圖中的示例顯示並且在本文中進行詳細描述。然而，應理解，本文對特定實施例的描述並非旨在將本發明限制在所揭露的特定形式，而相反的是，其意圖是涵蓋落入由所附申請專利範圍限定的本發明之精神及範圍內的所有修改、等同形式及替代形式。
以下描述本發明的各種示例性實施例。為了清楚起見，在本說明書中並未描述實際實施方式的所有特徵。當然，應當理解，在任何這樣的實際實施例的發展中，必須做出許多特定於實現的決定來實現開發者的特定目標，例如，遵守與系統有關和與商業有關的約束，這將因實現方 式而異。此外，應當理解，這種發展工作可能是複雜且耗時的，但是對於受益於本揭露的本領域通常知識者而言將是例行的工作。
現在將參考附圖描述本主題。僅為了說明的目的，並且為了不使本揭露內容被本領域技術人員公知的細節所混淆，在附圖中示意性地描述各種結構、系統及裝置。然而，包括附圖以描述及說明本揭露的示例性實例。在此使用的單詞及短語應該被理解及解釋為具有與相關領域的技術人員對那些單詞及短語的理解一致的含義。本文中的術語或短語的一致使用並不意味著暗指術語或短語的特殊定義(即與本領域技術人員所理解的普通及習慣含義不同的定義)。在某種意義上，術語或短語應具有特殊含義，即本領域技術人員不理解的含義，該特殊定義將在說明書中以直接並明確地清楚提供術語或短語的特殊定義。
對於本領域的技術人員而言，在閱讀完本申請後將很容易理解，當前揭露的方法可能適用於多種產品，包括但不限於邏輯產品、記憶體產品等。參考附圖，現在將更詳細地描述本文揭露的方法及裝置的各種示例性實施例。
圖1-28描繪包括至少一2D材料層的平面電晶體裝置100的各種新穎實施例以及製造此種平面電晶體裝置的方法。如本領域技術人員在完全閱讀本申請之後將意識到，本文揭露的平面電晶體裝置100可以是N型或P型裝置，並且其可形成在塊材(bulk)半導體基板或絕緣體上半導體(semiconductor-on-insulator,SOI)基板上。另外，可以使用已知的閘極優先(gate-first)或替代閘極製作技術來製作平面電晶體裝置100的閘極結構。僅為了揭露的目的，藉由執行已知的替代閘極製作技術來形成平面 電晶體裝置100的閘極結構。然而，如上所述，在此揭露的各種發明不應被認為受限於附圖中所示及以下描述的特定實例。
圖1描繪本文揭露的平面電晶體裝置100的一示例性實施例，其形成在示例性絕緣體上半導體(semiconductor-on-insulator,SOI)基板102上方。平面電晶體裝置100具有在電流傳輸方向上延伸的閘極長度(gate length,GL)及在與電晶體裝置100的閘極長度(GL)方向正交(或橫向)的方向上延伸的閘極寬度(gate width,GW)，即，閘極寬度方向延伸至圖1所示平面的內外。本文揭露的平面電晶體裝置100包含源極區111、汲極區113及通道區115。在本文揭露的一些示例性實施例中，平面電晶體裝置100將形成在定義於半導體基板中並被隔離材料包圍的實質上矩形的主動區域之上表面中及之上。
SOI基板102包括基底半導體層102A、埋置型絕緣層102B及位於埋置型絕緣層102B之上的主動半導體層102C，其中，在主動半導體層102C中和之上形成電晶體裝置。基底半導體層102A及主動半導體層102C可以由任何半導體材料製造，例如，矽、鍺、矽鍺，並且它們兩者都不必由相同的半導體材料製造，但是在某些應用中可能是這種情況。埋置型絕緣層102B可以由多種不同的絕緣材料中的任何一種構成，例如，二氧化矽。SOI基板102的各個層的厚度也可以取決於特定應用而變化。在一些應用中，主動半導體層102C可以是實質上未摻雜的。當然，如上所述，並且在以下更充分地顯示出，本文揭露的平面電晶體裝置100可以形成在塊狀半導體基板103(以下描述)之上。因此，術語「基板」或「半導體基板」應被理解為覆蓋所有半導體材料以及這種基板的所有形式。可以使 用多種不同的材料並藉由執行多種已知的製程操作(例如，化學氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)、熱成長製程(thermal growth process)、旋塗技術(spin-coating technique)等)來形成本文所述的各種組件、結構及材料層。這些各種材料層的厚度也可以取決於特定應用而變化。
繼續參考圖1中揭露的示例性平面電晶體裝置100，複數個2D材料層104A-104D(使用元件符號104共同標示)位於SOI基板102的上表面102S之上。在所描繪的實例中，在平面電晶體裝置100的源極區111、汲極區113及通道區115的全體區域中，在SOI基板102之上形成四層示例性2D材料層104A-104D。以下將更充分地討論形成這種2D材料層104的方法以及用於2D材料層104的一些示例性材料。在該示例性實例中，四層示例性2D材料層104A-104D中的一層或多層之至少某些部分(可能與主動層102C結合)定義平面電晶體裝置100的主動區。
儘管在圖1中描繪四層示例性的2D材料層104A-104D，但是如本領域技術人員在完整閱讀本申請之後將理解，從廣義上講，本文揭露的平面電晶體裝置100的各種實施例包含至少一2D材料層104。在更具體的實例中，這樣的一層或多層2D材料層104可以位於平面電晶體裝置100的源極區111、汲極區113或通道區115中的至少一個中。另外，本文及所附請求項中使用的術語「源極區」、「汲極區」及「通道區」是指電晶體裝置100的實體區域或區，而不是實際區，例如，在平面電晶體裝置100的操作期間之實際源極區，由於實際源極區的精確深度，實際汲極區或實際通道區在電晶體裝置的操作期間可以取決於多種因素而變化。因 此，相對於圖1所示的平面電晶體裝置100的實施例，其中，四層示例性2D材料層104A-104D位於源極區111中，在平面電晶體裝置100的操作期間，實際源極區的深度可以僅延伸穿過2D材料層104D及104C，並且僅部分地延伸到2D材料層104B中。然而，圖1所示的所有四層2D材料層104A-104D應被視為位於平面電晶體裝置100的源極區111中。相同的推理及邏輯適用於四層示例性2D材料層104A-104D在平面電晶體裝置100的汲極區113及通道區115中的位置。
圖1還描繪一示例性的隔離結構107，該隔離結構延伸穿過2D材料層104A-104D並延伸到SOI基板102的基底半導體層102A中。隔離結構107可以由多種不同的材料組成，例如，二氧化矽等，並且它可以藉由執行傳統的蝕刻、沉積及平坦化製程來形成。
如上所述，在本文描繪的特定實例中，將藉由執行已知的替代閘極製作技術來形成電晶體裝置100的閘極結構。因此，圖1描繪犧牲閘極結構106、閘極覆蓋物110及側壁間隔物108。犧牲閘極結構106、閘極覆蓋物110及側壁間隔物108共同定義閘極101。通常而言，犧牲閘極結構106典型地包含一犧牲閘極絕緣材料層(未單獨顯示)(例如，二氧化矽)以及一犧牲閘極電極材料層(未單獨顯示)(例如，非晶矽、多晶矽等)。閘極覆蓋物110可以由諸如氮化矽的材料組成。形成犧牲閘極結構106及閘極覆蓋物110的技術是本領域技術人員眾所周知的。在形成犧牲閘極結構106及閘極覆蓋物110之後，簡化地描繪的側壁間隔物108形成在犧牲閘極結構106的整個周邊之周圍並與之相鄰。儘管在附圖中僅描繪單一側壁間隔物108，但在實務上，可以在犧牲閘極結構106附近形成一個以上的側壁 間隔物。可以藉由在基板102之上沉積間隔物材料保形層(未示出)並之後執行非等向性蝕刻製程以移除間隔物材料層的水平位置部分來形成側壁間隔物108。間隔物108可以具有任何期望的厚度(在其底部測量)，並且可以由多種不同的材料組成，例如，二氧化矽、低k材料、氮化矽、SiCN、SiN、SiCO及SiOCN等。閘極覆蓋物110可以由多種不同的材料組成，例如，氮化矽。
在圖1中還顯示複數個簡化地描繪的代表性導電源極/汲極接觸結構112。如圖所示，導電源極/汲極接觸結構112的其中之一者導電耦合至位於源極區111中的複數個2D材料層104之最上層，而另一導電源極/汲極接觸結構112導電耦合至位於汲極區113中的複數個2D材料層104之最上層。導電源極/汲極接觸結構112可以採用多種形式，它們可以使用多種已知技術製作，並且它們可以由多種導電材料組成，例如，鎢、金屬矽化物等。當然，在形成導電源極/汲極接觸結構112之前，將在SOI基板102的上表面之上形成各種絕緣材料層(未示出)。
如本領域技術人員在完全閱讀本申請之後將體會到，可以使用用於形成這種2D材料層104的任何已知技術來形成本文揭露的2D材料層104。例如，可以使用美國專利申請20190070840、20180093454或20180205038中揭露的方法來形成本文揭露的2D材料層104(或這些層的垂直堆疊)，這些專利申請中的每一個之全部內容通過參考合併於此。另外，本文揭露的2D材料層104(或這些層的垂直堆疊)可以藉由層形成及分裂技術來產生，該技術類似於用於形成所合併的SOI基板的已知技術。本文揭露的各2D材料層104是具有單層結構的材料，其中，層104的原子或分 子形成預定的晶體結構。本文揭露的2D材料層104可以包含多種材料，例如，矽、矽鍺、基於金屬硫屬化物的材料、過渡金屬二硫化碳(TMD)、石墨烯、MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、HfS2、HfSe2、ZrS2、ZrSe2、NbSe2、ReSe2等。
在一些實施例中，如以下更充分地描述的，可以形成本文揭露的2D材料層104，使得2D材料層104的相鄰層之晶體結構可以相對於彼此旋轉(順時針或逆時針)。可以使用本領域中已知的任何技術來形成這種旋轉的2D材料層104，其包括例如在以上參考的美國專利申請20180205038所揭露的方法。本文揭露的各2D材料層104之厚度可以取決於特定應用而變化，例如，1-100nm。在以垂直取向的堆疊配置多個2D材料層104的情況下，堆疊內各2D材料層104的厚度及/或組成的材料可以彼此不同。在一些應用中，在這些層的特定堆疊中的所有2D材料層104可以全部具有相同的近似厚度，並且它們都可以由相同的材料組成，但是並非在所有的應用中都如此。如果需要，在形成2D材料層104的製程期間，可以將N型或P型摻雜物材料添加到各2D材料層104中。在某些應用中，這些層的特定堆疊中的所有2D材料層104可以摻雜有相同類型的摻雜物(例如，N或P)，但是並非在所有的應用中都如此。當然，如果需要並且取決於特定的應用，可以在實質上未摻雜的條件下形成本文揭露的一些或全部的2D材料層104，並且可以接著將摻雜物材料注入本文揭露的2D材料層104中。
本文揭露的2D材料層104是具有三維組構的材料連續層，即長度(在平面電晶體裝置100的閘極長度方向上)、寬度(在平面電晶體裝 置100的閘極寬度方向上)及在實質上垂直於基板的上表面之方向上實質上均勻的垂直厚度，其中，實質上均勻的垂直厚度延伸橫跨2D材料層104的整個長度及寬度。本文揭露的所有2D材料層104是具有實質上平面的上表面104U及實質上平面的底部表面104R的連續材料片。各2D材料層的實質上平面的上表面104U及實質上平面的底部表面104R彼此實質上平行，並且這兩個表面在橫跨2D材料層104的整個長度及寬度上實質上連續。另外，本文揭露的各2D材料層104的實質上平面的上表面104U及實質上平面的底部表面104R相對於下面的基板之實質上平面的上表面是實質上平行的關係位置，例如，SOI基板的主動層102C之實質上平面的上表面102S、示例性SOI基板102的埋置型絕緣層102B之實質上平面的上表面102BS(參見圖2)或塊狀半導體基板103的實質上平面的上表面103S(參見圖3)。在一示例性實施例中(例如，參見上面及下面的圖1-4)，本文揭露的2D材料層104可以具有橫跨越源極區111的整體、通道區115的整體及汲極區113的整體之長度(圖1中從左到右)以及在閘極寬度方向上的主動區之整個尺寸上延伸的寬度。在其他實施例中(例如，參見下面的圖14及圖15)，其中，所示的2D材料層104的堆疊可以僅具有大約對應於源極區111及汲極區113的長度的長度以及在閘極寬度方向上的主動區之整個尺寸上延伸的寬度。在圖1所示的實例中，各2D材料層104的上表面104U及底部表面104R是定位成與SOI基板102之主動層102C的上表面102S實質上平行。
圖2描繪本文揭露的平面電晶體裝置100的另一示例性實施例，其與圖1所示的平面電晶體裝置100類似。然而，相對於圖1所示 的實施例，圖2所示的四層示例性2D材料層104A-104D中的最下層之2D材料層104A形成在SOI基板102之埋置型絕緣層102B的上表面102BS上並與其接觸。在該示例性實例中，四層示例性2D材料層104A-104D中的一層或多層之至少某些部分定義平面電晶體裝置100的主動區。在圖2所示的實例中，各2D材料層104的上表面104U及底部表面104R是定位成與SOI基板102之埋置型絕緣層102B的上表面102BS實質上平行。
圖3描繪本文揭露的平面電晶體裝置100的又一示例性實施例，其與圖1所示的平面電晶體裝置100類似。然而，相對於圖1所示的實施例，SOI基板102已被塊狀半導體基板103取代。在圖3所示的平面電晶體裝置100中，四層示例性2D材料層104A-104D中的最下層之2D材料層104A形成在塊狀半導體基板103的上表面103S上並與其接觸。如上所述，塊狀半導體基板103可以由任何半導體材料組成。在該示例性實例中，四層示例性2D材料層104A-104D中的一層或多層之至少某些部分(可能與塊狀半導體基板103的一部分結合)定義平面電晶體裝置100的主動區。在圖3所示的實例中，各2D材料層104的上表面104U及底部表面104R是定位成與塊狀半導體基板103的上表面103S實質上平行。
圖4描繪本文揭露的平面電晶體裝置100的另一示例性實施例，其與圖1所示的平面電晶體裝置100類似。然而，相對於圖1所示的實施例，圖4所示的平面電晶體裝置100僅包含2D材料層104中的兩層104A及104B。在該實例中，圖4所示的兩層示例性2D材料層104A-104B的最下層之2D材料層104A形成在SOI基板102之主動層102C的 上表面102S上並與其接觸。當然，僅具有兩層2D材料層104的該實施例可以合併於圖2及圖3所示的平面電晶體裝置100的其他實施例中。此外，如上所述，本文揭露的平面電晶體裝置100的各種實施例可以僅具有單一2D材料層104。在圖4所示的實例中，各2D材料層104的上表面104U及底部表面104R是定位成與SOI基板102之主動層102C的上表面102S實質上平行。
圖5-7描繪用於形成圖1-3所示的平面電晶體裝置100的實施例之一種示例性製程流程。然而，圖5-7包括代表性基板105，其意指SOI基板102或塊狀半導體基板103兩者任一者的代表性。因此，代表性基板105的上表面105S應被理解為SOI基板102之主動層102C的上表面102S、SOI基板102之埋置型絕緣層102B的上表面102BS或塊狀半導體基板103的上表面103S之代表性。
圖5描繪在製造時的四層示例性2D材料層104A-104D是位於代表性基板105的上表面105S之上的裝置。在一示例性製程流程中，可以藉由與形成SOI基板的已知技術類似的層形成及切割技術來產生圖5所示的結構。
圖6描繪在執行數個製程操作之後的平面電晶體裝置100。首先，藉由執行傳統的蝕刻、沉積及平坦化製程來形成上述隔離結構107。接著，使用傳統的製作技術在最上面的2D材料層104D之上形成上述閘極101。隨後，在一個示例性實施例中，執行一個或多個離子注入製程以形成延伸到四層示例性2D材料層104A-104D中的一層或多層中的摻雜源極/汲極區(未示出)。還可以在2D材料層104的一層或多層中形成其他注入區 (未示出)，例如，暈環注入區(halo implant region)。在製程流程中的某個時刻，可以藉由執行已知的替換閘極處理技術來移除犧牲閘極結構106，並且可以形成用於平面電晶體裝置100的最終閘極結構(未示出)。
圖7描繪在平面電晶體裝置100上形成上述導電源極/汲極接觸結構112之後的平面電晶體裝置100。當然，在形成導電源極/汲極接觸結構112之前，在代表性基板105的上表面105S之上形成各種絕緣材料層(未示出)。
圖8描繪在SOI基板102的上表面102S之上形成的本文揭露之平面電晶體裝置100的又一實施例。在所描繪的實例中，在SOI基板102之上形成四層示例性2D材料層104A-104D。在完成的裝置中，四層示例性2D材料層104A-104D僅位於平面電晶體裝置100的通道區115的全體區域中，即源極區111及汲極區113實質上沒有示例性2D材料層104A-104D。在該示例性實例中，四層示例性2D材料層104A-104D中的一層或多層的至少某些部分(可能與主動層102C結合)定義平面電晶體裝置100的通道區115。以下將更充分地討論可以形成電晶體100的該實施例的方法。
如上所述，儘管圖8描繪四層示例性2D材料層104A-104D，但是本文揭露的平面電晶體裝置100的各個實施例可以僅包括一個2D材料層104。圖8還描繪延伸通過SOI基板102的主動層102C及埋置型絕緣層102B的上述隔離結構107以及上述犧牲閘極結構106、閘極覆蓋物110與側壁間隔物108。
圖8還顯示形成在裝置100的源極區111及汲極區113中的磊晶半導體材料120的複數個簡化地描繪及代表性的區。在一些實施例中，可以在磊晶半導體材料120形成之前於基板102中形成複數個磊晶凹口(未示出)。然而，本文所描繪的示例性實例並不涉及這種磊晶凹口的形成。如圖8所示，使用主動層102C的上表面102S以及2D材料層104之暴露的端面作為磊晶半導體材料120的成長表面來形成源極/汲極磊晶半導體材料120。磊晶半導體材料120的區導電接觸複數個2D材料層104中之每一者的邊緣。另外，在該特定實例中，磊晶半導體材料120的區位於主動層102C的上表面102S上並與其接觸。
源極/汲極磊晶半導體材料120可以藉由執行傳統的磊晶半導體成長製程來形成。源極/汲極磊晶半導體材料120可以由多種不同的材料組成，並且不同的源極/汲極磊晶半導體材料120可以形成在不同類型的裝置上，例如，用於P型裝置的矽、矽鍺(SiGe)等、用於N型裝置的矽、碳化矽(SiC)等。在其他應用中，源極/汲極磊晶半導體材料120可以是用於兩種類型的裝置之相同材料，例如，用於N型及P型裝置的矽。所形成的磊晶半導體材料120的實際尺寸或體積可以取決於特定應用而變化。在一示例性製程流程中，磊晶半導體材料120的區可以在成長時用特定類型的摻雜物(N或P)摻雜，即它可以原位摻雜。在其他應用中，磊晶半導體材料120可以最初形成為實質上未摻雜的磊晶材料，並且之後藉由執行一種或多種離子注入製程來摻雜適當的摻雜物原子。在甚至其他應用中，即使最初將磊晶半導體材料原位摻雜，也可以藉由離子注入將額外的摻雜物材 料添加到磊晶半導體材料120的區中。最後，圖8還顯示上述導電源極/汲極接觸結構112，其導電耦合至磊晶半導體材料120的區。
圖9描繪本文揭露的電晶體裝置100的另一實施例，其包含至少一2D材料層104。然而，相對於圖8所示的實施例，在圖9所示的實施例中，SOI基板102已被上述塊狀半導體基板103取代。在圖9所示的平面電晶體裝置100中，四層示例性2D材料層104A-104D中的最下層之2D材料層104A形成在塊狀半導體基板103的上表面103S上並與其接觸。在該示例性實例中，四層示例性2D材料層104A-104D中的一層或多層的至少某些部分(可能與塊狀半導體基板103的一部分結合)定義平面電晶體裝置100的通道區115。
圖10-13描繪用於形成圖8-9所示的平面電晶體裝置100的實施例之一示例性製程流程。然而，圖10-13包括代表性基板105，其意指SOI基板102或塊狀半導體基板103兩者任一者的代表性。因此，代表性基板105的上表面105S應該被理解為代表SOI基板102之主動層102C的上表面102S或塊狀半導體基板103的上表面103S之代表性。
圖10描繪在執行數個製程操作之後的裝置100。首先，在一示例性程序流程中，在代表性基板105中形成上述隔離結構107。圖10還描述位於代表性基板105的上表面105S之上之四層上述示例性2D材料層104A-104D。接著，使用傳統的製作技術在最上面的2D材料層104D之上形成上述閘極101。
圖11描繪在執行一個或多個非等向性蝕刻程序以移除不受閘極101保護的2D材料層104A-104D之暴露的部分之後的平面電晶體裝 置100。該製程操作使過渡裝置100的源極區111及汲極區113中的代表性基板105之上表面105S暴露。
圖12描繪在裝置100的源極區111及汲極區113中形成上述磊晶半導體材料120的區之後的裝置100。注意，磊晶半導體材料120形成在位於裝置100之通道區115中的2D材料層104A-104D之暴露的邊緣表面的至少其中之一者上並與其接觸。在一示例性實施例中，磊晶半導體材料120的區形成在位於裝置100之通道區115中的所有2D材料層104A-104D之暴露的邊緣上並與其接觸。
圖13描繪在平面電晶體裝置100上形成上述導電源極/汲極接觸結構112以導電接觸磊晶半導體材料120的區之後的平面電晶體裝置100。當然，如前所述，在導電源極/汲極接觸結構112形成之前，在代表性基板105的上表面105S及磊晶半導體材料120的區之上形成各種絕緣材料層(未示出)。
圖14描繪本文揭露的平面電晶體裝置100的又一實施例。在圖14揭露的平面電晶體裝置100的示例性實施例中，在平面電晶體裝置100的源極區111及汲極區113的全體區域中，上述複數個2D材料層104A-104D位於SOI基板102的上表面102S之上，而通道區115實質上沒有任何2D材料層104。圖13還描繪上述隔離結構107，其延伸穿過2D材料層104A-104D並至SOI基板102的基底半導體層102A。圖14還描繪閘極結構119、上述閘極覆蓋物110及上述側壁間隔物108。閘極結構119、閘極覆蓋物110及側壁間隔物108共同定義閘極101A。如本領域技術人員在完全閱讀本申請之後將體會到，如果需要，閘極結構119可以是 平面電晶體裝置100的最終閘極結構，或者可以用作犧牲閘極結構，該犧牲閘極結構可以隨後被替換。在以下揭露的示例性製程流程中，閘極結構119將是平面電晶體裝置100的最終閘極結構。側壁間隔物108將最終的閘極結構與2D材料層104A-104D橫向隔開。通常閘極結構119可以包含一閘極絕緣材料層(未單獨示出)，例如二氧化矽、氧化鉿、高k材料(即k值為10或更大的材料)以及用作閘極結構119的閘極電極的一層或多層導電材料層，例如，多晶矽、金屬、含金屬的材料、功函數調節材料等(未單獨示出)。圖14還顯示複數個上述導電源極/汲極接觸結構112，它們與源極區111及汲極區113之最上面的2D材料層104接觸。
圖15描繪本文揭露的平面電晶體裝置100的又一示例性實施例，其與圖14所示的平面電晶體裝置100類似。然而，相對於圖14所示的實施例，SOI基板102已被上述塊狀半導體基板103取代。在圖15所示的平面電晶體裝置100中，四層示例性2D材料層104A-104D之最下層的2D材料層104A形成在塊狀半導體基板103的上表面103S上並與其接觸。
還應當注意，在圖14及圖15所示的實施例中，源極區及汲極區中的複數個2D材料層104之最上層104D的上表面104U與閘極覆蓋物110的上表面110S實質上共面。另外，關於這些實施例，源極區及汲極區中的複數個2D材料層104之最上層104D的上表面104U之水平面位於比最終閘極結構119的上表面119S之水平面高。
圖16-22描繪用於形成圖14-15所示的平面電晶體裝置100的實施例之一示例性製程流程。然而，圖16-22包括上述代表性基板105， 在該示例中，其意指SOI基板102或塊狀半導體基板103兩者任一者的代表性。因此，圖16-22所示的代表性基板105的上表面105S應被理解為SOI基板102的主動層102C之上表面102S或塊狀半導體基板103的上表面103S之代表性。
圖16描繪在製造時的四層示例性2D材料層104A-104D位於代表性基板105的上表面105S上方之裝置。如前所述，在一示例性製程流程中，圖16所描繪的結構可以藉由與形成SOI基板的已知技術類似的層形成及切割技術來產生。
圖17描繪藉由執行傳統的蝕刻、沉積及平坦化製程形成上述隔離結構107之後的平面電晶體裝置100。
圖18描繪在執行數個製程操作之後的平面電晶體裝置100。首先，使用傳統的製作技術在最上面的2D材料層104D之上形成具有開口122A的圖案化蝕刻遮罩122，例如，光阻圖案化層。之後，通過圖案化蝕刻遮罩執行一個或多個蝕刻製程，以依次移除圖18所示的四層示例性2D材料層104A-104D的所有暴露的部分。在所描繪的實例中，該製程操作使代表性基板105的上表面105S暴露並定義閘極凹口124。如圖所示，閘極凹口124藉由四層示例性2D材料層104A-104D的蝕刻端面而在閘極長度方向上橫向地界定，並且它藉由絕緣材料(未示出)(例如，二氧化矽)而在閘極寬度方向上(進入和離開圖紙平面)界定。
圖19描繪在執行數個製程操作之後的平面電晶體裝置100。首先，移除圖案化蝕刻遮罩122。之後，在代表性基板105之上及閘極凹口124中形成間隔物材料126的保形層。間隔物材料層126可以具有任何 期望的厚度(在其底部測量)，並且可以由多種不同的材料組成，例如，二氧化矽、低k材料、氮化矽、SiCN、SiN、SiCO、SiOCN等。間隔物材料層126形成在閘極凹口124的整個內表面側壁上以及代表性基板105的上表面105S上。
圖20描繪在執行非等向性蝕刻程序以移除間隔物材料層126的水平位置部分之後的平面電晶體裝置100。該製程操作導致形成在閘極凹口124的整個內表面側壁上的簡化地描繪的內部側壁間隔物108。儘管圖20僅描繪單一內部側壁隔離物108，但實務上，可以在閘極凹口124內形成一個以上的內部側壁間隔物。內部側壁間隔物108可以具有任何期望的厚度(在其底部測量)，並且可以由多種不同的材料組成，例如，二氧化矽、低k材料、氮化矽、SiCN、SiN、SiCO及SiOCN等。
圖21描繪在執行數個製程操作之後的平面電晶體裝置100。首先，執行至少一保形沉積程序以在閘極凹口124中及2D材料層104D的上表面之上形成保形閘極絕緣層(未單獨示出)。之後，執行一個或多個保形沉積製程以在保形閘極絕緣層之上及2D材料層104D之上表面之上的閘極凹口124中形成一層或多層導電材料保形層。此時，可以執行毯式沉積製程，以用諸如鎢的導電材料過量填充閘極凹口124的任何剩餘之未填充部分。此時，執行一個或多個CMP或回蝕製程操作以移除位於閘極凹口124外部並且在2D材料層104D的上表面之上的材料。然後，對閘極凹口124內的材料執行凹入蝕刻製程以減小那些材料的整體高度，從而為閘極覆蓋物110騰出空間。之後，進行毯式沉積製程以形成一閘極覆蓋物材料 層，其在其中的凹入材料之上過量填充閘極凹口124。此時，執行CMP程序以移除位於2D材料層104D的上表面之上的過量之閘極覆蓋物材料層。
當然，如果需要的話，在製程流程中的某些點上，在一示例性實施例中，可以執行一個或多個離子注入製程以形成摻雜的源極區/汲極區(未示出)，該摻雜的源極/汲極區域延伸穿過源極區111及汲極區113中的四層示例性2D材料層104A-104D並延伸至代表性基板105。如前所述，也可以在代表性基板105中形成其他注入區(未示出)，例如，暈環注入區。
圖22描繪在平面電晶體裝置100上形成上述導電源極/汲極接觸結構112之後的平面電晶體裝置100。當然，在導電源極/汲極接觸結構112形成之前，在代表性基板105的上表面105S之上形成各種絕緣材料層(未示出)。
如上所述，本文揭露的2D材料層104具有週期性晶體圖案。在一示例性實施例中，在本文揭露的平面電晶體裝置100的各個實施例包含至少兩層2D材料層104的情況下，垂直相鄰的2D材料層104的週期性晶體圖案可以相對於彼此旋轉或「扭轉」，從而改善至少兩層2D材料層104的組合之電性性能，例如，電荷載子遷移率、閘極控制、閘極電容、短通道效應等。可以相對於任何參考平面確定2D材料層104之間的相對旋轉的量或相對旋轉的程度。例如，當在平面電晶體裝置100的源極區111中形成2D材料層104時，這樣的參考平面可以是平行於與閘極結構並且在裝置的閘極寬度方向上延伸的垂直取向的平面。當然也可以使用其他參考平面。此外，2D材料層104之間的相對旋轉方向(順時針或逆時針)也可以變化，當然，取決於為了2D材料層104而選擇的材料，例如， 石墨烯或MoS2，2D材料層的週期性晶體圖案可以是不同的。在圖23-28中，各2D材料層104被描繪為由矽組成。
圖23是本文揭露的單一2D材料層104之頂視圖，其顯示各2D材料層104的週期性晶體圖案。
圖24是以堆疊配置的兩層2D材料層104的平面圖，其中，兩層2D材料層104的最上層相對於兩層2D材料層104的底層沿順時針方向旋轉大約8°。
圖25是以堆疊配置的三層2D材料層104的平面圖，其中，三層2D材料層104中的第二層相對於三層2D材料層104中的底層沿順時針方向旋轉大約8°，並且三層2D材料層104的最上層相對於三層2D材料層104的第二層沿順時針方向旋轉大約8°。因此，相對而言，三層2D材料層104的最上層相對於三層2D材料層104的底層沿順時針方向旋轉大約16°。
圖26是以堆疊配置的兩層2D材料層104的平面圖，其中，兩層2D材料層104的最上層相對於兩層2D材料層104的底層沿順時針方向旋轉大約12°。
圖27是以堆疊配置的三層2D材料層104的平面圖，其中，三層2D材料層104的第二層相對於三層2D材料層104的底層沿順時針方向旋轉大約12°，並且三層2D材料層104的最上層相對於三層2D材料層104的第二層沿順時針方向旋轉大約12°。因此，相對而言，三層2D材料層104的最上層相對於三層2D材料層104的底層沿順時針方向旋轉大約24°。
圖28是類似於圖25所示的2D材料層104的堆疊之平面圖，除了第四2D材料層已經位於圖25所示的三層2D材料層104的最上層之上之外，並且圖28所示的2D材料的第四層相對於圖28所示的四層2D材料層104的第三層沿順時針方向旋轉大約8°。因此，相對而言，圖28所示的四層2D材料層104的最上層相對於圖28所示的四層2D材料層104的底層沿順時針方向旋轉大約24°。
當然，如本領域技術人員在完全閱讀本申請之後將體會到，對於給定的這種材料堆疊中的所有2D材料層104，在2D材料層104之間的相對旋轉不必恆定。例如，四層材料堆疊的第二層可以相對於底層旋轉7°，堆疊的第三層可以相對於材料堆疊的第二層旋轉15°，堆疊的第四層可以相對於這種材料堆疊的第三層旋轉6°。另外，相對旋轉的方向對於這樣的三層2D材料層的堆疊中的各個層可以是不同的。此外，在某些情況下，這樣的給定堆疊內的所有2D材料層之間的相對旋轉方向可能相同，但並非在所有應用中都如此。
以上揭露的特定實施例僅是示例性的，可以以受益於本文的教導之本領域技術人員顯然不同但等效的方式來修改及實施本發明。例如，可以以不同的順序執行上述的製程步驟。此外，除了在以下的申請專利範圍中所描述的以外，沒有意圖限制本文所示的構造或設計的細節。因此，顯而易見的是，以上揭露的特定實施例可以被改變或修改，並且所有這樣的變化都被認為在本發明的範圍及精神內。注意，使用諸如「第一」、「第二」、「第三」或「第四」之類的術語來描述本說明書及所附申請專利範圍中的各種步驟/結構僅用作這些步驟/結構的簡寫參考。並且不一定暗示 按照這樣的順序執行/形成這樣的步驟/結構。當然，取決於確切的請求項語言，可能需要或可能不需要這樣的製程之順序序列。因此，本文所尋求的保護如以下申請專利範圍所述。
100:平面電晶體裝置、電晶體裝置、裝置、過渡裝置
101:閘極
102:絕緣體上半導體基板、SOI基板、基板
102A:基底半導體層
102B:埋置型絕緣層
102C:主動半導體層、主動層
102S,104U:上表面
104A-104D:二維材料層
104R:底部表面
106:犧牲閘極結構
107:隔離結構
108:側壁間隔物、內部側壁間隔物、間隔物
110:閘極覆蓋物
111:源極區
112:導電源極/汲極接觸結構
113:汲極區
115:通道區
GL:閘極長度

Claims (18)

  1. 一種包含閘極的平面電晶體裝置，該閘極具有在閘極長度方向延伸的閘極長度以及在閘極寬度方向延伸的閘極寬度，該電晶體包含：閘極結構，位於半導體基板之上，該半導體基板包含實質上平面的上表面；通道區；源極區；汲極區；以及至少一二維(2D)材料層，位於該源極區、該汲極區或該通道區的至少一者中，其中，該至少一2D材料層具有在該閘極長度方向橫跨該至少一2D材料層的整個長度並在該閘極寬度方向橫跨該至少一2D材料層的整個寬度之實質上平面的上表面、實質上平面的底部表面以及實質上均勻的垂直厚度，其中，該至少一2D材料層之該實質上平面的上表面及該實質上平面的底部表面定位成與該半導體基板之實質上平面的表面大致平行，其中，該至少一2D材料層包含以垂直堆疊配置的複數個2D材料層，以及其中，各該複數個2D材料層具有週期性晶體圖案，其中，該複數個2D材料層中的一層之週期性晶體圖案相對於該複數個2D材料層中的另一層之週期性晶體圖案旋轉。
  2. 如請求項1所述之平面電晶體裝置，其中，該複數個2D材料層包含四層單獨的2D材料層。
  3. 如請求項1所述之平面電晶體裝置，其中，各該複數個2D材料層包含相同的2D材料。
  4. 如請求項1所述之平面電晶體裝置，其中，各該複數個2D材料層具有實質上相同的垂直厚度。
  5. 如請求項1所述之平面電晶體裝置，其中，該至少一2D材料包含矽、矽鍺、基於金屬硫屬化物的材料、過渡金屬二硫化碳(TMD)、石墨烯、MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、HfS2、HfSe2、ZrS2、ZrSe2、NbSe2或ReSe2，並且其中，該半導體基板包含絕緣體上半導體(semiconductor-on-insulator,SOI)基板或塊材半導體基板之其中一者。
  6. 如請求項1所述之平面電晶體裝置，其中，該至少一2D材料層在該源極區的整體、該通道區的整體及該汲極區的整體延伸。
  7. 如請求項6所述之平面電晶體裝置，其中，該裝置進一步包含導電耦合至該源極區中的該複數個2D材料層之最上層的第一導電源極/汲極接觸結構以及導電耦合至該汲極區中的該複數個2D材料層之最上層的第二導電源極/汲極接觸結構。
  8. 如請求項1所述之平面電晶體裝置，其中，該至少一2D材料層在該通道區的整體延伸，其中，該源極區實質上沒有該至少一2D材料層，並且其中，該汲極區實質上沒有該至少一2D材料層。
  9. 如請求項8所述之平面電晶體裝置，進一步包含位於該源極區中的第一磊晶半導體材料區以及位於該汲極區中的第二磊晶半導體材料區，其中，該第一磊晶半導體材料區導電接觸該至少一2D材料層的第 一邊緣，並且該第二磊晶半導體材料區導電接觸該至少一2D材料層的第二邊緣。
  10. 如請求項9所述之平面電晶體裝置，其中，該第一磊晶半導體材料區及該第二磊晶半導體材料區位於該半導體基板之該實質上平面的表面上並與該半導體基板之該實質上平面的表面接觸。
  11. 如請求項9所述之平面電晶體裝置，進一步包含導電耦合至該第一磊晶半導體材料區的第一源極/汲極接觸結構以及導電耦合至該第二磊晶半導體材料區的第二源極/汲極接觸結構。
  12. 如請求項1所述之平面電晶體裝置，其中，該閘極結構位於該半導體基板之實質上平面的上表面上，並且其中，該至少一2D材料層位於橫跨該源極區的整體及橫跨該汲極區的整體，其中，位於該閘極結構下方的該半導體基板的一部分包含該通道區，並且其中，該通道區實質上沒有該至少一2D材料層。
  13. 如請求項12所述之平面電晶體裝置，其中，該裝置進一步包含導電耦合至該源極區中的該複數個2D材料層之最上層的第一導電源極/汲極接觸結構以及導電耦合至該汲極區中的該複數個2D材料層之最上層的第二導電源極/汲極接觸結構。
  14. 如請求項13所述之平面電晶體裝置，其中，該至少一側壁間隔物位於該閘極結構與該源極區的該至少一2D材料層及該汲極區的該至少一2D材料層之間。
  15. 如請求項13所述之平面電晶體裝置，進一步包含閘極覆蓋物，位於該閘極結構之上，其中，在該源極區中的該複數個2D材料層之 最上層以及在該汲極區中的該複數個2D材料層之最上層與該閘極覆蓋物的上表面實質上共面。
  16. 如請求項13所述之平面電晶體裝置，其中，在該源極區中的該複數個2D材料層之最上層的上表面以及在該汲極區中的該複數個2D材料層之最上層的上表面位於比該閘極結構的上表面的水平面還高的水平面。
  17. 一種包含閘極的平面電晶體裝置，該閘極具有在閘極長度方向延伸的閘極長度以及在閘極寬度方向延伸的閘極寬度，該電晶體包含：閘極結構，位於半導體基板之上，該半導體基板包含實質上平面的上表面；側壁間隔物，定位成與該閘極結構相鄰；通道區；源極區；汲極區；至少一二維(2D)材料層，位於該閘極結構及該側壁間隔物之下，其中，該源極區實質上沒有該至少一2D材料層，並且其中，該汲極區實質上沒有該至少一2D材料層，其中，該至少一2D材料層具有在該閘極長度方向橫跨該至少一2D材料層的整個長度並在該閘極寬度方向橫跨該至少一2D材料層的整個寬度之實質上平面的上表面、實質上平面的底部表面以及實質上均勻的垂直厚度，其中，該至少一2D材料層之該實質上平面的上表面及該實質上平面的底部表面定位成與該半導體基板之該實質上平面的上表面大致平行；以及 第一磊晶半導體材料區及第二磊晶半導體材料區，分別位於該源極區及該汲極區中，其中，該第一磊晶半導體材料區導電接觸該至少一2D材料層的第一邊緣，該第二磊晶半導體材料區導電接觸該至少一2D材料層的第二邊緣，以及其中，該第一磊晶半導體材料區及該第二磊晶半導體材料區位於該半導體基板之該實質上平面的上表面上並與該半導體基板之該實質上平面的上表面接觸，其中，該至少一2D材料層包含以垂直堆疊配置的複數個2D材料層，以及其中，各該複數個2D材料層具有週期性晶體圖案，其中，該複數個2D材料層中的一層之週期性晶體圖案相對於該複數個2D材料層中的另一層之週期性晶體圖案旋轉。
  18. 一種包含閘極之平面電晶體裝置，該閘極具有在閘極長度方向延伸的閘極長度以及在閘極寬度方向延伸的閘極寬度，該電晶體包含：閘極結構，位於半導體基板之上，該半導體基板包含實質上平面的上表面，該閘極結構包含上表面；通道區；源極區；汲極區；複數個二維(2D)材料層，位於橫跨該源極區的整體及該汲極區的整體，其中，該通道區實質上沒有該複數個2D材料層，各該複數個2D材料層具有在該閘極長度方向橫跨該複數個2D材料層的整個長度並在該閘極寬度方向橫跨該複數個2D材料層的整個寬度之實質上平面的上表面、實質上 平面的底部表面以及實質上均勻的垂直厚度，其中，各該複數個2D材料層之該實質上平面的上表面及該實質上平面的底部表面定位成與該半導體基板之該實質上平面的上表面大致平行，其中，在該源極區中的該複數個2D材料層之最上層的上表面以及在該汲極區中的該複數個2D材料層之最上層的上表面位於比該閘極結構的該上表面的水平面還高的水平面；以及側壁間隔物，定位成與該閘極結構相鄰，在該源極區的該複數個2D材料層與該汲極區的該複數個2D材料層之間。
TW109124768A 2019-08-22 2020-07-22 包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法 TWI755793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/548,518 2019-08-22
US16/548,518 US11581430B2 (en) 2019-08-22 2019-08-22 Planar transistor device comprising at least one layer of a two-dimensional (2D) material and methods for making such transistor devices

Publications (2)

Publication Number Publication Date
TW202111958A TW202111958A (zh) 2021-03-16
TWI755793B true TWI755793B (zh) 2022-02-21

Family

ID=74495808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124768A TWI755793B (zh) 2019-08-22 2020-07-22 包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法

Country Status (3)

Country Link
US (2) US11581430B2 (zh)
DE (1) DE102020209178B4 (zh)
TW (1) TWI755793B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020128628A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterbauelement mit zweidimensionalen materialien
US11688605B2 (en) * 2020-05-28 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with two-dimensional materials
US12002877B2 (en) * 2020-06-26 2024-06-04 The Research Foundation For The State University Of New York Field effect transistors including quantum layers
US20230008517A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, semiconductor device, and semiconductor structure
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US12249659B2 (en) * 2022-01-18 2025-03-11 Tokyo Electron Limited 2D materials with inverted gate electrode for high density 3D stacking
CN115440837B (zh) * 2022-07-21 2024-11-15 华南师范大学 一种基于石墨烯/二碲化钨/锗混维异质结的光电二极管及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201411734A (zh) * 2012-09-05 2014-03-16 台灣積體電路製造股份有限公司 半導體元件與其形成方法及電晶體的形成方法
TW201929091A (zh) * 2017-12-22 2019-07-16 比利時商愛美科公司 用於形成鐵電場效電晶體之方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727818B2 (ja) * 1991-09-17 1998-03-18 日本電気株式会社 半導体装置
JP2778553B2 (ja) * 1995-09-29 1998-07-23 日本電気株式会社 半導体装置およびその製造方法
US6013930A (en) 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6150231A (en) 1998-06-15 2000-11-21 Siemens Aktiengesellschaft Overlay measurement technique using moire patterns
US7205639B2 (en) 2005-03-09 2007-04-17 Infineon Technologies Ag Semiconductor devices with rotated substrates and methods of manufacture thereof
US7700405B2 (en) * 2007-02-28 2010-04-20 Freescale Semiconductor, Inc. Microelectronic assembly with improved isolation voltage performance and a method for forming the same
US8101474B2 (en) * 2010-01-06 2012-01-24 International Business Machines Corporation Structure and method of forming buried-channel graphene field effect device
US8546208B2 (en) * 2011-08-19 2013-10-01 International Business Machines Corporation Isolation region fabrication for replacement gate processing
US9590044B2 (en) * 2013-04-11 2017-03-07 Infineon Technologies Ag Two-dimensional material containing electronic components
KR102144999B1 (ko) 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
GB201416317D0 (en) 2014-09-16 2014-10-29 Swan Thomas & Co Ltd Two-dimensional materials
JP2016063190A (ja) 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
US9857328B2 (en) * 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9443871B2 (en) * 2015-01-08 2016-09-13 Globalfoundries Inc. Cointegration of bulk and SOI semiconductor devices
US9859115B2 (en) * 2015-02-13 2018-01-02 National Taiwan University Semiconductor devices comprising 2D-materials and methods of manufacture thereof
US20170098716A1 (en) * 2015-02-20 2017-04-06 University Of Notre Dame Du Lac Two-dimensional heterojunction interlayer tunneling field effect transistors
KR102395776B1 (ko) 2015-05-18 2022-05-09 삼성전자주식회사 이차원 물질을 포함하는 반도체소자 및 그 제조방법
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US9613871B2 (en) * 2015-07-16 2017-04-04 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
US10211312B2 (en) * 2015-08-07 2019-02-19 Imec Vzw Ferroelectric memory device and fabrication method thereof
KR102391911B1 (ko) 2015-10-16 2022-04-27 삼성전자주식회사 이차원 물질을 포함한 반도체 소자
EP3185303A1 (en) 2015-12-22 2017-06-28 IMEC vzw A two-dimensional material semiconductor device
EP3242163A1 (en) 2016-05-06 2017-11-08 The Provost, Fellows, Foundation Scholars, & the other members of Board, of the College of the Holy & Undiv. Trinity of Queen Elizabeth near Dublin Method for structuring, patterning, and actuating devices using two-dimensional materials
KR102618541B1 (ko) 2016-08-04 2023-12-28 삼성전자주식회사 이차원 물질층을 포함하는 전자 소자
US9991122B2 (en) 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10211328B2 (en) * 2016-09-20 2019-02-19 Board Of Trustees Of The University Of Illinois Normally-off cubic phase GaN (c-GaN) HEMT having a gate electrode dielectrically insulated from a c-AlGaN capping layer
KR102498683B1 (ko) 2016-09-30 2023-02-09 더 리전트 오브 더 유니버시티 오브 캘리포니아 압축성 흐름에 의해 박리된 2d 층상화된 물질의 연속 생산
US10056498B2 (en) * 2016-11-29 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102526649B1 (ko) 2016-11-30 2023-04-27 삼성전자주식회사 이차원 물질을 포함하는 반도체소자 및 그 제조방법
KR20180085609A (ko) * 2017-01-19 2018-07-27 삼성전자주식회사 이차원 물질층을 포함하는 적층 구조체를 지닌 전자 소자
US10734531B2 (en) * 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
US10919280B2 (en) 2017-09-01 2021-02-16 The George Washington University Two-dimensional material printer and transfer system and method for atomically layered materials
KR102608959B1 (ko) 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
KR102334380B1 (ko) 2017-09-04 2021-12-02 삼성전자 주식회사 2차원 물질을 포함하는 소자의 제조 방법
US10312364B2 (en) 2017-10-03 2019-06-04 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US10490631B2 (en) 2017-11-24 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US10727230B2 (en) 2017-11-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor device with 2D material layer
KR102637107B1 (ko) * 2018-09-18 2024-02-15 삼성전자주식회사 전자 소자 및 그 제조방법
KR20200071852A (ko) * 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자
US10734384B1 (en) * 2019-01-23 2020-08-04 Qualcomm Incorporated Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
US10811411B1 (en) * 2019-07-02 2020-10-20 Globalfoundries Inc. Fin-type field effect transistor with reduced fin bulge and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201411734A (zh) * 2012-09-05 2014-03-16 台灣積體電路製造股份有限公司 半導體元件與其形成方法及電晶體的形成方法
TW201929091A (zh) * 2017-12-22 2019-07-16 比利時商愛美科公司 用於形成鐵電場效電晶體之方法

Also Published As

Publication number Publication date
US20210057558A1 (en) 2021-02-25
US11581430B2 (en) 2023-02-14
DE102020209178B4 (de) 2025-07-31
US20230147981A1 (en) 2023-05-11
US12356675B2 (en) 2025-07-08
DE102020209178A1 (de) 2021-02-25
TW202111958A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
TWI755793B (zh) 包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法
US11069684B1 (en) Stacked field effect transistors with reduced coupling effect
TWI746967B (zh) 包含二維半導電性材料之奈米片場效電晶體
US10868179B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
US9741716B1 (en) Forming vertical and horizontal field effect transistors on the same substrate
US10381459B2 (en) Transistors with H-shaped or U-shaped channels and method for forming the same
US8236632B2 (en) FET structures with trench implantation to improve back channel leakage and body resistance
TW202118068A (zh) 在芯軸上具有包括二維材料的通道區的場效電晶體
CN110620110B (zh) 包括鳍型场效应晶体管的半导体器件
US10700173B2 (en) FinFET device with a wrap-around silicide source/drain contact structure
US10134763B2 (en) Gate top spacer for finFET
US9893181B1 (en) Uniform gate length in vertical field effect transistors
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
US10475904B2 (en) Methods of forming merged source/drain regions on integrated circuit products
US12268022B2 (en) Semiconductor device including air gap regions below source/drain regions
US11069680B2 (en) FinFET-based integrated circuits with reduced parasitic capacitance
CN105390497A (zh) 包括带电荷体侧墙的cmos器件及其制造方法
US20250309134A1 (en) Methods for forming alignment structures with trenches for semiconductor devices
US11502169B2 (en) Nanosheet semiconductor devices with n/p boundary structure
US11177182B2 (en) Vertical transistor device comprising a two-dimensional (2D) material positioned in a channel region of the device and methods of making such vertical transistor devices
US11094791B1 (en) Vertical transistor device with source/drain regions comprising a twi-dimensional (2D) material and methods of making such vertical transistor devices
US20250359148A1 (en) Trimmed channel nanosheets with direct backside contacts
US20230317792A1 (en) Semiconductor devices